JP7079206B2 - 送信装置、送信方法、および通信システム - Google Patents

Description

本開示は、信号を送信する送信装置、そのような送信装置において用いられる送信方法、および、そのような送信装置を備えた通信システムに関する。

近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Ｇｂｐｓでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。

高速インタフェースにおける通信性能の向上を図るため、様々な技術が開示されている。例えば、特許文献１，２には、３本の伝送路を用いて３つの差動信号を伝送する通信システムが開示されている。

特開平０６－２６１０９２号公報 米国特許第８０６４５３５号明細書

ところで、高速インタフェースでは、しばしば、受信装置において、受信したデータ信号に基づいてクロック信号が生成される。このクロック信号は、ジッタが少ないことが望まれる。

受信装置において生成されるクロック信号のジッタを低減することができる送信装置、送信方法、および通信システムを提供することが望ましい。

本開示の一実施の形態における送信装置は、複数の遅延部と、ドライバ部と、制御部とを備えている。複数の遅延部は、遅延量を変更可能なものである。ドライバ部は、複数の遅延部に対応して設けられ、複数の遅延部のうちの対応する遅延部により遅延された信号に基づいて、対応する出力端子における電圧を互いに異なる電圧に設定する複数のドライバを有するものである。このドライバ部は、複数のドライバを用いて、シンボルのシーケンスを示すデータ信号を送信するものである。制御部は、シンボルのシーケンスにおけるシンボルの遷移に基づいて、複数の遅延部の遅延量をそれぞれ設定するものである。上記複数の遅延部は、第１の遅延部と、第２の遅延部と、第３の遅延部とを有する。上記複数のドライバは、第１の出力端子における電圧を、第１の電圧、第２の電圧、および第１の電圧と第２の電圧の間の第３の電圧のうちのいずれかに選択的に設定する第１のドライバと、第２の出力端子における電圧を、第１の電圧、第２の電圧、および第３の電圧のうちのいずれかに選択的に設定する第２のドライバと、第３の出力端子における電圧を、第１の電圧、第２の電圧、および第３の電圧のうちのいずれかに選択的に設定する第３のドライバとを有する。第１の出力端子、第２の出力端子、および第３の出力端子における電圧は、互いに異なる。上記制御部は、第１の出力端子における電圧、第２の出力端子における電圧、および第３の出力端子における電圧がともに変化する複数の第１のシンボル遷移において、第１の遅延部、第２の遅延部、および第３の遅延部のうちのいずれか一の遅延部の遅延量を第１の遅延量に設定し、一の遅延部以外の遅延部の遅延量を第１の遅延量よりも小さい第２の遅延量に設定する。

本開示の一実施の形態における送信方法は、シンボルのシーケンスにおけるシンボルの
遷移に基づいて、複数の遅延部の遅延量をそれぞれ設定することと、複数の遅延部に対応して設けられた複数のドライバに対して、複数の遅延部のうちの対応する遅延部により遅延された信号に基づいて、対応する出力端子における電圧を互いに異なる電圧に設定させることとを含む。上記複数の遅延部は、第１の遅延部と、第２の遅延部と、第３の遅延部とを有する。上記複数のドライバは、第１の出力端子における電圧を、第１の電圧、第２の電圧、および第１の電圧と第２の電圧の間の第３の電圧のうちのいずれかに選択的に設定する第１のドライバと、第２の出力端子における電圧を、第１の電圧、第２の電圧、および第３の電圧のうちのいずれかに選択的に設定する第２のドライバと、第３の出力端子における電圧を、第１の電圧、第２の電圧、および第３の電圧のうちのいずれかに選択的に設定する第３のドライバとを有する。第１の出力端子、第２の出力端子、および第３の出力端子における電圧は、互いに異なる。この送信方法は、さらに、第１の出力端子における電圧、第２の出力端子における電圧、および第３の出力端子における電圧がともに変化する複数の第１のシンボル遷移において、第１の遅延部、第２の遅延部、および第３の遅延部のうちのいずれか一の遅延部の遅延量を第１の遅延量に設定し、一の遅延部以外の遅延部の遅延量を第１の遅延量よりも小さい第２の遅延量に設定することをさらに含む。

本開示の一実施の形態における通信システムは、送信装置と、受信装置とを備えている。送信装置は、複数の遅延部と、ドライバ部と、制御部とを有している。複数の遅延部は、遅延量を変更可能なものである。ドライバ部は、複数の遅延部に対応して設けられ、複数の遅延部のうちの対応する遅延部により遅延された信号に基づいて、対応する出力端子における電圧を互いに異なる電圧に設定する複数のドライバを有するものである。このドライバ部は、複数のドライバを用いて、シンボルのシーケンスを示すデータ信号を送信するものである。制御部は、シンボルのシーケンスにおけるシンボルの遷移に基づいて、複数の遅延部の遅延量をそれぞれ設定するものである。上記複数の遅延部は、第１の遅延部と、第２の遅延部と、第３の遅延部とを有する。上記複数のドライバは、第１の出力端子における電圧を、第１の電圧、第２の電圧、および第１の電圧と第２の電圧の間の第３の電圧のうちのいずれかに選択的に設定することにより第１の伝送信号を生成する第１のドライバと、第２の出力端子における電圧を、第１の電圧、第２の電圧、および第３の電圧のうちのいずれかに選択的に設定することにより第２の伝送信号を生成する第２のドライバと、第３の出力端子における電圧を、第１の電圧、第２の電圧、および第３の電圧のうちのいずれかに選択的に設定することにより第３の伝送信号を生成する第３のドライバとを有する。第１の出力端子、第２の出力端子、および第３の出力端子における電圧は、互いに異なる。上記制御部は、第１の出力端子における電圧、第２の出力端子における電圧、および第３の出力端子における電圧がともに変化する複数の第１のシンボル遷移において、第１の遅延部、第２の遅延部、および第３の遅延部のうちのいずれか一の遅延部の遅延量を第１の遅延量に設定し、一の遅延部以外の遅延部の遅延量を第１の遅延量よりも小さい第２の遅延量に設定する。

本開示の一実施の形態における送信装置、送信方法、および通信システムでは、複数のドライバにより、対応する遅延部により遅延された信号に基づいて、対応する出力端子における電圧が互いに異なる電圧に設定される。各遅延部の遅延量は、シンボルの遷移に基づいて設定される。

本開示の一実施の形態における送信装置、送信方法、および通信システムによれば、シンボルの遷移に基づいて、複数の遅延部の遅延量をそれぞれ設定するようにしたので、受信装置において生成されるクロック信号のジッタを低減することができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の第１の実施の形態に係る通信システムの一構成例を表すブロック図である。 図１に示した通信システムが送受信する信号の電圧を表す説明図である。 図１に示した通信システムが送受信するシンボルの遷移を表す説明図である。 図１に示した送信部の一構成例を表すブロック図である。 図４に示した遷移検出部の一動作例を表す表である。 図４に示した出力部の一動作例を表す表である。 図４に示した出力部の一構成例を表すブロック図である。 図７に示したドライバの一構成例を表す回路図である。 図１に示した受信部の一構成例を表すブロック図である。 図１に示した送信部および受信部の一動作例を表す説明図である。 図９に示した受信部の受信動作の一例を表すタイミング波形図である。 通信システムの一特性例を模式的に表す説明図である。 通信システムの一特性例を模式的に表す他の説明図である。 通信システムの一特性例を模式的に表す他の説明図である。 通信システムの一特性例を模式的に表す他の説明図である。 図１に示した通信システムの一動作例を表すタイミング波形図である。 図１に示した通信システムの一動作例を表す他のタイミング波形図である。 図１に示した通信システムの一動作例を表す他のタイミング波形図である。 図１に示した通信システムの一動作例を表す他のタイミング波形図である。 図１に示した通信システムの一動作例を表す他のタイミング波形図である。 図９に示した受信部の受信動作の他の例を表すタイミング波形図である。 図１に示した通信システムの一特性例を表すアイダイアグラムである。 図１に示した通信システムにおけるジッタ特性の一例を表す説明図である。 図１に示した通信システムの他の特性例を表すアイダイアグラムである。 図１に示した通信システムにおけるジッタ特性の他の例を表す説明図である。 変形例に係る出力部の一動作例を表す表である。 変形例に係る送信部および受信部の一動作例を表す説明図である。 他の変形例に係る遷移検出部の一動作例を表す表である。 他の変形例に係る通信システムの一動作例を表すタイミング波形図である。 他の変形例に係る通信システムの一動作例を表す他のタイミング波形図である。 他の変形例に係る通信システムの一動作例を表す他のタイミング波形図である。 他の変形例に係る通信システムの一動作例を表す他のタイミング波形図である。 他の変形例に係る通信システムの一動作例を表す他のタイミング波形図である。 第２の実施の形態に係る通信システムの一構成例を表すブロック図である。 図２２に示した送信部の一構成例を表すブロック図である。 図２３に示した出力部の一構成例を表すブロック図である。 図２３に示した出力部の一動作例を表す表である。 図２４に示したドライバの一構成例を表す回路図である。 図２２に示した電圧生成部の一構成例を表す回路図である。 図２２に示した送信部および受信部の一動作例を表す説明図である。 一実施の形態に係る通信システムが適用されたスマートフォンの外観構成を表す斜視図である。 一実施の形態に係る通信システムが適用されたアプリケーションプロセッサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用されたイメージセンサの一構成例を表すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．適用例および応用例

＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る通信システム（通信システム１）の一構成例を表すものである。通信システム１は、３つの電圧レベルを有する信号を用いて通信を行うものである。なお、本開示の実施の形態に係る送信方法は、本実施の形態により具現化されるので、併せて説明する。

通信システム１は、送信装置１０と、伝送路１１０と、受信装置３０とを備えている。送信装置１０は、３つの出力端子ＴoutＡ，ＴoutＢ，ＴoutＣを有し、伝送路１１０は、線路１１０Ａ，１１０Ｂ，１１０Ｃを有し、受信装置３０は、３つの入力端子ＴinＡ，ＴinＢ，ＴinＣを有している。そして、送信装置１０の出力端子ＴoutＡおよび受信装置３０の入力端子ＴinＡは、線路１１０Ａを介して互いに接続され、送信装置１０の出力端子ＴoutＢおよび受信装置３０の入力端子ＴinＢは、線路１１０Ｂを介して互いに接続され、送信装置１０の出力端子ＴoutＣおよび受信装置３０の入力端子ＴinＣは、線路１１０Ｃを介して互いに接続されている。線路１１０Ａ～１１０Ｃの特性インピーダンスは、この例では約５０［Ω］である。

送信装置１０は、出力端子ＴoutＡから信号ＳＩＧＡを出力し、出力端子ＴoutＢから信号ＳＩＧＢを出力し、出力端子ＴoutＣから信号ＳＩＧＣを出力する。そして、受信装置３０は、入力端子ＴinＡを介して信号ＳＩＧＡを受信し、入力端子ＴinＢを介して信号ＳＩＧＢを受信し、入力端子ＴinＣを介して信号ＳＩＧＣを受信する。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、それぞれ３つの電圧レベル（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）の間で遷移するものである。

図２は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧状態を表すものである。送信装置１０は、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、６つのシンボル“＋ｘ”，“－ｘ”，“＋ｙ”，“－ｙ”，“＋ｚ”，“－ｚ”を送信する。例えば、シンボル“＋ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。シンボル“－ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。シンボル“＋ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを低レベル電圧ＶＬにする。シンボル“－ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。シンボル“＋ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。シンボル“－ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを低レベル電圧ＶＬにするようになっている。

伝送路１１０は、このような信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、シンボルのシーケンスを伝える。すなわち、３つの線路１１０Ａ，１１０Ｂ，１１０Ｃは、シンボルのシーケンスを伝える１つのレーンとして機能するようになっている。

（送信装置１０）
送信装置１０は、図１に示したように、クロック生成部１１と、処理部１２と、送信部２０とを有している。

クロック生成部１１は、クロック信号ＴｘＣＫを生成するものである。クロック信号ＴｘＣＫの周波数は、例えば３．５［ＧＨｚ］である。なお、これに限定されるものではなく、例えば、送信装置１０における回路を、いわゆるハーフレートアーキテクチャを用いて構成した場合には、クロック信号ＴｘＣＫの周波数を１．７５［ＧＨｚ］にすることができる。クロック生成部１１は、例えばＰＬＬ（Phase Locked Loop）を用いて構成され、例えば送信装置１０の外部から供給されるリファレンスクロック（図示せず）に基づいてクロック信号ＴｘＣＫを生成する。そして、クロック生成部１１は、このクロック信号ＴｘＣＫを、処理部１２および送信部２０に供給するようになっている。

処理部１２は、所定の処理を行うことにより、遷移信号ＴｘＦ０～ＴｘＦ６，ＴｘＲ０～ＴｘＲ６，ＴｘＰ０～ＴｘＰ６を生成するものである。ここで、１組の遷移信号ＴｘＦ０，ＴｘＲ０，ＴｘＰ０は、送信装置１０が送信するシンボルのシーケンスにおけるシンボルの遷移を示すものである。同様に、１組の遷移信号ＴｘＦ１，ＴｘＲ１，ＴｘＰ１はシンボルの遷移を示し、１組の遷移信号ＴｘＦ２，ＴｘＲ２，ＴｘＰ２はシンボルの遷移を示し、１組の遷移信号ＴｘＦ３，ＴｘＲ３，ＴｘＰ３はシンボルの遷移を示し、１組の遷移信号ＴｘＦ４，ＴｘＲ４，ＴｘＰ４はシンボルの遷移を示し、１組の遷移信号ＴｘＦ５，ＴｘＲ５，ＴｘＰ５はシンボルの遷移を示し、１組の遷移信号ＴｘＦ６，ＴｘＲ６，ＴｘＰ６はシンボルの遷移を示すものである。すなわち、処理部１２は、７組の遷移信号を生成するものである。以下、７組の遷移信号のうちの任意の一組を表すものとして遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰを適宜用いる。

図３は、遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰとシンボルの遷移との関係を表すものである。各遷移に付した３桁の数値は、遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰの値をこの順で示したものである。

遷移信号ＴｘＦ（Flip）は、“＋ｘ”と“－ｘ”との間でシンボルを遷移させ、“＋ｙ”と“－ｙ”との間でシンボルを遷移させ、“＋ｚ”と“－ｚ”との間でシンボルを遷移させるものである。具体的には、遷移信号ＴｘＦが“１”である場合には、シンボルの極性を変更するように（例えば“＋ｘ”から“－ｘ”へ）遷移し、遷移信号ＴｘＦが“０”である場合には、このような遷移を行わないようになっている。

遷移信号ＴｘＲ（Rotation），ＴｘＰ（Polarity）は、遷移信号ＴｘＦが“０”である場合において、“＋ｘ”と“－ｘ”以外との間、“＋ｙ”と“－ｙ”以外との間、“＋ｚ”と“－ｚ”以外との間でシンボルを遷移させるものである。具体的には、遷移信号ＴｘＲ，ＴｘＰが“１”，“０”である場合には、シンボルの極性を保ったまま、図３において右回りに（例えば“＋ｘ”から“＋ｙ”へ）遷移し、遷移信号ＴｘＲ，ＴｘＰが“１”，“１”である場合には、シンボルの極性を変更するとともに、図３において右回りに（例えば“＋ｘ”から“－ｙ”へ）遷移する。また、遷移信号ＴｘＲ，ＴｘＰが“０”，“０”である場合には、シンボルの極性を保ったまま、図３において左回りに（例えば“＋ｘ”から“＋ｚ”へ）遷移し、遷移信号ＴｘＲ，ＴｘＰが“０”，“１”である場合には、シンボルの極性を変更するとともに、図３において左回りに（例えば“＋ｘ”から“－ｚ”へ）遷移する。

処理部１２は、このような遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰを７組生成する。そして、処理部１２は、この７組の遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰ（遷移信号ＴｘＦ０～ＴｘＦ６，ＴｘＲ０～ＴｘＲ６，ＴｘＰ０～ＴｘＰ６）を送信部２０に供給するようになっている。

送信部２０は、遷移信号ＴｘＦ０～ＴｘＦ６，ＴｘＲ０～ＴｘＲ６，ＴｘＰ０～ＴｘＰ６に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図４は、送信部２０の一構成例を表すものである。送信部２０は、シリアライザ２１Ｆ，２１Ｒ，２１Ｐと、送信シンボル生成部２２と、遷移検出部２５と、出力部２６とを有している。

シリアライザ２１Ｆは、遷移信号ＴｘＦ０～ＴｘＦ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＦ０～ＴｘＦ６をこの順にシリアライズして、遷移信号ＴｘＦ９を生成するものである。シリアライザ２１Ｒは、遷移信号ＴｘＲ０～ＴｘＲ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＲ０～ＴｘＲ６をこの順にシリアライズして、遷移信号ＴｘＲ９を生成するものである。シリアライザ２１Ｐは、遷移信号ＴｘＰ０～ＴｘＰ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＰ０～ＴｘＰ６をこの順にシリアライズして、遷移信号ＴｘＰ９を生成するものである。

送信シンボル生成部２２は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成するものである。送信シンボル生成部２２は、信号生成部２３と、フリップフロップ２４とを有している。

信号生成部２３は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成するものである。具体的には、信号生成部２３は、シンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボル（遷移前のシンボルＤＳ）と、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９とに基づいて、図３に示したように遷移後のシンボルＮＳを求め、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３として出力するようになっている。

フリップフロップ２４は、クロック信号ＴｘＣＫに基づいてシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３をサンプリングして、そのサンプリング結果をシンボル信号Ｄ１，Ｄ２，Ｄ３としてそれぞれ出力するものである。

図５は、送信シンボル生成部２２の一動作例を表すものである。この図５は、シンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳと遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９とに基づいて生成されるシンボルＮＳを示している。シンボルＤＳが“＋ｘ”である場合を例に挙げて説明する。遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”である場合には、シンボルＮＳは“＋ｚ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“００１”である場合には、シンボルＮＳは“－ｚ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”である場合には、シンボルＮＳは“＋ｙ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１１”である場合には、シンボルＮＳは“－ｙ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“１ＸＸ”である場合には、シンボルＮＳは“－ｘ”である。ここで、“Ｘ”は、“１”，“０”のどちらであってもよいことを示している。シンボルＤＳが“－ｘ”である場合、“＋ｙ”である場合、“－ｙ”である場合、“＋ｚ”である場合、“－ｚ”である場合についても同様である。

このようにして、送信シンボル生成部２２は、遷移前のシンボルＤＳと、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９に基づいて、遷移後のシンボルＮＳを求める。そして、送信シンボル生成部２２は、遷移後のシンボルＮＳを、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３として出力するようになっている。

遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣを生成するものである。具体的には、遷移検出部２５は、図５において実線で囲んだＷＡで示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“＋ｙ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボルＤＳが “－ｙ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “＋ｙ”である場合、および遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “－ｙ”である場合のうちのいずれかの場合に、遅延制御信号ＤＬＡを“アクティブ”にするとともに、遅延制御信号ＤＬＢ，ＤＬＣを“非アクティブ”にする。また、遷移検出部２５は、図５において破線で囲んだＷＢで示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“＋ｚ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボルＤＳが “－ｚ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “＋ｚ”である場合、および遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “－ｚ”である場合のうちのいずれかの場合に、遅延制御信号ＤＬＢを“アクティブ”にするとともに、遅延制御信号ＤＬＡ，ＤＬＣを“非アクティブ”にする。また、遷移検出部２５は、図５において一点鎖線で囲んだＷＣで示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“＋ｘ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボルＤＳが “－ｘ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “＋ｘ”である場合、および遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “－ｘ”である場合のうちのいずれかの場合に、遅延制御信号ＤＬＣを“アクティブ”にするとともに、遅延制御信号ＤＬＡ，ＤＬＢを“非アクティブ”にする。また、遷移検出部２５は、それ以外の場合には、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣをともに“非アクティブ”にするようになっている。

出力部２６は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣ、およびクロック信号ＴｘＣＫに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図６は、出力部２６の一動作例を表すものである。出力部２６は、例えば、シンボルＮＳが“＋ｘ”（シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が“１００”）である場合には、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。また、例えば、シンボルＮＳが“－ｘ”（シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が“０１１”）である場合には、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。また、例えば、シンボルＮＳが“＋ｙ”（シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が“０１０”）である場合には、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを低レベル電圧ＶＬにする。また、例えば、シンボルＮＳが“－ｙ”（シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が“１０１”）である場合には、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。また、例えば、シンボルＮＳが“＋ｚ”（シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が“００１”）である場合には、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。また、例えば、シンボルＮＳが“－ｚ”（シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が“１１０”）である場合には、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを低レベル電圧ＶＬにするようになっている。

図７は、出力部２６の一構成例を表すものである。出力部２６は、ドライバ制御部２７と、遅延部２８Ａ，２８Ｂ，２８Ｃと、ドライバ２９Ａ，２９Ｂ，２９Ｃとを有している。

ドライバ制御部２７は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３およびクロック信号ＴｘＣＫに基づいて、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢ、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢ、および４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢを生成するものである。具体的には、ドライバ制御部２７は、図６に示したように、例えば、信号ＳＩＧＡを高レベル電圧ＶＨにする場合には、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを“１１００”にし、信号ＳＩＧＡを低レベル電圧ＶＬにする場合には、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを“００１１”にし、信号ＳＩＧＡを中レベル電圧ＶＭにする場合には、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを“１０１０”にする。信号ＳＩＧＢおよび信号ＳＩＧＣについても同様である。そして、ドライバ制御部２７は、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを遅延部２８Ａに供給し、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢを遅延部２８Ｂに供給し、４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢを遅延部２８Ｃに供給するようになっている。

また、ドライバ制御部２７は、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣおよびクロック信号ＴｘＣＫに基づいて、遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１をそれぞれ生成する機能をも有している。具体的には、ドライバ制御部２７は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３に基づいて４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢと、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢと、４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢとを生成する際の遅延時間に対応する時間だけ、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣを遅延させることにより、遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１をそれぞれ生成するようになっている。

遅延部２８Ａは、遅延制御信号ＤＬＡ１に基づいて、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを遅延させることにより、信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１をそれぞれ生成するものである。具体的には、遅延部２８Ａは、遅延制御信号ＤＬＡ１が“非アクティブ”である場合には、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを遅延量ＤＬ１だけ遅延させることにより、信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１を生成する。また、遅延部２８Ａは、遅延制御信号ＤＬＡ１が“アクティブ”である場合には、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを遅延量ＤＬ１より大きい遅延量ＤＬ２だけ遅延させることにより、信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１を生成するようになっている。

同様に、遅延部２８Ｂは、遅延制御信号ＤＬＢ１に基づいて、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢを遅延させることにより、信号ＰＵＢＡ１，ＰＵＢＢ１，ＰＤＢＡ１，ＰＤＢＢ１をそれぞれ生成するものである。また、遅延部２８Ｃは、遅延制御信号ＤＬＣ１に基づいて、４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢを遅延させることにより、信号ＰＵＣＡ１，ＰＵＣＢ１，ＰＤＣＡ１，ＰＤＣＢ１をそれぞれ生成するものである。

ドライバ２９Ａは、信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１に基づいて、信号ＳＩＧＡを生成するものである。ドライバ２９Ｂは、信号ＰＵＢＡ１，ＰＵＢＢ１，ＰＤＢＡ１，ＰＤＢＢ１に基づいて、信号ＳＩＧＢを生成するものである。ドライバ２９Ｃは、信号ＰＵＣＡ１，ＰＵＣＢ１，ＰＤＣＡ１，ＰＤＣＢ１に基づいて、信号ＳＩＧＣを生成するものである。

図８は、ドライバ２９Ａ，２９Ｂ，２９Ｃの一構成例を表すものである。以下に、ドライバ２９Ａを例に挙げて説明する。なお、ドライバ２９Ｂ，２９Ｃについても同様である。ドライバ２９Ａは、Ｍ個の回路ＵＡ（回路ＵＡ１～ＵＡＭ）と、Ｍ個の回路ＵＢ（回路ＵＢ１～ＵＢＭ）と、Ｍ個の回路ＤＡ（回路ＤＡ１～ＤＡＭ）と、Ｍ個の回路ＤＢ（回路ＤＢ１～ＤＢＭ）とを有している。

回路ＵＡ１～ＵＡＭ，ＵＢ１～ＵＢＭのそれぞれは、トランジスタ９１と、抵抗素子９２とを有している。トランジスタ９１は、この例では、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）である。回路ＵＡ１～ＵＡＭのそれぞれにおいて、トランジスタ９１のゲートには信号ＰＵＡＡ１が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。回路ＵＢ１～ＵＢＭのそれぞれにおいて、トランジスタ９１のゲートには信号ＰＵＡＢ１が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。回路ＵＡ１～ＵＡＭおよび回路ＵＢ１～ＵＢＭのそれぞれにおいて、抵抗素子９２の一端はトランジスタ９１のソースに接続され、他端は出力端子ＴoutＡに接続されている。トランジスタ９１のオン状態における抵抗値と、抵抗素子９２の抵抗値との和は、この例では“５０×２×Ｍ”［Ω］である。

回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭのそれぞれは、抵抗素子９３と、トランジスタ９４とを有している。トランジスタ９４は、この例では、ＮチャネルＭＯＳ型のＦＥＴである。回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭのそれぞれにおいて、抵抗素子９３の一端は出力端子ＴoutＡに接続され、他端はトランジスタ９４のドレインに接続されている。回路ＤＡ１～ＤＡＭのそれぞれにおいて、トランジスタ９４のゲートには信号ＰＤＡＡ１が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。回路ＤＢ１～ＤＢＭのそれぞれにおいて、トランジスタ９４のゲートには信号ＰＤＡＢ１が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。抵抗素子９３の抵抗値と、トランジスタ９４のオン状態における抵抗値との和は、この例では“５０×２×Ｍ”［Ω］である。

この構成により、出力部２６は、出力端子ＴoutＡ，ＴoutＢ，ＴoutＣにおける電圧を、３つの電圧レベル（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）のうちの互いに異なる電圧レベルに、それぞれ設定する。

具体的には、ドライバ制御部２７は、図６に示したように、例えば、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が“１００”である場合には、シンボル“＋ｘ”を出力すべきと判断し、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを“１１００”にし、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢを“００１１”にし、４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢを“１０１０”にする。よって、４つの信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１は“１１００”になり、４つの信号ＰＵＢＡ１，ＰＵＢＢ１，ＰＤＢＡ１，ＰＤＢＢ１は“００１１”になり、４つの信号ＰＵＣＡ１，ＰＵＣＢ１，ＰＤＣＡ１，ＰＤＣＢ１は“１０１０”になる。

これにより、ドライバ２９Ａでは、回路ＵＡ１～ＵＡＭ，ＵＢ１～ＵＢＭにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭにおけるトランジスタ９４がオフ状態になる。その結果、信号ＳＩＧＡの電圧が高レベル電圧ＶＨになるとともに、ドライバ２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、ドライバ２９Ｂでは、回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭにおけるトランジスタ９４がオン状態になるとともに、回路ＵＡ１～ＵＡＭ，ＵＢ１～ＵＢＭにおけるトランジスタ９１がオフ状態になる。その結果、信号ＳＩＧＢの電圧が低レベル電圧ＶＬになるとともに、ドライバ２９Ｂの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、ドライバ２９Ｃでは、回路ＵＡ１～ＵＡＭにおけるトランジスタ９１、および回路ＤＡ１～ＤＡＭにおけるトランジスタ９４がオン状態になるとともに、回路ＵＢ１～ＵＢＭにおけるトランジスタ９１、および回路ＤＢ１～ＤＢＭにおけるトランジスタ９４がオフ状態になる。すなわち、ドライバ２９Ｃでは、回路ＵＡ１～ＵＡＭおよび回路ＤＡ１～ＤＡＭによりいわゆるテブナン終端が実現される。その結果、信号ＳＩＧＣの電圧が中レベル電圧ＶＭになるとともに、ドライバ２９Ｃの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。このようにして、送信部２０は、シンボル“＋ｘ”を生成するようになっている。他のシンボルについても同様である。

（受信装置３０）
図１に示したように、受信装置３０は、受信部４０と、処理部３２とを有している。

受信部４０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、遷移信号ＲｘＦ，ＲｘＲ、ＲｘＰおよびクロック信号ＲｘＣＫを生成するものである。

図９は、受信部４０の一構成例を表すものである。受信部４０は、抵抗素子４１Ａ，４１Ｂ，４１Ｃと、スイッチ４２Ａ，４２Ｂ，４２Ｃと、アンプ４３Ａ，４３Ｂ，４３Ｃと、クロック生成部４４と、フリップフロップ（Ｆ／Ｆ）４５，４６と、信号生成部４７とを有している。

抵抗素子４１Ａ，４１Ｂ，４１Ｃは、通信システム１の終端抵抗として機能するものであり、抵抗値は、この例では、５０［Ω］程度である。抵抗素子４１Ａの一端は入力端子ＴinＡに接続されるとともに信号ＳＩＧＡが供給され、他端はスイッチ４２Ａの一端に接続されている。抵抗素子４１Ｂの一端は入力端子ＴinＢに接続されるとともに信号ＳＩＧＢが供給され、他端はスイッチ４２Ｂの一端に接続されている。抵抗素子４１Ｃの一端は入力端子ＴinＣに接続されるとともに信号ＳＩＧＣが供給され、他端はスイッチ４２Ｃの一端に接続されている。

スイッチ４２Ａの一端は抵抗素子４１Ａの他端に接続され、他端はスイッチ４２Ｂ，４２Ｃの他端に接続されている。スイッチ４２Ｂの一端は抵抗素子４１Ｂの他端に接続され、他端はスイッチ４２Ａ，４２Ｃの他端に接続されている。スイッチ４２Ｃの一端は抵抗素子４１Ｃの他端に接続され、他端はスイッチ４２Ａ，４２Ｂの他端に接続されている。受信装置３０では、スイッチ４２Ａ，４２Ｂ，４２Ｃは、オン状態に設定され、抵抗素子４１Ａ～４１Ｃが終端抵抗として機能するようになっている。

アンプ４３Ａの正入力端子は、入力端子ＴinＡ、抵抗素子４１Ａの一端、およびアンプ４３Ｃの負入力端子に接続され、負入力端子は、入力端子ＴinＢ、抵抗素子４１Ｂの一端、およびアンプ４３Ｂの正入力端子に接続される。アンプ４３Ｂの正入力端子は、入力端子ＴinＢ、抵抗素子４１Ｂの一端、およびアンプ４３Ａの負入力端子に接続され、負入力端子は、入力端子ＴinＣ、抵抗素子４１Ｃの一端、およびアンプ４３Ｃの正入力端子に接続される。アンプ４３Ｃの正入力端子は、入力端子ＴinＣ、抵抗素子４１Ｃの一端、およびアンプ４３Ｂの負入力端子に接続され、負入力端子は、入力端子ＴinＡ、抵抗素子４１Ａの一端、およびアンプ４３Ａの正入力端子に接続される。

この構成により、アンプ４３Ａは、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢ（ＳＩＧＡ－ＳＩＧＢ）に応じた信号ＳＡＢを生成し、アンプ４３Ｂは、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣ（ＳＩＧＢ－ＳＩＧＣ）に応じた信号ＳＢＣを生成し、アンプ４３Ｃは、信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡ（ＳＩＧＣ－ＳＩＧＡ）に応じた信号ＳＣＡを生成するようになっている。

図１０は、送信部２０がシンボル“＋ｘ”を送信する場合における、送信部２０および受信部４０の一動作例を模式的に表すものである。なお、受信部４０のスイッチ４２Ａ，４２Ｂ，４２Ｃは、オン状態であるため、図示を省いている。図１０において、送信部２０の回路ＵＡ（回路ＵＡ１～ＵＡＭ）および回路ＵＢ（回路ＵＢ１～ＵＢＭ）のうち、実線で示した回路は、トランジスタ９１がオン状態になっている回路を示し、破線で示した回路は、トランジスタ９１がオフ状態になっている回路を示す。同様に、回路ＤＡ（回路ＤＡ１～ＤＡＭ）および回路ＤＢ（回路ＤＢ１～ＤＢＭ）のうち、実線で示した回路は、トランジスタ９４がオン状態になっている回路を示し、破線で示した回路は、トランジスタ９４がオフ状態になっている回路を示す。

送信部２０がシンボル“＋ｘ”を送信する場合には、上述したように、ドライバ２９Ａでは、回路ＵＡ１～ＵＡＭ，ＵＢ１～ＵＢＭにおけるトランジスタ９１がオン状態になる。その結果、信号ＳＩＧＡの電圧が高レベル電圧ＶＨになる。また、ドライバ２９Ｂでは、回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＢの電圧が低レベル電圧ＶＬになる。また、ドライバ２９Ｃでは、回路ＵＡ１～ＵＡＭにおけるトランジスタ９１、および回路ＤＡ１～ＤＡＭにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＣの電圧が中レベル電圧ＶＭになる。

この場合には、受信部４０では、入力端子ＴinＡ、抵抗素子４１Ａ、抵抗素子４１Ｂ、入力端子ＴinＢの順に電流Ｉinが流れる。そして、アンプ４３Ａの正入力端子には高レベル電圧ＶＨが供給されるとともに負入力端子には低レベル電圧ＶＬが供給され、差分ＡＢは正（ＡＢ＞０）になるため、アンプ４３Ａは“１”を信号ＳＡＢとして出力する。また、アンプ４３Ｂの正入力端子には低レベル電圧ＶＬが供給されるとともに負入力端子には中レベル電圧ＶＭが供給され、差分ＢＣは負（ＢＣ＜０）になるため、アンプ４３Ｂは“０”を信号ＳＢＣとして出力する。また、アンプ４３Ｃの正入力端子には中レベル電圧ＶＭが供給されるとともに負入力端子には高レベル電圧ＶＨが供給され、差分ＣＡは負（ＣＡ＜０）になるため、アンプ４３Ｃは“０”を信号ＳＣＡとして出力するようになっている。

クロック生成部４４（図９）は、信号ＳＡＢ，ＳＢＣ，ＳＣＡに基づいて、クロック信号ＲｘＣＫを生成するものである。具体的には、後述するように、クロック生成部４４は、シンボルが遷移したときに信号ＳＡＢ，ＳＢＣ，ＳＣＡのうちの最初に遷移した信号を検出し、その信号の遷移タイミングから始まる所定のパルス幅のクロックパルスＰＵを生成することにより、クロック信号ＲｘＣＫを生成するようになっている。

フリップフロップ４５は、信号ＳＡＢ，ＳＢＣ，ＳＣＡを、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。フリップフロップ４６は、フリップフロップ４５の３つの出力信号を、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。

信号生成部４７は、フリップフロップ４５，４６の出力信号、およびクロック信号ＲｘＣＫに基づいて、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するものである。この遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰは、送信装置１０における遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９（図４）にそれぞれ対応するものであり、シンボルの遷移を表すものである。信号生成部４７は、フリップフロップ４５の出力信号が示すシンボルと、フリップフロップ４６の出力信号が示すシンボルに基づいて、シンボルの遷移（図３）を特定することにより、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するようになっている。

処理部３２（図１）は、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫに基づいて、所定の処理を行うものである。

ここで、遅延部２８Ａ，２８Ｂ，２８Ｃは、本開示における「複数の遅延部」の一具体例に対応する。ドライバ２９Ａ，２９Ｂ，２９Ｃは、本開示における「複数のドライバ」の一具体例に対応する。トランジスタ９１は、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタ９４は、本開示における「第２のトランジスタ」の一具体例に対応する。送信シンボル生成部２２は、本開示における「信号生成部」の一具体例に対応する。遷移検出部２５は、本開示における「制御部」の一具体例に対応する。信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢは、本開示における「第１の信号」の一具体例に対応する。信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢは、本開示における「第２の信号」の一具体例に対応する。信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢは、本開示における「第３の信号」の一具体例に対応する。信号ＳＩＧＡは、本開示における「第１の伝送信号」の一具体例に対応する。信号ＳＩＧＢは、本開示における「第２の伝送信号」の一具体例に対応する。信号ＳＩＧＣは、本開示における「第３の伝送信号」の一具体例に対応する。信号ＳＡＢは、本開示における「第１の差分信号」の一具体例に対応する。信号ＳＢＣは、本開示における「第２の差分信号」の一具体例に対応する。信号ＳＣＡは、本開示における「第３の差分信号」の一具体例に対応する。クロック信号ＲｘＣＫは、本開示における「クロック信号」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の通信システム１の動作および作用について説明する。

（全体動作概要）
まず、図１，４，７，９を参照して、通信システム１の全体動作概要を説明する。送信装置１０のクロック生成部１１は、クロック信号ＴｘＣＫを生成する。処理部１２は、所定の処理を行うことにより、遷移信号ＴｘＦ０～ＴｘＦ６，ＴｘＲ０～ＴｘＲ６，ＴｘＰ０～ＴｘＰ６を生成する。送信部２０（図４）において、シリアライザ２１Ｆは、遷移信号ＴｘＦ０～ＴｘＦ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＦ９を生成し、シリアライザ２１Ｒは、遷移信号ＴｘＲ０～ＴｘＲ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＲ９を生成し、シリアライザ２１Ｐは、遷移信号ＴｘＰ０～ＴｘＰ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＰ９を生成する。送信シンボル生成部２２は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成する。遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣを生成する。

出力部２６（図７）において、ドライバ制御部２７は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３およびクロック信号ＴｘＣＫに基づいて、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢ、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢ、および４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢを生成する。また、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣおよびクロック信号ＴｘＣＫに基づいて、遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１をそれぞれ生成する。遅延部２８Ａは、遅延制御信号ＤＬＡ１に基づいて、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを遅延させることにより、信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１をそれぞれ生成する。遅延部２８Ｂは、遅延制御信号ＤＬＢ１に基づいて、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢを遅延させることにより、信号ＰＵＢＡ１，ＰＵＢＢ１，ＰＤＢＡ１，ＰＤＢＢ１をそれぞれ生成する。遅延部２８Ｃは、遅延制御信号ＤＬＣ１に基づいて、４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢを遅延させることにより、信号ＰＵＣＡ１，ＰＵＣＢ１，ＰＤＣＡ１，ＰＤＣＢ１をそれぞれ生成する。ドライバ２９Ａは、信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１に基づいて信号ＳＩＧＡを生成する。ドライバ２９Ｂは、信号ＰＵＢＡ１，ＰＵＢＢ１，ＰＤＢＡ１，ＰＤＢＢ１に基づいて信号ＳＩＧＢを生成する。ドライバ２９Ｃは、信号ＰＵＣＡ１，ＰＵＣＢ１，ＰＤＣＡ１，ＰＤＣＢ１に基づいて信号ＳＩＧＣを生成する。

受信装置３０の受信部４０（図９）において、アンプ４３Ａは、信号ＳＩＧＡ，ＳＩＧＢに基づいて、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢ（ＳＩＧＡ－ＳＩＧＢ）に応じた信号ＳＡＢを生成し、アンプ４３Ｂは、信号ＳＩＧＢ，ＳＩＧＣに基づいて、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣ（ＳＩＧＢ－ＳＩＧＣ）に応じた信号ＳＢＣを生成し、アンプ４３Ｃは、信号ＳＩＧＣ，ＳＩＧＡに基づいて、信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡ（ＳＩＧＣ－ＳＩＧＡ）に応じた信号ＳＣＡを生成する。クロック生成部４４は、信号ＳＡＢ，ＳＢＣ，ＳＣＡに基づいて、クロック信号ＲｘＣＫを生成する。フリップフロップ４５は、信号ＳＡＢ，ＳＢＣ，ＳＣＡを、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力する。フリップフロップ４６は、フリップフロップ４５の３つの出力信号を、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力する。信号生成部４７は、フリップフロップ４５，４６の出力信号、およびクロック信号ＲｘＣＫに基づいて、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成する。処理部３２（図１）は、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫに基づいて、所定の処理を行う。

（詳細動作）
次に、通信システム１の動作について詳細に説明する。送信装置１０において、遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣを生成する。そして、遅延部２８Ａは、遅延制御信号ＤＬＡ１に基づいて、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢに対する遅延量を設定し、遅延部２８Ｂは、遅延制御信号ＤＬＢ１に基づいて、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢに対する遅延量を設定し、遅延部２８Ｃは、遅延制御信号ＤＬＣ１に基づいて、４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢに対する遅延量を設定する。これにより、通信システム１では、受信装置３０において生成されるクロック信号ＲｘＣＫのジッタを低減することができる。以下に、この動作について詳細に説明する。

図１１は、遅延部２８Ａ，２８Ｂ，２８Ｃの遅延量を調節しない場合における通信システム１の一動作例を表すものである。この例では、遅延部２８Ａ，２８Ｂ，２８Ｃの遅延量を、互いに等しい所定の遅延量ＤＬ１に固定している。

送信装置１０は、ユニットインターバルＵＩが経過する度に送信するシンボルを遷移させる。この例では、送信装置１０は、６つのシンボル“＋ｘ”，“－ｙ”，“－ｚ”，“＋ｚ”，“＋ｙ”，“－ｘ”をこの順に送信している。このとき、信号ＳＩＧＡの電圧は、ＶＨ，ＶＭ，ＶＨ，ＶＬ，ＶＭ，ＶＬのように変化し、信号ＳＩＧＢの電圧は、ＶＬ，ＶＬ，ＶＭ，ＶＭ，ＶＨ，ＶＨのように変化し、信号ＳＩＧＣの電圧は、ＶＭ，ＶＨ，ＶＬ，ＶＨ，ＶＬ，ＶＭのように変化する。このように、通信システム１では、シンボルの遷移に応じて、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのうち２つ以上の信号の電圧が変化する。

そして、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに応じて、差分ＡＢ，ＢＣ，ＣＡもまた変化する。例えば、差分ＡＢは、＋２ΔＶ，＋ΔＶ，＋ΔＶ，－ΔＶ，－ΔＶ，－２ΔＶのように変化し、差分ＢＣは、－ΔＶ，－２ΔＶ，＋ΔＶ，－ΔＶ，＋２ΔＶ，＋ΔＶのように変化し、差分ＣＡは、－ΔＶ，＋ΔＶ，－２ΔＶ，＋２ΔＶ，－ΔＶ，＋ΔＶのように変化する。ここで、ΔＶは、３つの電圧レベル（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）のうちの隣り合う２つの電圧の差である。

アンプ４３Ａは、差分ＡＢに基づいて信号ＳＡＢを生成する。この信号ＳＡＢは、差分ＡＢが“０”を横切るタイミングで遷移する。同様に、アンプ４３Ｂは、差分ＢＣに基づいて信号ＳＢＣを生成する。この信号ＳＢＣは、差分ＢＣが“０”を横切るタイミングで遷移する。アンプ４３Ｃは、差分ＣＡに基づいて信号ＳＣＡを生成する。この信号ＳＣＡは、差分ＣＡが“０”を横切るタイミングで遷移する。このように、通信システム１では、シンボルの遷移に応じて、信号ＳＡＢ，ＳＢＣ，ＳＣＡのうちの１つ以上の信号が変化する。

そして、クロック生成部４４は、信号ＳＡＢ，ＳＢＣ，ＳＣＡに基づいて、クロック信号ＲｘＣＫを生成する。具体的には、クロック生成部４４は、シンボルが遷移したときに信号ＳＡＢ，ＳＢＣ，ＳＣＡのうちの最初に遷移した信号を検出し、その信号の遷移タイミングから始まる所定のパルス幅のクロックパルスＰＵを生成することにより、クロック信号ＲｘＣＫを生成する。

ここで、上述したように、信号ＳＡＢが遷移するタイミングは、差分ＡＢが“０”を横切るタイミングに対応し、信号ＳＢＣが遷移するタイミングは、差分ＢＣが“０”を横切るタイミングに対応し、信号ＳＣＡが遷移するタイミングは、差分ＣＡが“０”を横切るタイミングに対応する。すなわち、信号ＳＡＢ，ＳＢＣ，ＳＣＡが遷移するタイミングは、差分ＡＢ，ＢＣ，ＣＡの変化に応じたものとなる。よって、シンボルの遷移に応じて、差分ＡＢ，ＢＣ，ＣＡのうちの２つ以上が遷移する場合に、それらの遷移タイミングは必ずしも一致しない。よって、クロック信号ＲｘＣＫの立ち上がりエッジ間の期間（クロック期間ＰＣ）の長さにばらつきが生じる。具体的には、図１１の例では、シンボル“＋ｘ”の次のシンボル“－ｙ”に対応するクロック期間ＰＣ１の長さは、ユニットインターバルＵＩの長さよりも短く、次のシンボル“－ｚ”に対応するクロック期間ＰＣ２の長さは、ユニットインターバルＵＩの長さよりも長い。同様に、そのシンボル“－ｚ”の次のシンボル“＋ｚ”に対応するクロック期間ＰＣ３の長さは、ユニットインターバルＵＩの長さよりも短く、次のシンボル“＋ｙ”に対応するクロック期間ＰＣ４の長さは、ユニットインターバルＵＩの長さよりも長い。このようにクロック期間ＰＣの長さにばらつきが生じた場合には、クロック信号ＲｘＣＫのジッタが大きくなるため、通信品質に影響を及ぼすおそれがある。

次に、クロック期間ＰＣの長さにばらつきが生じる原因について、詳細に説明する。

図１２Ａ，１２Ｂ，１２Ｃは、シンボルの遷移に伴う差分ＡＢ，ＢＣ，ＣＡの変化を模式的に表すものである。通信システム１では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、それぞれ、３つの電圧レベル（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）を取り得るため、図１２Ａ，１２Ｂ，１２Ｃに示したように、差分ＡＢ，ＢＣ，ＣＡは、＋２ΔＶ、＋ΔＶ、－ΔＶ、－２ΔＶの間で遷移する。これらの遷移は、差分ＡＢ，ＢＣ，ＣＡの変化開始タイミングｔ０から、その差分信号が“０”を横切るタイミングｔ１までの時間Δｔが異なる、様々な遷移を含んでいる。具体的には、これらの遷移は、例えば、時間Δｔが短い遷移ＷＳ（図１２Ａ）や、時間Δｔが中程度である遷移ＷＷ，ＳＳ（図１２Ｂ）や、時間Δｔが長い遷移ＳＷ（図１２Ｃ）を含んでいる。遷移ＷＳ（図１２Ａ）は、“＋ΔＶ”から“－２ΔＶ”に向かう遷移、および“－ΔＶ”から“＋２ΔＶ”に向かう遷移である。遷移ＷＷ（図１２Ｂ）は、“＋ΔＶ”から“－ΔＶ”に向かう遷移、および“－ΔＶ”から“＋ΔＶ”に向かう遷移である。遷移ＳＳ（図１２Ｂ）は、“＋２ΔＶ”から“－２ΔＶ”に向かう遷移、および“－２ΔＶ”から“＋２ΔＶ”に向かう遷移である。遷移ＳＷ（図１２Ｃ）は、“＋２ΔＶ”から“－ΔＶ”に向かう遷移、および“－２ΔＶ”から“＋ΔＶ”に向かう遷移である。

クロック生成部４４は、上述したように、シンボルが遷移したときに信号ＳＡＢ，ＳＢＣ，ＳＣＡのうちの最初に遷移した信号を検出し、その信号の遷移タイミングから始まる所定のパルス幅のクロックパルスＰＵを生成することにより、クロック信号ＲｘＣＫを生成する。ここで、通信システム１では、後述するように、信号ＳＡＢ，ＳＢＣ，ＳＣＡのうちのいずれかに、時間Δｔが長い遷移ＳＷが生じた場合には、信号ＳＡＢ，ＳＢＣ，ＳＣＡのうちの他のどちらかに、時間Δｔが短い遷移ＷＳが生じる。よって、この場合には、時間Δｔが短い遷移ＷＳに基づいてクロックパルスＰＵが生成されるため、時間Δｔが長い遷移ＳＷはクロックパルスＰＵの生成に寄与しない。その結果、時間Δｔが短い遷移ＷＳ、および時間Δｔが中程度である遷移ＷＷ，ＳＳが、クロックパルスＰＵの生成に寄与する。

図１３は、クロック期間ＰＣの長さを模式的に表すものである。この図１３において、“ＷＳ”が記載されたクロックパルスＰＵは、時間Δｔが短い遷移ＷＳに基づいて生成されたものであることを示し、“ＷＷ”が記載されたクロックパルスＰＵは、時間Δｔが中程度である遷移ＷＷに基づいて生成されたものであることを示し、“ＳＳ”が記載されたクロックパルスＰＵは、時間Δｔが中程度である遷移ＳＳに基づいて生成されたものであることを示す。

例えば、図１３（Ａ）に示したように、遷移ＷＳに基づいてクロックパルスＰＵが生成された後に、同じ遷移ＷＳに基づいてクロックパルスＰＵが生成された場合には、クロック期間ＰＣの長さは、ユニットインターバルＵＩの長さとほぼ同じになる。同様に、図１３（Ｂ）に示したように、遷移ＷＷに基づいてクロックパルスＰＵが生成された後に、同じ遷移ＷＷに基づいてクロックパルスＰＵが生成された場合には、クロック期間ＰＣの長さは、ユニットインターバルＵＩの長さとほぼ同じになり、図１３（Ｃ）に示したように、遷移ＳＳに基づいてクロックパルスＰＵが生成された後に、同じ遷移ＳＳに基づいてクロックパルスＰＵが生成された場合には、クロック期間ＰＣの長さは、ユニットインターバルＵＩの長さとほぼ同じになる。また、図１３（Ｄ）に示したように、遷移ＷＷに基づいてクロックパルスＰＵが生成された後に、遷移ＳＳに基づいてクロックパルスＰＵが生成された場合には、クロック期間ＰＣの長さは、ユニットインターバルＵＩの長さとほぼ同じになり、図１３（Ｅ）に示したように、遷移ＳＳに基づいてクロックパルスＰＵが生成された後に、遷移ＷＷに基づいてクロックパルスＰＵが生成された場合には、クロック期間ＰＣの長さは、ユニットインターバルＵＩの長さとほぼ同じになる。

一方、例えば、図１３（Ｆ）に示したように、遷移ＷＷに基づいてクロックパルスＰＵが生成された後に、その遷移ＷＷよりも時間Δｔが短い遷移ＷＳに基づいてクロックパルスＰＵが生成された場合には、クロック期間ＰＣの長さは、ユニットインターバルＵＩの長さよりも短くなる。同様に、例えば、図１３（Ｇ）に示したように、遷移ＳＳに基づいてクロックパルスＰＵが生成された後に、その遷移ＳＳよりも時間Δｔが短い遷移ＷＳに基づいてクロックパルスＰＵが生成された場合には、クロック期間ＰＣの長さは、ユニットインターバルＵＩの長さよりも短くなる。

また、例えば、図１３（Ｈ）に示したように、遷移ＷＳに基づいてクロックパルスＰＵが生成された後に、その遷移ＷＳよりも時間Δｔが長い遷移ＷＷに基づいてクロックパルスＰＵが生成された場合には、クロック期間ＰＣの長さは、ユニットインターバルＵＩの長さよりも長くなる。同様に、例えば、図１３（Ｉ）に示したように、遷移ＷＳに基づいてクロックパルスＰＵが生成された後に、その遷移ＷＳよりも時間Δｔが長い遷移ＳＳに基づいてクロックパルスＰＵが生成された場合には、クロック期間ＰＣの長さは、ユニットインターバルＵＩの長さよりも長くなる。

このように、隣り合う２つのクロックパルスＰＵが、遷移ＷＳ，ＷＷ，ＳＳのうちのどの遷移に基づいて生成されたかに応じて、その２つのクロックパルスＰＵに係るクロック期間ＰＣの長さが変化する。

そこで、通信システム１では、クロック期間ＰＣの長さが揃うように、遅延部２８Ａ，２８Ｂ，２８Ｃにおける遅延量を調節する。具体的には、遷移検出部２５は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、シンボル遷移が、時間Δｔが短い遷移ＷＳを含むシンボル遷移であるか否かを検出する。そして、遷移検出部２５は、時間Δｔが短い遷移ＷＳを含むシンボル遷移である場合には、この遷移ＷＳが遅れるように、遅延部２８Ａ，２８Ｂ，２８Ｃにおける遅延量を調節する。これにより、送信装置１０は、例えば、図１３（Ｆ），（Ｇ）において、２つめの、遷移ＷＳに基づくクロックパルスＰＵを遅らせることにより、クロック期間ＰＣの長さをユニットインターバルＵＩの長さに近付ける。また、送信装置１０は、例えば、図１３（Ｈ），（Ｉ）において、１つめの、遷移ＷＳに基づくクロックパルスＰＵを遅らせることにより、クロック期間ＰＣの長さをユニットインターバルＵＩの長さに近付ける。

図１４Ａ～１４Ｅは、シンボルが“＋ｘ”から“＋ｘ”以外のシンボルに遷移する場合における通信システム１の一動作例を表すものであり、図１４Ａは、シンボルが“＋ｘ”から“－ｘ”に遷移する場合を示し、図１４Ｂは、シンボルが“＋ｘ”から“＋ｙ”に遷移する場合を示し、図１４Ｃは、シンボルが“＋ｘ”から“－ｙ”に遷移する場合を示し、図１４Ｄは、シンボルが“＋ｘ”から“＋ｚ”に遷移する場合を示し、図１４Ｅは、シンボルが“＋ｘ”から“－ｚ”に遷移する場合を示す。図１４Ａ～１４Ｅのそれぞれにおいて、（Ａ）は、送信装置１０の出力端子ＴoutＡ，ＴoutＢ，ＴoutＣにおける信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの波形を示し、（Ｂ）は、受信装置３０における差分ＡＢ，ＢＣ，ＣＡの波形を示す。また、実線は、遅延部２８Ａ，２８Ｂ，２８Ｃの遅延量を調節したときの波形を示し、破線は、遅延部２８Ａ，２８Ｂ，２８Ｃの遅延量を遅延量ＤＬ１に固定したときの波形を示す。タイミングｔ１０は、遅延部２８Ａ，２８Ｂ，２８Ｃの遅延量を遅延量ＤＬ１にしたときの、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの変化開始タイミングを示す。

図５に示したように、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“１ＸＸ”である場合には、シンボルが“＋ｘ”から“－ｘ”に遷移する（図１４Ａ）。このとき、遷移検出部２５は、図５に示したように、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣ（遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１）をともに“非アクティブ”にする。そして、遅延部２８Ａ，２８Ｂ，２８Ｃは、遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１に基づいて、遅延量を遅延量ＤＬ１にそれぞれ設定する。これにより、図１４Ａに示したように、信号ＳＩＧＡは、タイミングｔ１０において変化を開始して高レベル電圧ＶＨから低レベル電圧ＶＬに変化し、信号ＳＩＧＢは、タイミングｔ１０において変化を開始して低レベル電圧ＶＬから高レベル電圧ＶＨに変化し、信号ＳＩＧＣは中レベル電圧ＶＭを維持する。その結果、差分ＡＢは“＋２ΔＶ”から“－２ΔＶ”に遷移し、差分ＢＣ，ＣＡは“－ΔＶ”から“＋ΔＶ”に遷移する。この差分ＡＢの遷移は、時間Δｔが中程度である遷移ＳＳであり、差分ＢＣ，ＣＡの遷移は、時間Δｔが中程度である遷移ＷＷである。そして、この例では、差分ＢＣ（遷移ＷＷ）および差分ＣＡ（遷移ＷＷ）のうちの一方に基づいてクロックパルスＰＵが生成される。

このように、シンボルが“＋ｘ”から“－ｘ”に遷移する場合には、差分ＡＢ，ＢＣ，ＣＡの遷移は、いずれも時間Δｔが短い遷移ＷＳに該当しないので、遷移検出部２５は、遅延部２８Ａ，２８Ｂ，２８Ｃにおける遅延量が遅延量ＤＬ１になるように制御する。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”である場合には、シンボルが“＋ｘ”から“＋ｙ”に遷移する（図１４Ｂ）。このとき、遷移検出部２５は、図５に示したように、遅延制御信号ＤＬＡ，ＤＬＢ（遅延制御信号ＤＬＡ１，ＤＬＢ１）をともに“非アクティブ”にするとともに、遅延制御信号ＤＬＣ（遅延制御信号ＤＬＣ１）を“アクティブ”にする。そして、遅延部２８Ａ，２８Ｂは、遅延制御信号ＤＬＡ１，ＤＬＢ１に基づいて、遅延量を遅延量ＤＬ１に設定し、遅延部２８Ｃは、遅延制御信号ＤＬＣ１に基づいて、遅延量を、遅延量ＤＬ１より大きい遅延量ＤＬ２に設定する。これにより、図１４Ｂに示したように、信号ＳＩＧＡは、タイミングｔ１０において変化を開始して高レベル電圧ＶＨから中レベル電圧ＶＭに変化し、信号ＳＩＧＢは、タイミングｔ１０において変化を開始して低レベル電圧ＶＬから高レベル電圧ＶＨに変化し、信号ＳＩＧＣは、タイミングｔ１０より遅れたタイミングにおいて変化を開始して中レベル電圧ＶＭから低レベル電圧ＶＬに変化する。すなわち、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの全ての電圧が変化する。その結果、差分ＡＢは“＋２ΔＶ”から“－ΔＶ”に遷移し、差分ＢＣは、大きい遅延量ＤＬ２に対応して遅れて“－ΔＶ”から“＋２ΔＶ”に遷移し、差分ＣＡは“－ΔＶ”をほぼ維持する。この差分ＡＢの遷移は、時間Δｔが長い遷移ＳＷであり、差分ＢＣの遷移は、時間Δｔが短い遷移ＷＳである。このように、時間Δｔが長い遷移ＳＷは、時間Δｔが短い遷移ＷＳとともに現れる。なお、差分ＣＡは“０”を横切らない。そして、この例では、差分ＢＣ（遷移ＷＳ）に基づいてクロックパルスＰＵが生成される。

このように、シンボルが“＋ｘ”から“＋ｙ”に遷移する場合には、差分ＢＣの遷移が遷移ＷＳであるので、遷移検出部２５は、遅延部２８Ｃにおける遅延量を、遅延部２８Ａ，２８Ｂにおける遅延量ＤＬ１よりも大きい遅延量ＤＬ２になるように制御する。これにより、遷移ＷＳに対応する差分ＢＣが“０”を横切るタイミングを遅らせることができ、その結果、遷移ＷＳに基づくクロックパルスＰＵを遅らせることができる。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１１”である場合には、シンボルが“＋ｘ”から“－ｙ”に遷移する（図１４Ｃ）。このとき、遷移検出部２５は、図５に示したように、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣ（遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１）をともに“非アクティブ”にする。そして、遅延部２８Ａ，２８Ｂ，２８Ｃは、遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１に基づいて、遅延量を遅延量ＤＬ１に設定する。これにより、図１４Ｃに示したように、信号ＳＩＧＡは、タイミングｔ１０において変化を開始して高レベル電圧ＶＨから中レベル電圧ＶＭに変化し、信号ＳＩＧＢは低レベル電圧ＶＬを維持し、信号ＳＩＧＣは、タイミングｔ１０において変化を開始して中レベル電圧ＶＭから高レベル電圧ＶＨに変化する。その結果、差分ＡＢは“＋２ΔＶ”から“＋ΔＶ”に遷移し、差分ＢＣは“－ΔＶ”から“－２ΔＶ”に遷移し、差分ＣＡは“－ΔＶ”から“＋ΔＶ”に遷移する。この差分ＣＡの遷移は、時間Δｔが中程度である遷移ＷＷである。なお、差分ＡＢ，ＢＣは“０”を横切らない。そして、この例では、差分ＣＡ（遷移ＷＷ）に基づいてクロックパルスＰＵが生成される。

このように、シンボルが“＋ｘ”から“－ｙ”に遷移する場合には、差分ＡＢ，ＢＣ，ＣＡの遷移は、いずれも遷移ＷＳに該当しないので、遷移検出部２５は、遅延部２８Ａ，２８Ｂ，２８Ｃにおける遅延量が遅延量ＤＬ１になるように制御する。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”である場合には、シンボルが“＋ｘ”から“＋ｚ”に遷移する（図１４Ｄ）。このとき、遷移検出部２５は、図５に示したように、遅延制御信号ＤＬＡ，ＤＬＢ（遅延制御信号ＤＬＡ１，ＤＬＢ１）をともに“非アクティブ”にするとともに、遅延制御信号ＤＬＣ（遅延制御信号ＤＬＣ１）を“アクティブ”にする。そして、遅延部２８Ａ，２８Ｂは、遅延制御信号ＤＬＡ１，ＤＬＢ１に基づいて、遅延量を遅延量ＤＬ１に設定し、遅延部２８Ｃは、遅延制御信号ＤＬＣ１に基づいて、遅延量を、遅延量ＤＬ１より大きい遅延量ＤＬ２に設定する。これにより、図１４Ｄに示したように、信号ＳＩＧＡは、タイミングｔ１０において変化を開始して高レベル電圧ＶＨから低レベル電圧ＶＬに変化し、信号ＳＩＧＢは、タイミングｔ１０において変化を開始して低レベル電圧ＶＬから中レベル電圧ＶＭに変化し、信号ＳＩＧＣは、タイミングｔ１０よりも遅れたタイミングにおいて変化を開始して中レベル電圧ＶＭから高レベル電圧ＶＨに変化する。すなわち、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの全ての電圧が変化する。その結果、差分ＡＢは“＋２ΔＶ”から“－ΔＶ”に遷移し、差分ＢＣは“－ΔＶ”をほぼ維持し、差分ＣＡは、大きい遅延量ＤＬ２に対応して遅れて“－ΔＶ”から“＋２ΔＶ”に遷移する。この差分ＡＢの遷移は、時間Δｔが長い遷移ＳＷであり、差分ＣＡの遷移は、時間Δｔが短い遷移ＷＳである。このように、時間Δｔが長い遷移ＳＷは、時間Δｔが短い遷移ＷＳとともに現れる。なお、差分ＢＣは“０”を横切らない。そして、この例では、差分ＣＡ（遷移ＷＳ）に基づいてクロックパルスＰＵが生成される。

このように、シンボルが“＋ｘ”から“＋ｚ”に遷移する場合には、差分ＣＡの遷移が遷移ＷＳであるので、遷移検出部２５は、遅延部２８Ｃにおける遅延量を、遅延部２８Ａ，２８Ｂにおける遅延量ＤＬ１よりも大きい遅延量ＤＬ２になるように制御する。これにより、遷移ＷＳに対応する差分ＣＡが“０”を横切るタイミングを遅らせることができ、その結果、遷移ＷＳに基づくクロックパルスＰＵを遅らせることができる。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“００１”である場合には、シンボルが“＋ｘ”から“－ｚ”に遷移する（図１４Ｅ）。このとき、遷移検出部２５は、図５に示したように、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣ（遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１）をともに“非アクティブ”にする。そして、遅延部２８Ａ，２８Ｂ，２８Ｃは、遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１に基づいて、遅延量を遅延量ＤＬ１に設定する。これにより、図１４Ｅに示したように、信号ＳＩＧＡは高レベル電圧ＶＨを維持し、信号ＳＩＧＢは、タイミングｔ１０において変化を開始して低レベル電圧ＶＬから中レベル電圧ＶＭに変化し、信号ＳＩＧＣは、タイミングｔ１０において変化を開始して中レベル電圧ＶＭから低レベル電圧ＶＬに変化する。その結果、差分ＡＢは“＋２ΔＶ”から“＋ΔＶ”に遷移し、差分ＢＣは“－ΔＶ”から“＋ΔＶ”に遷移し、差分ＣＡは“－ΔＶ”から“－２ΔＶ”に遷移する。この差分ＢＣの遷移は、時間Δｔが中程度である遷移ＷＷである。なお、差分ＡＢ，ＣＡは“０”を横切らない。そして、この例では、差分ＢＣ（遷移ＷＷ）に基づいてクロックパルスＰＵが生成される。

このように、シンボルが“＋ｘ”から“－ｚ”に遷移する場合には、差分ＡＢ，ＢＣ，ＣＡの遷移は、いずれも遷移ＷＳに該当しないので、遷移検出部２５は、遅延部２８Ａ，２８Ｂ，２８Ｃにおける遅延量が遅延量ＤＬ１になるように制御する。

なお、この例では、シンボルが“＋ｘ”から“＋ｘ”以外のシンボルに遷移する場合について説明したが、シンボルが“－ｘ”から“－ｘ”以外のシンボルに遷移する場合、シンボルが“＋ｙ”から“＋ｙ”以外のシンボルに遷移する場合、シンボルが“－ｙ”から“－ｙ”以外のシンボルに遷移する場合、シンボルが“＋ｚ”から“＋ｚ”以外のシンボルに遷移する場合、シンボルが“－ｚ”から“－ｚ”以外のシンボルに遷移する場合についても同様である。

図１５は、遅延部２８Ａ，２８Ｂ，２８Ｃの遅延量を調節する場合における通信システム１の一動作例を表すものである。この例では、送信装置１０は、図１１の場合と同様に、６つのシンボル“＋ｘ”，“－ｙ”，“－ｚ”，“＋ｚ”，“＋ｙ”，“－ｘ”をこの順に送信している。

シンボルが“－ｙ”から“－ｚ”に遷移するとき、遷移検出部２５は、図５に示したように、遅延制御信号ＤＬＢ，ＤＬＣ（遅延制御信号ＤＬＢ１，ＤＬＣ１）をともに“非アクティブ”にするとともに、遅延制御信号ＤＬＡ（遅延制御信号ＤＬＡ１）を“アクティブ”にする。そして、遅延部２８Ｂ，２８Ｃは、遅延制御信号ＤＬＢ１，ＤＬＣ１に基づいて、遅延量を遅延量ＤＬ１に設定し、遅延部２８Ａは、遅延制御信号ＤＬＡ１に基づいて、遅延量を、遅延量ＤＬ１より大きい遅延量ＤＬ２に設定する。これにより、信号ＳＩＧＡは、信号ＳＩＧＢ，ＳＩＧＣよりも少し遅れて、中レベル電圧ＶＭから高レベル電圧ＶＨに変化する。その結果、差分ＣＡは、信号ＳＩＧＡの遅延分に応じて遅れて、“＋ΔＶ”から“－２ΔＶ”に遷移する。これにより、差分ＣＡが“０”を横切るタイミングが遅れるので、信号ＳＣＡが遷移するタイミングが遅れ、その結果、クロック期間ＰＣ１，ＰＣ２の長さをユニットインターバルＵＩの長さに近付けることができる。

また、シンボルが“＋ｚ”から“＋ｙ”に遷移するとき、遷移検出部２５は、図５に示したように、遅延制御信号ＤＬＡ，ＤＬＣ（遅延制御信号ＤＬＡ１，ＤＬＣ１）をともに“非アクティブ”にするとともに、遅延制御信号ＤＬＢ（遅延制御信号ＤＬＢ１）を“アクティブ”にする。そして、遅延部２８Ａ，２８Ｃは、遅延制御信号ＤＬＡ１，ＤＬＣ１に基づいて、遅延量を遅延量ＤＬ１に設定し、遅延部２８Ｂは、遅延制御信号ＤＬＢ１に基づいて、遅延量を、遅延量ＤＬ１より大きい遅延量ＤＬ２に設定する。これにより、信号ＳＩＧＢは、信号ＳＩＧＡ，ＳＩＧＣよりも少し遅れて、中レベル電圧ＶＭから高レベル電圧ＶＨに変化する。その結果、差分ＢＣは、信号ＳＩＧＡの遅延分に応じて遅れて、“－ΔＶ”から“＋２ΔＶ”に遷移する。これにより、差分ＢＣが“０”を横切るタイミングが遅れるので、信号ＳＢＣが遷移するタイミングが遅れ、その結果、クロック期間ＰＣ３，ＰＣ４の長さをユニットインターバルＵＩの長さに近付けることができる。

図１６Ａは、遅延部２８Ａ，２８Ｂ，２８Ｃの遅延量を調節した場合における差分ＡＢ，ＢＣ，ＣＡのアイダイアグラムを表すものであり、図１６Ｂは、そのときのクロック信号ＲｘＣＫの立ち上がりエッジを表すものである。図１７Ａは、遅延部２８Ａ，２８Ｂ，２８Ｃの遅延量を調節しない場合における差分ＡＢ，ＢＣ，ＣＡのアイダイアグラムを表すものであり、図１７Ｂは、そのときのクロック信号ＲｘＣＫの立ち上がりエッジを表すものである。図１６Ｂ，１７Ｂにおいて、矢印で示した幅がクロック信号ＲｘＣＫのジッタＪに対応する。

通信システム１では、シンボル遷移が、時間Δｔが短い遷移ＷＳを含むシンボル遷移である場合において、この遷移ＷＳが遅れるように、遅延部２８Ａ，２８Ｂ，２８Ｃの遅延量を調節するようにした。これにより、通信システム１では、図１６Ａに示したように、遅延量を調節しない場合（図１７Ａ）に比べて、アイ開口を広くすることができ、また、図１６Ｂに示したように、遅延量を調節しない場合（図１７Ｂ）に比べて、クロック信号ＲｘＣＫのジッタＪを低減することができる。これにより、通信システム１では、通信品質を高めることができる。

また、通信システム１では、遷移検出部２５が、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて特定のシンボル遷移を検出し、遅延部２８Ａ，２８Ｂ，２８Ｃが、その検出結果に基づいて遅延量を調節するようにした。これにより、通信システム１では、例えば、クロック信号ＲｘＣＫのジッタＪが増大するおそれがあるシンボル遷移のみに対して、動的にタイミング調節を行うことができるため、効果的にジッタＪを低減することができる。

また、通信システム１では、シンボルが遷移したときに、時間Δｔが長い遷移ＳＷと時間Δｔが短い遷移ＷＳとがともに現れる場合には、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのうち、遷移ＳＷに影響を及ぼさない信号に対する遅延量を大きくしたので、アイ開口を確保しつつ、ジッタＪを低減することができる。具体的には、例えば、図１４Ｂに示したように、シンボルが“＋ｘ”から“＋ｙ”に遷移する場合には、遅延部２８Ｃの遅延量が、遅延部２８Ａ，２８Ｂの遅延量よりも大きくなるように、遅延部２８Ａ，２８Ｂ，２８Ｃの遅延量を設定した。これにより、時間Δｔが長い遷移ＳＷに対応する差分ＡＢの遷移を遅らせることなく、時間Δｔが短い遷移ＷＳに対応する差分ＢＣの遷移を遅らせることができるため、アイ開口を確保しつつ、クロック信号ＲｘＣＫのジッタＪを低減することができる。

［効果］
以上のように本実施の形態では、シンボル遷移が、時間Δｔが短い遷移ＷＳを含むシンボル遷移である場合において、この遷移ＷＳが遅れるように、遅延部の遅延量を調節するようにしたので、受信装置において生成されるクロック信号のジッタを低減することができる。

本実施の形態では、遷移検出部が、遷移信号およびシンボル信号に基づいて特定のシンボル遷移を検出し、遅延部が、その検出結果に基づいて遅延量を調節するようにしたので、効果的にジッタを低減することができる。

［変形例１－１］
上記実施の形態では、ドライバ２９Ａ，２９Ｂ，２９Ｃは、いわゆるテブナン終端を実現することにより中レベル電圧ＶＭを出力したが、これに限定されるものではない。以下に、本変形例に係る通信システム１Ａについて説明する。通信システム１Ａは、送信装置１０Ａを有している。送信装置１０Ａは、上記第１の実施の形態の送信装置１０の送信部２０（図７）と同様に、ドライバ制御部２７Ａを有している。ドライバ制御部２７Ａは、図１８に示すように、例えば、信号ＳＩＧＡを中レベル電圧ＶＭにする場合に、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを“００００”にし、信号ＳＩＧＢを中レベル電圧ＶＭにする場合に、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢを“００００”にし、信号ＳＩＧＣを中レベル電圧ＶＭにする場合に、４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢを“００００”にする。

ドライバ制御部２７Ａは、例えば、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が“１００”である場合には、シンボル“＋ｘ”を出力すべきと判断し、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを“１１００”にし、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢを“００１１”にし、４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢを“００００”にする。よって、４つの信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１は“１１００”になり、４つの信号ＰＵＢＡ１，ＰＵＢＢ１，ＰＤＢＡ１，ＰＤＢＢ１は“００１１”になり、４つの信号ＰＵＣＡ１，ＰＵＣＢ１，ＰＤＣＡ１，ＰＤＣＢ１は“００００”になる。

これにより、図１９に示したように、ドライバ２９Ａでは、回路ＵＡ１～ＵＡＭ，ＵＢ１～ＵＢＭにおけるトランジスタ９１がオン状態になる。その結果、信号ＳＩＧＡの電圧が高レベル電圧ＶＨになるとともに、ドライバ２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、ドライバ２９Ｂでは、回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＢの電圧が低レベル電圧ＶＬになるとともに、ドライバ２９Ｂの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、ドライバ２９Ｃでは、回路ＵＡ１～ＵＡＭ，ＵＢ１～ＵＢＭにおけるトランジスタ９１がオフ状態になるとともに、回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭにおけるトランジスタ９４がオフ状態になる。すなわち、ドライバ２９Ｃの出力終端抵抗（出力インピーダンス）はハイインピーダンスになる。このとき、受信部４０では、抵抗素子４１Ａの一端に高レベル電圧ＶＨが印加され、抵抗素子４１Ｂの一端に低レベル電圧ＶＬが印加されるため、これらの抵抗素子４１Ａ，４１Ｂにより分圧された電圧（中レベル電圧ＶＭ）が、抵抗素子４１Ｃを介してドライバ２９Ｃの出力端子ＴoutＣに供給される。このようにして、ドライバ２９Ｃの出力端子ＴoutＣの電圧は、受信部４０により、中レベル電圧ＶＭに設定される。

［変形例１－２］
上記実施の形態では、遷移ＷＳに基づくクロックパルスＰＵを遅らせることにより、クロック期間ＰＣの長さを揃えるようにしたが、これに限定されるものではない。これに代えて、例えば、遷移ＷＷ，ＳＳに基づくクロックパルスＰＵを進めることにより、クロック期間ＰＣの長さを揃えるようにしてもよい。以下に、本変形例について詳細に説明する。

本変形例に係る通信システム１Ｂは、図１に示したように、送信部２０Ｂを有する送信装置１０Ｂを備えている。この送信部２０Ｂは、図４に示したように、遷移検出部２５Ｂと、出力部２６Ｂとを有している。この出力部２６Ｂは、図７に示したように、遅延部４８Ａ，４８Ｂ，４８Ｃを有している。

図２０は、遷移検出部２５Ｂの一動作例を表すものである。遷移検出部２５Ｂは、図２０において実線で囲んだＷＢＣで示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“＋ｙ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボルＤＳが “－ｙ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “＋ｙ”である場合、および遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “－ｙ”である場合のうちのいずれかの場合に、遅延制御信号ＤＬＢ，ＤＬＣを“アクティブ”にするとともに、遅延制御信号ＤＬＡを“非アクティブ”にする。また、遷移検出部２５Ｂは、図２０において破線で囲んだＷＣＡで示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“＋ｚ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボルＤＳが “－ｚ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “＋ｚ”である場合、および遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “－ｚ”である場合のうちのいずれかの場合に、遅延制御信号ＤＬＡ，ＤＬＣを“アクティブ”にするとともに、遅延制御信号ＤＬＢを“非アクティブ”にする。また、遷移検出部２５Ｂは、図２０において一点鎖線で囲んだＷＡＢで示したように、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳが“＋ｘ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”でありかつシンボルＤＳが “－ｘ”である場合、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “＋ｘ”である場合、および遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”でありかつシンボルＤＳが “－ｘ”である場合のうちのいずれかの場合に、遅延制御信号ＤＬＡ，ＤＬＢを“アクティブ”にするとともに、遅延制御信号ＤＬＣを“非アクティブ”にする。また、遷移検出部２５Ｂは、それ以外の場合には、図２０において破線で囲んだＷＡＢＣで示したように、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣをともに“アクティブ”にするようになっている。

遅延部４８Ａは、遅延制御信号ＤＬＡ１に基づいて、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを遅延させることにより、信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１をそれぞれ生成するものである。具体的には、遅延部４８Ａは、遅延制御信号ＤＬＡ１が“非アクティブ”である場合には、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを遅延量ＤＬ１だけ遅延させることにより、信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１を生成する。また、遅延部４８Ａは、遅延制御信号ＤＬＡ１が“アクティブ”である場合には、４つの信号ＰＵＡＡ，ＰＵＡＢ，ＰＤＡＡ，ＰＤＡＢを遅延量ＤＬ１より小さい遅延量ＤＬ０だけ遅延させることにより、信号ＰＵＡＡ１，ＰＵＡＢ１，ＰＤＡＡ１，ＰＤＡＢ１を生成するようになっている。

同様に、遅延部４８Ｂは、遅延制御信号ＤＬＢ１に基づいて、４つの信号ＰＵＢＡ，ＰＵＢＢ，ＰＤＢＡ，ＰＤＢＢを遅延させることにより、信号ＰＵＢＡ１，ＰＵＢＢ１，ＰＤＢＡ１，ＰＤＢＢ１をそれぞれ生成するものである。また、遅延部４８Ｃは、遅延制御信号ＤＬＣ１に基づいて、４つの信号ＰＵＣＡ，ＰＵＣＢ，ＰＤＣＡ，ＰＤＣＢを遅延させることにより、信号ＰＵＣＡ１，ＰＵＣＢ１，ＰＤＣＡ１，ＰＤＣＢ１をそれぞれ生成するものである。

通信システム１Ｂにおいても、クロック期間ＰＣの長さが揃うように、遅延部４８Ａ，４８Ｂ，４８Ｃにおける遅延量を調節する。具体的には、送信装置１０Ｂは、例えば、図１３（Ｆ），（Ｇ）において、１つめの、遷移ＷＷ，ＳＳに基づくクロックパルスＰＵを進めることにより、クロック期間ＰＣの長さをユニットインターバルＵＩの長さに近付ける。また、送信装置１０Ｂは、例えば、図１３（Ｈ），（Ｉ）において、２つめの、遷移ＷＷ，ＳＳに基づくクロックパルスＰＵを進めることにより、クロック期間ＰＣの長さをユニットインターバルＵＩの長さに近付ける。

図２１Ａ～２１Ｅは、シンボルが“＋ｘ”から“＋ｘ”以外のシンボルに遷移する場合における通信システム１Ｂの一動作例を表すものである。

図２０に示したように、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“１ＸＸ”である場合には、シンボルが“＋ｘ”から“－ｘ”に遷移する（図２１Ａ）。このとき、遷移検出部２５Ｂは、図２０に示したように、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣ（遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１）をともに“アクティブ”にする。そして、遅延部４８Ａ，４８Ｂ，４８Ｃは、遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１に基づいて、遅延量を、遅延量ＤＬ１より小さい遅延量ＤＬ０に設定する。これにより、図２１Ａに示したように、信号ＳＩＧＡは、タイミングｔ１０より前のタイミングにおいて変化を開始して高レベル電圧ＶＨから低レベル電圧ＶＬに変化し、信号ＳＩＧＢは、タイミングｔ１０より前のタイミングにおいて変化を開始して低レベル電圧ＶＬから高レベル電圧ＶＨに変化し、信号ＳＩＧＣは中レベル電圧ＶＭを維持する。これにより、この例では、差分ＢＣ（遷移ＷＷ）および差分ＣＡ（遷移ＷＷ）の一方に基づいてクロックパルスＰＵが生成される。このように、遅延部４８Ａ，４８Ｂ，４８Ｃの遅延量を、遅延量ＤＬ１より小さい遅延量ＤＬ０に設定したので、遷移ＷＷに基づくクロックパルスＰＵが進む。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”である場合には、シンボルが“＋ｘ”から“＋ｙ”に遷移する（図２１Ｂ）。このとき、遷移検出部２５Ｂは、図２０に示したように、遅延制御信号ＤＬＣ（遅延制御信号ＤＬＣ１）を“非アクティブ”にするとともに、遅延制御信号ＤＬＡ，ＤＬＢ（遅延制御信号ＤＬＡ１，ＤＬＢ１）をともに“アクティブ”にする。そして、遅延部４８Ｃは、遅延制御信号ＤＬＣ１に基づいて、遅延量を遅延量ＤＬ１に設定し、遅延部４８Ａ，４８Ｂは、遅延制御信号ＤＬＡ１，ＤＬＢ１に基づいて、遅延量を、遅延量ＤＬ１より小さい遅延量ＤＬ０に設定する。これにより、図２１Ｂに示したように、信号ＳＩＧＡは、タイミングｔ１０より前のタイミングにおいて変化を開始して高レベル電圧ＶＨから中レベル電圧ＶＭに変化し、信号ＳＩＧＢは、タイミングｔ１０より前のタイミングにおいて変化を開始して低レベル電圧ＶＬから高レベル電圧ＶＨに変化し、信号ＳＩＧＣは、タイミングｔ１０において変化を開始して中レベル電圧ＶＭから低レベル電圧ＶＬに変化する。これにより、この例では、差分ＢＣ（遷移ＷＳ）に基づいてクロックパルスＰＵが生成される。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１１”である場合には、シンボルが“＋ｘ”から“－ｙ”に遷移する（図２１Ｃ）。このとき、遷移検出部２５Ｂは、図２０に示したように、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣ（遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１）をともに“アクティブ”にする。そして、遅延部４８Ａ，４８Ｂ，４８Ｃは、遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１に基づいて、遅延量を遅延量ＤＬ１より小さい遅延量ＤＬ０に設定する。これにより、図２１Ｃに示したように、信号ＳＩＧＡは、タイミングｔ１０より前のタイミングにおいて変化を開始して高レベル電圧ＶＨから中レベル電圧ＶＭに変化し、信号ＳＩＧＢは、低レベル電圧ＶＬを維持し、信号ＳＩＧＣは、タイミングｔ１０より前のタイミングにおいて変化を開始して中レベル電圧ＶＭから高レベル電圧ＶＨに変化する。これにより、この例では、差分ＣＡ（遷移ＷＷ）に基づいてクロックパルスＰＵが生成される。このように、遅延部４８Ａ，４８Ｂ，４８Ｃの遅延量を、遅延量ＤＬ１より小さい遅延量ＤＬ０に設定したので、遷移ＷＷに基づくクロックパルスＰＵが進む。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”である場合には、シンボルが“＋ｘ”から“＋ｚ”に遷移する（図２１Ｄ）。このとき、遷移検出部２５Ｂは、図２０に示したように、遅延制御信号ＤＬＣ（遅延制御信号ＤＬＣ１）を“非アクティブ”にするとともに、遅延制御信号ＤＬＡ，ＤＬＢ（遅延制御信号ＤＬＡ１，ＤＬＢ１）をともに“アクティブ”にする。そして、遅延部４８Ｃは、遅延制御信号ＤＬＣ１に基づいて、遅延量を遅延量ＤＬ１に設定し、遅延部４８Ａ，４８Ｂは、遅延制御信号ＤＬＡ１，ＤＬＢ１に基づいて、遅延量を、遅延量ＤＬ１より小さい遅延量ＤＬ０に設定する。これにより、図２１Ｄに示したように、信号ＳＩＧＡは、タイミングｔ１０より前のタイミングにおいて変化を開始して高レベル電圧ＶＨから低レベル電圧ＶＬに変化し、信号ＳＩＧＢは、タイミングｔ１０よりも前のタイミングにおいて変化を開始して低レベル電圧ＶＬから中レベル電圧ＶＭに変化し、信号ＳＩＧＣは、タイミングｔ１０において変化を開始して中レベル電圧ＶＭから高レベル電圧ＶＨに変化する。これにより、この例では、差分ＣＡ（遷移ＷＳ）に基づいてクロックパルスＰＵが生成される。

また、シンボルＤＳが“＋ｘ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“００１”である場合には、シンボルが“＋ｘ”から“－ｚ”に遷移する（図２１Ｅ）。このとき、遷移検出部２５Ｂは、図２０に示したように、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣ（遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１）をともに“アクティブ”にする。そして、遅延部４８Ａ，４８Ｂ，４８Ｃは、遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１に基づいて、遅延量を遅延量ＤＬ１に設定する。これにより、図２１Ｅに示したように、信号ＳＩＧＡは高レベル電圧ＶＨを維持し、信号ＳＩＧＢは、タイミングｔ１０より前のタイミングにおいて変化を開始して低レベル電圧ＶＬから中レベル電圧ＶＭに変化し、信号ＳＩＧＣは、タイミングｔ１０より前のタイミングにおいて変化を開始して中レベル電圧ＶＭから低レベル電圧ＶＬに変化する。これにより、この例では、差分ＢＣ（遷移ＷＷ）に基づいてクロックパルスＰＵが生成される。その際、遅延部４８Ａ，４８Ｂ，４８Ｃの遅延量を、遅延量ＤＬ１より小さい遅延量ＤＬ０に設定したので、遷移ＷＷに基づくクロックパルスＰＵが進む。

［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る通信システム２について説明する。本実施の形態は、複数（この例では３つ）のレーンを用いて、通信を行うものである。なお、上記第１の実施の形態に係る通信システム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２２は、通信システム２の一構成例を表すものである。通信システム２は、送信装置５０と、伝送路１２０と、受信装置６０とを備えている。通信システム２は、伝送路１２０を介して、送信装置５０から受信装置６０に対して信号を伝送するものである。送信装置５０は、出力端子Ｔout1Ａ，Ｔout1Ｂ，Ｔout1Ｃと、出力端子Ｔout2Ａ，Ｔout2Ｂ，Ｔout2Ｃと、出力端子Ｔout3Ａ，Ｔout3Ｂ，Ｔout3Ｃとを有している。伝送路１２０は、線路１２１Ａ，１２１Ｂ，１２１Ｃと、線路１２２Ａ，１２２Ｂ，１２２Ｃと、線路１２３Ａ，１２３Ｂ，１２３Ｃとを有している。受信装置６０は、入力端子Ｔin1Ａ，Ｔin1Ｂ，Ｔin1Ｃと、入力端子Ｔin2Ａ，Ｔin2Ｂ，Ｔin2Ｃと、入力端子Ｔin3Ａ，Ｔin3Ｂ，Ｔin3Ｃとを有している。送信装置５０の出力端子Ｔout1Ａおよび受信装置６０の入力端子Ｔin1Ａは線路１２１Ａを介して互いに接続され、送信装置５０の出力端子Ｔout1Ｂおよび受信装置６０の入力端子Ｔin1Ｂは線路１２１Ｂを介して互いに接続され、送信装置５０の出力端子Ｔout1Ｃおよび受信装置６０の入力端子Ｔin1Ｃは線路１２１Ｃを介して互いに接続されている。同様に、送信装置５０の出力端子Ｔout2Ａおよび受信装置６０の入力端子Ｔin2Ａは線路１２２Ａを介して互いに接続され、送信装置５０の出力端子Ｔout2Ｂおよび受信装置６０の入力端子Ｔin2Ｂは線路１２２Ｂを介して互いに接続され、送信装置５０の出力端子Ｔout2Ｃおよび受信装置６０の入力端子Ｔin2Ｃは線路１２２Ｃを介して互いに接続されている。また、送信装置５０の出力端子Ｔout3Ａおよび受信装置６０の入力端子Ｔin3Ａは線路１２３Ａを介して互いに接続され、送信装置５０の出力端子Ｔout3Ｂおよび受信装置６０の入力端子Ｔin3Ｂは線路１２３Ｂを介して互いに接続され、送信装置５０の出力端子Ｔout3Ｃおよび受信装置６０の入力端子Ｔin3Ｃは線路１２３Ｃを介して互いに接続されている。線路１２１Ａ，１２１Ｂ，１２１Ｃ，１２２Ａ，１２２Ｂ，１２２Ｃ，１２３Ａ，１２３Ｂ，１２３Ｃの特性インピーダンスは、この例では約５０［Ω］である。

線路１２１Ａ，１２１Ｂ，１２１Ｃは、レーンＬＮ１を構成し、線路１２２Ａ，１２２Ｂ，１２２Ｃは、レーンＬＮ２を構成し、線路１２３Ａ，１２３Ｂ，１２３Ｃは、レーンＬＮ３を構成する。そして、通信システム２は、レーンＬＮ１を用いて、線路１２１Ａを介して信号ＳＩＧ１Ａを伝送し、線路１２１Ｂを介して信号ＳＩＧ１Ｂを伝送し、線路１２１Ｃを介して信号ＳＩＧ１Ｃを伝送する。同様に、通信システム２は、レーンＬＮ２を用いて、線路１２２Ａを介して信号ＳＩＧ２Ａを伝送し、線路１２２Ｂを介して信号ＳＩＧ２Ｂを伝送し、線路１２２Ｃを介して信号ＳＩＧ２Ｃを伝送する。また、通信システム２は、レーンＬＮ３を用いて、線路１２３Ａを介して信号ＳＩＧ３Ａを伝送し、線路１２３Ｂを介して信号ＳＩＧ３Ｂを伝送し、線路１２３Ｃを介して信号ＳＩＧ３Ｃを伝送する。以下、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃ、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃ、および信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃのうちの任意の一組を表すものとして、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを適宜用いる。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、上記第１の実施の形態の場合（図２）と同様に、それぞれ３つの電圧レベル（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）の間で遷移するものである。

（送信装置５０）
送信装置５０は、図２２に示したように、処理部５４と、送信部５１，５２，５３と、電圧生成部５５とを有している。

処理部５４は、所定の処理を行うことにより、遷移信号ＴｘＦ１０～ＴｘＦ１６，ＴｘＲ１０～ＴｘＲ１６，ＴｘＰ１０～ＴｘＰ１６と、遷移信号ＴｘＦ２０～ＴｘＦ２６，ＴｘＲ２０～ＴｘＲ２６，ＴｘＰ２０～ＴｘＰ２６と、遷移信号ＴｘＦ３０～ＴｘＦ３６，ＴｘＲ３０～ＴｘＲ３６，ＴｘＰ３０～ＴｘＰ３６とを生成するものである。そして、処理部５４は、遷移信号ＴｘＦ１０～ＴｘＦ１６，ＴｘＲ１０～ＴｘＲ１６，ＴｘＰ１０～ＴｘＰ１６を送信部５１に供給し、遷移信号ＴｘＦ２０～ＴｘＦ２６，ＴｘＲ２０～ＴｘＲ２６，ＴｘＰ２０～ＴｘＰ２６を送信部５２に供給し、遷移信号ＴｘＦ３０～ＴｘＦ３６，ＴｘＲ３０～ＴｘＲ３６，ＴｘＰ３０～ＴｘＰ３６を送信部５３に供給するようになっている。

送信部５１は、遷移信号ＴｘＦ１０～ＴｘＦ１６，ＴｘＲ１０～ＴｘＲ１６，ＴｘＰ１０～ＴｘＰ１６に基づいて、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを生成するものである。送信部５２は、遷移信号ＴｘＦ２０～ＴｘＦ２６，ＴｘＲ２０～ＴｘＲ２６，ＴｘＰ２０～ＴｘＰ２６に基づいて、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを生成するものである。送信部５３は、遷移信号ＴｘＦ３０～ＴｘＦ３６，ＴｘＲ３０～ＴｘＲ３６，ＴｘＰ３０～ＴｘＰ３６に基づいて、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを生成するものである。

図２３は、送信部５１の一構成例を表すものである。なお、送信部５２，５３についても同様である。送信部５１は、シリアライザ２１Ｆ，２１Ｒ，２１Ｐと、送信シンボル生成部２２と、遷移検出部２５と、出力部５６とを有している。出力部５６は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣ、クロック信号ＴｘＣＫ、および信号Ｖｄｃに基づいて、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを生成するものである。

図２４は、出力部５６の一構成例を表すものである。出力部５６は、ドライバ制御部５７と、遅延部５８Ａ，５８Ｂ，５８Ｃと、ドライバ５９Ａ，５９Ｂ，５９Ｃとを有している。

ドライバ制御部５７は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３およびクロック信号ＴｘＣＫに基づいて、３つの信号ＰＵＡ，ＰＭＡ，ＰＤＡ、３つの信号ＰＵＢ，ＰＭＢ，ＰＤＢ、および３つの信号ＰＵＣ，ＰＭＣ，ＰＤＣを生成するものである。

図２５は、ドライバ制御部５７の一動作例を表すものである。ドライバ制御部５７は、例えば、信号ＳＩＧ１Ａを高レベル電圧ＶＨにする場合には、３つの信号ＰＵＡ，ＰＭＡ，ＰＤＡを“１００”にし、信号ＳＩＧ１Ａを低レベル電圧ＶＬにする場合には、３つの信号ＰＵＡ，ＰＭＡ，ＰＤＡを“００１”にし、信号ＳＩＧ１Ａを中レベル電圧ＶＭにする場合には、３つの信号ＰＵＡ，ＰＭＡ，ＰＤＡを“０１０”にする。信号ＳＩＧ１Ｂおよび信号ＳＩＧ１Ｃについても同様である。そして、ドライバ制御部５７は、３つの信号ＰＵＡ，ＰＭＡ，ＰＤＡを遅延部５８Ａに供給し、３つの信号ＰＵＢ，ＰＭＢ，ＰＤＢを遅延部５８Ｂに供給し、３つの信号ＰＵＣ，ＰＭＣ，ＰＤＣを遅延部５８Ｃに供給するようになっている。

また、ドライバ制御部５７は、上記第１の実施の形態に係るドライバ制御部２７と同様に、遅延制御信号ＤＬＡ，ＤＬＢ，ＤＬＣおよびクロック信号ＴｘＣＫに基づいて、遅延制御信号ＤＬＡ１，ＤＬＢ１，ＤＬＣ１をそれぞれ生成する機能をも有している。

遅延部５８Ａは、遅延制御信号ＤＬＡ１に基づいて、３つの信号ＰＵＡ，ＰＭＡ，ＰＤＡを遅延させることにより、信号ＰＵＡ１，ＰＭＡ１，ＰＤＡ１をそれぞれ生成するものである。具体的には、遅延部５８Ａは、遅延制御信号ＤＬＡ１が“非アクティブ”である場合には、３つの信号ＰＵＡ，ＰＭＡ，ＰＤＡを遅延量ＤＬ１だけ遅延させることにより、信号ＰＵＡ１，ＰＭＡ１，ＰＤＡ１を生成する。また、遅延部５８Ａは、遅延制御信号ＤＬＡ１が“アクティブ”である場合には、３つの信号ＰＵＡ，ＰＭＡ，ＰＤＡを遅延量ＤＬ１より大きい遅延量ＤＬ２だけ遅延させることにより、信号ＰＵＡ１，ＰＭＡ１，ＰＤＡ１を生成するようになっている。

同様に、遅延部５８Ｂは、遅延制御信号ＤＬＢ１に基づいて、３つの信号ＰＵＢ，ＰＭＢ，ＰＤＢを遅延させることにより、信号ＰＵＢ１，ＰＭＢ１，ＰＤＢ１をそれぞれ生成するものである。また、遅延部５８Ｃは、遅延制御信号ＤＬＣ１に基づいて、３つの信号ＰＵＣ，ＰＭＣ，ＰＤＣを遅延させることにより、信号ＰＵＣ１，ＰＭＣ１，ＰＤＣ１をそれぞれ生成するものである。

ドライバ５９Ａは、信号ＰＵＡ１，ＰＭＡ１，ＰＤＡ１に基づいて、信号ＳＩＧ１Ａを生成するものである。ドライバ５９Ｂは、信号ＰＵＢ１，ＰＭＢ１，ＰＤＢ１に基づいて、信号ＳＩＧ１Ｂを生成するものである。ドライバ５９Ｃは、信号ＰＵＣ１，ＰＭＣ１，ＰＤＣ１に基づいて、信号ＳＩＧ１Ｃを生成するものである。

図２６は、ドライバ５９Ａ，５９Ｂ，５９Ｃの一構成例を表すものである。以下に、ドライバ５９Ａを例に挙げて説明する。なお、ドライバ５９Ｂ，５９Ｃについても同様である。ドライバ５９Ａは、Ｍ個の回路ＵＡ（回路ＵＡ１～ＵＡＭ）と、Ｍ個の回路ＵＢ（回路ＵＢ１～ＵＢＭ）と、Ｍ個の回路ＤＡ（回路ＤＡ１～ＤＡＭ）と、Ｍ個の回路ＤＢ（回路ＤＢ１～ＤＢＭ）と、トランジスタ９５とを有している。

回路ＵＡ１～ＵＡＭ，ＵＢ１～ＵＢＭのそれぞれは、トランジスタ９１と、抵抗素子９２とを有している。回路ＵＡ１～ＵＡＭ，ＵＢ１～ＵＢＭのそれぞれにおいて、トランジスタ９１のゲートには信号ＰＵＡ１が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。抵抗素子９２の一端はトランジスタ９１のソースに接続され、他端は出力端子Ｔout1Ａに接続されている。トランジスタ９１のオン状態における抵抗値と、抵抗素子９２の抵抗値との和は、この例では“５０×２×Ｍ”［Ω］である。

回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭのそれぞれは、抵抗素子９３と、トランジスタ９４とを有している。回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭのそれぞれにおいて、抵抗素子９３の一端は出力端子Ｔout1Ａに接続され、他端はトランジスタ９４のドレインに接続されている。トランジスタ９４のゲートには信号ＰＤＡ１が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。抵抗素子９３の抵抗値と、トランジスタ９４のオン状態における抵抗値との和は、この例では“５０×２×Ｍ”［Ω］である。

トランジスタ９５は、この例では、ＮチャネルＭＯＳ型のＦＥＴであり、ゲートには信号ＰＭＡ１が供給され、ドレインは出力端子Ｔout1Ａに接続され、ソースには中レベル電圧ＶＭに対応する電圧を有する信号Ｖｄｃが供給されている。

この構成により、ドライバ制御部５７は、図２５に示したように、例えば、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が“１００”である場合には、シンボル“＋ｘ”を出力すべきと判断し、３つの信号ＰＵＡ，ＰＭＡ，ＰＤＡを“１００”にし、３つの信号ＰＵＢ，ＰＭＢ，ＰＤＢを“００１”にし、３つの信号ＰＵＣ，ＰＭＣ，ＰＤＣを“０１０”にする。よって、３つの信号ＰＵＡ１，ＰＭＡ１，ＰＤＡ１は“１００”になり、３つの信号ＰＵＢ１，ＰＭＢ１，ＰＤＢ１は“００１”になり、３つの信号ＰＵＣ１，ＰＭＣ１，ＰＤＣ１は“０１０”になる。

これにより、ドライバ５９Ａでは、回路ＵＡ１～ＵＡＭ，ＵＢ１～ＵＢＭにおけるトランジスタ９１がオン状態になる。その結果、信号ＳＩＧ１Ａの電圧が高レベル電圧ＶＨになるとともに、ドライバ５９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、ドライバ５９Ｂでは、回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧ１Ｂの電圧が低レベル電圧ＶＬになるとともに、ドライバ５９Ｂの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、ドライバ５９Ｃでは、トランジスタ９５がオン状態になる。その結果、信号ＳＩＧ１Ｃの電圧が中レベル電圧ＶＭになる。

電圧生成部５５（図２２）は、中レベル電圧ＶＭに対応する電圧を有する信号Ｖｄｃを生成するものである。

図２７は、電圧生成部５５の一構成例を表すものである。電圧生成部５５は、Ｍ個の回路ＵＣ（回路ＵＣ１～ＵＣＭ）と、Ｍ個の回路ＤＣ（回路ＤＣ１～ＤＣＭ）とを有している。回路ＵＣは、ドライバ５９Ａ，５９Ｂ，５９Ｃにおける回路ＵＡ，ＵＢ（図２６）と同様の構成を有するものであり、回路ＤＣは、ドライバ５９Ａ，５９Ｂ，５９Ｃにおける回路ＤＡ，ＤＢ（図２６）と同様の構成を有するものである。回路ＵＣ１～ＵＣＭにおけるトランジスタ９１のゲート、および回路ＤＣ１～ＤＣＭにおけるトランジスタ９４のゲートには電圧Ｖ１が供給されている。これにより、回路ＵＣ１～ＵＣＭにおけるトランジスタ９１はオン状態になるとともに、回路ＤＣ１～ＤＣＭにおけるトランジスタ９４はオン状態になる。回路ＵＣ１～ＵＣＭによる合計抵抗値は約１００［Ω］であり、回路ＤＣ１～ＤＣＭによる合計抵抗値は約１００［Ω］である。よって、電圧生成部５５では、電源（電圧Ｖ１）から接地に向かって、回路ＵＣ１～ＵＣＭおよび回路ＤＣ１～ＤＣＭを介して直流電流ＩＭが流れる。このようにして、電圧生成部５５は、中レベル電圧ＶＭに対応する電圧を有する信号Ｖｄｃを生成するとともに、電圧生成部５５の出力インピーダンスは、約５０［Ω］になる。

（受信装置６０）
図２２に示したように、受信装置６０は、受信部６１，６２，６３と、処理部６４とを有している。

受信部６１は、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを受信するとともに、この信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃに基づいて、遷移信号ＲｘＦ１，ＲｘＲ１，ＲｘＰ１およびクロック信号ＲｘＣＫ１を生成するものである。受信部６２は、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを受信するとともに、この信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃに基づいて、遷移信号ＲｘＦ２，ＲｘＲ２，ＲｘＰ２およびクロック信号ＲｘＣＫ２を生成するものである。受信部６３は、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを受信するとともに、この信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃに基づいて、遷移信号ＲｘＦ３，ＲｘＲ３，ＲｘＰ３およびクロック信号ＲｘＣＫ３を生成するものである。受信部６１，６２，６３は、例えば、上記第１の実施の形態に係る受信部４０（図９）と同様の構成を有するものである。

図２８は、送信部５１がシンボル“＋ｘ”を送信する場合における、送信部５１および受信部６１の一動作例を表すものである。なお、電圧生成部５５において、回路ＵＣは、トランジスタ９１がオン状態になっているので、実線で示しており、回路ＤＣは、トランジスタ９４がオン状態になっているので、実線で示している。また、トランジスタ９５を、その動作状態を示すスイッチで示している。

送信部５１がシンボル“＋ｘ”を送信する場合には、上述したように、ドライバ５９Ａでは、回路ＵＡ１～ＵＡＭ，ＵＢ１～ＵＢＭにおけるトランジスタ９１がオン状態になる。その結果、信号ＳＩＧ１Ａの電圧が高レベル電圧ＶＨになる。また、ドライバ５９Ｂでは、回路ＤＡ１～ＤＡＭ，ＤＢ１～ＤＢＭにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧ１Ｂの電圧が低レベル電圧ＶＬになる。また、ドライバ５９Ｃでは、トランジスタ９５がオン状態になる。その結果、信号ＳＩＧ１Ｃの電圧が中レベル電圧ＶＭになる。

この場合には、受信部６１では、入力端子Ｔin1Ａ、抵抗素子４１Ａ、抵抗素子４１Ｂ、入力端子Ｔin1Ｂの順に電流Ｉinが流れる。そして、アンプ４３Ａの正入力端子には高レベル電圧ＶＨが供給されるとともに負入力端子には低レベル電圧ＶＬが供給され、差分ＡＢは正（ＡＢ＞０）になるため、アンプ４３Ａは“１”を信号ＳＡＢとして出力する。また、アンプ４３Ｂの正入力端子には低レベル電圧ＶＬが供給されるとともに負入力端子には中レベル電圧ＶＭが供給され、差分ＢＣは負（ＢＣ＜０）になるため、アンプ４３Ｂは“０”を信号ＳＢＣとして出力する。また、アンプ４３Ｃの正入力端子には中レベル電圧ＶＭが供給されるとともに負入力端子には高レベル電圧ＶＨが供給され、差分ＣＡは負（ＣＡ＜０）になるため、アンプ４３Ｃは“０”を信号ＳＣＡとして出力するようになっている。

処理部６４（図２２）は、遷移信号ＲｘＦ１，ＲｘＲ１，ＲｘＰ１およびクロック信号ＲｘＣＫ１と、遷移信号ＲｘＦ２，ＲｘＲ２，ＲｘＰ２およびクロック信号ＲｘＣＫ２と、遷移信号ＲｘＦ３，ＲｘＲ３，ＲｘＰ３およびクロック信号ＲｘＣＫ３とに基づいて、所定の処理を行うものである。

ここで、遅延部５８Ａ，５８Ｂ，５８Ｃは、本開示における「複数の遅延部」の一具体例に対応する。ドライバ５９Ａ，５９Ｂ，５９Ｃは、本開示における「複数のドライバ」の一具体例に対応する。トランジスタ９１は、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタ９４は、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタ９５は、本開示における「第３のトランジスタ」の一具体例に対応する。信号ＰＵＡ，ＰＭＡ，ＰＤＡは、本開示における「第１の信号」の一具体例に対応する。信号ＰＵＢ，ＰＭＢ，ＰＤＢは、本開示における「第２の信号」の一具体例に対応する。信号ＰＵＣ，ＰＭＣ，ＰＤＣは、本開示における「第３の信号」の一具体例に対応する。信号ＳＩＧ１Ａは、本開示における「第１の伝送信号」の一具体例に対応する。信号ＳＩＧ１Ｂは、本開示における「第２の伝送信号」の一具体例に対応する。信号ＳＩＧ１Ｃは、本開示における「第３の伝送信号」の一具体例に対応する。

通信システム２では、レーンＬＮ１，ＬＮ２，ＬＮ３のそれぞれにおいて、通信システム１と同様に、クロック期間ＰＣの長さが揃うように、遅延部５８Ａ，５８Ｂ，５８Ｃにおける遅延量を調節する。これにより、通信システム２では、通信システム１と同様に、クロック信号ＲｘＣＫ１～ＲｘＣＫ３のジッタＪを低減することができ、その結果、通信品質を高めることができる。

また、通信システム２では、図２２に示したように、送信装置５０の電圧生成部５５が、信号Ｖｄｃを、送信部５１だけでなく、送信部５２，５３にも供給するようにした。言い換えれば、送信装置５０では、３つの送信部５１，５２，５３に対して１つの電圧生成部５５を設けた。これにより、通信システム２では、消費電力を低減することができる。

以上のように本実施の形態では、複数の送信部に対して１つの電圧生成部を設けるようにしたので、消費電力を低減することができる。その他の効果は、上記第１の実施の形態の場合と同様である。

＜３．適用例および応用例＞
次に、上記実施の形態および変形例で説明した通信システムの適用例および応用例について説明する。

（適用例）
図２９は、上記実施の形態等の通信システムが適用されるスマートフォン３００（多機能携帯電話）の外観を表すものである。このスマートフォン３００には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。

図３０は、スマートフォン３００に用いられるアプリケーションプロセッサ３１０の一構成例を表すものである。アプリケーションプロセッサ３１０は、ＣＰＵ（Central Processing Unit）３１１と、メモリ制御部３１２と、電源制御部３１３と、外部インタフェース３１４と、ＧＰＵ（Graphics Processing Unit）３１５と、メディア処理部３１６と、ディスプレイ制御部３１７と、ＭＩＰＩ（Mobile Industry Processor Interface）インタフェース３１８とを有している。ＣＰＵ３１１、メモリ制御部３１２、電源制御部３１３、外部インタフェース３１４、ＧＰＵ３１５、メディア処理部３１６、ディスプレイ制御部３１７は、この例では、システムバス３１９に接続され、このシステムバス３１９を介して、互いにデータのやり取りをすることができるようになっている。

ＣＰＵ３１１は、プログラムに従って、スマートフォン３００で扱われる様々な情報を処理するものである。メモリ制御部３１２は、ＣＰＵ３１１が情報処理を行う際に使用するメモリ５０１を制御するものである。電源制御部３１３は、スマートフォン３００の電源を制御するものである。

外部インタフェース３１４は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部５０２およびイメージセンサ４１０と接続されている。無線通信部５０２は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、ＲＦ（Radio Frequency）フロントエンド部などを含んで構成される。イメージセンサ４１０は、画像を取得するものであり、例えばＣＭＯＳセンサを含んで構成される。

ＧＰＵ３１５は、画像処理を行うものである。メディア処理部３１６は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部３１７は、ＭＩＰＩインタフェース３１８を介して、ディスプレイ５０４を制御するものである。ＭＩＰＩインタフェース３１８は、画像信号をディスプレイ５０４に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。ＭＩＰＩインタフェース３１８は、例えば水晶振動子を含む発振回路３３０から供給される基準クロックに基づいて動作するようになっている。このＭＩＰＩインタフェース３１８とディスプレイ５０４との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

図３１は、イメージセンサ４１０の一構成例を表すものである。イメージセンサ４１０は、センサ部４１１と、ＩＳＰ（Image Signal Processor）４１２と、ＪＰＥＧ（Joint Photographic Experts Group）エンコーダ４１３と、ＣＰＵ４１４と、ＲＡＭ（Random Access Memory）４１５と、ＲＯＭ（Read Only Memory）４１６と、電源制御部４１７と、Ｉ²Ｃ（Inter-Integrated Circuit）インタフェース４１８と、ＭＩＰＩインタフェース４１９とを有している。これらの各ブロックは、この例では、システムバス４２０に接続され、このシステムバス４２０を介して、互いにデータのやり取りをすることができるようになっている。

センサ部４１１は、画像を取得するものであり、例えばＣＭＯＳセンサにより構成されるものである。ＩＳＰ４１２は、センサ部４１１が取得した画像に対して所定の処理を行うものである。ＪＰＥＧエンコーダ４１３は、ＩＳＰ４１２が処理した画像をエンコードしてＪＰＥＧ形式の画像を生成するものである。ＣＰＵ４１４は、プログラムに従ってイメージセンサ４１０の各ブロックを制御するものである。ＲＡＭ４１５は、ＣＰＵ４１４が情報処理を行う際に使用するメモリである。ＲＯＭ４１６は、ＣＰＵ４１４において実行されるプログラムやキャリブレーションにより得られた設定値などを記憶するものである。電源制御部４１７は、イメージセンサ４１０の電源を制御するものである。Ｉ²Ｃインタフェース４１８は、アプリケーションプロセッサ３１０から制御信号を受け取るものである。また、図示していないが、イメージセンサ４１０は、アプリケーションプロセッサ３１０から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ４１０は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。ＭＩＰＩインタフェース４１９は、画像信号をアプリケーションプロセッサ３１０に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。ＭＩＰＩインタフェース４１９は、例えば水晶振動子を含む発振回路４３０から供給される基準クロックに基づいて動作するようになっている。このＭＩＰＩインタフェース４１９とアプリケーションプロセッサ３１０との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

（応用例）
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。

図３２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図３２に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。

各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図３２では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。

駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock Brake System）又はＥＳＣ（Electronic Stability Control）等の制御装置としての機能を有してもよい。

駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。

ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。

車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。

環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。

ここで、図３３は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図３３には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。

車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。

図３２に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。

また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。

車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。

統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal Digital Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。

記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read Only Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random Access Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard Disc Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。

汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（Global System of Mobile communications）、ＷｉＭＡＸ、ＬＴＥ（Long Term Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer To Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine Type Communication）端末）と接続してもよい。

専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless Access in Vehicle Environment）、ＤＳＲＣ（Dedicated Short Range Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle to Vehicle）通信、路車間（Vehicle to Infrastructure）通信、車両と家との間（Vehicle to Home）の通信及び歩車間（Vehicle to Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。

測位部７６４０は、例えば、ＧＮＳＳ（Global Navigation Satellite System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global Positioning System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。

ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。

車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near Field Communication）又はＷＵＳＢ（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）、又はＭＨＬ（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。

車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。

統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。

マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。

音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３２の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。

なお、図３２に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。

以上説明した車両制御システム７０００において、図１を用いて説明した本実施形態に係る通信システム１は、図３２に示した応用例における各ブロック間の通信システムに適用することができる。具体的には、例えば、本技術は、撮像部７４１０（撮像部７９１０，７９１２，７９１４，７９１６，７９１８と、車外情報検出ユニット７４００との間の通信システムに適用することができる。これにより、車両制御システム７０００では、例えば、通信品質を高めることができるため、高い画質の画像を車外情報検出ユニット７４００に供給することができる。その結果、車両制御システム７０００では、車外情報をより正確に把握することができる。

以上、いくつかの実施の形態および変形例、ならびにそれらの適用例および応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態では、本技術を、３つの電圧レベルを有する信号を用いて通信を行う通信システムに適用したが、これに限定されるものではなく、これに代えて、例えば４つ以上の電圧レベルを有する信号を用いて通信を行う通信システムに適用してもよい。具体的には、例えば、送信装置が、４つの信号ＳＩＧ１，ＳＩＧ２，ＳＩＧ３，ＳＩＧ４を受信装置に対して送信するように構成することができる。これらの信号ＳＩＧ１，ＳＩＧ２，ＳＩＧ３，ＳＩＧ４は、それぞれ４つの電圧レベルの間で遷移するものである。これらの信号ＳＩＧ１，ＳＩＧ２，ＳＩＧ３，ＳＩＧ４は、互いに異なる電圧レベルに設定される。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）遅延量を変更可能な複数の遅延部と、
前記複数の遅延部に対応して設けられ、前記複数の遅延部のうちの対応する遅延部により遅延された信号に基づいて、対応する出力端子における電圧を互いに異なる電圧に設定する複数のドライバを有し、前記複数のドライバを用いて、シンボルのシーケンスを示すデータ信号を送信するドライバ部と、
前記シンボルのシーケンスにおけるシンボルの遷移に基づいて、前記複数の遅延部の前記遅延量をそれぞれ設定する制御部と
を備えた送信装置。
（２）前記複数の遅延部は、第１の遅延部と、第２の遅延部と、第３の遅延部とを有し、
前記複数のドライバは、
第１の出力端子における電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧の間の第３の電圧のうちのいずれかに選択的に設定する第１のドライバと、
第２の出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定する第２のドライバと、
第３の出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定する第３のドライバと
を有し、
前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における電圧は、互いに異なる
前記（１）に記載の送信装置。
（３）前記制御部は、前記第１の出力端子における電圧、前記第２の出力端子における電圧、および前記第３の出力端子における電圧がともに変化する複数の第１のシンボル遷移において、前記第１の遅延部、前記第２の遅延部、および前記第３の遅延部のうちのいずれか一の遅延部の遅延量を、前記一の遅延部以外の遅延部の遅延量よりも大きくする
前記（２）に記載の送信装置。
（４）前記複数の第１のシンボル遷移のうち、前記第１の出力端子における電圧が前記第３の電圧から前記第１の電圧または前記第２の電圧に変化する第２のシンボル遷移において、前記第１の遅延部における前記遅延量を、前記第２の遅延部における前記遅延量および前記第３の遅延部における前記遅延量よりも大きくする
前記（３）に記載の送信装置。
（５）前記制御部は、前記第２のシンボル遷移における前記第１の遅延部の前記遅延量を、前記第２のシンボル遷移以外の第３のシンボル遷移における前記第１の遅延部の前記遅延量よりも大きくする
前記（４）に記載の送信装置。
（６）前記シンボルの遷移を示す遷移信号に基づいてシンボル信号を生成する信号生成部をさらに備え、
前記第１の遅延部は、前記シンボル信号に応じた第１の信号を遅延させ、
前記第２の遅延部は、前記シンボル信号に応じた第２の信号を遅延させ、
前記第３の遅延部は、前記シンボル信号に応じた第３の信号を遅延させ、
前記制御部は、前記遷移信号に基づいて、前記シンボルの遷移を検出することにより、前記複数の遅延部の前記遅延量をそれぞれ設定する
前記（２）から（５）のいずれかに記載の送信装置。
（７）前記第１の遅延部は、第１のサブ信号および第２のサブ信号を含む第１の信号を遅延させ、
前記第１のドライバは、
第１の電源から前記第１の出力端子への経路上に設けられ、前記第１のサブ信号に基づいてオンオフする第１のトランジスタと、
第２の電源から前記第１の出力端子への経路上に設けられ、前記第２のサブ信号に基づいてオンオフする第２のトランジスタと
を有する
前記（２）から（６）のいずれかに記載の送信装置。
（８）前記第３の電圧を生成する電圧生成部をさらに備え、
前記第１の遅延部は、第１のサブ信号、第２のサブ信号、および第３のサブ信号を含む第１の信号を遅延させ、
前記第１のドライバは、
第１の電源から前記第１の出力端子への経路上に設けられ、前記第１のサブ信号に基づいてオンオフする第１のトランジスタと、
第２の電源から前記第１の出力端子への経路上に設けられ、前記第２のサブ信号に基づいてオンオフする第２のトランジスタと、
前記電圧生成部から前記第１の出力端子への経路上に設けられ、前記第３のサブ信号に基づいてオンオフする第３のトランジスタと
を有する
前記（２）から（６）のいずれかに記載の送信装置。
（９）シンボルのシーケンスにおけるシンボルの遷移に基づいて、複数の遅延部の遅延量をそれぞれ設定し、
前記複数の遅延部に対応して設けられた複数のドライバに対して、前記複数の遅延部のうちの対応する遅延部により遅延された信号に基づいて、対応する出力端子における電圧を互いに異なる電圧に設定させる
送信方法。
（１０）送信装置と
受信装置と
を備え、
前記送信装置は、
遅延量を変更可能な複数の遅延部と、
前記複数の遅延部に対応して設けられ、前記複数の遅延部のうちの対応する遅延部により遅延された信号に基づいて、対応する出力端子における電圧を互いに異なる電圧に設定する複数のドライバを有し、前記複数のドライバを用いて、シンボルのシーケンスを示すデータ信号を送信するドライバ部と、
前記シンボルのシーケンスにおけるシンボルの遷移に基づいて、前記複数の遅延部の前記遅延量をそれぞれ設定する制御部と
を有する
通信システム。
（１１）前記複数の遅延部は、第１の遅延部と、第２の遅延部と、第３の遅延部とを有し、
前記複数のドライバは、
第１の出力端子における電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧の間の第３の電圧のうちのいずれかに選択的に設定することにより第１の伝送信号を生成する第１のドライバと、
第２の出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定することにより第２の伝送信号を生成する第２のドライバと、
第２の出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定することにより第３の伝送信号を生成する第３のドライバと
を有し、
前記受信装置は、
前記第１の伝送信号および前記第２の伝送信号の差分を増幅することにより第１の差分信号を生成する第１のアンプと、
前記第２の伝送信号および前記第３の伝送信号の差分を増幅することにより第２の差分信号を生成する第２のアンプと、
前記第３の伝送信号および前記第１の伝送信号の差分を増幅することにより第３の差分信号を生成する第３のアンプと、
前記第１の差分信号、前記第２の差分信号、および前記第３の差分信号に基づいてクロック信号を生成するクロック生成部と
を有する
前記（１０）に記載の通信システム。
（１２）前記クロック生成部は、前記シンボルが遷移したときに前記第１の差分信号、前記第２の差分信号、および前記第３の差分信号のうちの最初に遷移した信号に基づいてクロックパルスを生成することにより、前記クロック信号を生成する
前記（１１）に記載の通信システム。

本出願は、日本国特許庁において２０１６年１２月１４日に出願された日本特許出願番号２０１６－２４１９７３号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (10)

1. 遅延量を変更可能な複数の遅延部と、
   前記複数の遅延部に対応して設けられ、前記複数の遅延部のうちの対応する遅延部により遅延された信号に基づいて、対応する出力端子における電圧を互いに異なる電圧に設定する複数のドライバを有し、前記複数のドライバを用いて、シンボルのシーケンスを示すデータ信号を送信するドライバ部と、
   前記シンボルのシーケンスにおけるシンボルの遷移に基づいて、前記複数の遅延部の前記遅延量をそれぞれ設定する制御部と
   を備え、
   前記複数の遅延部は、第１の遅延部と、第２の遅延部と、第３の遅延部とを有し、
   前記複数のドライバは、
   第１の出力端子における電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧の間の第３の電圧のうちのいずれかに選択的に設定する第１のドライバと、
   第２の出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定する第２のドライバと、
   第３の出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定する第３のドライバと
   を有し、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における電圧は、互いに異なり、
   前記制御部は、前記第１の出力端子における電圧、前記第２の出力端子における電圧、および前記第３の出力端子における電圧がともに変化する複数の第１のシンボル遷移において、前記第１の遅延部、前記第２の遅延部、および前記第３の遅延部のうちのいずれか一の遅延部の遅延量を第１の遅延量に設定し、前記一の遅延部以外の遅延部の遅延量を前記第１の遅延量よりも小さい第２の遅延量に設定する
   送信装置。
2. 前記複数の第１のシンボル遷移のうち、前記第１の出力端子における電圧が前記第３の
   電圧から前記第１の電圧または前記第２の電圧に変化する第２のシンボル遷移において、前記第１の遅延部における前記遅延量を前記第１の遅延量に設定し、前記第２の遅延部における前記遅延量および前記第３の遅延部における前記遅延量を前記第２の遅延量に設定する
   請求項１に記載の送信装置。
3. 前記制御部は、前記第２のシンボル遷移における前記第１の遅延部の前記遅延量を前記第１の遅延量に設定し、前記第２のシンボル遷移以外の第３のシンボル遷移における前記第１の遅延部の前記遅延量を前記第２の遅延量に設定する
   請求項２に記載の送信装置。
4. 前記シンボルの遷移を示す遷移信号に基づいてシンボル信号を生成する信号生成部をさらに備え、
   前記第１の遅延部は、前記シンボル信号に応じた第１の信号を遅延させ、
   前記第２の遅延部は、前記シンボル信号に応じた第２の信号を遅延させ、
   前記第３の遅延部は、前記シンボル信号に応じた第３の信号を遅延させ、
   前記制御部は、前記遷移信号に基づいて、前記シンボルの遷移を検出することにより、前記複数の遅延部の前記遅延量をそれぞれ設定する
   請求項１から請求項３のいずれか一項に記載の送信装置。
5. 前記第１の遅延部は、第１のサブ信号および第２のサブ信号を含む第１の信号を遅延させ、
   前記第１のドライバは、
   第１の電源から前記第１の出力端子への経路上に設けられ、前記第１のサブ信号に基づいてオンオフする第１のトランジスタと、
   第２の電源から前記第１の出力端子への経路上に設けられ、前記第２のサブ信号に基づいてオンオフする第２のトランジスタと
   を有する
   請求項１から請求項３のいずれか一項に記載の送信装置。
6. 前記第３の電圧を生成する電圧生成部をさらに備え、
   前記第１の遅延部は、第１のサブ信号、第２のサブ信号、および第３のサブ信号を含む第１の信号を遅延させ、
   前記第１のドライバは、
   第１の電源から前記第１の出力端子への経路上に設けられ、前記第１のサブ信号に基づいてオンオフする第１のトランジスタと、
   第２の電源から前記第１の出力端子への経路上に設けられ、前記第２のサブ信号に基づいてオンオフする第２のトランジスタと、
   前記電圧生成部から前記第１の出力端子への経路上に設けられ、前記第３のサブ信号に基づいてオンオフする第３のトランジスタと
   を有する
   請求項１から請求項３のいずれか一項に記載の送信装置。
7. シンボルのシーケンスにおけるシンボルの遷移に基づいて、複数の遅延部の遅延量をそれぞれ設定することと、
   前記複数の遅延部に対応して設けられた複数のドライバに対して、前記複数の遅延部のうちの対応する遅延部により遅延された信号に基づいて、対応する出力端子における電圧を互いに異なる電圧に設定させることと
   を含み、
   前記複数の遅延部は、第１の遅延部と、第２の遅延部と、第３の遅延部とを有し、
   前記複数のドライバは、
   第１の出力端子における電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧の間の第３の電圧のうちのいずれかに選択的に設定する第１のドライバと、
   第２の出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定する第２のドライバと、
   第３の出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定する第３のドライバと
   を有し、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における電圧は、互いに異なり、
   前記第１の出力端子における電圧、前記第２の出力端子における電圧、および前記第３の出力端子における電圧がともに変化する複数の第１のシンボル遷移において、前記第１の遅延部、前記第２の遅延部、および前記第３の遅延部のうちのいずれか一の遅延部の遅延量を第１の遅延量に設定し、前記一の遅延部以外の遅延部の遅延量を前記第１の遅延量よりも小さい第２の遅延量に設定することをさらに含む
   送信方法。
8. 送信装置と
   受信装置と
   を備え、
   前記送信装置は、
   遅延量を変更可能な複数の遅延部と、
   前記複数の遅延部に対応して設けられ、前記複数の遅延部のうちの対応する遅延部により遅延された信号に基づいて、対応する出力端子における電圧を互いに異なる電圧に設定する複数のドライバを有し、前記複数のドライバを用いて、シンボルのシーケンスを示すデータ信号を送信するドライバ部と、
   前記シンボルのシーケンスにおけるシンボルの遷移に基づいて、前記複数の遅延部の前記遅延量をそれぞれ設定する制御部と
   を有し、
   前記複数の遅延部は、第１の遅延部と、第２の遅延部と、第３の遅延部とを有し、
   前記複数のドライバは、
   第１の出力端子における電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧の間の第３の電圧のうちのいずれかに選択的に設定することにより第１の伝送信号を生成する第１のドライバと、
   第２の出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定することにより第２の伝送信号を生成する第２のドライバと、
   第３の出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定することにより第３の伝送信号を生成する第３のドライバと
   を有し、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における電圧は、互いに異なり、
   前記制御部は、前記第１の出力端子における電圧、前記第２の出力端子における電圧、および前記第３の出力端子における電圧がともに変化する複数の第１のシンボル遷移において、前記第１の遅延部、前記第２の遅延部、および前記第３の遅延部のうちのいずれか一の遅延部の遅延量を第１の遅延量に設定し、前記一の遅延部以外の遅延部の遅延量を前記第１の遅延量よりも小さい第２の遅延量に設定する
   通信システム。
9. 前記受信装置は、
   前記第１の伝送信号および前記第２の伝送信号の差分を増幅することにより第１の差分信号を生成する第１のアンプと、
   前記第２の伝送信号および前記第３の伝送信号の差分を増幅することにより第２の差分信号を生成する第２のアンプと、
   前記第３の伝送信号および前記第１の伝送信号の差分を増幅することにより第３の差分信号を生成する第３のアンプと、
   前記第１の差分信号、前記第２の差分信号、および前記第３の差分信号に基づいてクロック信号を生成するクロック生成部と
   を有する
   請求項８に記載の通信システム。
10. 前記クロック生成部は、前記シンボルが遷移したときに前記第１の差分信号、前記第２の差分信号、および前記第３の差分信号のうちの最初に遷移した信号に基づいてクロックパルスを生成することにより、前記クロック信号を生成する
    請求項９に記載の通信システム。

Images