CN110047732A - 用于形成薄层的方法和设备 - Google Patents

用于形成薄层的方法和设备 Download PDF

Info

Publication number
CN110047732A
CN110047732A CN201811503187.1A CN201811503187A CN110047732A CN 110047732 A CN110047732 A CN 110047732A CN 201811503187 A CN201811503187 A CN 201811503187A CN 110047732 A CN110047732 A CN 110047732A
Authority
CN
China
Prior art keywords
polysilane
substrate
chemical formula
preparation layers
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811503187.1A
Other languages
English (en)
Other versions
CN110047732B (zh
Inventor
李睃英
郑舜旭
具奉珍
文平
郑淑真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180043819A external-priority patent/KR102609357B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110047732A publication Critical patent/CN110047732A/zh
Application granted granted Critical
Publication of CN110047732B publication Critical patent/CN110047732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

公开了用于形成薄层的方法和设备。用于形成薄层的方法包括：提供包括图案的基底；在基底上形成结合层，结合层覆盖图案之间的间隙的内表面；在结合层上形成填充间隙的预备层；以及对预备层进行热处理以形成薄层。结合层是使用有机硅烷单体形成的自组装单体层。预备层由包括聚硅烷的可流动的组合物形成。

Description

用于形成薄层的方法和设备
本申请要求于2018年1月15日在韩国知识产权局提交的第10-2018-0004967号韩国专利申请和于2018年4月16日在韩国知识产权局提交的第10-2018-0043819号韩国专利申请的优先权，所述韩国专利申请的全部内容通过引用包含于此。
技术领域
发明构思涉及用于形成薄层的方法和设备。
背景技术
在制造高度集成的半导体器件的过程中形成精细的图案是必要的。为了在小区域内集成许多器件，单个器件的尺寸需要最小化，因此，减小与待形成的每个图案的宽度和相邻图案之间的间隔的总和对应的间距会是必要的。随着近来半导体器件的设计规格已经迅速减小，正在大力研究制造使用精细间距图案的半导体器件的工艺技术。
发明内容
发明构思的一些实施例提供了用于形成薄层的方法和设备，其中，在填充图案之间的间隙的薄层中减少了缺陷的发生。
根据发明构思的示例性实施例，一种用于形成薄层的方法可以包括：提供包括图案的基底；在基底上形成结合层，结合层覆盖图案之间的间隙的内表面；在结合层上形成预备层以填充间隙；以及对预备层进行热处理以形成薄层，其中，结合层是使用有机硅烷单体形成的自组装单体层，其中，预备层由包括聚硅烷的可流动的组合物形成。
根据发明构思的示例性实施例，一种用于形成薄层的方法可以包括：在基底上形成结合层；在结合层上形成预备层；以及对预备层进行热处理以形成硅层，其中，结合层是使用有机硅烷单体形成的自组装单体层，其中，预备层由包括聚硅烷的可流动的组合物形成。
根据发明构思的示例性实施例，一种用于形成薄层的设备可以包括：第一处理室，在其中执行第一涂覆工艺；第一供应管，与第一处理室关联，用于将液体组合物供应到第一处理室中；第一焙烧室，在其中执行第一焙烧工艺；第二处理室，在其中执行第二涂覆工艺；第二供应管，与第二处理室关联，用于将气态的气体源供应到第二处理室中；以及第二焙烧室，在其中执行第二焙烧工艺，其中，第一处理室、第一焙烧室、第二处理室和第二焙烧室通过缓冲模块彼此连接。
附图说明
图1示出了呈现根据发明构思的示例性实施例的用于形成薄层的方法的流程图。
图2示出了详细呈现图1中的S200的步骤的流程图。
图3示出了呈现根据发明构思的示例性实施例的图1中的S300的步骤的流程图。
图4示出了呈现根据发明构思的示例性实施例的图1中的S300的步骤的流程图。
图5、图6、图8和图9示出了呈现根据发明构思的示例性实施例的用于形成薄层的方法的剖视图。
图7A和图7B示出了呈现图6的部分A的放大视图。
图10示出了呈现根据发明构思的示例性实施例的用于形成薄层的设备的平面图。
图11示出了呈现图10的第一处理室或第二处理室的简化剖视图。
图12和图13示出了呈现图10的第二处理室的简化剖视图。
具体实施方式
下面将结合附图详细描述发明构思的示例性实施例。
图1示出了呈现根据发明构思的示例性实施例的用于形成薄层的方法的流程图。图2示出了详细呈现图1中的S200的步骤的流程图。图3示出了呈现根据发明构思的示例性实施例的图1中的S300的步骤的流程图。图4示出了呈现根据发明构思的示例性实施例的图1中的S300的步骤的流程图。图5、图6、图8和图9示出了呈现根据发明构思的示例性实施例的用于形成薄层的方法的剖视图。图7A和图7B示出了呈现图6的部分A的放大视图。
参照图1和图5，可以将基底100设置为包括图案110(S100)。图案110可以从基底100的下部100B突出。图案110之间可以限定间隙120。基底100可以包括诸如硅基底、锗基底或硅锗基底的半导体基底。基底100还可以包括形成在基底100的表面上的氧化物层(例如，氧化硅层)。
参照图1和图6，可以在基底100的表面上形成结合层130(S200)。结合层130可以共形地覆盖图案110的表面并且也覆盖基底100的位于图案110之间的表面。结合层130可以共形地覆盖间隙120的内表面并且部分地填充间隙120。结合层130可以是使用有机硅烷单体形成的自组装单体层。
例如，参照图2，形成结合层130的步骤可以包括执行第一涂覆工艺。第一涂覆工艺可以包括向图5的基底100提供包括有机硅烷单体的第一组合物(S210)和用第一组合物涂覆图5的基底100(S220)。例如，可以使用旋涂方法来执行第一涂覆工艺。
有机硅烷单体可以由化学式1或化学式2表示。
[化学式1]
R-SiX3
在化学式1中，R为：包括2个至约20个碳的烷基；或者包括2个至约20个碳的烷基，其中，至少一个氢被氟(F)取代，X为Cl、OCH3或OC2H5。
[化学式2]
(R1)3Si-NH-Si(R2)3
在化学式2中，R1和R2均是包括1个至约20个碳的烷基。
化学式1中的R可以通过Si-C键键合到Si原子，化学式2中的R1和R2均可以通过Si-C键键合到Si原子。
有机硅烷单体可以是或者包括例如(十三氟-1,1,2,2-四氢辛基)三氯硅烷(FTS)、十二烷基-三氯硅烷(DTS)、十六烷基-三氯硅烷(HTS)、十八烷基三氯硅烷(OTS)或六甲基二硅氮烷(HMDS)。第一组合物还可以包括溶剂。所述溶剂可以包括例如丙二醇乙醚(PGEE)、丙二醇甲醚乙酸酯(PGMEA)、丙二醇甲醚(PGME)、甲苯、己烷、乙醇和去离子水中的一种或更多种。
形成结合层130的步骤还可以包括执行第一焙烧工艺。第一焙烧工艺可以包括对其上涂覆有第一组合物的基底100执行热处理工艺(S230)。第一焙烧工艺可以使第一组合物中的有机硅烷单体在基底100的表面上自组装。
例如，参照图7A，当有机硅烷单体由化学式1表示时，化学式1的X可以与基底100的硅醇基团(Si-OH)反应，并且化学式1的Si原子可以通过Si-O键与基底100的硅原子结合。因此，有机硅烷单体可以在基底100的表面上自组装，这可以使得形成结合层130。再例如，参照图7B，当有机硅烷单体由化学式2表示时，化学式2的-NH-基团可以与基底100的硅醇基团(Si-OH)反应，并且化学式2的Si原子可以通过Si-O键与基底100的硅原子结合。因此，有机硅烷单体可以在基底100的表面上自组装，这可以使得形成结合层130。有机硅烷单体的疏水基团(例如，化学式1的R或者化学式2的R1和R2)可以不参与有机硅烷单体的自组装反应。有机硅烷单体的疏水基团(例如，化学式1的R或者化学式2的R1和R2)可以使结合层130展现出疏水特性。
可以在大气压强下或者在例如O2和H2O的浓度等于或大于约1ppm的大气条件下执行第一涂覆工艺和第一焙烧工艺。可以在等于或小于约200℃的温度下执行第一焙烧工艺。
参照图1和图8，可以在结合层130上形成填充图案110之间的间隙120的预备层140(S300)。可以形成预备层140来填充间隙120的剩余部分。可以由包括聚硅烷的可流动的组合物形成预备层140。
例如，参照图3，形成预备层140的步骤可以包括执行第二涂覆工艺。第二涂覆工艺可以包括向图6的基底100提供包括聚硅烷的第二组合物(S310)和用第二组合物来涂覆图6的基底100(S320)。例如，可以使用旋涂方法来执行第二涂覆工艺。
在这种情况下，聚硅烷可以由化学式3表示。
[化学式3]
在化学式3中，表示聚合度的n为5至约1000000的整数。
聚硅烷可以是例如多氢硅烷(SinH2n+2，其中n为5至约1000000的整数)。聚硅烷可以通过例如下面将讨论的环状硅烷单体的开环聚合来获得。第二组合物还可以包括有机溶剂。有机溶剂可以包括例如甲苯、十氢化萘、环己烷和环辛烷中的一种或更多种。第二涂覆工艺可以在基底100上形成预备层140。
可以在O2和H2O的浓度等于或小于约1ppm的大气条件下或者在等于或小于约0.1Torr的压强下执行第二涂覆工艺。
再例如，参照图4，形成预备层140的步骤可以包括执行第三涂覆工艺。第三涂覆工艺可以包括向图6的基底100提供包括环状硅烷单体的气体源(S312)、将气体源暴露于紫外照射或等离子体(S322)以及用由环状硅烷单体形成的聚硅烷来涂覆基底100(S332)。例如，可以使用可流动化学气相沉积(FCVD)方法来执行第三涂覆工艺。
环状硅烷单体可以由化学式4表示。
[化学式4]
SixH2x
在化学式4中，x为3至约10的整数，优选地，x为5至约10的整数。
环状硅烷单体可以是例如Si5H10、Si6H12、Si7H14或Si8H16。气体源还可以包括惰性气体或氢气。惰性气体可以包括例如氩气、氦气和氮气中的一种或更多种。可以在图6的基底100上向图6的基底100提供气态的环状硅烷单体，惰性气体可以用作环状硅烷单体的载气。可以在例如等于或小于约300℃的温度下执行第三涂覆工艺以提供气态的环状硅烷单体。
当将气体源暴露于紫外照射或等离子体时，这可以能够诱导环状硅烷单体的开环聚合。可以通过环状硅烷单体的开环聚合来形成聚硅烷。在这种情况下，聚硅烷可以由化学式5表示。
[化学式5]
在化学式5中，m为表示聚合度的整数。
聚硅烷可以是例如多氢硅烷(SimH2m+2，其中m为整数)。可以控制聚硅烷的聚合度(m)，使得聚硅烷的熔点低于第三涂覆工艺的工艺温度并且聚硅烷的沸点高于第三涂覆工艺的工艺温度。因此，聚硅烷可以形成为具有流动性的液态。可以在第三涂覆工艺期间在图6的基底100上沉积(即，通过可流动CVD来沉积)具有流动性的聚硅烷，这可以使得形成预备层140。
可以通过控制紫外照射的强度和暴露于紫外照射的持续时间或通过控制等离子体的强度和暴露于等离子体的持续时间来调节聚硅烷的聚合度(m)。可以在O2和H2O的浓度等于或小于约1ppm的大气条件下或者在等于或小于约0.1Torr的压强下执行第三涂覆工艺。
在第三涂覆工艺期间或之后，可以将具有导电性的杂质添加到预备层140中。例如，可以执行离子注入方法(例如，等离子体离子注入工艺)以将杂质添加到预备层140中。杂质可以包括例如磷(P)、硼(B)和砷(As)中的一种或更多种。
参照图1和图9，可以将预备层140暴露于热处理工艺以形成薄层142(S400)。形成薄层142的步骤可以包括执行第二焙烧工艺150以对预备层140进行热处理。第二焙烧工艺150可以使预备层140中的聚硅烷的致密化。在聚硅烷的致密化期间，可以从聚硅烷释放氢气或硅烷气体，从而预备层140会收缩。薄层142可以是包括经历致密化的聚硅烷的硅层。薄层142可以填充图案110之间的间隙120。
当不在基底100上形成结合层130而是在基底100上直接形成预备层140时，因为第二焙烧工艺150使预备层140收缩，所以薄层142会从基底100剥离。
根据发明构思，在基底100上形成预备层140之前，可以在基底100的表面上形成结合层130。结合层130可以展现出疏水特性，并且因此可以用作基底100与预备层140之间的粘合促进层。在这种情况下，尽管预备层140会由于第二焙烧工艺150而收缩，但是结合层130的存在可以防止薄层142从基底100剥离。因此，基底100可以设置有位于基底100上的具有较少缺陷的薄层142。
对预备层140进行热处理的步骤可以包括控制第二焙烧工艺150的工艺温度(即，热处理温度)，从而使得薄层142具有需要的晶体结构。当在相对低的温度(例如，约400℃或更低)下执行第二焙烧工艺150时，薄层142可以形成为具有无定形态。例如，薄层142可以是无定形硅层。当在相对高的温度(例如，约400℃或更高)下执行第二焙烧工艺150时，薄层142可以形成为具有多晶态。例如，薄层142可以是多晶硅层。
当形成预备层140的步骤包括参照图4讨论的第三涂覆工艺时，可以调节聚硅烷的聚合度(m)，使得聚硅烷的沸点高于第二焙烧工艺150的工艺温度。第二焙烧工艺150的工艺温度可以高于第三涂覆工艺的工艺温度。当聚硅烷的沸点低于第二焙烧工艺150的工艺温度时，预备层140中的聚硅烷会在第二焙烧工艺150期间蒸发，因此，会难以形成薄层142。为了避免上述问题，可以调节聚硅烷的聚合度(m)，使得聚硅烷的沸点高于第二焙烧工艺150的工艺温度。例如，当第二焙烧工艺150的工艺温度为约400℃时，聚硅烷的聚合度(m)可以是约10或更高。
可以在O2和H2O的浓度等于或小于约1ppm的大气条件下或者在等于或小于约0.1Torr的压强下执行第二焙烧工艺150。
随着半导体器件的集成度增大，图案110的间距可以减小，并且图案110之间的间隙120的高宽比可以增大。因此，当形成薄层142以填充间隙120时，薄层142会在其中具有诸如空隙的缺陷。
根据发明构思，可以在基底100上使基底100设置有预备层140，以填充图案110之间的间隙120。预备层140可以由可流动的组合物形成，并且被热处理以形成薄层142。形成预备层140的组合物的流动性使得预备层140容易地填充间隙120，因此，可以能够减少或抑制薄层142中的诸如空隙的缺陷的发生。
另外，在基底100上形成预备层140之前，可以在基底100的表面上形成结合层130。结合层130可以用作基底100与预备层140之间的粘合促进层。在这种情况下，尽管预备层140会由于对其执行的热处理工艺而收缩，但是可以能够防止薄层142从基底100剥离。
因此，可以减少或抑制填充图案110之间的间隙120的薄层142中的缺陷的发生。
图10示出了呈现根据发明构思的示例性实施例的用于形成薄层的设备的平面图。图11示出了呈现图10的第一处理室10或第二处理室30的简化剖视图。图12和图13示出了呈现图10的第二处理室30的简化剖视图。
参照图10，薄层形成设备1000可以包括第一处理室10、第一焙烧室20、第二处理室30和第二焙烧室40。第二焙烧室40可以设置为多个，但是发明构思不限于此。薄层形成设备1000还可以包括使第一处理室10和第一焙烧室20彼此连接的第一缓冲模块50以及使第二处理室30和第二焙烧室40彼此连接的第二缓冲模块60。第一缓冲模块50和第二缓冲模块60可以彼此连接。薄层形成设备1000还可以包括接收外部提供的晶圆的装载端口模块80以及使装载端口模块80和第一缓冲模块50彼此连接的第三缓冲模块70。第一缓冲模块50可以置于第二缓冲模块60与第三缓冲模块70之间。可以通过装载端口模块80将晶圆提供到薄层形成设备1000中。可以通过第三缓冲模块70将晶圆从装载端口模块80转移到第一缓冲模块50。可以通过第一缓冲模块50将晶圆提供到第一处理室10或第一焙烧室20中。可以通过第二缓冲模块60将晶圆从第一缓冲模块50提供到第二处理室30或第二焙烧室40中。可以通过第二缓冲模块60、第一缓冲模块50和第三缓冲模块70将晶圆转移到装载端口模块80，并将晶圆从装载端口模块80释放到薄层形成设备1000的外部。在下文中，晶圆可以被称作基底。
参照图10和图11，第一处理室10可以在其中包括基底保持器330，基底100装载在该基底保持器330上。基底保持器330可以包括使基底100装载在其上的台320以及支撑台320的支撑件310。支撑件310可以被构造为使台320旋转。供应管350可以与第一处理室10和设置在第一处理室10外部的供应罐(supply tank)340两者关联。
可以使用第一处理室10和第一焙烧室20来形成上面参照图1和图6讨论的结合层130。首先，可以通过装载端口模块80将图5的基底100提供到薄层形成设备1000中。可以通过第三缓冲模块70和第一缓冲模块50将图5的基底100提供到第一处理室10中。可以将图5的基底100装载在台320上。可以在第一处理室10中执行上面参照图2讨论的第一涂覆工艺。例如，可以在图5的基底100上向图5的基底100提供包括有机硅烷单体的第一组合物CP1。第一组合物CP1可以容纳在供应罐340中并且通过供应管350被提供到基底100上。可以将第一组合物CP1旋涂在基底100上。可以通过第一缓冲模块50将其上涂覆有第一组合物CP1的基底100提供到第一焙烧室20中。在第一焙烧室20中，可以执行第一焙烧工艺以对其上涂覆有第一组合物CP1的基底100进行热处理。可以在等于或小于约200℃的温度下执行第一焙烧工艺。第一焙烧工艺可以使第一组合物CP1中的有机硅烷单体在基底100的表面上自组装。然后结合层130可以形成在基底100上。可以在大气压强下或者在例如O2和H2O的浓度等于或大于约1ppm的大气条件下执行第一涂覆工艺和第一焙烧工艺。
在一些实施例中，第二处理室30可以被构造为与第一处理室10基本相同。第二处理室30可以在其中包括装载有基底100的基底保持器332。基底保持器332可以包括使基底100装载于其上的台322以及支撑台322的支撑件312。支撑件312可以被构造为使台322旋转。供应管352可以与第二处理室30和设置在第二处理室30外部的供应罐342关联。
第二处理室30可以用于形成上面参照图1和图8讨论的预备层140。首先，可以通过第一缓冲模块50和第二缓冲模块60将图6的基底100提供到第二处理室30中。可以将图6的基底100装载在台322上。可以在第二处理室30中执行上面参照图3讨论的第二涂覆工艺。例如，可以在图6的基底100上向图6的基底100提供包括聚硅烷的第二组合物CP2。第二组合物CP2可以被容纳在供应罐342中并且通过供应管352被提供到基底100上。可以将第二组合物CP2旋涂在基底100上。第二涂覆工艺可以在基底100上形成预备层140。可以在O2和H2O的浓度等于或小于约1ppm的大气条件下或者在等于或小于约0.1Torr的压强下执行第二涂覆工艺。
在其它实施例中，参照图10、图12和图13，第二处理室30可以被构造为与第一处理室10不同。例如，第二处理室30可以在其中包括使基底100装载于其上的基底保持器430。基底保持器430可以包括使基底100装载于其上的台420以及支撑台420的支撑件410。基底保持器430可以与加热器440接合，但是可选地，可以不设置加热器440。供应管450可以与第二处理室30和设置在第二处理室30外部的多个供应罐460、462和464关联。供应管450可以包括分别连接到多个供应罐460、462和464的多个子供应管450a、450b和450c。蒸发器470可以与连接到多个供应罐460、462和464中的一个的子供应管450a接合。排气管482可以与第二处理室30和设置在第二处理室30外部的泵445关联。泵445可以控制第二处理室30的内部压强。
例如，如图12中所示，第二处理室30的上部30U可以是透明的。灯阵列490可以设置在第二处理室30的上部30U上。灯阵列490可以是紫外灯阵列。第二处理室30可以接收从灯阵列490发射的光L(例如，紫外照射)，然后穿过第二处理室30的上部30U。
再例如，如图13中所示，附加供应管484可以与第二处理室30和设置在第二处理室30外部的等离子体发生器530两者关联。第二处理室30可以接收从等离子体发生器530产生然后流过附加供应管484的等离子体P。等离子体P可以包括惰性离子(例如，氩离子)。
第二处理室30可以用于形成上面参照图1和图8讨论的预备层140。首先，可以通过第一缓冲模块50和第二缓冲模块60将图6的基底100提供到第二处理室30中。可以将图6的基底100装载在台420上。可以在第二处理室30中执行上面参照图4讨论的第三涂覆工艺。例如，可以在图6的基底100上向图6的基底100提供包括环状硅烷单体的气体源500S。气体源500S还可以包括惰性气体或氢气。环状硅烷单体可以容纳在多个供应罐460、462和464中的第一供应罐460中。惰性气体或氢气可以容纳在多个供应罐460、462和464中的第二供应罐462中。惰性气体或氢气可以用作环状硅烷单体的载气。第一供应罐460可以在其中设置有用于承载环状硅烷单体的附加惰性气体500D。蒸发器470可以将环状硅烷单体转换成气态。因此，气体源500S可以包括气态环状硅烷单体。可以通过供应管450将气体源500S提供到第二处理室30中。可以通过排气管482从第二处理室30部分地清除气体源500S，使得第二处理室30可以在其中提供有需要量的环状硅烷单体。
第二处理室30可以接收从灯阵列490发射的光L(例如，紫外照射)(如图12中所示)或者从等离子体发生器530产生的等离子体P(如图13中所示)。因此可以能够诱导环状硅烷单体的开环聚合。可以通过环状硅烷单体的开环聚合来形成聚硅烷510。聚硅烷510的聚合度可以通过控制光L的强度和暴露于光L的持续时间或者等离子体P的强度和暴露于等离子体P的持续时间来调节。可以调节聚硅烷510的聚合度，使得聚硅烷510可以转换成具有流动性的液态。可以将具有流动性的聚硅烷510涂覆在基底100上。第三涂覆工艺可以在基底100上形成预备层140。可以在O2和H2O的浓度等于或小于约1ppm的大气条件下或者在等于或小于约0.1Torr的压强下执行第三涂覆工艺。
在第三涂覆工艺期间或之后，可以将具有导电性的杂质或多种杂质添加到预备层140中。包括杂质或多种杂质的气体可以容纳在多个供应罐460、462和464中的第三供应罐464中，并且通过供应管450被提供到第二处理室30中。例如，可以执行离子注入方法(例如，等离子体离子注入工艺)以将杂质或多种杂质添加到预备层140中。
返回参照图10，可以通过第二缓冲模块60将其上形成有预备层140的基底100提供到第二焙烧室40中。可以在第二焙烧室40中执行上面参照图1和图9讨论的第二焙烧工艺150。第二焙烧工艺150可以包括对其上形成有预备层140的基底100进行热处理。可以在O2和H2O的浓度等于或小于约1ppm的大气条件下或者在等于或小于约0.1Torr的压强下执行第二焙烧工艺150。第二焙烧工艺150可以使预备层140致密化，从而形成薄层142。在一些实施例中，如上面参照图12和图13所讨论的，当加热器440与第二处理室30的基底保持器430接合时，可以在第二处理室30中执行第二焙烧工艺150。
其上形成有薄层142的基底100可以通过第二缓冲模块60、第一缓冲模块50和第三缓冲模块70被转移到装载端口模块80，并从装载端口模块80被释放到薄层形成设备1000的外部。
根据发明构思，可以在基底100上使基底100设置有预备层140，以填充图案110之间的间隙120。预备层140的流动性可以使预备层140容易地填充间隙120，因此，可以能够减少或抑制薄层142中的诸如空隙的缺陷的发生。
另外，在基底100上形成预备层140之前，可以在基底100的表面上形成结合层130。结合层130可以用作基底100与预备层140之间的粘合促进层。在这种情况下，尽管预备层140会由于对其执行的热处理工艺而收缩，但是可以能够减少或抑制薄层142从基底100的剥离。
因此，可以提供用于形成薄层的方法和设备，以减少或抑制填充图案110之间的间隙120的薄层142中的缺陷的发生。
前述描述提供了用于解释发明构思的示例性实施例。因此，发明构思不限于上述实施例，并且本领域普通技术人员将理解的是，在不脱离发明构思的精神和必要的特征的情况下，可以在其中进行形式上和细节上的改变。

Claims (25)

1.一种用于形成薄层的方法，所述方法包括以下步骤：
提供包括图案的基底；
在基底上形成结合层，结合层覆盖图案之间的间隙的内表面；
在结合层上形成预备层以填充间隙；以及
对预备层进行热处理以形成薄层，
其中，结合层是使用有机硅烷单体形成的自组装单体层，
其中，预备层由包括聚硅烷的可流动的组合物形成。
2.根据权利要求1所述的方法，其中，形成结合层的步骤包括：
用包括有机硅烷单体的第一组合物来涂覆基底；以及
对涂覆有第一组合物的基底进行热处理，
其中，有机硅烷单体由化学式1和化学式2中的一个表示：
[化学式1]
R-SiX3
其中，R是包括2个至20个碳的烷基或者其中至少一个氢被氟取代的包括2个至20个碳的烷基，X为Cl、OCH3或OC2H5，
[化学式2]
(R1)3Si-NH-Si(R2)3
其中，R1和R2均是包括1个至20个碳的烷基。
3.根据权利要求1所述的方法，其中，结合层中的硅原子和基底中的硅原子通过Si-O键彼此结合。
4.根据权利要求1所述的方法，其中，结合层具有疏水特性。
5.根据权利要求1所述的方法，其中，形成预备层的步骤包括用包括聚硅烷的第二组合物来涂覆基底，
其中，聚硅烷由化学式3表示：
[化学式3]
其中，n表示聚合度并且为5至1000000的整数。
6.根据权利要求5所述的方法，其中，第二组合物还包括有机溶剂。
7.根据权利要求6所述的方法，其中，有机溶剂包括甲苯、十氢化萘、环己烷和环辛烷中的一种或更多种。
8.根据权利要求1所述的方法，其中，形成预备层的步骤包括：
向基底提供包括环状硅烷单体的气体源；
将气体源暴露于紫外照射或等离子体，以形成聚硅烷；以及
用聚硅烷来涂覆基底，
其中，通过环状硅烷单体的开环聚合来形成聚硅烷。
9.根据权利要求8所述的方法，其中，环状硅烷单体由化学式4表示：
[化学式4]
SixH2x
其中，x为5至10的整数。
10.根据权利要求8所述的方法，其中，气体源还包括惰性气体，
其中，气体源包括气态的环状硅烷单体。
11.根据权利要求8所述的方法，其中，聚硅烷由化学式5表示：
[化学式5]
其中，m表示聚合度并且为整数，
其中，在第一工艺温度下执行形成预备层的步骤，
其中，控制聚硅烷的聚合度，使得聚硅烷的熔点低于第一工艺温度，并且聚硅烷的沸点高于第一工艺温度。
12.根据权利要求11所述的方法，其中，在第二工艺温度下执行对预备层进行热处理的步骤，
其中，控制聚硅烷的聚合度，使得聚硅烷的沸点高于第二工艺温度。
13.根据权利要求8所述的方法，其中，将聚硅烷形成为具有流动性的液态。
14.根据权利要求1所述的方法，其中，对预备层进行热处理的步骤包括控制热处理温度以使薄层具有需要的晶体结构。
15.根据权利要求1所述的方法，所述方法还包括将具有导电性的杂质注入到预备层中的步骤，
其中，在形成预备层期间执行注入杂质的步骤。
16.一种用于形成薄层的方法，所述方法包括以下步骤：
在基底上形成结合层；
在结合层上形成预备层；以及
对预备层进行热处理以形成硅层，
其中，结合层是使用有机硅烷单体形成的自组装单体层，
其中，预备层由包括聚硅烷的可流动的组合物形成。
17.根据权利要求16所述的方法，其中，形成结合层的步骤包括：
用包括有机硅烷单体的第一组合物来涂覆基底；以及
对涂覆有第一组合物的基底进行热处理，
其中，有机硅烷单体由化学式1和化学式2中的一个表示：
[化学式1]
R-SiX3
其中，R是包括2个至20个碳的烷基或者其中至少一个氢被氟取代的包括2个至20个碳的烷基，X为Cl、OCH3或OC2H5，
[化学式2]
(R1)3Si-NH-Si(R2)3
其中，R1和R2均是包括1个至20个碳的烷基。
18.根据权利要求16所述的方法，其中，形成预备层的步骤包括将第二组合物旋涂在基底上，其中，第二组合物包括聚硅烷，
其中，聚硅烷由化学式3表示：
[化学式3]
其中，n表示聚合度并且为5至1000000的整数。
19.根据权利要求16所述的方法，其中，形成预备层的步骤包括：
将气态的环状硅烷单体提供到基底上；
将环状硅烷单体暴露于紫外照射或等离子体，以形成聚硅烷；以及
用聚硅烷来涂覆基底，
其中，通过环状硅烷单体的开环聚合来形成聚硅烷。
20.根据权利要求19所述的方法，其中，环状硅烷单体由化学式4表示：
[化学式4]
SixH2x
其中，x为5至10的整数，
其中，聚硅烷由化学式5表示：
[化学式5]
其中，m表示聚合度并且为整数，
其中，在第一工艺温度下执行形成预备层的步骤，
其中，控制聚硅烷的聚合度，使得聚硅烷的熔点低于第一工艺温度，并且聚硅烷的沸点高于第一工艺温度。
21.一种用于形成薄层的设备，所述设备包括：
第一处理室，在第一处理室中执行第一涂覆工艺；
第一供应管，与第一处理室关联，用于将液体组合物供应到第一处理室中；
第一焙烧室，在第一焙烧室中执行第一焙烧工艺；
第二处理室，在第二处理室中执行第二涂覆工艺；
第二供应管，与第二处理室关联，用于将气态的气体源供应到第二处理室中；以及
第二焙烧室，在第二焙烧室中执行第二焙烧工艺，
其中，第一处理室、第一焙烧室、第二处理室和第二焙烧室通过缓冲模块彼此连接。
22.根据权利要求21所述的设备，所述设备还包括将紫外照射发射到第二处理室中的灯阵列。
23.根据权利要求21所述的设备，所述设备还包括将等离子体供应到第二处理室中的等离子体发生器。
24.根据权利要求21所述的设备，其中，第一处理室中包括使基底装载于其上的基底保持器，
其中，基底保持器被构造为在第一涂覆工艺期间使基底旋转。
25.根据权利要求21所述的设备，其中，第二处理室和第二焙烧室均被构造为使得：
其中的O2和H2O的浓度比第一处理室和第一焙烧室中的每个中的O2和H2O的浓度低；或者
其中的压强比第一处理室和第一焙烧室中的每个中的压强低。
CN201811503187.1A 2018-01-15 2018-12-10 用于形成薄层的方法和设备 Active CN110047732B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180004967 2018-01-15
KR10-2018-0004967 2018-01-15
KR1020180043819A KR102609357B1 (ko) 2018-01-15 2018-04-16 박막 형성 방법 및 박막 형성 장치
KR10-2018-0043819 2018-04-16

Publications (2)

Publication Number Publication Date
CN110047732A true CN110047732A (zh) 2019-07-23
CN110047732B CN110047732B (zh) 2024-04-02

Family

ID=67214210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811503187.1A Active CN110047732B (zh) 2018-01-15 2018-12-10 用于形成薄层的方法和设备

Country Status (2)

Country Link
US (1) US10607832B2 (zh)
CN (1) CN110047732B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11170994B1 (en) * 2021-01-12 2021-11-09 Applied Materials, Inc. CD dependent gap fill and conformal films

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060251795A1 (en) * 2005-05-05 2006-11-09 Boris Kobrin Controlled vapor deposition of biocompatible coatings for medical devices
US20090104789A1 (en) * 2007-10-22 2009-04-23 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
CN101419914A (zh) * 2007-10-22 2009-04-29 应用材料股份有限公司 用于在沟槽内形成电介质层的方法
CN101465323A (zh) * 2007-12-21 2009-06-24 海力士半导体有限公司 可以避免有源区宽度减小的半导体装置的制造方法
US20100163234A1 (en) * 2008-12-30 2010-07-01 Fuller Michael J Surface-Modifying Agents for Wettability Modification
CN102420164A (zh) * 2010-09-28 2012-04-18 台湾积体电路制造股份有限公司 形成浅沟槽隔离结构的方法
CN102597066A (zh) * 2009-10-28 2012-07-18 道康宁公司 聚硅烷-聚硅氮烷共聚物及其制备和使用方法
CN105057691A (zh) * 2015-07-27 2015-11-18 华中科技大学 混合自组装分子层修饰的基底表面沉积纳米金颗粒的方法
CN106098823A (zh) * 2015-04-29 2016-11-09 Ppg工业俄亥俄公司 光伏模块及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183886B1 (ko) * 1996-06-17 1999-04-15 김광호 반도체장치의 트렌치 소자분리 방법
US5948467A (en) 1998-07-24 1999-09-07 Sharp Laboratories Of America, Inc. Enhanced CVD copper adhesion by two-step deposition process
JP2003115532A (ja) 2001-10-04 2003-04-18 Jsr Corp トレンチアイソレーションの形成方法
US6812135B2 (en) 2002-10-30 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd Adhesion enhancement between CVD dielectric and spin-on low-k silicate films
US8445317B2 (en) 2010-02-19 2013-05-21 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
JP6082712B2 (ja) 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6267374B2 (ja) 2013-07-31 2018-01-24 東京エレクトロン株式会社 シリコン膜の成膜方法
JP6010161B2 (ja) 2015-03-04 2016-10-19 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP2018524201A (ja) * 2015-05-19 2018-08-30 コーニング インコーポレイテッド シートをキャリアと結合するための物品および方法
US9947576B2 (en) 2015-07-13 2018-04-17 Applied Materials, Inc. UV-assisted material injection into porous films
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060251795A1 (en) * 2005-05-05 2006-11-09 Boris Kobrin Controlled vapor deposition of biocompatible coatings for medical devices
US20090104789A1 (en) * 2007-10-22 2009-04-23 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
CN101419914A (zh) * 2007-10-22 2009-04-29 应用材料股份有限公司 用于在沟槽内形成电介质层的方法
CN101465323A (zh) * 2007-12-21 2009-06-24 海力士半导体有限公司 可以避免有源区宽度减小的半导体装置的制造方法
US20100163234A1 (en) * 2008-12-30 2010-07-01 Fuller Michael J Surface-Modifying Agents for Wettability Modification
CN102597066A (zh) * 2009-10-28 2012-07-18 道康宁公司 聚硅烷-聚硅氮烷共聚物及其制备和使用方法
CN102420164A (zh) * 2010-09-28 2012-04-18 台湾积体电路制造股份有限公司 形成浅沟槽隔离结构的方法
CN106098823A (zh) * 2015-04-29 2016-11-09 Ppg工业俄亥俄公司 光伏模块及其制造方法
CN105057691A (zh) * 2015-07-27 2015-11-18 华中科技大学 混合自组装分子层修饰的基底表面沉积纳米金颗粒的方法

Also Published As

Publication number Publication date
US20190221424A1 (en) 2019-07-18
US10607832B2 (en) 2020-03-31
CN110047732B (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
JP5252417B2 (ja) 深トレンチのドープシリコン充填のプロセスシーケンス
CN104183480B (zh) 半导体设备制造方法和基材处理装置
EP3676418A1 (en) Pecvd deposition system for deposition on selective side of the substrate
JP2008523640A5 (zh)
US20220051938A1 (en) Film stack simplification for high aspect ratio patterning and vertical scaling
KR20150102738A (ko) 3차원 ic 트랜지스터들의 핀-형상 채널 영역들을 도핑하기 위한 캡핑된 ald 막들
KR20080033965A (ko) 균일한 배치식 막 증착법 및 그 방법에 의해 제조된 막
KR20160131943A (ko) 박막들의 잔여 응력을 조절하는 방법들
KR20220162166A (ko) 갭 충진 동안 심 완화 및 통합된 라이너
JP6117769B2 (ja) スルーウェハービアを基材に形成するための方法
CN110047732A (zh) 用于形成薄层的方法和设备
US20070023869A1 (en) Vapor phase deposition apparatus and vapor phase deposition method
CN108475611B (zh) 用于增大反应离子与中性物质的比的方法
JP6311547B2 (ja) マスク構造体の形成方法、成膜装置及び記憶媒体
JP2023532276A (ja) プラズマインピーダンスが半径方向に変化するキャリアリング
CN105473761B (zh) 用于薄膜沉积的装置和方法
KR102494202B1 (ko) 배면 (backside) 프로세싱을 위한 스테이션-가변 (station-varying) 지지 피처들 (support features) 을 갖는 멀티-스테이션 프로세싱 툴들
KR102609357B1 (ko) 박막 형성 방법 및 박막 형성 장치
TW202020208A (zh) 使用增強擴散製程之膜沉積
WO2023178203A1 (en) Seam-free and crack-free deposition
TW202340511A (zh) 保形碳摻雜矽氮化物膜及其方法
WO2023230296A1 (en) Single wafer reactor, low temperature, thermal silicon nitride deposition
WO2023133075A1 (en) Silicon nitride deposition
KR20240059338A (ko) 기판 처리 방법
WO2023230170A1 (en) Hybrid atomic layer deposition

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant