CN110022152A - 锁相环电子电路及其电子装置及修正工作循环的方法 - Google Patents

锁相环电子电路及其电子装置及修正工作循环的方法 Download PDF

Info

Publication number
CN110022152A
CN110022152A CN201811531582.0A CN201811531582A CN110022152A CN 110022152 A CN110022152 A CN 110022152A CN 201811531582 A CN201811531582 A CN 201811531582A CN 110022152 A CN110022152 A CN 110022152A
Authority
CN
China
Prior art keywords
circuit
working cycles
comparator
error
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811531582.0A
Other languages
English (en)
Inventor
吴王华
姚智伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110022152A publication Critical patent/CN110022152A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本文公开一种锁相环电子电路及其电子装置及修正工作循环的方法。根据一个实施例，一种电子电路包括：时钟倍频器；比较器，输出代表电压‑电流(Gm)电路处的电压与参考电压之间的差的值，所述参考电压经调整以补偿所述比较器的偏移；以及工作循环校准电路，接收由所述比较器输出的值并通过从由所述比较器输出的值提取误差以及根据所提取的误差对锁相环的工作循环的时钟边沿进行延迟来调整所述工作循环。

Description

锁相环电子电路及其电子装置及修正工作循环的方法
[相关申请的交叉参考]
本申请主张在2018年1月5日在美国专利与商标局提出申请且被授予序列号62/613,903的美国临时专利申请以及在2018年6月26日在美国专利与商标局提出申请且被授予序列号16/019,070的美国非临时专利申请的优先权，所述美国临时专利申请及美国非临时专利申请的全部内容并入本申请供参考。
技术领域
本公开大体来说涉及电子电路，且更具体来说，涉及一种用于对基于数字-时间转换器的模拟分数N锁相环进行快速收敛参考时钟工作循环修正的系统及方法。
背景技术
基于数字-时间转换器(digital-to-time converter，DTC)的分数N锁相环(phaselock loop，PLL)已证实与其他分数N PLL架构相比功耗低、相位噪声低且品质因数(figures-of-merit)良好。基于DTC的分数N PLL可采用数字PLL形式及模拟PLL形式两种形式实现。
可通过将参考时钟速率加倍来改善PLL的带内相位噪声。然而，参考时钟通常不具有50％的工作循环，且将参考时钟加倍可造成工作循环误差，从而需要修正工作循环误差。
发明内容
根据一个实施例，提供一种锁相环(PLL)电子电路。所述电子电路可包括：时钟倍频器；比较器，输出代表电压-电流(Gm)电路处的电压与参考电压之间的差的值，所述参考电压经调整以补偿所述比较器的偏移；以及工作循环校准电路，接收由所述比较器输出的值并通过从由所述比较器输出的所述值提取误差以及根据所提取的误差对所述锁相环的工作循环的时钟边沿进行延迟来调整所述工作循环。
根据一个实施例，提供一种方法。所述方法可包括：在锁相环(PLL)电路中提供时钟倍频器；由比较器输出代表电压-电流(Gm)电路处的电压与参考电压之间的差的值；由工作循环校准电路从由所述比较器输出的值提取所述锁相环的工作循环中的误差；以及由所述工作循环校准电路通过根据所提取的误差对所述工作循环的时钟边沿进行延迟来调整所述工作循环。
根据一个实施例，提供一种电子装置。具有锁相环(PLL)电子电路的所述电子装置可包括：时钟倍频器；比较器，输出代表电压-电流(Gm)电路处的电压与参考电压之间的差的值；参考电压产生器，基于由所述比较器输出的值调整所述参考电压；以及工作循环校准电路，从由所述比较器输出的值提取误差并根据所提取的误差对工作循环的时钟边沿进行延迟。
附图说明
结合附图阅读以下详细说明，本公开的某些实施例的以上及其他方面、特征及优点将更显而易见，在附图中：
图1是根据实施例的整数N子采样PLL的图。
图2是根据实施例的跟踪PLL的操作的曲线图。
图3是根据实施例的模拟采样分数N PLL的图。
图4是根据实施例的DTC控制字产生电路的图。
图5是根据实施例的基于DTC的模拟采样分数N PLL的图。
图6是根据实施例的跟踪PLL的相位噪声性能的曲线图。
图7A、图7B、图7C及图7D是根据实施例的跟踪PLL性能的曲线图。
图8是根据实施例的参考时钟倍频器的图。
图9是根据实施例的跟踪在具有参考时钟倍频器时的操作的曲线图。
图10是根据实施例的基于DTC的分数N模拟PLL的图。
图11是根据实施例的跟踪PLL的操作的曲线图。
图12是根据实施例的示出工作循环修正的曲线图。
图13是根据实施例的循环状态信号产生电路的图。
图14是根据实施例的跟踪循环状态信号产生电路的操作的曲线图。
图15是根据实施例的循环状态信号产生电路的图。
图16是根据实施例的跟踪循环状态信号产生电路的操作的曲线图。
图17及图18是根据实施例的工作循环补偿性能的曲线图。
图19是根据实施例的ΣΔ调制器的图。
图20是根据实施例的PLL的图。
图21是根据实施例的PLL的图。
图22是根据实施例的工作循环误差修正方法的流程图。
图23是根据实施例的PLL的图。
图24是根据实施例的最小均方数字相关电路的图。
图25是根据实施例的PLL的图。
图26是根据实施例的PLL的图。
图27是根据实施例的PLL的图。
图28是根据实施例的PLL的图。
图29是根据一个实施例的网络环境中的电子装置的方块图。
图30是根据一个实施例的音频模块的方块图。
图31是根据一个实施例的程序的方块图。
图32是根据一个实施例的电子装置的无线通信模块、电源管理模块及天线模块的方块图。
[符号的说明]
100：整数N子采样PLL/PLL；
102、302、502、1002、2002、2102、2302、2502、2602、2702、2802：Gm电路；
104、304、504、1004、2104、2304、2504、2604、2704、2804：模拟环路滤波器；
106、306、506、1006、2004、2106、2306、2506、2606、2706、2806：压控振荡器(VCO)；
108、308、508、2006、2108、2308、2508、2608、2708、2808：采样相位检测器(SPD)；
110：采样开关；
112：采样电容器；
210、220、230、600、900、1100、1200、1400、1600、1700、1800：曲线图；
212、222、232、318：上升沿；
300：模拟采样分数N PLL/PLL；
310、510、1010：反馈分频器；
312、402、1013、1900、2010、2114、2312、2512、2520、2612、2712、2812：ΣΔ调制器；
314、408：频率控制字(FCW)；
316：时钟边沿/CLKFB的上升沿/CLKFB；
320、517、1009、2007、2111、2309、2509、2609、2709、2809：数字-时间转换器(DTC)；
322：CLKDTC；
400：DTC控制字产生电路；
404：数字积分器/累加器；
406、1906：量化器；
410：DTC增益；
412：DTC码偏移；
414：DTC码字；
416：频率量化误差序列qe(n)；
418：相位误差序列Φe(n)；
422、1024：累加器；
424、520、1026：乘法器；
426：加法器；
500：基于DTC的模拟采样分数N PLL/PLL；
512：DTC码字产生电路；
514、2012、2614、2714、2814：DTC增益校准电路；
516：电压比较器；
518：1位噪声误差/比较器输出/1位数字相位误差/1位相位误差；
522：ΣΔ量化噪声；
524：数字累加器；
526：数模转换器；
528：数字ΣΔ调制器；
602：第一条线；
604：第二条线；
700：曲线图/第一曲线图；
702、722、742、762：强的杂散；
704、724、744、764：分数杂散；
706、726、746、766：带内相位噪声；
720：曲线图/第二曲线图；
740：曲线图/第三曲线图；
760：曲线图/第四曲线图；
800、1020、2016、2720、2820：参考时钟倍频器；
802：延迟元件；
804：异或门；
902：相位误差；
1000：基于DTC的分数N模拟PLL/PLL；
1008：采样相位检测器(SPD)/基于采样器的相位检测器/采样器；
1012：DTC码字产生电路/码字产生器；
1014：DTC校准电路/DTC增益校准电路/DTC增益校准环路电路；
1016：比较器/电压比较器；
1018：工作循环修正电路/数字工作循环修正电路/修正电路/工作循环校；准电路；
1022：数字微分器/微分器/数字微分器(1-Z-1)；
1300、1500：循环状态信号产生电路；
1502：计数器/1位计数器；
1902、1904：数字积分器；
2000、2100、2300、2500、2600、2700、2800：PLL；
2008、2112：DTC码字产生器；
2014、2118、2616、2716、2816：工作循环校准电路；
2018：多模分频器；
2020：斜率产生器；
2022：两级采样器；
2024：相位频率检测器(phase frequency detector，PFD)环路；
2110、2310、2510、2610、2710、2810：反馈/多模分频器；
2116：DTC校准电路；
2120、2314、2514、2618、2620、2718、2818：比较器；
2122：时钟倍频器；
2200：流程图；
2202、2204、2206、2208：步骤；
2316：LMS数字相关电路/相关电路；
2318：增益因数乘法器；
2516：LMS电路；
2518：按比例缩放因数；
2522、3050：数模转换器(DAC)；
2900：网络环境；
2901：电子装置；
2902、2904：电子装置/外部电子装置；
2908：服务器/外部电子装置/外部服务器；
2920：处理器；
2921：主处理器；
2923：辅助处理器；
2930：存储器；
2932：易失性存储器；
2934：非易失性存储器；
2936：内部存储器；
2938：外部存储器；
2940：程序；
2942：操作系统(OS)；
2944：中间件；
2946：应用；
2950：输入装置；
2955：声音输出装置；
2960：显示装置；
2970：音频模块；
2976：传感器模块；
2977：接口；
2978：连接端子；
2979：触感模块；
2980：相机模块；
2988：电源管理模块；
2989：电池；
2990：通信模块；
2992：无线通信模块；
2994：有线通信模块；
2996：用户识别模块；
2997：天线模块；
2998：第一网络；
2999：第二网络/网络；
3010：音频输入接口；
3020：音频输入混频器；
3030：模数转换器(ADC)；
3040：音频信号处理器；
3060：音频输出混频器；
3070：音频输出接口；
3101：应用管理器；
3103：视窗管理器；
3105：多媒体管理器；
3107：资源管理器；
3109：电源管理器；
3111：数据库管理器；
3115：连接性管理器；
3117：通知管理器；
3119：位置管理器；
3121：图形管理器；
3123：安全管理器；
3125：电话管理器；
3127：语音识别管理器；
3151：主页应用；
3153：拨号器应用；
3155：短消息服务/多媒体消息传送服务应用；
3157：即时消息应用；
3159：浏览器应用；
3163：告警应用；
3165：联系人应用；
3167：语音识别应用；
3169：电子邮件应用；
3171：日历应用；
3173：媒体播放器应用；
3175：相册应用；
3177：手表应用；
3179：健康应用；
3181：环境信息应用；
3210：磁力安全传输通信模块(MST通信模块)；
3230：近场通信模块(NFC通信模块)；
3250：无线充电模块；
3297-1：MST天线/天线；
3297-3：NFC天线/天线；
3297-5：无线充电天线/天线；
31613：数据包管理器；
CI：积分电容器；
CLKFB：反馈分频器输出/输出；
CLKREF：参考时钟；
CLKVCO：VCO输出/时钟/反馈分频器输入时钟；
CLKREFX2：频率加倍的时钟/输出；
dcc_cmp：工作循环补偿输入；
dcc_comp：经校准的工作循环误差；
even_cycle：循环状态信号；
FCWF：FCW的分数部分；
freq_err：数字频率误差/工作循环误差；
KDTC：DTC增益；
Teven、Todd：周期；
V2：采样电压；
VDC：VCO波形；
Vref：参考电压；
Vref1：参考电压/输入；
Vsmp：采样电压/电压；
Φe：输出；
Φe(n)：相位误差序列。
具体实施方式
在下文中，参照附图详细阐述本公开的实施例。应注意，相同的元件将由相同的参考编号指示，尽管它们示出在不同的图式中。在以下说明中，提供例如详细配置及组件等具体细节仅是为了帮助全面理解本公开的实施例。因此，对所属领域中的技术人员应显而易见，在不背离本公开的范围的条件下可对本文所述的实施例作出各种改变及修改。另外，为清晰及简洁起见，省略对众所周知的功能及构造的说明。以下所述用语是考虑到本公开中的功能而定义的用语，且可根据用户、用户的意图或习惯而有所不同。因此，这些用语的定义应基于本说明书通篇的内容来确定。
本公开可具有各种修改及各种实施例，以下参照附图详细阐述其中的一些实施例。然而应理解，本公开并非仅限于所述实施例，而是包括处于本公开的范围内的所有修改、等效形式及替代形式。
尽管可能使用包括例如“第一(first)”、“第二(second)”等序数词的用语来阐述各种元件，但结构元件不受这些用语限制。这些用语仅用于区分各个元件。举例来说，在不背离本公开的范围的条件下，“第一结构元件”可被称为“第二结构元件”。相似地，“第二结构元件”也可被称为“第一结构元件”。本文中所用的用语“和/或(and/or)”包括一个或多个相关项的任意及所有组合。
本文中所用的用语仅用于阐述本公开的各种实施例，而并非旨在限制本公开。除非上下文清楚地另外指明，否则单数形式旨在包括复数形式。在本公开中，应理解，用语“包括(include)”或“具有(have)”指示特征、数目、步骤、操作、结构元件、部件或其组合的存在，而不排除一个或多个其他特征、数字、步骤、操作、结构元件、部件或其组合的存在或添加的可能。
除非进行不同地定义，否则本文中所用的所有用语均具有与本公开所属领域中的技术人员所理解的含意相同的含意。例如在常用字典中所定义的用语等用语应被解释为具有与相关技术领域中的上下文含意相同的含意，且除非在本公开中进行清楚定义，否则不应将其解释为具有理想化或过于正式的含意。
根据一个实施例的电子装置可为各种类型的电子装置中的一种。电子装置可包括例如便携式通信装置(例如，智能电话)、计算机、便携式多媒体装置、便携式医疗装置、相机、穿戴式装置或家用电器。根据本公开的一个实施例，电子装置并非仅限于上述电子装置。
本公开中所用的用语并非旨在限制本公开，而是旨在包括对对应实施例的各种改变、等效形式或替代形式。关于对附图的说明，可使用相似的参考编号指代相似的或相关的元件。除非相关上下文清楚地另外指明，否则与物项对应的名词的单数形式可包括一个或多个事物。本文所用的例如“A或B”、“A及B中的至少一者”、“A或B中的至少一者”、“A、B或C”、“A、B、及C中的至少一者”及“A、B、或C中的至少一者”等短语中的每一者可包括与短语中的对应一个短语一同枚举的物项的所有可能组合。本文所用的例如“第一(1st、first)”及第二(2nd、second)等用语可用于将对应的组件与另一个组件进行区分，而不旨在在其他方面(例如，重要性或次序)对组件进行限制。本文意图在于，如果在带有或不带有用语“可操作地”或“可通信地”的条件下将元件(例如，第一元件)称为与另一元件(例如，第二元件)“耦合”、“耦合到”另一元件、与另一元件“连接”或“连接到”另一元件，则其表示元件可直接地(例如，以有线方式)、无线地或通过第三元件与另一元件耦合。
本文所用用语“模块”可包括以硬件、软件或固件形式实施的单元，且可与例如“逻辑”、“逻辑区块”、“部件”及“电路”等其他用语互换使用。模块可为适以执行一种或多种功能的单个整体组件或所述单个整体组件的最小单元或部件。举例来说，根据一个实施例，模块可被实施为应用专用集成电路(application-specific integrated circuit，ASIC)的形式。
基于数字-时间转换器(DTC)的分数N锁相环(PLL)已证实与替代的分数N PLL架构相比功耗低、相位噪声低且品质因数良好。基于DTC的模拟分数N PLL通常包括基于采样器的相位检测器、用于将电压转换成电流的电压-电流电路(也被称为Gm电路)、模拟环路滤波器、多模分频器(multi-modulus divider)及压控振荡器(voltage controlledoscillator，VCO)。
图1是根据实施例的整数N子采样PLL 100的图。图2包括根据实施例的跟踪PLL100的操作的曲线图210、220及230。
PLL 100包括将输入电压转换成电流的Gm电路102、用于对从Gm电路102接收的信号进行滤波的模拟环路滤波器104、用于生成频率的VCO106及采样相位检测器(samplingphase detector，SPD)108。
参考时钟(CLKREF)的上升沿(例如，曲线图210的上升沿212、曲线图220的上升沿222、曲线图230的上升沿232)用于对VCO输出(CLKVCO)进行采样且采样电压针对每一个CLKREF循环被保持为Vsmp。
对于整数N PLL(例如，PLL 100)而言，当CLKREF及CLKVCO的相位锁定时，采样电压Vsmp如曲线图210中所示处于VCO波形(VDC)的过零点，且Gm电路102的净电流输出是零。
当CLKREF如曲线图220中所示超前于VCO相位或如曲线图230中所示滞后于VCO相位时，电压Vsmp是非零的且电压Vsmp的值和这两个时钟CLKREF与CLKVCO之间的相位误差成比例。因此，采样开关110与采样电容器112一同形成采样相位检测器108，采样相位检测器将相位/定时误差转换成电压误差。
SPD 108的转换增益与VCO波形的转换速率(slew rate)成比例。这种线性逼近(linear approximation)仅在VCO波形的过零点附近起作用。因此，SPD 108具有有限的操作范围且只可处置小的输入相位/定时误差(例如，小于约10ps)。
另外，SPD 108无法检测频率误差。子采样PLL可锁定到CLKREF的任何谐波，且因此，需要频率锁定环路(frequency-locked loop，FLL)来确保VCO频率锁定到正确的谐波或者至少在环路切换到SPD路径之前使VCO频率接近目标频率。作为另外一种选择，可在反馈路径中添加具有固定的分频比率的分频器以将CLKVCO下分频到与CLKREF相同的速率且所述环路变成采样整数N PLL而非子采样PLL。
图1所示整数N采样PLL可通过实施数字-时间转换器(DTC)而扩展到分数N频率合成器。
图3是根据实施例的模拟采样分数N PLL 300的图。
PLL 300包括Gm电路302、及模拟环路滤波器304、VCO 306、SPD 308及DTC 320。PLL300还包括反馈分频器310(例如，多模分频器)及ΣΔ调制器312。
对于分数N PLL而言，VCO 306输出CLKVCO频率对参考时钟CLKREF频率的比率(例如，频率控制字(frequency control word，FCW)314)是通常可被表达为K/2M的有理数(rational number)，其中K及M是正整数值。反馈分频器310受ΣΔ调制器312控制以产生分数除法比率K/2M。由于分数N除法，反馈分频器输出(CLKFB)的时钟边沿316含有量化噪声。
对于多阶噪声成形(multi stage noise shaping，mash)1-1ΣΔ调制器而言，输出CLKFB将具有高达约±2·Tvco的抖动，其中Tvco是反馈分频器310输入时钟(例如，CLKVCO)的周期。因此，当PLL 300被锁定时，CLKREF的上升沿318不会自然地对准CLKFB的上升沿316。CLKFB中的量化噪声超过SPD 308的线性操作范围且需要在到达SPD 308之前被去除以确保PLL 300的相位锁定。
由于分数N分频器量化噪声是已知的且由ΣΔ调制器312产生，因此可通过DTC320向CLKREF路径施加相同量的量化噪声以使得CLKDTC 322与CLKFB 316之间的相位误差与量化噪声无关，此类似于图1所示整数N PLL情形。
图4是根据实施例的DTC控制字产生电路400的图。
DTC控制字产生电路400包括ΣΔ调制器402、数字积分器404及量化器406。DTC(例如，DTC 320)的时间延迟受到由DTC控制字产生电路400产生的DTC码字414控制。
FCW 408可被输入到DTC控制字产生电路400中且可规定期望的频率合成比率。ΣΔ调制器402可产生与FCW 408相同的具有时间平均比率(time-averaged ratio)的数字序列。
频率量化误差序列qe(n)416是ΣΔ调制器402输出与FCW 408之间的差。为从频率量化误差序列416转换成相位误差序列Φe(n)418，可采用数字积分器404及累加器422，且可(利用数字积分器404及累加器422)产生相位误差序列418。为实现恰当的消除，可通过乘法器424来以DTC增益410对预期的相位误差序列418进行按比例缩放。通过加法器426添加DTC码偏移412以将DTC码字414移位至满足DTC输入范围要求。由于添加DTC码偏移412而引起的额外的延迟与引入到CLKREF的固定延迟相等，且不会影响PLL操作。
图5是根据实施例的基于DTC的模拟采样分数N PLL 500的图。
PLL 500包括Gm电路502、模拟环路滤波器504、VCO 506、及SPD 508、反馈分频器510、DTC码字产生电路512、DTC增益校准电路514、电压比较器516及DTC 517。
DTC增益校准电路514的基本形式是从数字采样分数N PLL延用而来的。运行原理是基于最小均方(least mean square，LMS)回归。1位噪声误差518(当CLKREF超前于CLKFB时为+1且当CLKREF滞后于CLKFB时为-1)通过乘法器520而与经过数字累加器524的ΣΔ量化噪声522的延迟版本相关。一旦DTC增益收敛到正确的值，量化噪声便将由DTC完全补偿，且因此，1位数字相位误差518将不与ΣΔ量化噪声522相关。
在PLL 500中，使用电压比较器516来产生1位数字相位误差518(例如，相位误差符号)。当PLL 500被锁定时，采样电压V2将与参考电压Vref相等以确保Gm电路502的净电流输出为零。因此，由电压比较器516对V2与Vref进行的比较会产生用于校准目的的相位误差符号。
Gm电路502具有被称为直流偏移(direct-current offset，DC offset)的有限输入，所述直流偏移将在稳定的环路中被吸收且将得到V2＝Vref+Voffset的平均电压以满足Gm电路502的净电流输出为零。另外，电压比较器516具有偏移。前述两种偏移均需要被去除以获得用于校准的1位相位误差518的恰当符号。另外，1位相位误差518的符号在大多数时间将保持为“1”或“-1”(即，由偏移主导)并淹没用于DTC增益校准的两个时钟之间的实际相位误差。
可使用数模转换器(digital to analog converter，DAC)DAC 526来动态地调整Vref以去除DC偏移。DAC的数字控制是通过将比较器输出518馈送到数字ΣΔ调制器528以得到其DC(或低频)分量来产生的。这种偏移去除的实例在序列号为U.S.62/613,898且名称为“用于基于DTC的模拟分数N锁相环(PLL)的快速收敛数字-时间转换器(DTC)增益校准技术的系统及方法(System and Method for Fast-Converging Digital-To-TimeConverter(DTC)Gain Calibration Technique for DTC-Based Analog Fractional-NPhase Lock Loop(PLL))”的相关美国临时申请中加以阐述，所述相关美国临时申请的全部内容并入本申请供参考。
图6是根据实施例的跟踪PLL的相位噪声性能的曲线图600。
可通过将参考时钟的频率加倍来进一步改善基于DTC的采样PLL的带内相位噪声。在曲线图600中，第一条线602跟踪具有正常参考时钟速率的PLL的性能，而第二条线604跟踪具有加倍的参考时钟速率的PLL的性能。积分相位噪声(integrated phase noise，IPN)可通过参考时钟速率加倍而改善约2dB。每一个电路区块的噪声性能均不会发生改变。只有参考时钟速率会改变两倍以进行比较。
例如上述实施方式等传统的实施方式存在一些问题。对于先进的无线应用中的严格要求而言，基于DTC的模拟PLL需要进一步改善积分相位噪声(phase noise，PN)。在传统的PLL拓扑中，带内相位噪声受到电荷泵(charge-pump，CP)或Gm噪声限制。CP及Gm性能可受到工艺及功耗预算限制。尽管使用参考时钟倍频器可将PLL带内相位噪声改善约3dB，但PLL的工作循环误差仍成问题，从而造成高的参考杂散(spurs)以及DTC增益校准失败。
如以上所解释，为进一步改善PLL的积分相位噪声(IPN)，可使用参考时钟倍频器来将参考时钟速率加倍并将PLL带内相位噪声改善3dB。然而，参考时钟(CLKREF)通常不具有理想的50％工作循环且参考时钟工作循环误差会导致频率加倍的时钟(CLKREFX2)中偶数循环时钟与奇数循环时钟之间的系统周期失配(systematic period mismatch)。偶数/奇数周期失配会在CLKREF的偏移频率处引入可能违反发射模板(emission mask)的参考杂散且还会导致传统PLL拓扑中的总积分相位噪声。
此外，对于基于DTC的分数N PLL架构而言，偶数/奇数周期失配可能超出SPD的线性运算范围。因此，所述失配会干扰环路动态量并会使相位噪声性能严重劣化。另外，参考时钟工作循环误差的存在还会使DTC增益校准环路紊乱，从而降低其收敛准确性或者甚至造成收敛失败。因此，当使用参考时钟倍频器时，基于DTC的PLL相位噪声性能及操作可能会严重劣化。
根据实施例，提供工作循环补偿环路来使DTC增益环路能够在参考时钟倍频器模式中收敛到期望值并改善PLL的积分相位噪声。
图7A、图7B、图7C及图7D是根据实施例的跟踪PLL性能的曲线图700、720、740及760。
当存在参考时钟工作循环误差时，在基于DTC的分数N模拟PLL中，DTC增益校准及PLL相位噪声(PN)性能会劣化。
第一曲线图700跟踪工作循环误差为0.2％的实例中的PLL性能。在参考频率(Fref)偏移处存在强的杂散702，而在工作循环增大时会观察到许多其他分数杂散704。
第二曲线图720跟踪工作循环误差为1％的实例中的PLL性能。在Fref偏移处存在强的杂散722，而在工作循环增大时会观察到分数杂散724，且带内相位噪声726增大。
第三曲线图740跟踪工作循环误差为2％的实例中的PLL性能。在Fref偏移处存在强的杂散742，而在工作循环增大时会观察到分数杂散744，且带内相位噪声746增大。
第四曲线图760跟踪工作循环误差为6％的实例中的PLL性能。在Fref偏移处存在强的杂散762，而在工作循环增大时会观察到分数杂散764，且带内相位噪声766增大。由于在存在工作循环误差时DTC增益校准结果不准确，因而带内相位噪声706、726、746及766发生劣化。
图8是根据实施例的参考时钟倍频器800的图。图9是根据实施例的跟踪在具有参考时钟倍频器时的操作的曲线图900。
参考时钟倍频器800包括延迟元件802及异或门(XOR gate)804。参考时钟工作循环误差在参考时钟倍频器800中引入偶数/奇数周期失配。如曲线图900中所示，当参考时钟倍频器800的输出CLKREFX2在PLL中用作新参考时钟时，会在参考时钟与反馈时钟之间引入额外的相位误差902。一般来说，当参考时钟超前于反馈时钟时，相位误差是正的，且当参考时钟滞后于反馈时钟时，相位误差是负的(尽管相位误差的正/负属性可交替地定义)。由于存在工作循环误差，因此相位误差在正与负之间交替变化。利用相位误差在正与负之间交替变化的属性来使经采样相位误差与循环状态数据相关以准确地快速识别工作循环误差。
根据实施例，提供数字工作循环修正系统来从PLL中的基于采样器的相位检测器输出间接地感测工作循环误差(在本文中也被称为CLKREFX2中的偶数/奇数周期失配)而非从参考时钟倍频器输出直接检测误差。采样器的输出电压被电压比较器数字化以产生1位带符号数据。接着，使用数字信号处理技术来对所述数据进行过滤并基于LMS回归环路来识别工作循环误差。数字信号处理包括极低复杂度且低成本的数字微分器及相关器(移位器及累加器)。数字微分器有助于去除数据中的直流分量，从而使工作循环校准环路对比较器偏移、采样器偏移及PLL中由模拟分量引入的任何其他模拟电压偏移不敏感。相关器使经过滤的数据与表示循环状态的1位带符号信号相关。举例来说，循环状态可表示偶数循环是“1”且奇数循环是“-1”，然而本实施例并非仅限于此。相关环路继续进行修改直到相关器的这两个输入不再相关(此表示收敛)为止。在环路中存在DTC增益误差及初始相位误差的情形中，其可快速且鲁棒地收敛。
图10是根据实施例的基于DTC的分数N模拟PLL 1000的图。
PLL 1000包括Gm电路1002、模拟环路滤波器1004、VCO 1006、SPD 1008、DTC 1009、反馈分频器1010及DTC码字产生电路1012。PLL 1000还包括DTC校准电路1014、比较器1016、工作循环修正电路1018及参考时钟倍频器1020。CLKREFX2与CLKFB之间的相位误差的符号是从电压比较器1016的输出获得(“1”：phe_sign＝+1且“0”：phe_sign＝-1)。phe_sign被进一步微分以确定与图9中所示CLKREFX2的偶数循环与奇数循环之间的周期差(Teven-Todd)成比例的数字频率误差(freq_err)。
图11是根据实施例的跟踪PLL的操作的曲线图1100。图12是根据实施例的示出工作循环修正的曲线图1200。
曲线图1100与曲线图1200分别是在不具有工作循环修正及具有工作循环修正的情况下CLKREFX2与CLKFB之间的CLKREF工作循环误差与相位关系的图。参照图11，CLKREF具有大于50％的工作循环且在频率加倍的时钟中偶数循环的周期比奇数循环的周期大。尽管所绘示的周期被定义为偶数循环及奇数循环，然而各个循环可根据系统实施方式以两种方式中的一种进行标记。由于存在工作循环误差，因此当n是偶数循环时，freq_err(n)是正的，且当n是奇数循环时，freq_err(n)是负的。因此，当存在工作循环误差时，freq_err(n)与当前循环的状态(偶数或奇数)之间具有强的相关性。基于LMS的相关环路(例如，工作循环修正电路1018)可用于工作循环校准以如曲线图1200中所示将CLKFB移位，从而对工作循环误差提供修正。
图13是根据实施例的循环状态信号产生电路1300的图。图14是根据实施例的跟踪循环状态信号产生电路1300的操作的曲线图1400。
参照图13及图14，循环状态信号产生电路1300以频率未加倍的参考时钟运行。频率未加倍的参考时钟是由CLKFB采样，且在曲线图1400中被示出为“even_cycle”的输出在“0”与“1”之间交替变化以表示循环的状态。
图15是根据实施例的循环状态信号产生电路1500的图。图16是根据实施例的跟踪循环状态信号产生电路1500的操作的曲线图1600。
参照图15及图16，循环状态信号产生电路1500包括计数器1502且以频率加倍的参考时钟运行。CLKREF被馈送到1位计数器1502，且在曲线图1600中示出为“even_cycle”的计数器输出可用作循环的状态指示。
返回参照图10，PLL 1000中的经校准的工作循环误差(dcc_comp)可接着被馈送到码字产生器1012的ΣΔ调制器1013以调整CLKFB的相位。对于CLKFB的偶数循环而言，其上升沿被向回推动dcc_comp的量，且对于奇数循环而言，上升沿被拉入相同的量以使CLKFB与CLKREFX2的偶数/奇数循环失配匹配且它们的相位误差将与工作循环误差无关(如图12的曲线图1200中所示)。相位调整的方向可受在+1与-1之间交替变化的even_cycle信号的控制。当一个CLKREF产生CLKREFX2的一个偶数循环及CLKREFX2的一个奇数循环时，对于每一个CLKREF循环而言被馈送到ΣΔ调制器1013的净dcc_comp是零。因此，dcc_comp仅改变CLKREF的相位而不改变频率。CLKFB频率由FCW控制。一旦dcc_err被收敛到正确的值，phe_sign便将与工作循环误差无关且因此freq_err与循环状态不相关。
数字工作循环修正电路1018可在存在DTC增益误差的情况下收敛。由于对phe_sign数据进行(1-Z-1)处理，因此Fref/2速率下的误差信息得到侧重。因此，不同于DTC增益校准电路1014，工作循环修正电路1018对Gm偏移及比较器1016偏移不敏感。工作循环修正电路1018对环路中的初始频率误差及相位误差也不敏感，这是因为这些误差的频谱集中在DC到Fref/2处，且所引入的工作循环误差freq_err主要处于Fref/2速率下，所引入的工作循环误差freq_err可通过与也处于Fref/2速率下的循环状态信号(even_cycle)之间的相关性来提取。
图17及图18是根据实施例的工作循环补偿性能的曲线图。
参照图17及图18，曲线图1700示出工作循环校准收敛，且曲线图1800示出其中实施有工作循环校准电路及DTC增益校准电路二者的系统中的DTC增益校准收敛。图中示出具有各种初始DTC增益值的工作循环修正环路的收敛轨迹(convergence trajectory)。正确的DTC增益值是865。由于在DTC增益校准收敛之前没有DTC增益的信息，因此有意地将DTC增益的初始值设置为远离正确的值。应注意，曲线图1700中所跟踪的工作循环修正环路在约40μs内稳定下来，而不论DTC增益值的偏离如何(DTC增益初始值分别被设定成0、200、400、800、1200及1400，如曲线图1800中所示)。由于存在工作循环修正环路，因此在对工作循环误差进行补偿之后DTC增益校准环路也会如曲线图1800中所示一样收敛。两个校准环路同时在后台运行以跟踪温度变化及电压变化，且因此在发生工艺温度及电压(process,temperature and voltage，PVT)变化时确保具有优异的PLL性能。
图19是根据实施例的ΣΔ调制器1900的图。具有工作循环补偿输入dcc_cmp及用于进行DTC增益校准的输出Φe的ΣΔ调制器1900包括数字积分器1902及1904、以及量化器1906。ΣΔ调制器1900具有两个输入：FCWF(FCW的分数部分)及dcc_cmp。类似于FCWF，用于工作循环修正的dcc_cmp也会在CLKFB中引入量化噪声。这种量化噪声也是在Φe中捕获的，且最终通过DTC路径被消除。可从ΣΔ调制器1900分支出Φe以保存在数字积分器(例如，数字积分器1902)中。
工作循环修正电路1018可包括数字微分器1022及累加器1024。工作循环修正环路的收敛速度是由自适应环路(adaptation loop)的带宽确定的，自适应环路的带宽与增益因数α成比例，如图10的PLL 1000中所示。较大的α对应于较大的带宽以及工作循环修正的快速稳定(fast settling)。期望存在较小的α来将由修正电路1018引入的量化噪声最小化。为使校准加快，在开始时可应用大的α且接着切换成较小的α以减小恒稳态时的量化噪声。此种切换(switchover)可由基于数字计数器的计时器控制。增益因数可被实施为简单的移位而非实际的乘法器1026，以保存在硬件中。
可修正的最大工作循环误差可通过增大固定数dcc_comp中整数位的数目而得到扩展，且修正准确性可通过增加dcc_comp中的分数位而得到改善。CLKREF(晶体振荡器及具有缓冲器及路由的温度补偿晶体振荡器(temperature compensated crystaloscillator，TXCO))的工作循环误差处于几百皮秒内，包括工艺电压温度(PVT)变化及各部分的变化。
工作循环校准电路1018会改善PLL相位噪声及DTC增益校准准确性。工作循环校准电路1018在环路的模拟部分中几乎不需要额外的硬件且会实现快速的且准确的修正而不存在任何额外的噪声或杂散音(spurious tones)。最大工作循环误差可容易地扩展到甚至大于CLKREF周期的±10％。
工作循环校准电路1018可从PLL 1000中的基于采样器的相位检测器1008的输出感测参考时钟工作循环误差(或倍频器参考时钟中的偶数/奇数周期失配)。采样器1008可位于PLL 1000的相位检测部分中且含有参考时钟与反馈时钟之间的相位误差信息。采样器的输出电压被电压比较器1016数字化以得到用于数字校准的1位带符号数据。同一比较器1016还可用于DTC增益校准电路1014，且因此不需要使用额外的模拟电路进行误差感测。因此，硬件成本及功耗可忽略不计。数字校准电路是简单的且以数字流形式实施，从而使所消耗的面积及功率可忽略不计。
比较器1016的输出包括PLL 1000中的所有相位误差信息，例如由参考时钟工作循环误差引入的相位误差、由DTC增益误差引入的相位误差、由模拟环路组件热噪声及闪烁噪声(flicker noise)引入的相位误差以及比较器偏移及Gm偏移。为提取工作循环误差部分，可利用数字微分器(1-Z-1)1022在进一步处理之前首先对比较器1016输出进行过滤，从而侧重于处于Fref/2速率下的工作循环误差。因此，工作循环修正电路1018对Gm偏移及比较器1016偏移不敏感。另外，工作循环修正电路1018对DTC增益校准电路1014添加正交性。工作循环修正电路1018可与DTC增益校准环路电路1014及初始环路相位锁定同时运行。
微分器1022的输出代表环路中的数字频率误差且由于工作循环误差而与偶数/奇数循环周期失配具有强的相关性。举例来说，当偶数循环周期小于奇数循环周期时，则每一偶数循环时钟的频率误差将为正的且每一奇数循环的频率误差将为负的。可使用LMS回归环路来使频率误差数据与表示循环状态的1位带符号信号(偶数循环是“1”且奇数循环是“-1”)相关以获得工作循环误差。经校准的工作循环误差可接着被馈送到ΣΔ调制器1013以使多模分频器调整反馈时钟的相位。对于偶数循环来说，反馈时钟相位可被有意地向回推动与工作循环误差的一半相等的量。对于奇数循环而言，反馈时钟可被拉入相同的量以使反馈时钟与参考时钟路径中的偶数/奇数循环失配进行匹配且由采样器看到的相位误差将与工作循环误差无关。循环状态的产生仅需要数字触发器。
图20是根据实施例的PLL 2000的图。
PLL 2000包括Gm电路2002、VCO 2004、SPD 2006、DTC 2007、DTC码字产生器2008、ΣΔ调制器2010、DTC增益校准电路2012、工作循环校准电路2014、参考时钟倍频器2016及在反馈路径中用于分数N产生的由ΣΔ调制器2010调制的多模分频器2018。ΣΔ调制器2010的量化噪声(quantization noise，QN)可经DTC增益(KDTC)按比例缩放且接着可对参考路径中的DTC进行调制以消除CLKFB中的量化噪声。参考时钟倍频器2016对PLL采样速率进行加倍以进一步减小带内相位噪声(PN)。参考时钟工作循环误差是通过将CLKFB的相位相应地调整至与CLKREFX2中的偶数/奇数失配进行匹配而在到达SPD 2006之前进行修正的。因此，SPD2006在被锁定时仅看到小的相位误差，这类似于整数N情形。
SPD 2006包括斜率产生器(slope generator)2020及两级采样器2022。CLKDTC的上升沿触发dV/dt斜率高的鲜明的电压斜坡，且由CLKFB采样，从而将相位误差转换成采样电压。两级采样器2022还对相位误差提供一阶离散时间无限脉冲响应(infinite impulseresponse，IIR)低通滤波。经采样的电压接着被分离成两条路径：一条路径对提供比例增益(Kvco_P)的VCO 2004(Vctrl_P)进行直接调谐；而另一条路径经过Gm电路2002及积分电容器CI来为VCO 2004产生Vctrl_I。这种PI配置对于采样PLL而言是自然的选择。其取消了传统模拟环路滤波器中的有噪声的电阻器。此外，PLL环路带宽主要取决于dV/dt斜率及VCO调谐灵敏度(Kvco_P)，且对GM及CI不敏感。这会减小在存在PVT时的环路增益变化，且还会放松对GM的增益准确性要求。相位频率检测器(phase frequency detector，PFD)环路2024用于加快初始频率/相位获取，其在频率锁定之后断电以节省电力。
可将经校准的工作循环误差dcc_comp施加到ΣΔ调制器2010以调整CLKFB的相位来进行补偿。作为另外一种选择，可改为对CLKREFX2路径应用相位调整。为此，以DTC增益对dcc_comp进行按比例缩放且接着将dcc_comp添加到DTC控制字。这样一来，通过由DTC调整参考时钟的相位，完成工作循环修正以及ΣΔ调制器2010量化噪声消除二者。
图21是根据实施例的PLL 2100的图。
PLL 2100包括Gm电路2102、模拟环路滤波器2104、VCO 2106、SPD2108、反馈/多模分频器2110、DTC 2111、DTC码字产生器2112、ΣΔ调制器2114、DTC校准电路2116、工作循环校准电路2118、比较器2120及时钟倍频器2122。根据实施例，cycle_status及freq_err是从比较器2120的输出提取的。在图中所示PLL 2100中，cycle_status被确定为0或1而非+1及-1。由此，工作循环校准电路2118可被配置成在检测到循环状态为预先配置的循环(例如，偶数循环或奇数循环)时应用工作循环修正。举例来说，可只对奇数循环应用修正(例如，CLKREF边沿的延迟)而不对偶数循环应用修正(或者只对偶数循环应用修正而不对奇数循环应用修正)。
图22是根据实施例的工作循环误差修正方法的流程图2200。图中示出工作循环误差修正方法中的各个步骤。
在2202处，提供参考时钟倍频器。参考时钟倍频器可被作为PLL(例如本文所述PLL)的一部分提供。
在2204处，输出代表Gm电路处的电压与参考电压之间的差的值。所述值可由比较器输出。比较器可从Gm电路处的采样电压以及参考电压接收输入。由于在Gm电路电压与参考电压之间存在偏移，因此可对比较器偏移进行补偿。举例来说，参考电压产生器可基于来自比较器的表示Gm电压与参考电压之间的差的输出来动态地调整参考电压。可将从比较器输出的值发送到工作循环校准电路及参考电压产生电路二者。
在2206处，从自比较器输出的值提取工作循环中的误差。所述误差可由工作循环校准电路提取。所述误差可被提取为本文中所述的频率误差及工作循环误差。
在2208处，可根据所提取的误差来调整工作循环。所述工作循环可由工作循环校准电路调整。所述调整可通过根据所提取的误差对工作循环的参考时钟边沿进行延迟来执行。
图23是根据实施例的PLL 2300的图。图24是根据实施例的LMS数字相关电路的图。
参照图23及图24，PLL 2300包括Gm电路2302、模拟环路滤波器2304、VCO 2306、SPD2308、DTC 2309、反馈/多模分频器2310、ΣΔ调制器2312、比较器2314及LMS数字相关电路2316(包括增益因数乘法器2318)。为应用LMS算法，可对模拟PLL中的相位误差进行数字化。可利用比较器2314来检测相位误差的符号。在实施例中，可使用单个比较器。由于相位误差是通过在后台操作中进行的采样进行数字化，因此实施这种相关电路2316的硬件成本很小且这种实施方式可不使用时间-数字转换器(TDC)。
图25是根据实施例的PLL 2500的图。
PLL 2500包括Gm电路2502、模拟环路滤波器2504、VCO 2506、SPD2508、DTC 2509、反馈/多模分频器2510、ΣΔ调制器2512、比较器2514、LMS电路2516及DAC 2522。PLL 2500包括用于工作循环修正的LMS电路2516以及输入到比较器2514中的可动态调整的参考电压。DAC 2522可用于动态地调整输入到比较器2514的参考电压Vref1以补偿比较器偏移。补偿器偏移可指Gm电路2502处的采样电压与从DAC 2522输出的输入Vref1电压之间的偏移或差。ΣΔ调制器2520及按比例缩放因数2518可与DAC 2522一起使用以补偿比较器偏移。
图26是根据实施例的PLL 2600的图。
PLL 2600包括Gm电路2602、模拟环路滤波器2604、VCO 2606、SPD2608、DTC 2609、反馈/多模分频器2610及ΣΔ调制器2612。PLL 2600还包括DTC增益校准电路2614及工作循环校准电路2616。在PLL 2600中，DTC增益校准电路2614及工作循环校准电路2616中的每一者分别利用比较器2618及2620，且每一个校准电路分别针对比较器偏移进行调整。DTC增益校准电路2614及工作循环校准电路2616二者可同时地在后台中运行以使得在工作循环误差被工作循环校准电路2616修正之后，DTC增益校准电路2614收敛到正确的DTC增益值。
图27是根据实施例的PLL 2700的图。
PLL 2700包括Gm电路2702、模拟环路滤波器2704、VCO 2706、SPD2708、DTC 2709、反馈/多模分频器2710、ΣΔ调制器2712、DTC增益校准电路2714、工作循环校准电路2716、比较器2718及参考时钟倍频器2720。PLL 2700类似于图26所示PLL 2600，只是工作循环校准电路2716及DTC增益校准电路2714利用来自单个比较器2718的同一输出。比较器2718的输出包含可用于工作循环校准以及用于比较器2718的补偿的信息。这种实施方式可进一步减少校准所需要的模拟电路的量。
图28是根据实施例的PLL 2800的图。
PLL 2800包括Gm电路2802、模拟环路滤波器2804、VCO 2806、SPD2808、DTC 2809、反馈/多模分频器2810、ΣΔ调制器2812、DTC增益校准电路2814、工作循环校准电路2816、比较器2818及参考时钟倍频器2820。PLL 2800类似于图21所示PLL 2100，只是PLL 2800检测cycle_status的+1值或-1值以使得工作循环校准电路2816在偶数循环及奇数循环二者中调整CLKREF的边沿。
图29是根据一个实施例的网络环境2900中的电子装置2901的方块图。
参照图29，网络环境2900中的电子装置2901可通过第一网络2998(例如，短距离无线通信网络)来与电子装置2902进行通信，或者通过第二网络2999(例如，长距离无线通信网络)来与电子装置2904或服务器2908进行通信。根据一个实施例，电子装置2901可通过服务器2908来与电子装置2904进行通信。电子装置2901可包括处理器2920、存储器2930、输入装置2950、声音输出装置2955、显示装置2960、音频模块2970、传感器模块2976、接口2977、触感模块(haptic module)2979、相机模块2980、电源管理模块2988、电池2989、通信模块2990、用户识别模块(subscriber identification module，SIM)2996或天线模块2997。在一个实施例中，可从电子装置2901省略这些组件中的至少一者(例如，显示装置2960或相机模块2980)，或者可向电子装置2901添加一个或多个其他组件。在一个实施例中，所述组件中的一些组件可被实施为单个集成电路(integrated circuit，IC)。举例来说，传感器模块2976(例如，指纹传感器(fingerprint sensor)、虹膜传感器(iris sensor)或亮度传感器(illuminance sensor))可嵌入在显示装置2960(例如，显示器)中。
处理器2920可执行例如软件(例如，程序2940)以控制与处理器2920耦合的电子装置2901的至少一个其他组件(例如，硬件组件或软件组件)，且可执行各种数据处理或计算。根据一个实施例，作为数据处理或计算的至少一部分，处理器2920可在易失性存储器2932中加载从另一个组件(例如，传感器模块2976或通信模块2990)接收的命令或数据，处理存储在易失性存储器2932中的命令或数据，以及将所得数据存储在非易失性存储器2934中。根据一个实施例，处理器2920可包括主处理器2921(例如，中央处理器(centralprocessing unit，CPU)或应用处理器(application processor，AP))以及能够独立于主处理器2921运行或与主处理器2921结合运行的辅助处理器2923(例如，图形处理单元(graphics processing unit，GPU)、图像信号处理器(image signal processor，ISP)、传感器集线器处理器(sensor hub processor)或通信处理器(communication processor))。另外地或作为另外一种选择，辅助处理器2923可适以消耗比主处理器2921少的功率，或者执行特定功能。辅助处理器2923可与主处理器2921分开实施或者作为主处理器2921的一部分实施。
当主处理器2921处于非现用(inactive)(例如，睡眠)状态时，辅助处理器2923可替代主处理器2921来控制与电子装置2901的组件中的至少一个组件(例如，显示装置2960、传感器模块2976或通信模块2990)相关的功能或状态中的至少一些功能或状态；或者当主处理器2921处于现用状态(例如，正在执行应用时)，辅助处理器2923可与主处理器2921一起控制上述功能或状态中的至少一些功能或状态。根据一个实施例，辅助处理器2923(例如，图像信号处理器或通信处理器)可被实施为在功能上与辅助处理器2923相关的另一个组件(例如，相机模块2980或通信模块2990)的一部分。
存储器2930可存储由电子装置2901的至少一个组件(例如，处理器2920或传感器模块2976)使用的各种数据。所述各种数据可包括例如软件(例如，程序2940)以及用于与软件相关的命令的输入数据或输出数据。存储器2930可包括易失性存储器2932或非易失性存储器2934。
程序2940可作为软件存储在存储器2930中且可包括例如操作系统(operatingsystem，OS)2942、中间件(middleware)2944或应用2946。
输入装置2950可从电子装置2901的外部(例如，用户)接收将由电子装置2901的其他组件(例如，处理器2920)使用的命令或数据。输入装置2950可包括例如麦克风、鼠标或键盘。
声音输出装置2955可将声音信号输出到电子装置2901的外部。声音输出装置2955可包括例如扬声器或接收器。扬声器可用于一般用途(例如，播放多媒体或录音)，且接收器可用于接收传入呼叫。根据一个实施例，接收器可与扬声器分开实施或作为扬声器的一部分实施。
显示装置2960可向电子装置2901的外部(例如，用户)以视觉方式提供信息。显示装置2960可包括例如显示器、全息图装置(hologram device)或投影仪以及用于控制显示器、全息图装置及投影仪中的对应一者的控制电路。根据一个实施例，显示装置2960可包括适以探测触摸的触摸电路、或适以测量由触摸引发的力的强度的传感器电路(例如，压力传感器)。
音频模块2970可将声音转换成电信号以及将电信号转换成声音。根据一个实施例，音频模块2970可通过输入装置2950获得声音，或者通过声音输出装置2955或通过与电子装置2901直接地(例如，以有线方式)耦合或无线耦合的外部电子装置(例如，电子装置2902)的头戴耳机来输出声音。
传感器模块2976可探测电子装置2901的运行状态(例如，功率或温度)或者电子装置2901外部的环境状态(例如，用户状态)，且接着产生与所探测的状态对应的电信号或数据值。根据一个实施例，传感器模块2976可包括例如手势传感器(gesture sensor)、陀螺仪传感器(gyro sensor)、大气压传感器(atmospheric pressure sensor)、磁性传感器(magnetic sensor)、加速度传感器(acceleration sensor)、握持传感器(grip sensor)、接近传感器(proximity sensor)、颜色传感器(color sensor)、红外(infrared，IR)传感器、生物特征传感器(biometric sensor)、温度传感器(temperature sensor)、湿度传感器(humidity sensor)或亮度传感器。
接口2977可支持为将电子装置2901直接地(例如，以有线方式)或无线地与外部电子装置(例如，电子装置2902)耦合而使用的一种或多种规定协议。根据一个实施例，接口2977可包括例如高清晰度多媒体接口(high definition multimedia interface，HDMI)、通用串行总线(universal serial bus，USB)接口、安全数字(secure digital，SD)卡接口或音频接口。
连接端子2978可包括连接件，电子装置2901可通过连接件与外部电子装置(例如，电子装置2902)实体连接。根据一个实施例，连接端子2978可包括例如HDMI连接件、USB连接件、SD卡连接件或音频连接件(例如，头戴耳机连接件)。
触感模块2979可将电信号转换成机械刺激(例如，震动或移动)或者可由用户通过触觉(tactile sensation)或动觉(kinesthetic sensation)识别的电刺激。根据一个实施例，触感模块2979可包括例如电动机、压电式元件(piezoelectric element)或电刺激器(electrical stimulator)。
相机模块2980可拍摄静止图像或移动图像。根据一个实施例，相机模块2980可包括一个或多个镜头、图像传感器、图像信号处理器或闪光灯。
电源管理模块2988可管理向电子装置2901供应的电力。根据一个实施例，电源管理模块2988可被实施为例如电源管理集成电路(power management integrated circuit，PMIC)的至少一部分。
电池2989可向电子装置2901的至少一个组件供电。根据一个实施例，电池2989可包括例如不可再充电的原电池(primary cell)、可再充电的二次电池(secondary cell)或燃料电池(fuel cell)。
通信模块2990可支持在电子装置2901与外部电子装置(例如，电子装置2902、电子装置2904或服务器2908)之间建立直接的(例如，有线的)通信信道或无线的通信信道以及通过所建立的通信信道执行通信。通信模块2990可包括可独立于处理器2920(例如，AP)运行的一个或多个通信处理器并支持直接的(例如，有线的)通信或无线的通信。根据一个实施例，通信模块2990可包括无线通信模块2992(例如，蜂窝通信模块、短距离无线通信模块或全球导航卫星系统(global navigation satellite system，GNSS)通信模块)或有线通信模块2994(例如，局域网(local area network，LAN)通信模块或电力线通信(power linecommunication，PLC)模块)。这些通信模块中对应的一个通信模块可通过第一网络2998(例如，短距离通信网络，例如蓝牙TM、无线保真(wireless-fidelity，Wi-Fi)直接或红外数据协会(Infrared Data Association，IrDA)标准)或第二网络2999(例如，长距离通信网络，例如蜂窝网络、互联网或计算机网络(例如，LAN或广域网(wide area network，WAN)))与外部电子装置进行通信。这些各种类型的通信模块可被实施为单个组件(例如，单个集成电路)或者可被实施为彼此分开的多个组件(例如，多个集成电路)。无线通信模块2992可使用存储在用户识别模块2996中的用户信息(例如，国际移动用户识别码(international mobilesubscriber identity，IMSI))来识别及认证通信网络(例如，第一网络2998或第二网络2999)中的电子装置2901。
天线模块2997可将信号或电力传送到电子装置2901外部(例如，外部电子装置)或者从电子装置2901外部接收信号或电力。根据一个实施例，天线模块2997可包括一个或多个天线，且举例来说通信模块2990(例如，无线通信模块2992)可从所述一个或多个天线中选择适用于在通信网络(例如，第一网络2998或第二网络2999)中使用的通信方案的至少一个天线。然后可通过所选择的至少一个天线在通信模块2990与外部电子装置之间传送或接收信号或电力。
上述组件中的至少一些组件可人工进行耦合且所述至少一些组件之间可通过外围间通信方案(inter-peripheral communication scheme)(例如，总线、通用输入及输出(general purpose input and output，GPIO)、串行外围接口(serial peripheralinterface，SPI)或移动产业处理器接口(mobile industry processor interface，MIPI))传送信号(例如，命令或数据)。
根据一个实施例，可通过与第二网络2999进行耦合的服务器2908在电子装置2901与外部电子装置2904之间传送或接收命令或数据。电子装置2902及电子装置2904中的每一者可为与电子装置2901为相同类型或不同类型的装置。根据一个实施例，将在电子装置2901处执行的所有操作或一些操作可在外部电子装置2902、外部电子装置2904或外部电子装置2908中的一者或多者处执行。举例来说，如果电子装置2901原本应自动地或响应于来自用户或另一个装置的请求而执行功能或服务，则替代执行所述功能或服务或者除了执行所述功能或服务之外，电子装置2901还可请求所述一个或多个外部电子装置执行所述功能或服务的至少一部分。接收到所述请求的所述一个或多个外部电子装置可执行所请求的功能或服务的所述至少一部分，或者执行与所述请求相关的其他功能或其他服务，并将所述执行的结果传输到电子装置2901。电子装置2901可在对结果进行进一步处理或不进行进一步处理的情况下提供所述结果作为对请求的回复的至少一部分。为此，举例来说，可使用云计算、分布式计算或客户机-服务器计算技术。
一个实施例可被实施为包括存储在可由机器(例如，电子装置2901)读取的存储介质(例如，内部存储器2936或外部存储器2938)中的一个或多个指令的软件(例如，程序2940)。举例来说，机器(例如，电子装置2901)的处理器(例如，处理器2920)可在使用或不使用受处理器控制的一个或多个其他组件的条件下调用存储在存储介质中的所述一个或多个指令中的至少一个指令，并执行所述至少一个指令。因此，可操作机器根据所调用的所述至少一个指令来执行至少一种功能。所述一个或多个指令可包括由编译器产生的代码或者可由解释器执行的代码。机器可读存储介质可设置成非暂时性存储介质形式。用语“非暂时性”表示存储介质是有形装置，且不包括信号(例如，电磁波)，但此用语并不区分数据以半永久方式存储在存储介质中的情形与数据临时存储在存储介质中的情形。
根据一个实施例，本公开的方法可包括在计算机程序产品中及在计算机程序产品中提供。计算机程序产品可在卖方与买方之间作为产品进行交易。计算机程序产品可以机器可读存储介质(例如，压缩盘只读存储器(compact disc read only memory，CD-ROM))形式分发，或者通过应用商店(例如，播放商店TM(Play StoreTM)在线分发(例如，下载或上传)，或者直接在两个用户装置(例如，智能电话)之间分发。如果在线分发，则计算机程序产品的至少一部分可在机器可读存储介质(例如，制造商服务器的存储器、应用商店的服务器或中继服务器)中临时产生或至少临时存储在所述机器可读存储介质中。
根据一个实施例，上述组件中的每一个组件(例如，模块或程序)可包括单个实体或多个实体。根据一个实施例，可省略上述组件中的一者或多者，或者可添加一个或多个其他组件。作为另外一种选择或另外地，可将多个组件(例如，模块或程序)集成成单个组件。在这种情形中，集成组件仍可以与在集成之前所述多个组件中的对应一者执行一种或多种功能的方式相同或相似的方式来执行所述多个组件中的每一者的所述一种或多种功能。由模块、程序或另一组件执行的操作可依序地、并行地、重复地或启发式地执行，或者所述操作中的一个或多个操作可以不同的次序执行或者被省略，或者可添加一个或多个其他操作。
图30是根据一个实施例的音频模块2970的方块图。
参照图30，音频模块2970可包括例如音频输入接口3010、音频输入混频器3020、模数转换器(analog-to-digital converter，ADC)3030、音频信号处理器3040、数模转换器(DAC)3050、音频输出混频器3060或音频输出接口3070。
音频输入接口3010可通过麦克风(例如，动圈式麦克风(dynamic microphone)、电容式麦克风(condenser microphone)或压电式麦克风(piezo microphone))来接收与从电子装置2901的外部获得的声音对应的音频信号，所述麦克风被配置为输入装置2950的一部分或者与电子装置2901分开配置。举例来说，如果音频信号是从外部电子装置2902(例如，头戴式耳机(headset)或麦克风)获得的，则音频输入接口3010可通过连接端子2978来与外部电子装置2902直接连接，或者通过无线通信模块2992来与外部电子装置2902无线连接(例如，蓝牙TM通信)以接收音频信号。根据一个实施例，音频输入接口3010可接收与从外部电子装置2902获得的音频信号相关的控制信号(例如，通过输入按钮接收的音量调整信号)。音频输入接口3010可包括多个音频输入通道且可分别通过所述多个音频输入通道中对应的一个音频输入通道接收不同的音频信号。根据一个实施例，另外地或作为另外一种选择，音频输入接口3010可从电子装置2901的另一个组件(例如，处理器2920或存储器2930)接收音频信号。
音频输入混频器3020可将多个所输入音频信号合成为至少一个音频信号。举例来说，根据一个实施例，音频输入混频器3020可将通过音频输入接口3010输入的多个模拟音频信号合成成至少一个模拟音频信号。
ADC 3030可将模拟音频信号转换成数字音频信号。举例来说，根据一个实施例，ADC 3030可将通过音频输入接口3010接收到的模拟音频信号，或者另外地或作为另外一种选择，将通过音频输入混频器3020合成的模拟音频信号转换成数字音频信号。
音频信号处理器3040可对通过ADC 3030接收到的数字音频信号或者从电子装置2901的另一个组件接收的数字音频信号执行各种处理。举例来说，根据一个实施例，音频信号处理器3040可执行以下操作：改变采样速率、应用一个或多个滤波器、内插处理、对整个或部分频率带宽进行放大或衰减、噪声处理(例如，对噪声或回声进行衰减)、改变通道(例如，在单声道与立体声之间切换)、混频或者提取一个或多个数字音频信号的规定信号。根据一个实施例，音频信号处理器3040的一种或多种功能可采用均衡器形式实施。
DAC 3050可将数字音频信号转换成模拟音频信号。举例来说，根据一个实施例，DAC 3050可将经音频信号处理器3040处理的数字音频信号或者从电子装置2901的另一个组件(例如，处理器2920或存储器2930)获得的数字音频信号转换成模拟音频信号。
音频输出混频器3060可将待输出的多个音频信号合成为至少一个音频信号。举例来说，根据一个实施例，音频输出混频器3060可将经DAC 3050转换的模拟音频信号与另一个模拟音频信号(例如，通过音频输入接口3010接收的模拟音频信号)合成为至少一个模拟音频信号。
音频输出接口3070可通过声音输出装置2955将经DAC 3050转换的模拟音频信号，或者另外地或作为另外一种选择，将经音频输出混频器3060合成的模拟音频信号输出到电子装置2901的外部。声音输出装置2955可包括例如扬声器(例如，动圈式驱动器(dynamicdriver)或平衡电枢式驱动器(balanced armature driver))或接收器。根据一个实施例，声音输出装置2955可包括多个扬声器。在这种情形中，音频输出接口3070可通过所述多个扬声器中的至少一些扬声器输出具有多个不同通道(例如，立体声通道或5.1通道)的音频信号。根据一个实施例，音频输出接口3070可通过连接端子2978来与外部电子装置2902(例如，外部扬声器或头戴式耳机)直接连接，或者通过无线通信模块2992来与外部电子装置2902无线连接以输出音频信号。
根据一个实施例，音频模块2970可通过使用音频信号处理器3040的至少一种功能对多个数字音频信号进行合成来产生至少一个数字音频信号，而不单独地包括音频输入混频器3020或音频输出混频器3060。
根据一个实施例，音频模块2970可包括音频放大器(例如，扬声器放大电路)，所述音频放大器能够放大通过音频输入接口3010输入的模拟音频信号或者将通过音频输出接口3070输出的音频信号。根据一个实施例，音频放大器可被配置为与音频模块2970分开的模块。
图31是根据一个实施例的程序2940的方块图。
参照图31，程序2940可包括用于控制电子装置2901的一种或多种资源的OS 2942、中间件2944或可在OS 2942中执行的应用2946。OS 2942可包括例如苹果操作系统 或八达TM(BadaTM)。举例来说，程序2940的至少一部分可在制造期间预加载在电子装置2901上，或者可在用户使用期间从外部电子装置(例如，电子装置2902或2904、或者服务器2908)下载或由外部电子装置更新。
OS 2942可控制对电子装置2901的一种或多种系统资源(例如，进程、存储器或电源)的管理(例如，分配或解除分配)。另外地或作为另外一种选择，OS 2942可包括一个或多个驱动器程序以驱动电子装置2901的其他硬件装置(例如，输入装置2950、声音输出装置2955、显示装置2960、音频模块2970、传感器模块2976、接口2977、触感模块2979、相机模块2980、电源管理模块2988、电池2989、通信模块2990、用户识别模块2996或天线模块2997)。
中间件2944可向应用2946提供各种功能以使应用2946可使用从电子装置2901的一种或多种资源提供的功能或信息。中间件2944可包括例如应用管理器3101、视窗管理器3103、多媒体管理器3105、资源管理器3107、电源管理器3109、数据库管理器3111、数据包管理器31613、连接性管理器3115、通知管理器3117、位置管理器3119、图形管理器3121、安全管理器3123、电话管理器3125或语音识别管理器3127。
应用管理器3101举例来说可管理应用2946的寿命循环。视窗管理器3103举例来说可管理在屏幕上使用的一种或多种图形用户接口(graphical user interface，GUI)资源。多媒体管理器3105举例来说可识别将用于播放媒体文件的一种或多种格式，且可使用适用于从所述一种或多种格式选出的对应一种格式的编解码器来对媒体文件中的对应一者进行编码或解码。资源管理器3107举例来说可管理应用2946的源代码或存储器2930的存储器空间。电源管理器3109举例来说可管理电池2989的容量、温度或电力，且至少部分地基于电池2989的容量、温度或电力的对应信息来确定或提供将用于电子装置2901的操作的相关信息。根据一个实施例，电源管理器3109可与电子装置2901的基本输入/输出系统(basicinput/output system，BIOS)交互操作。
数据库管理器3111举例来说可产生、搜索或改变将由应用2946使用的数据库。数据包管理器31613举例来说可管理以数据包文件形式分发的应用的安装或更新。连接性管理器3115举例来说可管理电子装置2901与外部电子装置之间的无线连接或直接连接。通知管理器3117举例来说可提供将规定事件(例如，传入呼叫、消息或警告)的出现通知给用户的功能。位置管理器3119举例来说可管理电子装置2901的位置信息。图形管理器3121举例来说可管理将向用户提供的一种或多种图形效果或者与所述一种或多种图形效果相关的用户界面。
安全管理器3123举例来说可提供系统安全或用户认证。电话管理器3125举例来说可管理由电子装置2901提供的语音呼叫功能或视频呼叫功能。语音识别管理器3127举例来说可将用户的语音数据传送到服务器2908、并从服务器2908接收与将至少部分地基于所述语音数据对电子装置2901执行的功能对应的命令、或者接收至少部分地基于所述语音数据转换而来的文本数据。根据一个实施例，中间件2944可动态地删除一些现有组件或添加新组件。根据一个实施例，中间件2944的至少一部分可被包括为OS2942的一部分或者可在与OS 2942分开的其他软件中实施。
应用2946可包括例如主页应用(home application)3151、拨号器应用(dialerapplication)3153、短消息服务(short message service，SMS)/多媒体消息传送服务(multimedia messaging service，MMS)应用3155、即时消息(instant message，IM)应用3157、浏览器应用3159、相机应用3161、告警应用3163、联系人应用(contact application)3165、语音识别应用3167、电子邮件应用3169、日历应用3171、媒体播放器应用3173、相册应用3175、手表应用3177、健康应用3179(例如，用于测量锻练程度或生物特征信息(例如，血糖))或环境信息应用3181(例如，用于测量气压、湿度或温度信息)。根据一个实施例，应用2946还可包括能够支持电子装置2901与外部电子装置之间的信息交换的信息交换应用。信息交换应用举例来说可包括适以向外部电子装置传输指定信息(例如，呼叫、消息或警告)的通知中继应用、或者包括适以管理外部电子装置的装置管理应用。通知中继应用可向外部电子装置传输与在电子装置2901的另一应用(例如，电子邮件应用3169)处出现规定事件(例如，电子邮件接收)对应的通知信息。另外地或作为另外一种选择，通知中继应用可从外部电子装置接收通知信息并将通知信息提供到电子装置2901的用户。
装置管理应用可控制外部电子装置或外部电子装置的一些组件(例如，外部电子装置的显示装置或相机模块)的电源(例如，接通或关断)或功能(例如，亮度、分辨率或焦距的调整)。另外地或作为另外一种选择，装置管理应用可支持在外部电子装置上运行的应用的安装、删除或更新。
图32是根据一个实施例的电子装置2901的无线通信模块2992、电源管理模块2988及天线模块2997的方块图。
参照图32，无线通信模块2992可包括磁力安全传输(magnetic securetransmission，MST)通信模块3210或近场通信(near-field communication，NFC)模块3230，且电源管理模块2988可包括无线充电模块3250。在这种情形中，天线模块2997可包括多个天线，所述多个天线包括与MST通信模块3210连接的MST天线3297-1、与NFC通信模块3230连接的NFC天线3297-3以及与无线充电模块3250连接的无线充电天线3297-5。此处只对以上参照图29阐述的组件的说明进行简要阐述或者省略所述说明。
MST通信模块3210可从处理器2920接收含有控制信息或例如卡(例如，信用卡)信息等支付信息的信号，产生与所接收信号对应的磁信号，且接着通过MST天线3297-1将所产生的磁信号传输到外部电子装置2902(例如，销售点(point-of-sale，POS)装置)。根据一个实施例，为产生磁信号，MST通信模块3210可包括切换模块(其包括与MST天线3297-1连接的一个或多个开关)，且控制切换模块根据所接收的信号来改变向MST天线3297-1供应的电压或电流的方向。改变电压或电流的方向能够使从MST天线3297-1发出的磁信号(例如，磁场)的方向相应地改变。如果在外部电子装置2902处检测到方向发生改变的磁信号，则方向发生改变的磁信号可引起与以下效果相似的效果(例如，波形)：当与和所接收的信号相关联的卡信息对应的磁卡刷过电子装置2902的读卡器时产生的磁场的效果。根据一个实施例，举例来说，由电子装置2902以磁信号形式接收的支付相关信息及控制信号可通过网络2999被进一步传送到外部服务器2908(例如，支付服务器)。
NFC通信模块3230可从处理器2920获得含有控制信息或支付信息(例如，卡信息)的信号并通过NFC天线3297-3将所获得的信号传送到外部电子装置2902。根据一个实施例，NFC通信模块3230可通过NFC天线3297-3接收从外部电子装置2902传送的这种信号。
无线充电模块3250可通过无线充电天线3297-5将电力无线地传送到外部电子装置2902(例如，蜂窝电话或穿戴式装置)或者从外部电子装置2902(例如，无线充电装置)无线地接收电力。无线充电模块3250可支持包括例如磁共振方案或磁感应方案在内的各种无线充电方案中的一种或多种。
根据一个实施例，MST天线3297-1、NFC天线3297-3或无线充电天线3297-5中的一些可共享它们的辐射器中的至少部分辐射器。举例来说，MST天线3297-1的辐射器可用作NFC天线3297-3的辐射器或无线充电天线3297-5的辐射器，或反之。在这种情形中，天线模块2997可包括切换电路，所述切换电路适以例如在无线通信模块2992(例如，MST通信模块3210或NFC通信模块3230)或电源管理模块(例如，无线充电模块3250)的控制下选择性地将天线3297-1、3297-3及3297-5中的至少部分天线连接(例如，闭合)或断开连接(例如，断开)。举例来说，当电子装置2901使用无线充电功能时，NFC通信模块3230或无线充电模块3250可控制切换电路来将由NFC天线3297-3与无线充电天线3297-5共享的辐射器的至少一部分从NFC天线3297-3临时断开连接以及将所述辐射器的所述至少一部分与无线充电天线3297-5进行连接。
尽管已在本公开的详细说明中阐述了本公开的某些实施例，然而在不背离本公开的范围的条件下可以各种形式来对本公开进行修改。因此，本公开的范围不应仅基于所阐述的实施例来确定，而是应基于随附权利要求书及其等效形式来确定。

Claims (20)

1.一种锁相环电子电路，包括：
时钟倍频器；
比较器，输出代表电压-电流电路处的电压与参考电压之间的差的第一值，所述参考电压经调整以补偿所述比较器的偏移；以及
工作循环校准电路，接收由所述比较器输出的所述第一值并通过从由所述比较器输出的所述第一值提取误差以及根据所提取的所述误差对锁相环的工作循环的时钟边沿进行延迟来调整所述工作循环。
2.根据权利要求1所述的电子电路，其中所述工作循环校准电路还包括数字微分器，所述数字微分器从由所述比较器输出的所述第一值提取所述误差。
3.根据权利要求1所述的电子电路，其中所述工作循环校准电路从由所述比较器输出的所述第一值提取循环状态。
4.根据权利要求3所述的电子电路，其中所述工作循环校准电路基于所提取的所述循环状态对所述工作循环的所述时钟边沿进行延迟。
5.根据权利要求4所述的电子电路，其中所述工作循环校准电路只在所提取的所述循环状态指示奇数循环时才对所述工作循环的所述时钟边沿进行延迟。
6.根据权利要求1所述的电子电路，还包括参考电压产生电路，所述参考电压产生电路调整所述参考电压以补偿所述比较器的所述偏移。
7.根据权利要求6所述的电子电路，还包括数字-时间转换器增益校准电路，所述数字-时间转换器增益校准电路基于由所述比较器输出的所述第一值来调整增益偏移。
8.一种修正工作循环的方法，包括：
在锁相环电路中提供时钟倍频器；
由比较器输出代表电压-电流电路处的电压与参考电压之间的差的第一值；
由工作循环校准电路从由所述比较器输出的所述第一值提取锁相环的工作循环中的误差；以及
由所述工作循环校准电路通过根据所提取的所述误差对所述工作循环的时钟边沿进行延迟来调整所述工作循环。
9.根据权利要求8所述的方法，还包括：由参考电压产生电路根据由所述比较器输出的所述第一值调整所述参考电压。
10.根据权利要求8所述的方法，其中所述提取还由所述工作循环校准电路的数字微分器执行。
11.根据权利要求8所述的方法，其中所述提取还包括从由所述比较器输出的所述第一值提取循环状态。
12.根据权利要求11所述的方法，其中所述工作循环校准电路基于所提取的所述循环状态对所述工作循环的所述时钟边沿进行延迟。
13.根据权利要求12所述的方法，其中所述工作循环校准电路只在所提取的所述循环状态指示奇数循环时才对所述工作循环的所述时钟边沿进行延迟。
14.根据权利要求8所述的方法，还包括：由数字-时间转换器增益校准电路校准所述锁相环的数字-时间转换器增益。
15.根据权利要求14所述的方法，其中所述数字-时间转换器增益校准电路校准所述锁相环的所述数字-时间转换器增益，且所述工作循环校准电路基于由所述比较器输出的所述第一值调整所述锁相环的所述工作循环。
16.一种具有锁相环电子电路的电子装置，包括：
时钟倍频器；
比较器，输出代表电压-电流电路处的电压与参考电压之间的差的第一值；
参考电压产生器，基于由所述比较器输出的所述第一值调整所述参考电压；以及
工作循环校准电路，从由所述比较器输出的所述第一值提取误差并根据所提取的所述误差对工作循环的时钟边沿进行延迟。
17.根据权利要求16所述的电子装置，还包括数字-时间转换器增益校准电路，所述数字-时间转换器增益校准电路基于由所述比较器输出的所述第一值调整锁相环的数字-时间转换器增益。
18.根据权利要求17所述的电子装置，其中所述工作循环校准电路及所述数字-时间转换器增益校准电路二者同时利用由所述比较器输出的所述第一值。
19.根据权利要求16所述的电子装置，其中所述工作循环校准电路从由所述比较器输出的所述第一值提取循环状态，所述循环状态指示偶数循环状态与奇数循环状态中的一者。
20.根据权利要求19所述的电子装置，其中所述工作循环校准电路只在所提取的所述循环状态指示所述奇数循环状态时才对所述工作循环的所述时钟边沿进行延迟。
CN201811531582.0A 2018-01-05 2018-12-14 锁相环电子电路及其电子装置及修正工作循环的方法 Pending CN110022152A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862613903P 2018-01-05 2018-01-05
US62/613,903 2018-01-05
US16/019,070 US10581418B2 (en) 2018-01-05 2018-06-26 System and method for fast converging reference clock duty cycle correction for digital to time converter (DTC)-based analog fractional-N phase-locked loop (PLL)
US16/019,070 2018-06-26

Publications (1)

Publication Number Publication Date
CN110022152A true CN110022152A (zh) 2019-07-16

Family

ID=67159901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811531582.0A Pending CN110022152A (zh) 2018-01-05 2018-12-14 锁相环电子电路及其电子装置及修正工作循环的方法

Country Status (4)

Country Link
US (2) US10581418B2 (zh)
KR (1) KR102479979B1 (zh)
CN (1) CN110022152A (zh)
TW (1) TWI775988B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110708061A (zh) * 2019-11-15 2020-01-17 复旦大学 一种全数字亚采样锁相环及其频率范围锁定方法
CN110940945A (zh) * 2019-12-02 2020-03-31 浙江大学 具有高时域信号稳定性的磁共振成像射频线圈组件

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10750452B2 (en) * 2018-05-17 2020-08-18 Avago Technologies International Sales Pte. Limited Ultralow-power sensor hubs
US11095295B2 (en) 2018-06-26 2021-08-17 Silicon Laboratories Inc. Spur cancellation for spur measurement
US10804913B1 (en) * 2018-09-10 2020-10-13 Inphi Corporation Clock and data recovery devices with fractional-N PLL
US11431345B2 (en) * 2019-12-03 2022-08-30 Cirrus Logic, Inc. Data conversion
US11005482B1 (en) * 2020-01-10 2021-05-11 Bae Systems Information And Electronic Systems Integration Inc. Phase detector for phase-locked loops
US11038521B1 (en) * 2020-02-28 2021-06-15 Silicon Laboratories Inc. Spur and quantization noise cancellation for PLLS with non-linear phase detection
US10965297B1 (en) * 2020-03-03 2021-03-30 Samsung Electronics Co., Ltd Sigma-delta modulation quantization error reduction technique for fractional-N phase-locked loop (PLL)
US11223362B2 (en) * 2020-05-14 2022-01-11 Mediatek Inc. Phase-locked loop circuit and digital-to-time convertor error cancelation method thereof
US11018688B1 (en) * 2020-06-08 2021-05-25 Samsung Electronics Co., Ltd. DTC device and method based on capacitive DAC charging
US11316522B2 (en) 2020-06-15 2022-04-26 Silicon Laboratories Inc. Correction for period error in a reference clock signal
US11411569B2 (en) 2020-06-30 2022-08-09 Qualcomm Incorporated Calibration of sampling-based multiplying delay-locked loop (MDLL)
KR102430227B1 (ko) * 2020-07-17 2022-08-08 고려대학교 산학협력단 듀얼-도메인 서브 샘플링 위상 고정 루프
US11296710B2 (en) * 2020-08-24 2022-04-05 Qorvo Us, Inc. Digital subsampling PLL with DTC-based SAR phase estimation
US11588240B2 (en) * 2020-10-07 2023-02-21 The Regents Of The University Of California Millimeter-wave scalable PLL-coupled array for phased-array applications
CN112953516B (zh) * 2021-01-27 2022-09-09 浙江大学 一种低功耗小数分频锁相环电路
CN113114112B (zh) * 2021-03-24 2022-09-20 西安博瑞集信电子科技有限公司 一种实现占空比50%的射频差分分频及倍频电路
US11683048B2 (en) * 2021-04-21 2023-06-20 Avago Technologies International Sales Pte. Limited Systems for and methods of fractional frequency division
US11632230B2 (en) * 2021-06-07 2023-04-18 Qualcomm Incorporated Low power digital-to-time converter (DTC) linearization
CN113541681B (zh) * 2021-06-08 2023-03-14 西安电子科技大学 一种应用于双路径锁相环的自动电流校准电荷泵电路
US11711087B2 (en) 2021-07-05 2023-07-25 Shaoxing Yuanfang Semiconductor Co., Ltd. Reducing noise contribution in compensating for unequal successive time periods of a reference clock in a fractional-N phase locked loop
US11962311B2 (en) * 2021-10-20 2024-04-16 Samsung Electronics Co., Ltd. Sub-sampling phase locked loop with compensated loop bandwidth and integrated circuit including the same
KR20230079723A (ko) * 2021-11-29 2023-06-07 삼성전자주식회사 위상 쉬프터를 포함하는 분수 분주기 및 이를 포함하는 분수 분주형 위상 고정 루프
KR102639792B1 (ko) * 2021-12-21 2024-02-22 한국과학기술원 시간 영역에서의 카오스 기반 난수 발생기
US11716087B1 (en) * 2022-01-24 2023-08-01 Cisco Technology, Inc. Calibration loop for differential sub-sampling phase detector in sub-sampling phase locked loop
US11901906B1 (en) 2022-08-15 2024-02-13 Cisco Technology, Inc. Hybrid fractional-N sampling phase locked loop (PLL) with accurate digital-to-time converter (DTC) calibration
US11923857B1 (en) * 2023-01-26 2024-03-05 Xilinx, Inc. DTC nonlinearity correction

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356129B1 (en) * 1999-10-12 2002-03-12 Teradyne, Inc. Low jitter phase-locked loop with duty-cycle control
US7683683B1 (en) * 2007-08-06 2010-03-23 Marvell International Ltd. Frequency doubler with duty-cycle correction and associated methods
US8564342B2 (en) * 2011-02-04 2013-10-22 Marvell World Trade Ltd. Reference clock compensation for fractional-N phase lock loops (PLLs)
KR20120125096A (ko) * 2011-05-06 2012-11-14 삼성전자주식회사 디지털 제어 발진기를 포함하는 위상동기루프 회로
US20130063191A1 (en) * 2011-09-14 2013-03-14 Rambus Inc. Methods and Circuits for Duty-Cycle Correction
US8884710B2 (en) * 2011-10-25 2014-11-11 Invensense, Inc. Gyroscope with phase and duty-cycle locked loop
DE102012212397B4 (de) 2011-12-21 2024-02-29 Apple Inc. Schaltung und Verfahren
US8994573B2 (en) 2013-03-15 2015-03-31 Intel Mobile Communications GmbH Digital-to-time converter and calibration of digital-to-time converter
US9137084B2 (en) 2013-08-02 2015-09-15 Intel Corporation Digitally controlled edge interpolator (DCEI) for digital to time converters (DTC)
US9071304B2 (en) 2013-08-16 2015-06-30 Intel IP Corporation Digital-to-time converter and methods for generating phase-modulated signals
US9054925B1 (en) 2013-12-04 2015-06-09 Intel Corporation Parallel digital-to-time converter architecture
KR102240275B1 (ko) 2014-12-01 2021-04-14 삼성전자주식회사 지연 고정 루프 및 이를 포함하는 메모리 장치
US20170366376A1 (en) * 2016-06-21 2017-12-21 Marvell World Trade Ltd. Analog fractional-n phase-locked loop
US9588497B1 (en) * 2016-07-27 2017-03-07 Silicon Laboratories Inc. Differential voltage-controlled oscillator analog-to-digital converter using input-referred offset

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110708061A (zh) * 2019-11-15 2020-01-17 复旦大学 一种全数字亚采样锁相环及其频率范围锁定方法
CN110940945A (zh) * 2019-12-02 2020-03-31 浙江大学 具有高时域信号稳定性的磁共振成像射频线圈组件

Also Published As

Publication number Publication date
US20190214976A1 (en) 2019-07-11
US20200177173A1 (en) 2020-06-04
TW201931773A (zh) 2019-08-01
KR102479979B1 (ko) 2022-12-20
US10581418B2 (en) 2020-03-03
TWI775988B (zh) 2022-09-01
US10917078B2 (en) 2021-02-09
KR20190083955A (ko) 2019-07-15

Similar Documents

Publication Publication Date Title
CN110022152A (zh) 锁相环电子电路及其电子装置及修正工作循环的方法
CN110011664A (zh) 用于对锁相环进行快速收敛的增益校准的电子电路及方法
US10965297B1 (en) Sigma-delta modulation quantization error reduction technique for fractional-N phase-locked loop (PLL)
US20100020912A1 (en) Clock synchroniser
CN104052487A (zh) 用于过采样数据转换器的系统和方法
US8830104B2 (en) Data converter having a passive filter
US7420426B2 (en) Frequency modulated output clock from a digital phase locked loop
EP1672785A1 (en) Switching amplifier
US20210067166A1 (en) Multiphase injection locked sub-sampling phase locked loop (pll) circuit
WO2015025966A1 (ja) 位相－デジタル変換器、無線通信装置、集積回路および無線通信方法
US6842131B1 (en) Delta-sigma modulator
JPH05505085A (ja) パラメータに寛容なｐｌｌシンセサイザ
CN109391267A (zh) 使用带adcs和dac的数字plls时的抖动减少技术
EP2188895A1 (en) Phase locked loop
CN104868919B (zh) 时脉调整电路与数字模拟转换装置
CN106992771A (zh) 输出恒定占空比信号的电路及时钟信号生成装置
TWI834917B (zh) 用於分數n型頻率合成的鎖相迴路、方法及多模除頻器
CN113726328A (zh) 基于闭环振荡器的传感器接口电路
TW200525895A (en) Auto loop gain calibration of a synthesizer
US11316523B1 (en) Minimizing artifacts resulting from clock switching of sampled data converters
Castor-Perry Programmable Clock Generation and Synchronization for USB Audio Systems
TWI330943B (en) A wide-range continuous-rate clock and data recovery architecture with automatic frequency acquisition
CN117833912A (zh) 一种基于相位插值和采样的小数分频锁相环
CN101345555A (zh) 一种基于sigma-delta锁相环的调频方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination