CN104052487A - 用于过采样数据转换器的系统和方法 - Google Patents

Abstract

一种用于过采样数据转换器的系统和方法。根据实施例，电路包括：振荡器，该振荡器具有取决于输入信号的振荡频率；数字累加器，该数字累加器具有耦合到振荡器的输出的第一输入；数模转换器（DAC），该数模转换器耦合到数字累加器的输出；模拟回路滤波器，该模拟回路滤波器耦合到数模转换器的输出；以及比较电路，该比较电路具有耦合到模拟回路滤波器的输出以及耦合到数字累加器的第二输入的输出。

Description

用于过采样数据转换器的系统和方法

技术领域

本发明总体上涉及半导体电路和方法，并且更具体地，涉及用于过采样数据转换器的系统和方法。

背景技术

音频麦克风在诸如蜂窝电话、数字音频记录器、个人计算机和电话会议系统的各种消费应用中广泛地使用。具体地，较低成本的驻极体电容麦克风（ECM）在大量生产的对成本敏感的应用中使用。ECM麦克风通常包括被安装在具有声音端口和电输出端子的小封装中的驻极体材料膜。驻极体材料被粘附到隔膜（diaphragm）或者本身构成隔膜。多数ECM麦克风还包括前置放大器，该前置放大器可以与诸如手机的目标应用内的音频前端放大器对接。另一类型的麦克风是微电子机械系统（MEMS）麦克风，其可以被实现为直接蚀刻到集成电路上的压敏隔膜。

在以小形状因子的封装实现MEMS麦克风的应用诸如智能电话或平板计算机中，MEMS麦克风通常耦合到集成电路，该集成电路对MEMS麦克风进行偏置，对MEMS麦克风的输出进行放大，并且对MEMS麦克风的电输出执行模数转换。这些功能中的每一个都消耗功率，并且可能消耗宝贵的芯片和/或板面积。然而，还有情况是小的形状因子应用通常是对功耗敏感的低功率，由电池操作的设备。为了保持长的电池寿命，MEMS麦克风的功耗、其板级音频接口及其电气组件的大小被最小化以便于保存电池寿命并且保持小的形状因子。

发明内容

根据实施例，电路包括：振荡器，该振荡器具有取决于输入信号的振荡频率；数字累加器，该数字累加器具有耦合到振荡器的输出的第一输入；数模转换器（DAC），该数模转换器耦合到数字累加器的输出；模拟回路滤波器，该模拟回路滤波器耦合到数模转换器的输出；以及比较电路，该比较电路具有耦合到模拟回路滤波器的输出的输入以及耦合到数字累加器的第二输入的输出。

附图说明

为了更完整地理解本发明及其优点，现在结合附图来参考下面的描述，在附图中：

图1图示了基于一阶振荡器的西格玛德尔塔调制器的常规配置；

图2图示了基于常规一阶振荡器的西格玛德尔塔调制器的频谱输出；

图3a-b图示了实施例相位基准积分器的框图和关联的频谱图；

图4a-b图示了实施例数据转换器，并且图4b图示了常规数据转换器；

图5a-b图示了实施例数据转换器和常规数据转换器的输出的频谱图；

图6图示了实施例数据累加器的框图；

图7a-c图示了实施例循环计数器，图7b图示了实施例减法单元，并且图7c图示了实施例计数器；

图8图示了实施例数据转换器的电路误差模型；

图9图示了对DAC不匹配进行建模的实施例数据转换器的输出的频谱图；

图10图示了针对实施例数据转换器和常规数据转换器的将峰值SNR关于抖动变化进行比较的图；

图11图示了常规麦克风系统；

图12a-b图示了实施例麦克风接口电路的框图；

图13a-c图示了实施例振荡器核心以及图示其操作的波形图；

图14图示了另一实施例的数据转换器电路；

图15a-e图示了实施例数据转换器电路的电路图；以及

图16图示了实施例调制器的框图。

不同的附图中的相应附图标记和符号通常指相应的部件，除非另有指示。附图被绘制为清楚地图示优选实施例的相关方面并且不必按比例绘制。为了更清楚地图示某些实施例，指示相同结构的、材料或工艺步骤的变化的字母可能跟随图号。

具体实施方式

以下具体讨论本优选实施例的制造和使用。然而，应当理解，本发明提供了可以在广泛各种具体背景中实现的很多适当的发明性原理。所讨论的具体实施例仅说明了用于制造和使用本发明的具体方法，并且不限制本发明的范围。

本发明将在具体上下文中关于实施例来进行描述，即用于诸如MEMS传感器或麦克风的电容性信号源以及诸如压力传感器和加速度计的电容性传感器的过采样数据转换系统和方法。然而，本发明还可以应用于其他类型的电路和系统，诸如基于振荡器的传感器（R、L、C）、音频系统、通信系统、传感器系统以及与频率编码信号对接的其他系统。

在一个实施例中，振荡器被用作西格玛德尔塔调制器的初始积分器，并且在振荡器之后使用持续时间回路滤波器，以便于实现回路阶和相应的任何程度的噪声整形。在一些实施例中，使用具有固有噪声整形误差和非理想型的数字异步逻辑。

本发明的实施例的讨论开始于首先分析在变换成脉冲密度调制（PDM）并且不执行采样时的振荡器输出的频谱。接下来，描述利用具有异步计数器的嵌入式PDM编码器的实施例积分器，以及如何与模拟回路滤波器一同使用这样的实施例积分器以实现高阶西格玛德尔塔调制器。最后，描述了实施例西格玛德尔塔调制器被配置为耦合到电容性麦克风和传感器的系统。

图1描绘了基于一阶振荡器的西格玛德尔塔调制器100的常规配置，在该调制器100中，输入信号x(t)调制振荡器102的频率。信号x(t)可以是电压，如在VCO的情况下，或者是电容性或电感性传感器中的电抗变化。该振荡器的相位Ф(t)与x(t)的积分成正比，并且振荡器方波输出的边沿y_a(t)表示Ф(t)与2π倍的交叉。如果f₀被定义为静态振荡频率，并且Δf被定义为最大频移，则相位信号是：

$\mathrm{\Φ}\left(t\right)={\∫}_0^t(2\mathrm{\π}{f}_o+2\mathrm{\π\Δf}\·x\left(\mathrm{\τ}\right))\mathrm{d\τ}=2\mathrm{\π}{f}_{o}t+2\mathrm{\π\Δf}\·{\∫}_0^{t}x\left(\mathrm{\τ}\right)\mathrm{d\τ}---\left(1\right)$

在图1中，信号y_a(t)使用采样器104被锁定在采样速率f_s处，并且用微分器106来进行微分以产生单个比特位的、一阶的、噪声整形输出y_d[n]。作为采样的替代，如果使用块108利用在y_a(t)的每个上升沿生成狄拉克德尔塔函数，并且得到信号q(t)：

$\left(t\right)=\underset{k=0}{\overset{\∞}{\mathrm{\Σ}}}\mathrm{\δ}(t-t_k),S=\{t_k/\mathrm{\Φ}\left(t_k\right)=2\mathrm{k\π},k=\mathrm{0,1}..\∞\}---\left(2\right)$

信号q(t)符合在Sampling based on timing:Time encoding machines onshift-invariant Subspaces,by Gontier,et al.,arXiv:1108.3149中描述的积分时间编码机（TEM）的定义，其证明了在某些的条件下，可以仅使用在采样集合S中提供的定时信息来完美地重新构建x(t)。由Gontier提出的解码算法具有递归性。如果x(t)具有有限的带宽B，则q(t)的频谱包含x(t)，并且在振荡频率处出现经调制的信号音。假定振荡器102的静态振荡频率f₀和频率偏移Δf符合某些限制，可以使用低通滤波器来恢复x(t)的近似。由Gontier描述的允许x(t)的重新构建的条件是等式（2）的采样集合S的密度至少等于2B，针对x(t)的奈奎斯特采样速率。然后，q(t)中的充分的采样密度可以通过下述条件来确保

$t_{k+1}-t_k\≤\frac{1}{2B},f_o-\mathrm{\Δf}\≥2B---\left(3\right)$

图2示出了当对图1的振荡器102施加-6dBfs幅度的1.2KHz的正弦波时，使得f=60KHz并且Δf=20KHz的q(t)的频谱。可以看出，当在f₀处的经调制的振荡的边带与x(t)分离时，可以通过低通滤波从q(t)中提取x(t)。这些边带由在输入信号附近高度衰减的振荡频率周围的信号音组成。应当注意，由于与信号y_d[n]的差异具有离散的幅度，但在时间上没有量化（采样），在q(t)处不执行量化。在一些实施例中，q(t)可以被视作是脉冲密度调制（PDM）信号。

如果使用连续时间积分器来对信号q(t)进行积分，则q(t)中存在的每个狄拉克德尔塔将导致移位到t_k的单位阶跃函数。得到的信号p(t)是：

$p\left(t\right)={\&Integral;}_0^{t}q\left(\mathrm{\&tau;}\right)\mathrm{d\&tau;}=\underset{k=0}{\overset{M}{\mathrm{\&Sigma;}}}u(t-t_k)\&ap;\mathrm{\&Phi;}\left(t\right),t_M<t<t_{M+1}---\left(4\right)$

$p\left(t_k\right)=2\mathrm{\&pi;G}(f_o{t}_k+\mathrm{\&Delta;f}{\&Integral;}_0^{t_k}x\left(\mathrm{\&tau;}\right)\mathrm{d\&tau;})$

假定在q(t)中的经调制的振荡和基带信号x(t)之间的频率间隔和积分函数（4）线性，可以预期p(t)还包含对x(t)的积分的准确近似，除了增益因子GΔf并且随着时间Gf₀t线性增长的因子。因此，p(t)是Ф(t)的近似。

图3a图示了可以用于生成p(t)的实施例相位基准积分器200。在该示例中，在没有物理地生成q(t)的情况下生成信号p(t)。相反，利用数字计数器206来对由振荡器204产生的信号y_a(t)中的脉冲进行计数以产生p(t)。图3b图示了p(t)的频谱。为了生成信号与x(t)的积分成正比的信号p_x(t)，通过减去以由振荡器208产生的固定频率f₀作为时钟的第二计数器201的计数的输出，来补偿等式（4）的相位信号中出现的线性分量。使用DAC212将该减法的输出转换为模拟域，以形成信号p_x(t)。注意，在该系统中，输出信号p_x(t)是基于异步改变的离散值的连续时间信号。

在实施例中，相位基准积分器200可以被合并为任何阶的连续时间西格玛德尔塔调制器的第一级，如在图4a中所示，图4a图示了实施例的数据转换器230。数据转换器230包括振荡器204、数据累加器（DA）234、模拟积分器236和比较器238。数据累加器234内的计数器240和DAC246用作数据转换器230的第一积分器，并且通过从计数器240的输出中减去两个可能的值M1和M2来获得状态变量u₁(t)，所述M1和M2表示当x(t)分别具有其最大值和最小值时在采样时段Ts中由振荡器204生成的周期数：

M₁＝(f_o+Δf)/f_s,M₂＝(f_o-Δf)/f_s   （5）

减去的量p_y(t)取决于通过映射函数MAP250的最后量化的样本y_d[n]的值。例如，对于单个比特位的西格玛德尔塔调制器，MAP250将在采样时段期间指派n值，如果yd[n]=+1，p_y(t)=M1；并且如果yd[n]=-1，p_y(t)=M2。通过划分诸如耦合在DA234之后的积分器236和比较器238的模拟组件，模拟电路所引起的误差可以通过回路来进行频谱整形。在可替换实施例中，反馈信号y_d[n]可以被施加到振荡器204的输入，使得在模拟域中从x(t)中减去y_d[n]。

图5a图示了在图4a中描绘的实施例的数据转换器230的输出y_d[n]的行为模拟的FFT，并且图5b图示了图4b中描绘的常规二阶西格玛德尔塔调制器的行为模拟的输出y_a[n]的FFT。出于比较的目的，实施例的数据转换器230中的参数M1、M2、f₀和Δf已经被调节为复制在图4b中描绘的常规二阶西格玛德尔塔调制器中使用的相同的积分增益和基准电流。对于两个行为模拟使用-8dBfs的输入信号音和128的过采样率。对于两个模拟所获得的作为结果的SNR对于实施例数据转换器是88dB，并且对于常规传感器是92dB。

在实施例中，图4a中示出的DA234可以被可替换地实现为图6中图示的DA260，其中整个计数功能以单个电路来实现。在一些实施例中，DA260的结构降低了由于在DAC246中的不匹配和由于DAC246（图4a）的无时钟操作而导致的定时干扰所引入的非线性。

在本实施方式中，每一个都具有N级的两个单独的环形计数器262和264以采样时钟CLK和输入y_a(t)的上升沿来进行计数。计数器262针对y_a(t)的每个上升沿前进一位，并且计数器264根据y_d[n]的值针对CLK中的每个上升沿前进M1或M2位。为此，计数器262被指定为M模环形计数器。输出Qp和Qn使用测温代码来复制计数器262和264的值。为了在u₁(t)中产生期望的输出代码（参见图4a），使用从每个环形计数器262和264中数字地减去相应的比特位输出的减法单元266和268至270来减去两个测温代码。使用单元元件电流数模转换器（IDAC）272来将减法单元266和268至270的输出从数字域转换为模拟域。

图7a图示了图6的环形计数器262的内部电路。在所描绘的实施例中，示出了四级（N=4）寄存器280、282、284和286，然而，在可替换实施例中，可以使用更多级或更少级。反相器288将来自环形计数器的中间抽头的反馈提供给寄存器280，以确保关于y_a(t)中的N脉冲时段的每一个输出Qi中的逻辑电平的周期性改变。相比之下，典型的约翰逊计数器产生具有2N周期的时段的信号。图7c图示了M模环形计数器264的内部电路。数字累加器根据yd[n]的值在采样时钟CLK的每个活动边沿处增加常量M1和M2。在指示器解码块中解码所生成的值以接通264中所需要的Qn输出。

图7b图示了耦合到单位DAC元件的实施例的减法单元290。在实施例中，减法单元290可以用于实现图6中所示的减法单元266到270。减法单元290包括相位-频率检测器，该相位-频率检测器包括与门298以及寄存器292和294。当第i个正的Q信号被触发时，在IDAC中切换正电流元件297。此后，如果第i个负的Q信号被触发，则元件297被复位。如果负的Q信号首先被触发，则操作类似，除了负电流元件299被触发并且然后被复位。

在实施例中，减法单元290的操作允许计数器240和MAP块250（图4a）在MAP块250和计数器240的输出之间的差异在±N个单位内时得以继续操作。无法符合该条件等同于由于在状态变量中的一个状态变量超出范围而导致的运算放大器的饱和。在一些实施例中，数据转换器的状态变量被调节以确保不会产生该等同饱和条件。可替换地，特定的饱和检测器电路可以用于检测饱和。在一些实施例中，状态变量的调节指示环形计数器N262和264（图6）的环形计数器的长度N。

图6的电路可能经受两种类型的电路引起的误差。第一类型的电路引起的误差是由于在IDAC272的元件电流源297和299之间的不匹配而导致的非线性。第二种类型的电路引起的误差是由于在电流单元的切换中的干扰而导致的，其不与任何时钟相关。然而，环形计数器262和264的轮换操作确保了以循环的方式来寻址IDAC272的电流元件单元。

图8图示了实施例数据转换器的电路误差模型300，该电路误差模型300具有振荡器302、DA电路306、DAC308、反馈DAC314、模拟积分器310和比较器312。在DAC308所引入的误差可以被建模为在其输出处添加的附加性误差信号e_DAC[n]。假定e_DAC[n]被引入第二模拟积分器310的输入，则该误差的效果是一阶噪声整形的。

图9图示了在图4a中描绘的实施例的数据转换器230的输出y_d[n]的行为模拟的FFT，其中在正电流元件297和负电流元件299中的单位元件标称值的1%的正态分布随机误差被建模。作为结果的SNR是84dB，这仅仅比以上图5a示出的参考情况低了4dB。

已知诸如在图4b中所示电路的常规连续时间西格玛德尔塔调制器对反馈DAC中的时钟抖动是敏感的。在图4b中的电路中，DAC抖动可以被建模为DAC2输出处的附加性信号，其在积分器I1中被积分。在实施例的数据转换器230中，时钟抖动是一阶噪声整形的，因为它能够被建模为在DAC246的输出处的附加性误差，并且然后遵循在图8中的相同的误差模型。在该情况下，抖动误差在234中发生的积分处理之后出现，因此可以用与DAC非线性和频谱整形的误差结果相同的方式来处理。图10图示了针对图4a中示出的示例性实施方式的峰值SNR相对于归一化时间抖动变化σ/Ts的模拟图（轨迹320）以及针对图4b中示出的常规连续时间实施方式的峰值SNR相对于归一化时间抖动变化σ/Ts的模拟图（轨迹322）。在图4a的示例性实施方式的模拟中，高斯白抖动被附加到触发MAP块250的时钟并且还被附加到触发比较器238的时钟。在一个示例中，实施例的系统可以经受高达采样时段2%的时钟抖动变化，而没有远离88dB理想值的显著SNR损失，而图4b中图示的标准调制器仅能够经受采样时段的0.1%的抖动变化。应当理解，实施例的系统的实际性能可能根据特定实施例及其规格而变化。

图11图示了具有偏压和前置放大器块350之后是西格玛德尔塔调制器块352的常规麦克风系统。放大器354对表示为电容器C的电容性麦克风的输出进行缓冲。DC电源V_Pol对麦克风提供偏压。西格玛德尔塔调制器352耦合到前置放大器块350和偏压的输出，并且例如使用如图4b中所示的常规过采样数据转换器架构来构建。

图12a图示了配置成耦合到MEMS麦克风402的实施例集成电路（IC）400，所述MEMS麦克风402用虚线示出以指示麦克风402不一定被包括在IC400上。然而，在一些实施例中，麦克风402也可以被包括在IC400中。在可替换实施例中，可以代替MEMS麦克风402使用其他类型的电容性传感器电路。振荡器核心404经由引脚414和416耦合到MEMS麦克风402，并且产生具有与MEMS麦克风402的电容相关的频率的信号V_OSC。在一个实施例中，使用松弛振荡器来实现振荡器核心404，其中，MEMS麦克风402的电容用作松弛振荡器的电容的至少一部分。因此，信号V_OSC的振荡频率与MEMS麦克风402的电容成反比，如图12b中所示。在操作期间，随着声音使得MEMS麦克风402的板振动时，MEMS402的电容经历相应的变化。然后，该电容的相应变化在信号V_OSC的相位和频率中得以反映。

返回图12a，数字累加器（DA）406被配置为在信号V_OSC的每个上升沿和或下降沿处改变状态。在一个示例中，数字累加器406在信号V_OSC的边沿处递增。数字累加器406的输出由数模转换器408转换到数字域，所述数模转换器408的输出被引入模拟回路滤波器410。然后，比较器412将模拟回路滤波器410的输出与阈值进行比较。该比较可以利用固定频率时钟信号CLK来同步地执行。抽取器417耦合到比较器412的输出，并且使用本领域中已知的抽取技术来提供数字输出字DOUT。在一些实施例中，比较器412可以使用诸如多比特位闪速ADC的多比特位比较器来实现。在一些实施例中，对数字累加器406的反馈可以具有预定义的常量的形式。

比较器412的输出CMP进一步耦合到数字累加器406的输入，其根据CMP的值来调节其状态。例如，数字累加器406在CMP为高时以常量值M1递减，并且在CMP为低时以另一常量值M2递减。在一些实施例中，可以使用多比特位比较器来实现比较器412，该多比特位比较器输出各种常量值M1、M2、M3...，每个用于比较器412所生成的每一个不同的值。在一些情况下，数字累加器可以在V_OSC的上升沿和/或下降沿处异步地递增，并且根据信号CMP的值来在固定频率时钟信号CLK的上升沿和/或下降沿处同步递减。在一些实施例中，可以根据以上描述的图6和图7a-b使用环形计数器和单位元件IDACS来实现DA406。

图13a图示了具有核心的实施例的振荡器420，其包括耦合到由电容器V表示的MEMS麦克风424的比较器422和电阻器R。MEMS麦克风424在虚线内被图示以示出MEMS麦克风可以与振荡器核心在物理上分离。应当注意，以上实施例中描述的输入变量x(t)可以表示在麦克风电容用于对振荡器的频率进行调制的情况的一些实施例的情况下的声音能量。

在操作期间，比较器422的输出经由电阻器R对MEMS电容C进行充电，直到节点V_C达到比较器422的正阈值Vthp。该充电阶段被示出为图13b的波形图中的部分426。在达到比较器422的阈值之后，比较器的输出变低，从而MEMS电容C放电，直到达到负阈值Vthn。该放电阶段被示出为图13b的波形图中的部分428。

当对电容C进行调制时，振荡器420的频率改变，使得振荡器的相位关于时间进行积分。该关系在图13c的波形图中被图示，图13c图示了可以是声音能量的输入变量x(t)，以及与x(t)的积分成比例的振荡器Φ(t)的输出相位。

图14图示了实施例的数据转换器回路430，其中，向上/向下计数器436耦合到比较器412和振荡器核心404的输出。在实施例中，向上/向下计数器在振荡器的上升沿和/或下降沿处递增，并且根据比较器412的输出CMP以离散值集合而递减。例如，在一个实施例中，当比较器412的输出端处于第一状态时，可以减去第一常量值，而当比较器412的输出端处于第二状态时，可以减去第二常量值。转换器回路430的回路滤波器包括积分器432和434。因为振荡器核心404和计数器436一起用作第一积分器，所以数据转换器回路430有效地用作三阶回路。在其他实施例中，更高阶的回路可以通过添加其他积分器来实现。例如，一些麦克风电路可以与四阶的数据转换器对接。

图15a-e图示了配置成与MEMS麦克风或其他电容性信号源对接的实施例的集成电路的电路图。图15a图示了实施例的过采样调制器集成电路500的顶层电路图。集成电路500包括配置为耦合到MEMS麦克风501的振荡器核心506。MEMS麦克风501以虚线示出，以表示MEMS麦克风501不必与实施例的过采样调制器集成电路500的其他块在相同的晶片上。在实施例中，振荡器核心506的输出频率与MEMS麦克风501内的电容成反比。振荡器核心506的输出耦合到DWA计数器512的输入。在实施例中，DWA计数器512根据图6中所示和以上所述的计数器的原理来进行操作。计数器512的输出耦合到IDAC514，IDAC514馈送模拟积分器516的输入。比较器518耦合到模拟积分器516，并且根据由时钟生成器504生成的固定频率时钟来向计数器512提供的反馈，时钟生成器504进一步与振荡器506对接。在一些实施例中，时钟生成器504被配置为产生具有基本上等于或接近振荡器506的平均频率的整数倍的频率的固定时钟。在一些实施例中，可以使用锁相环来实现时钟生成器504。

频率控制块508可以用于例如对振荡器506内的偏压或阈值进行调节。调节振荡器核心506的阈值和或偏压可以用于设置中心频率，或者调节振荡器506的操作以与各种电容的麦克风兼容。饱和逻辑510监视计数器512内的计数器状态。在一个实施例中，如果饱和逻辑510检测到饱和条件，则积分器516中的反馈电容器被旁路。旁路该积分器电容器有效地降低了回路的阶数，这在诸如当振荡器506经历大的输入时的各种条件下可以使操作稳定。在实施例中，调制器的回路滤波器使用单个差分模拟积分器516来实现。在本发明的可替换实施例中，可以使用两个或更多个积分器，以实现更高的回路阶数。应当理解，模拟积分器516的架构仅仅是许多示例性积分器结构的一个示例。还可以使用本领域中公知的其他积分结构和架构。例如，第二和后续的积分器可以用通过DAC驱动的VCO或另一数字累加器来替代，如下面关于图16所描述的。在这样的实施例中，可以省略模拟积分器和运算放大器的使用。

数字接口502可以用于调节电路500内的各个元件的操作。例如，数字接口502可以用于调节由频率控制块508控制的频率控制参数，并且调节时钟生成器504和饱和逻辑510的操作。此外，信号“斩波_ON/OFF”（Chop_ON/OFF）可以通过使用本领域中公知的斩波技术来补偿在振荡器电路中所引入的闪烁噪声，诸如在音频和仪器放大器和比较器中所使用的那样。可以例如通过使用串行外围接口（SPI）来实现数字接口502。可替换地，可以使用其他并行或串行数字接口电路。此外，来自比较器518的输出数据2可以耦合到数字抽取电路，以产生多比特位数字输出字。

在实施例中，振荡器506被配置为在约92MHz和约108MHz之间的标称频率处进行操作，而比较器518被配置为比较在约10.24MHz之间的频率处的模拟积分器516的输出。当考虑MEMS麦克风的约20KHz的带宽时，电路500有效地以和OSR=256的过采样率进行操作。可替换地，其他频率和过采样率可以根据系统及其具体规格来实现。

图15b图示了根据本发明的实施例的DWA计数器512的电路图。计数器512包括一个16比特位环形计数器（N=16），其中约前8级的反馈使用逻辑运算器532。在一些实施例中，逻辑运算器532可以使用例如一个或多个数字反相器来实现。第二环形计数器可以使用数字累加器和测温解码器534来实现，并且通过级联16比特位片式元件530以及诸如以上关于图7b描述的减法电路来物理地实现，所述每个片式元件530包含寄存器以支持两个计数器中的每一个计数器的比特位。解码器块534根据比较器518的输出将反馈输入字提供到环形计数器中的一个环形计数器。IDAC还在图15b中功能地表示为耦合到比特位片式元件530的IDACp和IDACn。

图15c图示了具有16个乘法器元件540的解码器块的电路图，其将比较器反馈的缩放版本提供到环形计数器。图15d图示了使用功能关系和逻辑运算器的解码器元件的电路图。在本发明的实施例中，这些功能关系和逻辑运算器可以使用本领域中公知的各种逻辑电路来实现。

图15e图示了比特位片式元件530的一个示例的电路图，比特位片式元件530包含寄存器550、552和554。寄存器550用作在振荡器506的每个脉冲处递增的环形计数器的一个寄存器元件，而寄存器554用作根据比较器518的输出而改变的M模环形计数器的一个寄存器元件。寄存器552和554两者以及与非门556均用作减法电路，该减法电路将输出lp提供到正IDAC元件并且将输出ln提供到负DAC元件，如以上关于图7b的电路所描述的。然而，在图15e的实施例中，寄存器554执行用作环形计数器比特位元件和减法电路的一部分的双重功能。

图16示出了采用基于VCO和数字逻辑的架构的三阶西格玛德尔塔调制器600的架构。调制器600包括具有根据上述实施例进行操作的振荡器610和数字累加器612的第一积分器。在实施例中，模拟回路滤波器用积分器604和606来替代，每一个都分别具有VCO614和618以及数字累加器616和620。量化器608的输出可以被反馈到积分器602、604和606中的一个或多个。在一些实施例中，分别经由数模转换器（D/A）622和624来控制VCO614和618。可替换地，电压控制器振荡器614和618可以用数控振荡器（DCO）来替代，并且可以省略D/A转换器。应当理解，可以仅使用积分器602和604或通过使用在积分器606之后级联的附加积分器来实现调制器600。

根据实施例，一种电路包括：振荡器，该振荡器具有取决于输入信号的振荡频率；数字累加器，该数字累加器具有耦合到振荡器的输出的第一输入；数模转换器（DAC），该数模转换器耦合到数字累加器的输出；模拟回路滤波器，该模拟回路滤波器耦合到数模转换器的输出；以及比较电路，该比较电路具有耦合到模拟回路滤波器的输出的输入以及耦合到数字累加器的第二输入的输出。在各种实施例中，输入信号可以包括声音信号。振荡器可以被配置为耦合到MEMS麦克风，使得振荡器的频率取决于MEMS麦克风的电容。

在一些实施例中，数字累加器被配置为当振荡器的输出经历逻辑转换时，在第一方向上递增，并且数字累加器被配置成当比较电路的输出处于第一逻辑状态时，在与第一方向相反的第二方向上递增。数字累加器可以被配置成当比较电路的输出处于第一逻辑状态时，在第二方向上递增第一量，并且可以被配置成当比较电路的输出处于第二逻辑状态时在第二方向上递增第二量。

在一些实施例中，数字累加器被配置为当振荡器的输出经历逻辑转换时，在第一方向上异步地递增，并且被配置为当比较电路的输出处于第一状态时，在具有固定频率的时钟信号的边沿处在第二方向上同步地转换。数字累加器可以包括第一环形计数器和第二环形计数器，所述第一环形计数器被配置成当振荡器的输出经历逻辑转换时异步地递增，并且所述第二环形计数器被配置成当比较电路的输出处于第一状态时递增。

在实施例中，DAC包括多个第一电流源，其中的每一个第一电流源都具有控制输入，该控制输入耦合到第一环形计数器的相应输出比特位和DAC的输出。多个第一电流源中的每一个第一电流源还具有第一电流极性。该DAC还包括多个第二电流源，该多个第二电流源具有控制输入，该控制输入耦合到第二环形计数器的相应输出比特位和DAC的输出。多个第二电流源中的每一个第二电流源都具有与第一电流极性相反的第二电流极性。

在实施例中，模拟回路滤波器包括可以具有至少2阶的积分器。该电路还可以包括具有耦合到比较电路的输出的输入的数字抽取器。在各种实施例中，比较电路包括可以被实现为单个比特位比较器或多比特位比较器的比较器。

根据另一实施例，一种集成电路包括：振荡器核心电路、数模转换器（DAC）、模拟回路滤波器和比较器。振荡器核心电路包括配置为耦合到电容性感测元件的接口，并且振荡器核心电路被配置为提供具有取决于电容性感测元件的电容的频率的振荡信号。数字累加器具有耦合到振荡器的输出的第一输入，数模DAC耦合到数字累加器的输出，模拟回路滤波器耦合到数模转换器的输出，并且比较器具有耦合到模拟回路滤波器的输出的输入以及耦合到数字累加器的第二输入的输出。在实施例中，集成电路还包括电容性感测元件，其可以包括，例如，MEMS麦克风传感器。集成电路还可以包括耦合到比较器的输出的抽取器。

在实施例中，数字累加器被配置为当振荡器核心电路的输出经历逻辑转换时以第一方式异步地改变状态，并且数字累加器被配置为当比较器的输出处于第一状态时，在具有固定频率的时钟信号的边沿处以第二方式同步地改变状态。数字累加器可以包括第一环形计数器和第二环形计数器，所述第一环形计数器被配置为当振荡器核心电路经历逻辑转换时异步地递增，并且所述第二环形计数器被配置为当比较器的输出处于第一状态时递增。

在实施例中，DAC包括多个第一电流源。该多个第一电流源中的每一个第一电流源都具有耦合到第一环形计数器的相应输出比特位和DAC的输出的控制输入，并且该多个第一电流源中的每一个第一电流源具有第一电流极性。该DAC还包括多个第二电流源。该多个第一电流源中的每一个第一电流源具有耦合到第二环形计数器的相应输出比特位和DAC的输出的控制输入，并且多个第二电流源中的每一个第二电流源具有与第一电流极性相反的第二电流极性。

根据另一实施例，一种执行模数转换的方法包括：生成具有取决于输入信号的频率的振荡信号，基于振荡信号的边沿并且基于比较信号来控制累加器，执行累加器的输出的数模转换以产生第一模拟信号，使用模拟回路滤波器来对第一模拟信号进行滤波，以及将该模拟回路滤波器的输出与阈值作比较以产生比较信号。生成振荡信号可以包括使用振荡器电路。在一些实施例中，输入信号包括声音信号，并且该频率取决于电容性声音传感器的电容。该方法可以进一步包括抽取比较信号以产生数据转换器输出信号。

在实施例中，控制累加器当振荡信号经历状态转换时，在第一方向上使累加器递增，以及当比较信号处于第一状态时，使累加器在与第一方向相反的第二方向上递增。使累加器在第二方向上递增可以包括当比较信号处于第一状态时，使累加器在具有固定频率的时钟的时钟信号边沿处在第二方向上递增。在一些实施例中，控制累加器可以包括当振荡器的输出经历逻辑转换时，使第一环形计数器异步地递增，以及当比较信号处于第一状态时，在固定时钟的边沿处使第二环形计数器递增。在实施例中，对第一模拟信号进行滤波包括执行对DAC的输出的模拟积分。

根据又一实施例中，一种MEMS传感器接口包括具有配置为耦合到MEMS感测元件的接口的振荡器核心电路，使得振荡器核心电路被配置为提供具有取决于MEMS感测元件的电容的频率的振荡信号。MEMS传感器接口还包括数字累加器，该数字累加器具有第二输入和耦合到振荡器的输出的第一输入。数字累加器包括第一环形计数器和第二环形计数器，所述第一环形计数器被配置为当振荡器核心电路经历逻辑转换时异步地递增，并且所述第二环形计数器被配置为当第二输入处于第一状态时在固定频率时钟的转换处递增。MEMS传感器接口还包括数模转换器（DAC），该DAC耦合到数字累加器的输出，该数字累加器包括多个第一电流源和第二电流源。多个第一电流源中的每一个第一电流源具有耦合到第一环形计数器的相应输出比特位和DAC的输出的控制输入，并且多个第一电流源中的每一个第一电流源具有第一电流极性。类似地，多个第二电流源中的每一个第二电流源具有耦合到第二环形计数器的相应输出比特位和DAC的输出的控制输入，并且多个第二电流源中的每一个第二电流源具有与第一电流极性相反的第二电流极性。MEMS传感器接口还包括模拟回路滤波器和比较器，所述模拟回路滤波器耦合到数模转换器的输出，并且比较器具有耦合到模拟回路滤波器的输出的输入以及耦合到数字累加器的第二输入的输出。在实施例中，MEMS传感器接口还包括耦合到比较器的输出的抽取滤波器。

在实施例中，一种电路包括第一级、第二级和比较电路。第一级包括具有取决于输入信号的振荡频率的第一振荡器以及具有耦合到第一振荡器的输出的第一输入的第一数字累加器。第二级包括具有取决于第一数字累加器的输出的振荡频率的第二振荡器、以及具有耦合到第二振荡器的输出的第一输入的第二数字累加器。该比较电路具有耦合到第二级的输出的输入以及耦合到第一数字累加器的第二输入的输出。

在实施例中，电路还包括耦合在第二级和比较电路之间的第三级。第三级可以包括具有取决于第二数字累加器的输出的振荡频率的第三振荡器、以及具有耦合到第三振荡器的输出的第一输入的第三数字累加器。在一些实施例中，比较电路的输出还耦合到第二数字累加器的第一输入以及第三数字累加器的第一输入。第二振荡器可以使用数模转换器、以及耦合到数模转换器的输出的压控振荡器来实现。可替换地，第二振荡器可以使用数控振荡器（DCO）来实现。

实施例系统的优点包括对时钟抖动和反馈DAC不匹配不敏感。某些实施例的其他优点包括能够代替高性能模拟积分器而使用数字累加器来提供模拟电路误差的噪声整形，以实现第一积分。

某些实施例的其他优点包括能够在未偏压的条件下操作MEMS麦克风，因为这样做，提高了由MEMS麦克风可检测的峰值音频声音水平，并且节省了通常用于使MEMS麦克风偏压的功率和晶片面积。

某些实施例的其他优点包括能够通过用振荡器和计数器替代所有模拟积分器来在没有模拟积分器的情况下实现电容性数据转换器。

虽然已经参考说明性实施例描述了本发明，但是该描述不旨在以限制性的意义进行解释。在参考描述时，说明性实施例以及本发明的其他实施例的各种变型和组合，对于本领域的技术人员是显而易见的。因此，期望所附权利要求书包含任何这样的修改或实施例。

Claims (34)

1.一种电路，包括：

振荡器，所述振荡器具有取决于输入信号的振荡频率；

数字累加器，所述数字累加器具有耦合到所述振荡器的输出的第一输入；

数模转换器（DAC），所述数模转换器（DAC）耦合到所述数字累加器的输出；

模拟回路滤波器，所述模拟回路滤波器耦合到所述数模转换器的输出；以及

比较电路，所述比较电路具有耦合到所述模拟回路滤波器的输出的输入以及耦合到所述数字累加器的第二输入的输出。

2.根据权利要求1所述的电路，其中，所述输入信号包括声音信号。

3.根据权利要求1所述的电路，其中：

所述振荡器被配置成耦合到MEMS麦克风；并且

所述振荡器频率取决于所述MEMS麦克风的电容。

4.根据权利要求1所述的电路，其中：

所述数字累加器被配置成，当所述振荡器的所述输出经历逻辑转换时，在第一方向上递增；并且

所述数字累加器被配置成，当所述比较电路的所述输出处于第一逻辑状态时，在与所述第一方向相反的第二方向上递增。

5.根据权利要求4所述的电路，其中：

所述数字累加器被配置成，当所述比较电路的所述输出处于所述第一逻辑状态时，在所述第二方向上递增第一量；并且

所述数字累加器被配置成，当所述比较电路的所述输出处于第二逻辑状态时，在所述第二方向上递增第二量。

6.根据权利要求4所述的电路，其中：

所述数字累加器被配置成，当所述振荡器的所述输出经历逻辑转换时，在所述第一方向上异步地递增；并且

所述数字累加器被配置成，当所述比较电路的所述输出处于所述第一状态时，在具有固定频率的时钟信号的边沿处在所述第二方向上同步地转换。

7.根据权利要求1所述的电路，其中，所述数字累加器包括：

第一环形计数器，所述第一环形计数器被配置成，当所述振荡器的所述输出经历逻辑转换时，异步地递增；以及

第二环形计数器，所述第二环形计数器被配置成，当所述比较电路的所述输出处于第一状态时递增。

8.根据权利要求7所述的电路，其中，所述DAC包括：

多个第一电流源，其中，所述多个第一电流源中的每一个第一电流源具有控制输入，所述控制输入耦合到所述第一环形计数器的相应输出比特位和所述DAC的所述输出，并且所述多个第一电流源中的每一个第一电流源具有第一电流极性；以及

多个第二电流源，其中，所述多个第一电流源中的每一个第一电流源具有控制输入，所述控制输入耦合到所述第二环形计数器的相应输出比特位和所述DAC的所述输出，并且所述多个第二电流源中的每一个第二电流源具有与所述第一电流极性相反的第二电流极性。

9.根据权利要求1所述的电路，其中，所述模拟回路滤波器包括积分器。

10.根据权利要求1所述的电路，其中，所述模拟回路滤波器包括至少2的阶数。

11.根据权利要求1所述的电路，进一步包括数字抽取器，所述数字抽取器具有耦合到所述比较电路的所述输出的输入。

12.根据权利要求1所述的电路，其中，所述比较电路包括比较器。

13.根据权利要求12所述的电路，其中，所述比较器包括多比特比较器。

14.一种集成电路，包括：

振荡器核心电路，所述振荡器核心电路包括被配置为耦合到电容性感测元件的接口，其中，所述振荡器核心电路被配置为提供具有取决于所述电容性感测元件的电容的频率的振荡信号；

数字累加器，所述数字累加器具有耦合到所述振荡器的输出的第一输入；

数模转换器（DAC），所述数模转换器（DAC）耦合到所述数字累加器的输出；

模拟回路滤波器，所述模拟回路滤波器耦合到所述数模转换器的输出；以及

比较器，所述比较器具有耦合到所述模拟回路滤波器的输出的输入，以及耦合到所述数字累加器的第二输入的输出。

15.根据权利要求14所述的集成电路，进一步包括所述电容性感测元件。

16.根据权利要求14所述的集成电路，其中，所述电容性感测元件包括MEMS麦克风传感器。

17.根据权利要求14所述的集成电路，其中，

所述数字累加器被配置为，当所述振荡器核心电路的所述输出经历逻辑转换时，以第一方式异步地改变状态；并且

所述数字累加器被配置为，当所述比较器的所述输出处于第一状态时，在具有固定频率的时钟信号的边沿处以第二方式同步地改变状态。

18.根据权利要求14所述的集成电路，其中，所述数字累加器包括：

第一环形计数器，所述第一环形计数器被配置为当所述振荡器核心电路的所述输出经历逻辑转换时异步地递增；以及

第二环形计数器，所述第二环形计数器被配置为当所述比较器的所述输出处于第一状态时递增。

19.根据权利要求18所述的集成电路，其中，所述DAC包括：

多个第一电流源，其中，所述多个第一电流源中的每一个第一电流源具有控制输入，所述控制输入耦合到所述第一环形计数器的相应输出比特位和所述DAC的所述输出，并且所述多个第一电流源中的每一个第一电流源具有第一电流极性；以及

多个第二电流源，其中，所述多个第一电流源中的每一个第一电流源具有控制输入，所述控制输入耦合到所述第二环形计数器的相应输出比特位和所述DAC的所述输出，并且所述多个第二电流源中的每一个第二电流源具有与所述第一电流极性相反的第二电流极性。

20.根据权利要求14所述的集成电路，进一步包括抽取器，所述抽取器耦合到所述比较器的所述输出。

21.一种执行模数转换的方法，所述方法包括：

生成具有取决于输入信号的频率的振荡信号，其中，生成所述振荡信号包括使用振荡器电路；

基于所述振荡信号的边沿并且基于比较信号来控制累加器；

执行所述累加器的输出的数模转换以产生第一模拟信号；

使用模拟回路滤波器来对所述第一模拟信号进行滤波；以及

将所述模拟回路滤波器的输出与阈值作比较以产生所述比较信号。

22.根据权利要求21所述的方法，其中：

所述输入信号包括声音信号；并且

所述频率取决于电容性声音传感器的电容。

23.根据权利要求21所述的方法，其中，控制所述累加器包括：

当所述振荡信号经历状态转换时，使所述累加器在第一方向上递增；以及

当所述比较信号处于第一状态时，使所述累加器在与所述第一方向相反的第二方向上递增。

24.根据权利要求23所述的方法，其中，使所述累加器在第二方向上递增包括：当所述比较信号处于所述第一状态时，使所述累加器在具有固定频率的时钟的时钟信号边沿处在所述第二方向上递增。

25.根据权利要求21所述的方法，其中，控制所述累加器包括：

当所述振荡器的所述输出经历逻辑转换时，使第一环形计数器异步地递增；并且

当所述比较信号处于第一状态时，在固定时钟的边沿处使第二环形计数器递增。

26.根据权利要求21所述的方法，其中，对所述第一模拟信号进行滤波包括执行对所述DAC的输出进行模拟积分。

27.根据权利要求21所述的方法，进一步包括：对所述比较信号进行抽取以产生数据转换器输出信号。

28.一种MEMS传感器接口，包括：

振荡器核心电路，所述振荡器核心电路包括被配置为耦合到MEMS感测元件的接口，其中，所述振荡器核心电路被配置为提供具有取决于所述MEMS感测元件的电容的频率的振荡信号；

数字累加器，所述数字累加器具有耦合到所述振荡器的输出的第一输入，以及第二输入，所述数字累加器包括：

第一环形计数器，所述第一环形计数器被配置为当所述振荡器核心电路经历逻辑转换时异步地递增，以及

第二环形计数器，所述第二环形计数器被配置为当第二输入处于第一状态时，在固定频率时钟的转换时递增；

数模转换器（DAC），所述数模转换器（DAC）耦合到所述数字累加器的输出，所述DAC包括：

多个第一电流源，其中，所述多个第一电流源中的每一个第一电流源具有耦合到所述第一环形计数器的相应输出比特位和所述DAC的输出的控制输入，并且所述多个第一电流源中的每一个第一电流源具有第一电流极性；以及

多个第二电流源，其中，所述多个第一电流源中的每一个第一电流源具有耦合到所述第二环形计数器的相应输出比特位和所述DAC的所述输出的控制输入，并且所述多个第二电流源中的每一个第二电流源具有与所述第一电流极性相反的第二电流极性；

模拟回路滤波器，所述模拟回路滤波器耦合到所述数模转换器的输出；以及

比较器，所述比较器具有耦合到所述模拟回路滤波器的输出的输入，以及耦合到所述数字累加器的第二输入的输出。

29.根据权利要求28所述的MEMS传感器接口，进一步包括抽取滤波器，所述抽取滤波器耦合到所述比较器的所述输出。

30.一种电路，包括：

第一级，包括：

第一振荡器，所述第一振荡器具有取决于输入信号的振荡频率，以及

第一数字累加器，所述第一数字累加器具有耦合到所述第一振荡器的输出的第一输入；

第二级，包括：

第二振荡器，所述第二振荡器具有取决于所述第一数字累加器的输出的振荡频率，以及

第二数字累加器，所述第二数字累加器具有耦合到所述第二振荡器的输出的第一输入；以及

比较电路，所述比较电路具有耦合到所述第二级的输出的输入，以及耦合到所述第一数字累加器的第二输入的输出。

31.根据权利要求30所述的电路，进一步包括第三级，所述第三级耦合在所述第二级和所述比较电路之间，其中，所述第三级包括：

第三振荡器，所述第三振荡器具有取决于所述第二数字累加器的输出的振荡频率，以及

第三数字累加器，所述第三数字累加器具有耦合到所述第三振荡器的输出的第一输入。

32.根据权利要求31所述的电路，其中，所述比较电路的所述输出进一步耦合到所述第二数字累加器的第一输入以及所述第三数字累加器的第一输入。

33.根据权利要求30所述的电路，其中，所述第二振荡器包括：

数模转换器；以及

压控振荡器，所述压控振荡器耦合到所述数模转换器的输出。

34.根据权利要求30所述的电路，其中，所述第二振荡器包括数控振荡器（DCO）。