TWI759543B - 用於對鎖相環進行快速收斂的增益校準的電子電路及方法 - Google Patents

用於對鎖相環進行快速收斂的增益校準的電子電路及方法 Download PDF

Info

Publication number
TWI759543B
TWI759543B TW107132574A TW107132574A TWI759543B TW I759543 B TWI759543 B TW I759543B TW 107132574 A TW107132574 A TW 107132574A TW 107132574 A TW107132574 A TW 107132574A TW I759543 B TWI759543 B TW I759543B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
output
sampled
dtc
Prior art date
Application number
TW107132574A
Other languages
English (en)
Other versions
TW201931774A (zh
Inventor
志偉 姚
倪熔華
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201931774A publication Critical patent/TW201931774A/zh
Application granted granted Critical
Publication of TWI759543B publication Critical patent/TWI759543B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/48—Servo-type converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H03L7/148—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal said digital means comprising a counter or a divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本文中揭露一種用於對鎖相環(PLL)進行快速收斂增益 校準的電子電路及方法。根據一個實施例，一種方法包括：由電壓產生電路接收輸入值，所述輸入值代表採樣電壓與參考電壓之間的差；以及由所述電壓產生電路通過基於由所述輸入值代表的差產生電壓輸出來調整所述參考電壓。

Description

用於對鎖相環進行快速收斂的增益校準的電子 電路及方法 [相關申請的交叉參考]
本申請主張在2018年1月5日在美國專利與商標局提出申請且被授予序號62/613,898的美國臨時專利申請以及在2018年7月20日在美國專利與商標局提出申請且被授予序號16/040,963的美國非臨時專利申請的優先權，所述美國臨時專利申請及美國非臨時專利申請的全部內容併入本申請供參考。
本揭露大體來說涉及電子電路，且更具體來說，涉及一種用於對基於數位-時間轉換器(DTC)的類比分數N鎖相環(PLL)進行快速收斂的數位-時間轉換器增益校準的系統及方法。
基於數位-時間轉換器(digital-to-time converter，DTC)的分數N鎖相環(phase lock loop，PLL)已證實與其他分數N PLL 架構相比功耗低、相位雜訊低且品質因數(figures-of-merit)良好。基於DTC的分數N PLL可採用數位PLL形式及類比PLL形式兩種形式實現。
基於DTC的分數N PLL的數位形式及類比形式二者均需要進行DTC增益校準來識別DTC的平均解析度。DTC增益校準應在PLL正在運行的同時在後臺執行，這是由於電壓變化及溫度變化以及隨機失配使得無法規定固定的DTC增益值。在不具有對DTC增益的準確估計的條件下，基於DTC的分數N PLL的相位雜訊將變差且分數雜散(fractional spurs)將變差。
根據一個實施例，本發明提供一種用於對鎖相環進行快速收斂的增益校準的方法。一種方法包括：由電壓產生電路接收輸入值，所述輸入值代表採樣電壓與參考電壓之間的差；以及由所述電壓產生電路通過基於由所述輸入值代表的差產生電壓輸出來調整所述參考電壓。
根據一個實施例，本發明提供一種用於對鎖相環進行快速收斂的增益校準的電子電路。所述電子電路包括：電壓產生電路，所述電壓產生電路被配置成：接收代表採樣電壓與參考電壓之間的差的輸入值；以及通過基於由所述輸入值代表的差產生電壓輸出來調整所述參考電壓。
100:整數N子採樣PLL/PLL
102、302、502、702、1102、1602:Gm電路
104、304、504、704、1104:模擬環路濾波器
106、306、506、706、1106、1604、1702、2008:壓控振盪器(VCO)
108、310、508、708、1108:採樣開關
110:採樣電容器/電容器
200、400、600、800、1800、1900:曲線圖
202:CLKVCO波形/VCO波形
204、604、802:CLKREF波形
206:V1電壓/V1節點電壓
208、806、808、1908:上升沿
210、408、610、612:下降沿
300:類比整數N採樣PLL/PLL
308、712、1112:斜坡產生器
312、510、710、1110:採樣電容器
314、716、1008、1116:回饋分頻器
402:CLKREF波形
404:回饋時脈FBCLK/FBCLK
406:V1電壓/節點V1
500:類比子採樣分數N PLL/子採樣分數N PLL/PLL
512、714、1010、1114、1613、1704、2026:數位-時間轉換器(DTC)
602:CLKVCO波形/VCO時脈
606:DTC輸出波形/DTC輸出時脈
608:位置
700:類比採樣分數N PLL/採樣分數N PLL
718、902、1402、1610、2012、2108:△Σ調變器
804:DTC輸出波形
900:DTC碼產生電路
904:數位積分器
906、1308:量化器
908:FCW
910、KDTC:DTC增益
912:DTC碼偏移
914:DTC碼字
916、qe(n):頻率量化誤差序列
918、Φe(n):相位誤差序列
920、922、926:累加器
923:數位延遲單元
924:混頻器
1000:DTC校準系統/數位PLL
1002:數位觸發器/觸發器
1004:數位環路濾波器
1006:數控振盪器(DCO)
1012、1612、2016:DTC增益校準電路
1014、1122、2018:DTC碼字產生電路
1100:電子電路/電路
1118、1206、1306、1406:比較器
1120:DTC增益校準電路/數位電路
1124:電壓產生電路
1200、1300、1400:VREF產生電路/電壓產生電路
1202:1位元數位延遲單元/數位延遲單元
1204、1404、2106:步進電壓數模轉換器(△V-DAC)
1302:數位累加器
1304、2450:數模轉換器(DAC)
1408:按比例縮放因數‘A’
1500:△V-DAC電路
1502:重置延遲
1504:DAC輸出
1600:基於DTC的分數N類比PLL
1606:採樣相位檢測器(SPD)
1608:DTC碼字產生器
1614:工作週期校準電路
1616:參考時脈倍頻器
1618:多模分頻器
1620:斜率產生器
1622:兩級採樣器
1624:相位頻率檢測器環路
1700:晶片顯微照片/晶片
1706、2010:多模回饋分頻器(MMDIV)
1802、1902:電荷幫浦電流輸出波形
1804:量化雜訊
1904:DTC輸出波形
1906:波形
1910:CLKFB上升沿
2000:電荷幫浦△Σ分數N PLL/PLL
2002:相位頻率檢測器(PFD)
2004:電荷幫浦
2006:環路濾波器
2014:觸發器/經低通濾波的觸發器
2020:電壓產生電路/延遲線Vctrl產生電路
2022:固定延遲電路
2024:可程式設計延遲電路
2100:圖
2102:反相器
2104:變抗器
2110:按比例縮放器
2200:流程圖
2202、2204:步驟
2300:網路環境
2301:電子裝置
2302、2304:電子裝置/外部電子裝置
2308:伺服器/外部電子裝置/外部伺服器
2320:處理器
2321:主處理器
2323:輔助處理器
2330:記憶體
2332:揮發性記憶體
2334:非揮發性記憶體
2336:內部記憶體
2338:外部記憶體
2340:程式
2342:作業系統(OS)
2344:中介軟體
2346:應用
2350:輸入裝置
2355:聲音輸出裝置
2360:顯示裝置
2370:音訊模組
2376:感測器模組
2377:介面
2378:連接端子
2379:觸感模組
2380:相機模組
2388:電源管理模組
2389:電池
2390:通訊模組
2392:無線通訊模組
2394:有線通訊模組
2396:使用者識別模組
2397:天線模組
2398:第一網路
2399:第二網路/網路
2410:音訊輸入介面
2420:音訊輸入混頻器
2430:模數轉換器(ADC)
2440:音訊訊號處理器
2460:音訊輸出混頻器
2470:音訊輸出介面
2501:應用管理器
2503:視窗管理器
2505:多媒體管理器
2507:資源管理器
2509:電源管理器
2511:資料庫管理器
2513:資料包管理器
2515:連線性管理器
2517:通知管理器
2519:位置管理器
2521:圖形管理器
2523:安全管理器
2525:電話管理器
2527:語音辨識管理器
2551:主頁應用
2553:撥號器應用
2555:短消息服務/多媒體消息傳送服務應用
2557:即時消息應用
2559:瀏覽器應用
2561:相機應用
2563:告警應用
2565:連絡人應用
2567:語音辨識應用
2569:電子郵件應用
2571:日曆應用
2573:媒體播放機應用
2575:相簿應用
2577:手錶應用
2579:健康應用
2581:環境資訊應用
2610:磁力安全傳輸通訊模組(MST通訊模組)
2630:近場通訊模組(NFC通訊模組)
2650:無線充電模組
2697-1:MST天線/天線
2697-3:NFC天線/天線
2697-5:無線充電天線/天線
C1:節點
CLKFB、FBCLK:回饋時脈
CLKREF:參考時脈
CI:積分電容器
DET_OUT:觸發器輸出
V1:電壓/節點
Vctrl:控制電壓
結合附圖閱讀以下詳細說明，本揭露的某些實施例的以 上及其他方面、特徵及優點將更顯而易見，在附圖中：圖1是根據實施例的整數N子採樣PLL的圖。
圖2是根據實施例的跟蹤PLL的操作的曲線圖。
圖3是根據實施例的類比整數N採樣PLL的圖。
圖4是根據實施例的跟蹤PLL的操作的曲線圖。
圖5是根據實施例的基於DTC的類比子採樣分數N PLL的圖。
圖6是根據實施例的跟蹤PLL的操作的曲線圖。
圖7是根據實施例的基於DTC的類比採樣分數N PLL的圖。
圖8是根據實施例的跟蹤PLL的操作的曲線圖。
圖9是根據實施例的DTC碼產生電路的圖。
圖10是根據實施例的用於具有1位元採樣相位檢測器的數位PLL的DTC校準系統的圖。
圖11是根據實施例的電子電路的圖。
圖12是根據實施例的VREF產生電路的圖。
圖13是根據實施例的VREF產生電路的圖。
圖14是根據實施例的VREF產生電路的圖。
圖15是根據實施例的△V-數模轉換器(digital to analog converter，DAC)電路的圖。
圖16是根據實施例的具有參考時脈倍頻器的電子電路的圖。
圖17是根據實施例的PLL中的具有各種區塊的晶片顯微照片(chip micrograph)的圖。
圖18是跟蹤不具有DTC的分數N電荷幫浦PLL的性能的曲線圖。
圖19是跟蹤根據實施例的具有DTC的分數N電荷幫浦PLL的性能的曲線圖。
圖20是根據實施例的電荷幫浦△Σ分數N PLL的圖。
圖21是根據實施例的電荷幫浦△Σ分數N PLL中的電路的圖。
圖22是根據實施例的用於調整PLL中的參考電壓的方法的流程圖。
圖23是根據一個實施例的網路環境中的電子裝置的方塊圖。
圖24是根據一個實施例的音訊模組的方塊圖。
圖25是根據一個實施例的程式的方塊圖。
圖26是根據一個實施例的電子裝置的無線通訊模組、電源管理模組及天線模組的方塊圖。
在下文中，參照附圖詳細闡述本揭露的實施例。應注意，相同的元件將由相同的參考編號指示，儘管它們示出在不同的圖式中。在以下說明中，提供例如詳細配置及元件等具體細節僅是為了幫助全面理解本揭露的實施例。因此，對所屬領域中的技術人員應顯而易見，在不背離本揭露的範圍的條件下可對本文所述的實施例作出各種改變及修改。另外，為清晰及簡潔起見，省略對眾所周知的功能及構造的說明。以下所述用語是考慮到本揭露中的功能而定義的用語，且可根據使用者、使用者的意圖或習慣而有所不同。因此，這些用語的定義應基於本說明書通篇的內容來確定。
本揭露可具有各種修改及各種實施例，以下參照附圖詳細闡述其中的一些實施例。然而應理解，本揭露並非僅限於所述實施例，而是包括處於本揭露的範圍內的所有修改、等效形式及替代形式。
儘管可能使用包括例如第一(first)、第二(second)等序數詞的用語來闡述各種元件，但結構元件不受這些用語限制。這些用語僅用於區分各個元件。舉例來說，在不背離本揭露的範圍的條件下，第一結構元件可被稱為第二結構元件。相似地，第二結構元件也可被稱為第一結構元件。本文中所用的用語“和/或(and/or)”包括一個或多個相關項的任意及所有組合。
本文中所用的用語僅用於闡述本揭露的各種實施例，而並非旨在限制本揭露。除非上下文清楚地另外指明，否則單數形式旨在包括複數形式。在本揭露中，應理解，用語“包括(include)”或“具有(have)”指示特徵、數目、步驟、操作、結構元件、部件或其組合的存在，而不排除一個或多個其他特徵、數字、步驟、操作、結構元件、部件或其組合的存在或添加的可能。
除非進行不同地定義，否則本文中所用的所有用語均具有與本揭露所屬領域中的技術人員所理解的含意相同的含意。例如在常用字典中所定義的用語等用語應被解釋為具有與相關技術領域中的上下文含意相同的含意，且除非在本揭露中進行清楚定義，否則不應將其解釋為具有理想化或過於正式的含意。
根據一個實施例的電子裝置可為各種類型的電子裝置中的一種。電子裝置可包括例如可攜式通訊裝置(例如，智慧型 電話)、電腦、可攜式多媒體裝置、可攜式醫療裝置、相機、穿戴式裝置或家用電器。根據本揭露的一個實施例，電子裝置並非僅限於上述電子裝置。
本揭露中所用的用語並非旨在限制本揭露，而是旨在包括對對應實施例的各種改變、等效形式或替代形式。關於對附圖的說明，可使用相似的參考編號指代相似的或相關的元件。除非相關上下文清楚地另外指明，否則與物項對應的名詞的單數形式可包括一個或多個事物。本文所用的例如“A或B”、“A及B中的至少一者”、“A或B中的至少一者”、“A、B或C”、“A、B、及C中的至少一者”及“A、B、或C中的至少一者”等短語中的每一者可包括與短語中的對應一個短語一同枚舉的物項的所有可能組合。本文所用的例如“第一(1st、first)”及第二(2nd、second)等用語可用於將對應的元件與另一個元件進行區分，而不旨在在其他方面(例如，重要性或次序)對元件進行限制。本文意圖在於，如果在帶有或不帶有用語“可操作地”或“可通訊地”的條件下將元件(例如，第一元件)稱為與另一元件(例如，第二元件)“耦合”、“耦合到”另一元件、與另一元件“連接”或“連接到”另一元件，則其表示元件可直接地(例如，以有線方式)、無線地或通過第三元件與另一元件耦合。
本文所用用語“模組”可包括以硬體、軟體或韌體形式實施的單元，且可與例如“邏輯”、“邏輯區塊”、“部件”及“電路”等其他用語互換使用。模組可為適以執行一種或多種功能的單個整體元件或所述單個整體元件的最小單元或部件。舉例來說，根據一個實施例，模組可被實施為應用專用積體電路 (application-specific integrated circuit，ASIC)的形式。
基於數位-時間轉換器(DTC)的分數N鎖相環(PLL)可採用數位形式及模擬形式實施。在數位形式中，使用數控振盪器(digitally controlled oscillator，DCO)。如此一來，使用一位元模數轉換器(analog-to-digital converter，ADC)(例如，觸發器)或多位元ADC將相位誤差信息量化成數位字元。相位誤差被量化成對數位環路濾波器及數位DTC校準環路進行驅動的數位形式。PLL在環路被鎖定時會強制實現(enforce)零均值相位誤差(zero-average phase error)。來自數位相位檢測器的零均值還會確保DTC校準演算法的強健性。
在模擬形式中，可使用壓控振盪器(voltage-controlled oscillator，VCO)，且代表相位誤差的採樣電壓通過Gm(電壓-電流)電路驅動類比環路濾波器。DTC校準電路的一位元的相位誤差極性可由比較器產生。當PLL進入相位鎖定時，Gm電路處的採樣電壓值將通過Gm電路產生零均值電流。由於比較器的閾值電壓與Gm電路處的採樣電壓之間存在差異，因此輸入到DTC校準電路的相位極性由於受到閾值電壓差的嚴重影響而不具有零均值。輸入到DTC校準電路的這種輸入圖案不具有用於DTC增益跟蹤的有用的資訊，因此會損害DTC背景校準的強健性。當比較器閾值電壓與Gm電壓之間的差大時，所估計的DTC增益會偏離正確的值，從而造成相位雜訊及雜散劣化(spur degradation)。
圖1是根據實施例的整數N子採樣PLL 100的圖。圖2是根據實施例的跟蹤PLL 100的操作的曲線圖200。PLL 100包括將輸入電壓轉換成電流的Gm電路102、用於對從Gm電路102接 收的訊號進行濾波的類比環路濾波器104及用於生成頻率的VCO 106、以及可用於對電壓V1進行採樣且作為採樣相位檢測器(sampling phase detector，SPD)運行的採樣開關108與採樣電容器110。曲線圖200跟蹤CLKVCO波形202、CLKREF波形204及V1電壓206。
參照圖1及圖2，在CLKREF波形204的上升沿208處，採樣開關108閉合且V1節點電壓206跟蹤VCO 106的波形202。在CLKREF波形204的下降沿210處，VCO電壓在節點V1處被採樣到電容器110。VCO 106振盪波形的輕微相移會使得非零值被採樣到節點V1，所述非零值與相位誤差的量成一階比例關係。因此，採樣開關108與採樣電容器110一同形成採樣相位檢測器，且所述採樣相位檢測器在VCO頻率接近N*fref(N是正的非零整數且fref是參考時脈頻率)時良好地工作。Gm電路102將節點V1處的電壓值轉換成電流以對模擬環路濾波器104進行驅動。子採樣PLL可鎖定到CLKREF的任何諧波，且因此，需要使用頻率鎖定環路(frequency-locked loop)來確保鎖定到正確的諧波。
圖3是根據實施例的類比整數N採樣PLL 300的圖。圖4是根據實施例的跟蹤PLL 300的操作的曲線圖400。PLL 300包括Gm電路302、類比環路濾波器304、VCO 306、斜坡產生器308、採樣開關310、採樣電容器312及回饋分頻器314。曲線圖400跟蹤CLKREF波形402、FBCLK 404及V1電壓406。
參照圖3及圖4，介紹具有固定除法比率(fixed division ratio)的回饋分頻器314。參考時脈CLKREF向斜坡產生器308饋送訊號，斜坡產生器308在節點C1處產生CLKREF波形402 的具有鮮明的上升時間的版本。在回饋時脈FBCLK 404的下降沿408處，節點C1處的電壓被採樣到節點V1 406。採樣電壓值載送VCO 306的相對於參考時脈CLKREF的相位資訊。對於分數N PLL而言，輸出頻率對參考時脈頻率fref的比率是可被表達為K/2 M 的有理數(rational number)，其中K及M是正整數值。模擬子採樣PLL及模擬採樣PLL二者可通過利用DTC而擴展到支援分數N頻率合成(fractional-N frequency synthesis)。
圖5是根據實施例的基於DTC的類比子採樣分數N PLL 500的圖。圖6是根據實施例的跟蹤PLL 500的操作的曲線圖600。PLL 500包括Gm電路502、類比環路濾波器504、VCO 506、採樣開關508、採樣電容器510及DTC 512。曲線圖600跟蹤CLKVCO波形602、CLKREF波形604及DTC輸出波形606。
參照圖5及圖6，由於存在分數N頻率比率，因此當環路被鎖定時，CLKREF波形604的下降沿(例如，608處的下降沿)不會自然地對準VCO時脈602的下降沿(例如，610處的下降沿)。為了檢測由VCO時脈602的下降沿610載送的相位誤差，可提供DTC 512來應用充分的延遲以使DTC輸出時脈606的下降沿612對準VCO時脈602的下降沿610。DTC 512需要數位延遲碼，所述數位延遲碼可從由所估計的DTC增益按比例縮放的預期相位誤差產生。
圖7是根據實施例的基於DTC的類比採樣分數N PLL 700的圖。圖8是根據實施例的跟蹤PLL 700的操作的曲線圖800。PLL 700包括Gm電路702、類比環路濾波器704、VCO 706、採樣開關708、採樣電容器710、斜坡產生器712、DTC 714、回饋 分頻器(多模分頻器)716及△Σ調變器(△Σ modulator，△ΣM)718。曲線圖800跟蹤CLKREF波形802及DTC輸出波形804。
參照圖7及圖8，在斜坡產生器712前面添加DTC 714，以將CLKREF波形802的上升沿806延遲到在DTC輸出波形804中示出的上升沿808。利用DTC 714引入的恰當的延遲量，由回饋分頻器716及△Σ調變器718引入的量化誤差可被消除。因此，節點V1處的採樣電壓值代表相位誤差。對於基於DTC的子採樣分數N PLL 500及基於DTC的採樣分數N PLL 700二者而言，可利用數位DTC碼的產生。
圖9是根據實施例的DTC碼產生電路900的圖。DTC碼產生電路900包括△Σ調變器(△Σmodulator)902、數位積分器904及量化器906。DTC的時間延遲受到由DTC碼產生電路900產生的DTC碼字914控制。頻率控制字(FCW)908可被輸入到DTC碼產生電路900中且可規定期望的頻率合成比率。△Σ調變器902可產生與FCW 908相同的具有時間平均比率(time-averaged ratio)的數位序列。頻率量化誤差序列qe(n)916(其通過累加器920產生)是△Σ調變器902的輸出與FCW 908之間的差。為從頻率量化誤差序列916轉換成相位誤差序列Φe(n)918，可採用數位積分器904(其包括累加器922與數位延遲單元923)，且可產生相位誤差序列918。為實現恰當的消除，可通過混頻器924來以DTC增益910對預期的相位誤差序列918進行按比例縮放。通過累加器926添加DTC碼偏移912以將DTC碼字914移位至滿足DTC輸入範圍要求。由於添加DTC碼偏移912而引起的額外的延遲與引入到CLKREF的固定延遲相等，且不會影響PLL操作。
圖10是根據實施例的用於具有1位元採樣相位檢測器的數位PLL的DTC校準系統1000的圖。DTC校準系統1000包括數位觸發器1002、數位環路濾波器1004、數控振盪器(DCO)1006、回饋分頻器1008、DTC 1010、DTC增益校準電路1012及DTC碼字產生電路1014。DTC輸出是由數位觸發器1002在回饋時脈的上升沿處進行採樣。觸發器1002輸出為1或0的值。然而，當用作1位元數位相位檢測器時，觸發器1002的輸出值可被解釋為值+1及-1。這個1位元相位檢測器輸出對數位環路濾波器1004及DTC增益校準電路1012進行驅動。當環路被鎖定時，數位PLL 1000迫使1位元相位檢測器的輸出值的平均值為零。輸入到DTC增益校準電路1012的零均值還可確保快速的及準確的DTC校準。
圖11是根據實施例的電子電路1100的圖。電子電路1100包括Gm電路1102、類比環路濾波器1104、VCO 1106、採樣開關1108、採樣電容器1110、斜坡產生器1112、DTC 1114、回饋分頻器1116、比較器1118、DTC增益校準電路1120、DTC碼字產生電路1122及電壓產生電路1124。在基於DTC的類比子採樣分數N PLL(或基於DTC的採樣分數N PLL)中，類比環路濾波器1104的輸入與DTC增益校準電路1120的輸入是由不同的電路產生的。採樣相位檢測器(例如，採樣開關1108與採樣電容器1110)輸出驅動Gm電路1102將電流遞送到模擬環路濾波器1104。然而，DTC增益校準電路1120的輸入來自於比較器1118。Gm電路102與比較器1118之間對於DTC增益校準電路1120而言的電壓失配會造成DTC增益收斂困難且導致性能劣化。PLL可被配置成利用電壓產生電路1124動態地調整比較器1118的閾值 (例如，參考電壓輸入)以跟蹤Gm電路1102的閾值電壓。
電路1100可包括DTC 1114、VCO 1106、SPD(例如，採樣開關1108及採樣電容器1110)、比較器1118及數位電路1120，DTC 1114將參考時脈或回饋時脈延遲以消除分數N模式頻率合成的量化雜訊，VCO 1106產生頻率合成器的輸出時脈，SPD提取DTC輸出與參考時脈或回饋時脈之間的時序差，比較器1118將模擬SPD輸出轉換成用於DTC增益校準的1-bit輸出，數位電路1120用於執行DTC增益校準。
電路1100還包括電壓產生電路1124(也被稱為“電壓產生器”)，電壓產生電路1124基於代表Gm 1102的採樣電壓與比較器1118的輸入參考電壓之間的差的輸出來動態地調整比較器1118的閾值電壓。為易於說明，電壓產生電路1124可被稱為參考電壓(VREF)產生電路。並非依賴於預定義的比較器閾值，比較器1118的閾值電壓可被動態調整以跟蹤Gm電路1102的閾值電壓。VREF產生電路1124可將參考電壓程式設計(例如，輸出)到比較器1118以使比較器1118的參考電壓逼近Gm電壓，從而逼近Gm電壓直到收斂(例如，參考電壓的值與Gm電壓的值匹配)為止，以使得比較器1118具有零均值輸出。因此，當PLL被鎖定且出現收斂時，比較器1118可具有與Gm電路1102相同的閾值電壓。這會改善基於DTC的類比分數N PLL的收斂問題及性能劣化問題。
圖12是根據實施例的VREF產生電路1200的圖。VREF產生電路1200可包括1位元數位延遲單元1202及步進電壓數模轉換器(step-voltage digital-to-analog converter，△V-DAC)1204， 所述1位元數位延遲單元1202可被實施為觸發器。在一些實施例中，數位延遲單元1202可被省略且△V-DAC 1204的輸入與輸出可被短接。VREF產生電路1200的輸入可為從比較器1206輸出的值，且VREF產生電路1200的輸出可為輸入到比較器1206的參考電壓。△V-DAC 1204可根據來自比較器1206的輸出來遞增參考電壓的值。舉例來說，如果輸入是+1，則△V-DAC 1204將輸出電壓增大△V。如果輸入是-1，則△V-DAC 1204將輸出電壓減小△V。△V-DAC 1204實施方式明顯比傳統的DAC更簡單，且△V-DAC 1204實施方式使面積開銷及設計工作最小化。步長大小△V可為約0.1mV。由於不需要數位濾波，因此由雜訊引起的比較器輸出的切換(toggling)被直接傳輸到△V-DAC 1204。可使用較低的△V值來減小由於由雜訊造成的隨機切換引起VREF變化而導致的系統性能劣化。△V-DAC 1204的步長大小可被配置成基於從比較器1206輸出的連續的+1或-1的數目而在相位鎖定及調整期間進行調整。
圖13是根據實施例的VREF產生電路1300的圖。VREF產生電路1300可包括數位累加器1302及DAC 1304。VREF產生電路1300的輸入可為從比較器1306輸出的值，且VREF產生電路1300的輸出可為輸入到比較器1306的參考電壓。數位累加器1302位於負的回饋環路中且可有效地運行低通濾波器，且由雜訊引起的比較器1306的輸出切換被數位低通濾波器濾出。因此，DAC 1304的解析度可放鬆(例如，約2mV到約4mV)。數位累加器1302具有比DAC 1304的輸入更多的位元，且可使用量化器1308來產生DAC碼。
圖14是根據實施例的VREF產生電路1400的圖。VREF產生電路1400可包括△Σ調變器1402及△V DAC 1404。VREF產生電路1400的輸入可為從比較器1406輸出的值，且VREF產生電路1400的輸出可為輸入到比較器1406的參考電壓。小於1的按比例縮放因數‘A’1408可實施對△Σ調變器1402的輸入進行按比例縮放。可使用一階△Σ調變器，但是預期可實施更高階的△Σ調變器。△V DAC 1404的解析度可因引入△Σ調變器1402而放鬆(例如，約2mV到約4mV)。
圖15是根據實施例的△V-DAC電路1500的圖。△V-DAC電路1500包括重定延遲1502，且可包括多種模式(例如，重定模式及充電/放電模式)。在重定模式期間，DAC輸出1504可通過電阻器分壓而被預充電到VDD的一半，且DAC輸出1504可基於來自△Σ調變器的1位元帶符號輸入(例如，“+1”代表充電且“-1”代表放電)而每一時脈迴圈放電/充電一個步長。電壓步長大小可由脈衝寬度(即，阻容(resistor capacitance，RC)延遲)來確定，脈衝寬度可根據VREF產生電路實施方式而具有放鬆的準確性要求(例如，約2mV到約4mV)。△V DAC電路1500明顯比典型的DAC簡單，這會使面積開銷及設計工作最小化。
圖16是根據實施例的具有參考時脈倍頻器的基於DTC的分數N類比PLL 1600的圖。基於DTC的分數N類比PLL 1600包括Gm電路1602、VCO 1604、SPD 1606、DTC碼字產生器1608、△Σ調變器1610、DTC增益校準電路1612、DTC 1613、工作週期校準電路1614、參考時脈倍頻器1616及在回饋路徑中用於分數N產生的由△Σ調變器1610進行調製的多模分頻器1618。△Σ調變 器1610的Φe(n)經DTC增益(KDTC)按比例縮放且接著對參考路徑中的DTC 1613進行調製以消除CLKFB中的Φe(n)。參考時脈倍頻器1616對PLL採樣速率進行加倍以進一步減小帶內相位雜訊(PN)。參考時脈工作週期誤差是通過將CLKFB的相位相應地調整至與CLKREFX2中的偶數/奇數失配進行匹配而在到達SPD 1606之前進行修正的。因此，SPD 1606在被鎖定時僅看到小的相位誤差，這類似於整數N情形。
SPD 1606包括斜率產生器(slope generator)1620及兩級採樣器1622。CLKDTC的上升沿觸發dV/dt斜率高的鮮明的電壓斜坡，且由CLKFB採樣，從而將相位誤差轉換成採樣電壓。除了採樣及保持操作之外，兩級採樣器1622還對相位誤差提供一階離散時間無限脈衝回應(infinite impulse response，IIR)低通濾波。採樣電壓接著被分離成兩條路徑：一條路徑對提供比例增益的VCO 1604(Vctrl_P)進行直接調諧；而另一條路徑經過Gm電路1602及積分電容器CI來為VCO 1604產生Vctrl_I。這種PI配置對於採樣PLL而言是自然的選擇。其取消了傳統模擬環路濾波器中的有雜訊的電阻器。PLL環路頻寬主要取決於dV/dt斜率及VCO調諧靈敏度(Kvco_P)，且對Gm電路1602及CI不敏感。這會減小隨著製程-電壓-溫度(PVT)的環路增益變化，且還會放鬆對Gm電路1602的增益準確性要求。相位頻率檢測器(phase frequency detector，PFD)環路1624用於加快初始頻率/相位獲取，其在頻率鎖定之後斷電以節省電力。在不進行上述VREF調整的條件下，閾值電壓失配使比較器輸出很少的有用資訊來支援DTC校準。
在具有正確的增益值250的情況下在¼校準頻寬處以閾 值失配值0mV、20mV及100mV進行了關於DTC增益值的模擬。
在20mV及100mV閾值失配情況下，比較器輸出在大部分情況下是一，且所述比較器輸出不具有對於DTC校準而言有用的資訊。由於閾值電壓之間存在100mV的大的差異，因此DTC增益校準結果將偏離正確的值，且此將造成差的相位雜訊及雜散性能。與0mV失配情形相比，對於20mV失配情形而言DTC增益波形看起來雜訊較小。然而，這歸因於由於受到閾值失配嚴重影響的比較器輸出包含很少的用於DTC增益校準的資訊而使校準變慢。在¼校準頻寬情況下0mV閾值電壓如預期的一樣具有最乾淨的DTC增益波形。
如本文中所述，動態VREF產生電路使比較器能夠跟蹤Gm電路的閾值電壓。來自比較器的DTC增益校準電路的輸入具有大約零均值且DTC增益波形類似於其中Gm電路處的電壓與比較器閾值電壓相匹配的情形。
圖17是根據實施例的PLL中的具有各種區塊的晶片顯微照片1700的圖。晶片1700包括VCO 1702、DTC 1704及多模回饋分頻器(multi-modulus feedback divider，MMDIV)1706。6-GHz VCO可為厚氧化物互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)交叉耦合核心，其伴有尾部電感器退化(tail inductor degeneration)以抑制閃爍雜訊上變頻(flicker noise up conversion)。CMOS拓撲對偏置電流進行再利用且還會減輕累積模式變抗器(accumulation mode varactor)的偏置。開關式金屬-氧化物-金屬(metal-oxide-metal，MoM)電容器用於進行粗調諧。具有不同的調諧敏感度(Kvco_P及Kvco_I)的兩 個變抗器陣列分別由用於比例及積分調諧路徑的環路控制。6GHz時的類比VCO PN在1-MHz偏移情況下可為-125dBc/Hz以滿足嚴格的5G蜂窩網路要求。
儘管以上說明涉及DTC增益校準系統，然而包括以上VREF產生電路的本揭露可應用於電荷幫浦PLL設計以及其他類型的PLL設計，而此並不背離本揭露的範圍。
可利用DTC來有效地去除由於分數N電荷幫浦PLL的△Σ調變器引起的量化雜訊。在不具有DTC時，將分數N電荷幫浦PLL的環路濾波器頻寬增大還將增大PLL輸出處的△Σ調變器量化雜訊。對於低功率VCO或環形振盪器VCO而言期望具有較寬的環路濾波器頻寬以減小輸出時脈均方根(root mean square，RMS)抖動或集成相位雜訊。
圖18是跟蹤不具有DTC的分數N電荷幫浦PLL的性能的曲線圖1800。圖19是跟蹤根據實施例的具有DTC的分數N電荷幫浦PLL的性能的曲線圖1900。
如在曲線圖1800中由電荷幫浦電流輸出波形1802示出，電荷幫浦輸出電流載送由分頻器及△Σ調變器產生的量化雜訊1804。如在曲線圖1900中由電荷幫浦電流輸出波形1902、DTC輸出波形1904及回饋時脈CLKFB的波形1906示出，在具有DTC的情況下，DTC輸出的上升沿1908與CLKFB上升沿1910對準。由於雜訊被DTC消除，因此電荷幫浦輸出不包含來自分頻器及△Σ調變器的量化雜訊。為使DTC消除來自分頻器及△Σ調變器的量化雜訊，利用DTC增益校準，例如用於上述採樣分數N PLL或子採樣分數N PLL的DTC增益校準。
圖20是根據實施例的電荷幫浦△Σ分數N PLL 2000的圖。PLL 2000包括PFD 2002、電荷幫浦2004、環路濾波器2006、VCO 2008、MMDIV 2010、△Σ調變器2012、觸發器2014、DTC增益校準電路2016、DTC碼產生電路2018、電壓產生電路2020、固定延遲電路2022、可程式設計延遲電路2024及DTC 2026。
PLL 2000利用DTC 2026及DTC增益校準電路2016來消除來自△Σ調變器2012及MMDIV 2010的量化雜訊。觸發器2014用於對經DTC 2026延遲的參考時脈CLKREF(例如，參考電壓)的相對上升沿時序與回饋時脈CLKFB進行比較。使DTC增益校準收斂需要補償PFD 2002及電荷幫浦2004的輸出與觸發器2014的輸出之間的差，固定延遲電路(F.Delay)2022被添加到回饋時脈CLKFB且可程式設計延遲電路(P.Delay)2024被添加到DTC 2026的輸出。
觸發器2014的輸出(DET_OUT)可被映射到值+1/-1以驅動DTC增益校準電路2016及可程式設計延遲電路2024。舉例來說，如果經低通濾波的觸發器(low-pass filtered flip-flop)2014的輸出大於或等於0，則可能需要增大由可程式設計延遲電路2024產生的延遲。如果經低通濾波的觸發器2014的輸出小於0，則可能需要減小由可程式設計延遲電路2024產生的延遲。
圖21是根據實施例的電荷幫浦△Σ分數N PLL中的電路的圖2100。圖2100中的電路包括觸發器2014、電壓產生電路2020、固定延遲電路2022及可程式設計延遲電路2024。可程式設計延遲電路2024包括由變抗器2104載入的多個反相器2102。電壓產生電路2020包括△V-DAC 2106、△Σ調變器2108及按比例縮 放器2110。儘管電壓產生電路2020被示出為類似於上述電壓產生電路1400，然而電壓產生電路2020並非僅限於這些配置，例如電壓產生電路1200及1300以及上述其他配置。此外，為易於說明，電壓產生電路2020可指控制電壓(Vctrl)產生電路或延遲線Vctrl產生電路。
延遲線Vctrl產生電路2020接收觸發器2014的輸出。觸發器2014的輸出被按比例縮放器2110以因數A進行按比例縮放，其中A是小於1的固定正值。經按比例縮放的輸出驅動△Σ調變器2108，且△Σ調變器2108的一位元輸出驅動△V-DAC 2106。△V-DAC 2106產生控制電壓Vctrl，控制電壓Vctrl被饋送到可程式設計延遲電路2024以控制可程式設計延遲電路2024對DTC輸出施加的延遲量。經延遲的DTC輸出被作為觸發器2014的參考電壓輸入到觸發器2014。
圖22是根據實施例的用於調整PLL中的參考電壓的方法的流程圖2200。在2202處，接收代表採樣電壓與參考電壓之間的差的輸入值。所述輸入值可由電壓產生電路(例如，VREF產生電路或Vctrl產生電路)接收。在具有例如上述的那些類比採樣/子採樣分數N PLL的實例中，輸入值可由比較器產生，且輸入值代表Gm電路處的採樣電壓與參考電壓之間的差。在具有例如上述的那些電荷幫浦PLL的實例中，輸入值可由觸發器產生且輸入值代表來自DTC輸出的採樣電壓與參考電壓之間的差。如上所述，根據採樣電壓大於參考電壓還是採樣電壓小於參考電壓而定，輸入值可為+1或-1。
在2204處，通過基於由輸入值代表的差產生電壓輸出 來調整參考電壓。可對參考電壓進行調整，且電壓輸出可由電壓產生電路(例如，VREF產生電路或Vctrl產生電路)產生。在具有類比採樣/子採樣分數N PLL的實例中，電壓輸出可為被輸入到比較器的經調整的參考電壓以通過將經調整的參考電壓與在Gm電路處採樣的電壓進行比較來再次產生輸入值。在具有電荷幫浦PLL的實例中，電壓輸出可由對DTC輸出(例如，參考電壓)進行延遲的可程式設計延遲電路接收。經延遲的DTC輸出可被輸入到觸發器中以再次產生代表採樣電壓(例如，CLKFB)與經延遲的參考電壓之間的差的輸入值。
流程圖2200中的步驟可重複進行，直到參考電壓收斂到採樣電壓的值為止。在類比採樣/子採樣分數N PLL中，可隨著經調整的參考電壓逼近Gm採樣電壓的值而重複進行步驟2202及2204，且所述方法可在經調整的參考電壓與Gm採樣電壓匹配時結束。在電荷幫浦PLL中，可隨著經延遲的參考電壓逼近採樣電壓的值而重複進行步驟2202及2204，且所述方法可在經延遲的參考電壓與採樣電壓匹配時結束。
圖23是根據一個實施例的網路環境2300中的電子裝置2301的方塊圖。參照圖23，網路環境2300中的電子裝置2301可通過第一網路2398(例如，短距離無線通訊網路)來與電子裝置2302進行通訊，或者通過第二網路2399(例如，長距離無線通訊網路)來與電子裝置2304或伺服器2308進行通訊。根據一個實施例，電子裝置2301可通過伺服器2308來與電子裝置2304進行通訊。電子裝置2301可包括處理器2320、記憶體2330、輸入裝置2350、聲音輸出裝置2355、顯示裝置2360、音訊模組2370、 感測器模組2376、介面2377、觸感模組(haptic module)2379、相機模組2380、電源管理模組2388、電池2389、通訊模組2390、使用者識別模組(subscriber identification module，SIM)2396或天線模組2397。在一個實施例中，可從電子裝置2301省略這些元件中的至少一者(例如，顯示裝置2360或相機模組2380)，或者可向電子裝置2301添加一個或多個其他元件。在一個實施例中，所述元件中的一些元件可被實施為單個積體電路(integrated circuit，IC)。舉例來說，感測器模組2376(例如，指紋感測器(fingerprint sensor)、虹膜感測器(iris sensor)或亮度感測器(illuminance sensor))可嵌入在顯示裝置2360(例如，顯示器)中。
處理器2320可執行例如軟體(例如，程式2340)以控制與處理器2320耦合的電子裝置2301的至少一個其他元件(例如，硬體元件或軟體元件)，且可執行各種資料處理或計算。根據一個實施例，作為資料處理或計算的至少一部分，處理器2320可在揮發性記憶體2332中載入從另一個元件(例如，感測器模組2376或通訊模組2390)接收的命令或資料，處理儲存在揮發性記憶體2332中的命令或資料，以及將所得資料儲存在非揮發性記憶體2334中。根據一個實施例，處理器2320可包括主處理器2321(例如，中央處理器(central processing unit，CPU)或應用處理器(application processor，AP))以及能夠獨立於主處理器2321運行或與主處理器2321結合運行的輔助處理器2323(例如，圖形處理單元(graphics processing unit，GPU)、圖像訊號處理器(image signal processor，ISP)、感測器集線器處理器(sensor hub processor) 或通訊處理器(communication processor，CP))。另外地或作為另外一種選擇，輔助處理器2323可適以消耗比主處理器2321少的功率，或者執行特定功能。輔助處理器2323可與主處理器2321分開實施或者作為主處理器2321的一部分實施。
當主處理器2321處於非現用(inactive)(例如，睡眠)狀態時，輔助處理器2323可替代主處理器2321來控制與電子裝置2301的元件中的至少一個元件(例如，顯示裝置2360、感測器模組2376或通訊模組2390)相關的功能或狀態中的至少一些功能或狀態；或者當主處理器2321處於現用狀態(例如，正在執行應用時)，輔助處理器2323可與主處理器2321一起控制上述功能或狀態中的至少一些功能或狀態。根據一個實施例，輔助處理器2323(例如，圖像訊號處理器或通訊處理器)可被實施為在功能上與輔助處理器2323相關的另一個元件(例如，相機模組2380或通訊模組2390)的一部分。
記憶體2330可儲存由電子裝置2301的至少一個元件(例如，處理器2320或感測器模組2376)使用的各種資料。所述各種資料可包括例如軟體(例如，程式2340)以及用於與軟體相關的命令的輸入資料或輸出資料。記憶體2330可包括揮發性記憶體2332或非揮發性記憶體2334。
程式2340可作為軟體儲存在記憶體2330中且可包括例如作業系統(operating system，OS)2342、中介軟體(middleware)2344或應用2346。
輸入裝置2350可從電子裝置2301的外部(例如，使用者)接收將由電子裝置2301的其他元件(例如，處理器2320)使 用的命令或資料。輸入裝置2350可包括例如麥克風、滑鼠或鍵盤。
聲音輸出裝置2355可將聲音訊號輸出到電子裝置2301的外部。聲音輸出裝置2355可包括例如揚聲器或接收器。揚聲器可用於一般用途(例如，播放多媒體或錄音)，且接收器可用於接收傳入呼叫。根據一個實施例，接收器可與揚聲器分開實施或作為揚聲器的一部分實施。
顯示裝置2360可向電子裝置2301的外部(例如，使用者)以視覺方式提供資訊。顯示裝置2360可包括例如顯示器、全息圖裝置(hologram device)或投影儀以及用於控制顯示器、全息圖裝置及投影儀中的對應一者的控制電路。根據一個實施例，顯示裝置2360可包括適以探測觸摸的觸摸電路、或適以測量由觸摸引發的力的強度的感測器電路(例如，壓力感測器)。
音訊模組2370可將聲音轉換成電訊號以及將電訊號轉換成聲音。根據一個實施例，音訊模組2370可通過輸入裝置2350獲得聲音，或者通過聲音輸出裝置2355或通過與電子裝置2301直接地(例如，以有線方式)耦合或無線耦合的外部電子裝置(例如，電子裝置2302)的頭戴耳機來輸出聲音。
感測器模組2376可探測電子裝置2301的運行狀態(例如，功率或溫度)或者電子裝置2301外部的環境狀態(例如，使用者狀態)，且接著產生與所探測的狀態對應的電訊號或資料值。根據一個實施例，感測器模組2376可包括例如手勢感測器(gesture sensor)、陀螺儀感測器(gyro sensor)、大氣壓感測器(atmospheric pressure sensor)、磁性感測器(magnetic sensor)、加速度感測器(acceleration sensor)、握持感測器(grip sensor)、接近感測器 (proximity sensor)、顏色感測器(color sensor)、紅外(infrared，IR)感測器、生物特徵感測器(biometric sensor)、溫度感測器(temperature sensor)、濕度感測器(humidity sensor)或亮度感測器。
介面2377可支援為將電子裝置2301直接地(例如，以有線方式)或無線地與外部電子裝置(例如，電子裝置2302)耦合而使用的一種或多種規定協議。根據一個實施例，介面2377可包括例如高清晰度多媒體介面(high definition multimedia interface，HDMI)、通用序列匯流排(universal serial bus，USB)介面、安全數位(secure digital，SD)卡介面或音訊介面。
連接端子2378可包括連接件，電子裝置2301可通過連接件與外部電子裝置(例如，電子裝置2302)實體連接。根據一個實施例，連接端子2378可包括例如HDMI連接件、USB連接件、SD卡連接件或音訊連接件(例如，頭戴耳機連接件)。
觸感模組2379可將電訊號轉換成機械刺激(例如，震動或移動)或者可由用戶通過觸覺(tactile sensation)或動覺(kinesthetic sensation)識別的電刺激。根據一個實施例，觸感模組2379可包括例如電動機、壓電式元件(piezoelectric element)或電刺激器(electrical stimulator)。
相機模組2380可拍攝靜止圖像或移動圖像。根據一個實施例，相機模組2380可包括一個或多個鏡頭、圖像感測器、圖像訊號處理器或閃光燈。
電源管理模組2388可管理向電子裝置2301供應的電力。根據一個實施例，電源管理模組2388可被實施為例如電源管 理積體電路(power management integrated circuit，PMIC)的至少一部分。
電池2389可向電子裝置2301的至少一個元件供電。根據一個實施例，電池2389可包括例如不可再充電的一次電池(primary cell)、可再充電的二次電池(secondary cell)或燃料電池(fuel cell)。
通訊模組2390可支援在電子裝置2301與外部電子裝置(例如，電子裝置2302、電子裝置2304或伺服器2308)之間建立直接的(例如，有線的)通訊通道或無線的通訊通道以及通過所建立的通訊通道執行通訊。通訊模組2390可包括可獨立於處理器2320(例如，AP)運行的一個或多個通訊處理器並支援直接的(例如，有線的)通訊或無線的通訊。根據一個實施例，通訊模組2390可包括無線通訊模組2392(例如，蜂窩通訊模組、短距離無線通訊模組或全球導航衛星系統(global navigation satellite system，GNSS)通訊模組)或有線通訊模組2394(例如，區域網路(local area network，LAN)通訊模組或電力線通訊(power line communication，PLC)模組)。這些通訊模組中對應的一個通訊模組可通過第一網路2398(例如，短距離通訊網路，例如藍牙TM、無線保真(wireless-fidelity，Wi-Fi)直接或紅外資料協會(Infrared Data Association，IrDA)標準)或第二網路2399(例如，長距離通訊網路，例如蜂窩網路、網際網路或電腦網路(例如，LAN或廣域網路(wide area network，WAN)))與外部電子裝置進行通訊。這些各種類型的通訊模組可被實施為單個元件(例如，單個積體電路)或者可被實施為彼此分開的多個組件(例如，多個積體電 路)。無線通訊模組2392可使用儲存在使用者識別模組2396中的使用者資訊(例如，國際移動用戶識別碼(international mobile subscriber identity，IMSI))來識別及認證通訊網路(例如，第一網路2398或第二網路2399)中的電子裝置2301。
天線模組2397可將訊號或電力傳送到電子裝置2301外部(例如，外部電子裝置)或者從電子裝置2301外部接收訊號或電力。根據一個實施例，天線模組2397可包括一個或多個天線，且舉例來說通訊模組2390(例如，無線通訊模組2392)可從所述一個或多個天線中選擇適用於在通訊網路(例如，第一網路2398或第二網路2399)中使用的通訊方案的至少一個天線。然後可通過所選擇的至少一個天線在通訊模組2390與外部電子裝置之間傳送或接收訊號或電力。
上述元件中的至少一些元件可人工進行耦合且所述至少一些元件之間可通過週邊間通訊方案(inter-peripheral communication scheme)(例如，匯流排、通用輸入及輸出(general purpose input and output，GPIO)、串列週邊介面(serial peripheral interface，SPI)或移動產業處理器介面(mobile industry processor interface，MIPI))傳送訊號(例如，命令或資料)。
根據一個實施例，可通過與第二網路2399進行耦合的伺服器2308在電子裝置2301與外部電子裝置2304之間傳送或接收命令或資料。電子裝置2302及電子裝置2304中的每一者可為與電子裝置2301為相同類型或不同類型的裝置。根據一個實施例，將在電子裝置2301處執行的所有操作或一些操作可在外部電子裝置2302、外部電子裝置2304或外部電子裝置2308中的一者 或多者處執行。舉例來說，如果電子裝置2301原本應自動地或回應於來自使用者或另一個裝置的請求而執行功能或服務，則替代執行所述功能或服務或者除了執行所述功能或服務之外，電子裝置2301還可請求所述一個或多個外部電子裝置執行所述功能或服務的至少一部分。接收到所述請求的所述一個或多個外部電子裝置可執行所請求的功能或服務的所述至少一部分，或者執行與所述請求相關的其他功能或其他服務，並將所述執行的結果傳輸到電子裝置2301。電子裝置2301可在對結果進行進一步處理或不進行進一步處理的情況下提供所述結果作為對請求的回復的至少一部分。為此，舉例來說，可使用雲計算、分散式運算或客戶機-伺服器計算技術。
一個實施例可被實施為包括儲存在可由機器(例如，電子裝置2301)讀取的儲存媒體(例如，內部記憶體2336或外部記憶體2338)中的一個或多個指令的軟體(例如，程式2340)。舉例來說，機器(例如，電子裝置2301)的處理器(例如，處理器2320)可在使用或不使用受處理器控制的一個或多個其他元件的條件下調用儲存在儲存媒體中的所述一個或多個指令中的至少一個指令，並執行所述至少一個指令。因此，可操作機器根據所調用的所述至少一個指令來執行至少一種功能。所述一個或多個指令可包括由編譯器產生的代碼或者可由解譯器執行的代碼。機器可讀儲存媒體可設置成非暫時性儲存媒體形式。用語“非暫時性”表示儲存媒體是有形裝置，且不包括訊號(例如，電磁波)，但此用語並不區分資料以半永久方式儲存在儲存媒體中的情形與資料臨時儲存在儲存媒體中的情形。
根據一個實施例，本揭露的方法可包括在電腦程式產品中及在電腦程式產品中提供。電腦程式產品可在賣方與買方之間作為產品進行交易。電腦程式產品可以機器可讀儲存媒體(例如，壓縮磁碟唯讀記憶體(compact disc read only memory，CD-ROM))形式分發，或者通過應用商店(例如，播放商店TM(Play StoreTM)線上分發(例如，下載或上傳)，或者直接在兩個使用者裝置(例如，智慧型電話)之間分發。如果線上分發，則電腦程式產品的至少一部分可在機器可讀儲存媒體(例如，製造商伺服器的記憶體、應用商店的伺服器或中繼伺服器)中臨時產生或至少臨時儲存在所述機器可讀儲存媒體中。
根據一個實施例，上述元件中的每一個元件(例如，模組或程式)可包括單個實體或多個實體。根據一個實施例，可省略上述元件中的一者或多者，或者可添加一個或多個其他元件。作為另外一種選擇或另外地，可將多個元件(例如，模組或程式)集成成單個元件。在這種情形中，集成元件仍可以與在集成之前所述多個元件中的對應一者執行一種或多種功能的方式相同或相似的方式來執行所述多個元件中的每一者的所述一種或多種功能。由模組、程式或另一元件執行的操作可依序地、並行地、重複地或啟發式地執行，或者所述操作中的一個或多個操作可以不同的次序執行或者被省略，或者可添加一個或多個其他操作。
圖24是根據一個實施例的音訊模組2370的方塊圖。參照圖24，音訊模組2370可包括例如音訊輸入介面2410、音訊輸入混頻器2420、模數轉換器(ADC)2430、音訊訊號處理器2440、數模轉換器(DAC)2450、音訊輸出混頻器2460或音訊輸出介面 2470。
音訊輸入介面2410可通過麥克風(例如，動圈式麥克風(dynamic microphone)、電容式麥克風(condenser microphone)或壓電式麥克風(piezo microphone))來接收與從電子裝置2301的外部獲得的聲音對應的音訊訊號，所述麥克風被配置為輸入裝置2350的一部分或者與電子裝置2301分開配置。舉例來說，如果音訊訊號是從外部電子裝置2302(例如，頭戴式耳機(headset)或麥克風)獲得的，則音訊輸入介面2410可通過連接端子2378來與外部電子裝置2302直接連接，或者通過無線通訊模組2392來與外部電子裝置2302無線連接(例如，藍牙TM通訊)以接收音訊訊號。根據一個實施例，音訊輸入介面2410可接收與從外部電子裝置2302獲得的音訊訊號相關的控制訊號(例如，通過輸入按鈕接收的音量調整訊號)。音訊輸入介面2410可包括多個音訊輸入通道且可分別通過所述多個音訊輸入通道中對應的一個音訊輸入通道接收不同的音訊訊號。根據一個實施例，另外地或作為另外一種選擇，音訊輸入介面2410可從電子裝置2301的另一個元件(例如，處理器2320或記憶體2330)接收音訊訊號。
音訊輸入混頻器2420可將多個所輸入音訊訊號合成為至少一個音訊訊號。舉例來說，根據一個實施例，音訊輸入混頻器2420可將通過音訊輸入介面2410輸入的多個類比音訊訊號合成成至少一個類比音訊訊號。
ADC 2430可將類比音訊訊號轉換成數位音訊訊號。舉例來說，根據一個實施例，ADC 2430可將通過音訊輸入介面2410接收到的類比音訊訊號，或者另外地或作為另外一種選擇，將通 過音訊輸入混頻器2420合成的類比音訊訊號轉換成數位音訊訊號。
音訊訊號處理器2440可對通過ADC 2430接收到的數位音訊訊號或者從電子裝置2301的另一個元件接收的數位音訊訊號執行各種處理。舉例來說，根據一個實施例，音訊訊號處理器2440可執行以下操作：改變採樣速率、應用一個或多個濾波器、內插處理、對整個或部分頻率頻寬進行放大或衰減、雜訊處理(例如，對雜訊或回聲進行衰減)、改變通道(例如，在單聲道與身歷聲之間切換)、混頻或者提取一個或多個數位音訊訊號的規定訊號。根據一個實施例，音訊訊號處理器2440的一種或多種功能可採用等化器形式實施。
DAC 2450可將數位音訊訊號轉換成類比音訊訊號。舉例來說，根據一個實施例，DAC 2450可將經音訊訊號處理器2440處理的數位音訊訊號或者從電子裝置2301的另一個元件(例如，處理器2320或記憶體2330)獲得的數位音訊訊號轉換成類比音訊訊號。
音訊輸出混頻器2460可將待輸出的多個音訊訊號合成為至少一個音訊訊號。舉例來說，根據一個實施例，音訊輸出混頻器2460可將經DAC 2450轉換的類比音訊訊號與另一個類比音訊訊號(例如，通過音訊輸入介面2410接收的類比音訊訊號)合成為至少一個類比音訊訊號。
音訊輸出介面2470可通過聲音輸出裝置2355將經DAC 2450轉換的類比音訊訊號，或者另外地或作為另外一種選擇，將經音訊輸出混頻器2460合成的類比音訊訊號輸出到電子裝置 2301的外部。聲音輸出裝置2355可包括例如揚聲器(例如，動圈式驅動器(dynamic driver)或平衡電樞式驅動器(balanced armature driver))或接收器。根據一個實施例，聲音輸出裝置2355可包括多個揚聲器。在這種情形中，音訊輸出介面2470可通過所述多個揚聲器中的至少一些揚聲器輸出具有多個不同通道(例如，身歷聲通道或5.1通道)的音訊訊號。根據一個實施例，音訊輸出介面2470可通過連接端子2378來與外部電子裝置2302(例如，外部揚聲器或頭戴式耳機)直接連接，或者通過無線通訊模組2392來與外部電子裝置2302無線連接以輸出音訊訊號。
根據一個實施例，音訊模組2370可通過使用音訊訊號處理器2440的至少一種功能對多個數位音訊訊號進行合成來產生至少一個數位音訊訊號，而不單獨地包括音訊輸入混頻器2420或音訊輸出混頻器2460。
根據一個實施例，音訊模組2370可包括音訊放大器(例如，揚聲器放大電路)，所述音訊放大器能夠放大通過音訊輸入介面2410輸入的類比音訊訊號或者將通過音訊輸出介面2470輸出的音訊訊號。根據一個實施例，音訊放大器可被配置為與音訊模組2370分開的模組。
圖25是根據一個實施例的程式2340的方塊圖。參照圖25，程式2340可包括用於控制電子裝置2301的一種或多種資源的OS 2342、中介軟體2344或可在OS 2342中執行的應用2346。OS 2342可包括例如安卓®(Android®)、蘋果作業系統(iOS®)、視窗®(Windows®)、塞班®(Symbian®)、泰澤®(Tizen®)或八達TM(BadaTM)。舉例來說，程式2340的至少一部分可在製造 期間預載入在電子裝置2301上，或者可在使用者使用期間從外部電子裝置(例如，電子裝置2302或2304、或者伺服器2308)下載或由外部電子裝置更新。
OS 2342可控制對電子裝置2301的一種或多種系統資源(例如，進程、記憶體或電源)的管理(例如，分配或解除配置)。另外地或作為另外一種選擇，OS 2342可包括一個或多個驅動器程式以驅動電子裝置2301的其他硬體裝置(例如，輸入裝置2350、聲音輸出裝置2355、顯示裝置2360、音訊模組2370、感測器模組2376、介面2377、觸感模組2379、相機模組2380、電源管理模組2388、電池2389、通訊模組2390、使用者識別模組2396或天線模組2397)。
中介軟體2344可向應用2346提供各種功能以使應用2346可使用從電子裝置2301的一種或多種資源提供的功能或資訊。中介軟體2344可包括例如應用管理器2501、視窗管理器2503、多媒體管理器2505、資源管理器2507、電源管理器2509、資料庫管理器2511、資料包管理器2513、連線性管理器2515、通知管理器2517、位置管理器2519、圖形管理器2521、安全管理器2523、電話管理器2525或語音辨識管理器2527。
應用管理器2501舉例來說可管理應用2346的壽命迴圈。視窗管理器2503舉例來說可管理在螢幕上使用的一種或多種圖形使用者介面(graphical user interface，GUI)資源。多媒體管理器2505舉例來說可識別將用於播放媒體檔的一種或多種格式，且可使用適用於從所述一種或多種格式選出的對應一種格式的轉碼器來對媒體檔中的對應一者進行編碼或解碼。資源管理器2507 舉例來說可管理應用2346的原始程式碼或記憶體2330的記憶體空間。電源管理器2509舉例來說可管理電池2389的容量、溫度或電力，且至少部分地基於電池2389的容量、溫度或電力的對應資訊來確定或提供將用於電子裝置2301的操作的相關資訊。根據一個實施例，電源管理器2509可與電子裝置2301的基本輸入/輸出系統(basic input/output system，BIOS)交交互操作。
資料庫管理器2511舉例來說可產生、搜索或改變將由應用2346使用的資料庫。資料包管理器2513舉例來說可管理以資料包檔形式分發的應用的安裝或更新。連線性管理器2515舉例來說可管理電子裝置2301與外部電子裝置之間的無線連接或直接連接。通知管理器2517舉例來說可提供將規定事件(例如，傳入呼叫、消息或警告)的出現通知給用戶的功能。位置管理器2519舉例來說可管理電子裝置2301的位置資訊。圖形管理器2521舉例來說可管理將向用戶提供的一種或多種圖形效果或者與所述一種或多種圖形效果相關的使用者介面。
安全管理器2523舉例來說可提供系統安全或使用者認證。電話管理器2525舉例來說可管理由電子裝置2301提供的語音呼叫功能或視頻呼叫功能。語音辨識管理器2527舉例來說可將使用者的語音資料傳送到伺服器2308、並從伺服器2308接收與將至少部分地基於所述語音資料對電子裝置2301執行的功能對應的命令、或者接收至少部分地基於所述語音資料轉換而來的文本資料。根據一個實施例，中介軟體2344可動態地刪除一些現有元件或添加新元件。根據一個實施例，中介軟體2344的至少一部分可被包括為OS 2342的一部分或者可在與OS 2342分開的其他軟體 中實施。
應用2346可包括例如主頁應用(home application)2551、撥號器應用(dialer application)2553、短消息服務(short message service，SMS)/多媒體消息傳送服務(multimedia messaging service，MMS)應用2555、即時消息(instant message，IM)應用2557、瀏覽器應用2559、相機應用2561、告警應用2563、連絡人應用(contact application)2565、語音辨識應用2567、電子郵件應用2569、日曆應用2571、媒體播放機應用2573、相簿應用2575、手錶應用2577、健康應用2579(例如，用於測量鍛練程度或生物特徵資訊(例如，血糖))或環境資訊應用2581(例如，用於測量氣壓、濕度或溫度資訊)。根據一個實施例，應用2346還可包括能夠支援電子裝置2301與外部電子裝置之間的資訊交換的資訊交換應用。資訊交換應用舉例來說可包括適以向外部電子裝置傳輸指定資訊(例如，呼叫、消息或警告)的通知中繼應用、或者包括適以管理外部電子裝置的裝置管理應用。通知中繼應用可向外部電子裝置傳輸與在電子裝置2301的另一應用(例如，電子郵件應用2569)處出現規定事件(例如，電子郵件接收)對應的通知資訊。另外地或作為另外一種選擇，通知中繼應用可從外部電子裝置接收通知資訊並將通知資訊提供到電子裝置2301的使用者。
裝置管理應用可控制外部電子裝置或外部電子裝置的一些元件(例如，外部電子裝置的顯示裝置或相機模組)的電源(例如，接通或關斷)或功能(例如，亮度、解析度或焦距的調整)。另外地或作為另外一種選擇，裝置管理應用可支援在外部電 子裝置上運行的應用的安裝、刪除或更新。
圖26是根據一個實施例的電子裝置2301的無線通訊模組2392、電源管理模組2388及天線模組2397的方塊圖。參照圖26，無線通訊模組2392可包括磁力安全傳輸(magnetic secure transmission，MST)通訊模組2610或近場通訊(near-field communication，NFC)通訊模組2630，且電源管理模組2388可包括無線充電模組2650。在這種情形中，天線模組2397可包括多個天線，所述多個天線包括與MST通訊模組2610連接的MST天線2697-1、與NFC通訊模組2630連接的NFC天線2697-3以及與無線充電模組2650連接的無線充電天線2697-5。此處只對以上參照圖23闡述的元件的說明進行簡要闡述或者省略所述說明。
MST通訊模組2610可從處理器2320接收包含控制資訊或例如卡(例如，信用卡)資訊等支付資訊的訊號，產生與所接收訊號對應的磁訊號，且接著通過MST天線2697-1將所產生的磁訊號傳輸到外部電子裝置2302(例如，銷售點(point-of-sale，POS)裝置)。根據一個實施例，為產生磁訊號，MST通訊模組2610可包括切換模組(其包括與MST天線2697-1連接的一個或多個開關)，且控制切換模組根據所接收的訊號來改變向MST天線2697-1供應的電壓或電流的方向。改變電壓或電流的方向能夠使從MST天線2697-1發出的磁訊號(例如，磁場)的方向相應地改變。如果在外部電子裝置2302處檢測到方向發生改變的磁訊號，則方向發生改變的磁訊號可引起與以下效果相似的效果(例如，波形)：當與和所接收的訊號相關聯的卡資訊對應的磁卡刷過電子裝置2302的讀卡器時產生的磁場的效果。根據一個實施例，舉例來說， 由電子裝置2302以磁訊號形式接收的支付相關資訊及控制訊號可通過網路2399被進一步傳送到外部伺服器2308(例如，支付伺服器)。
NFC通訊模組2630可從處理器2320獲得包含控制資訊或支付資訊(例如，卡資訊)的訊號並通過NFC天線2697-3將所獲得的訊號傳送到外部電子裝置2302。根據一個實施例，NFC通訊模組2630可通過NFC天線2697-3接收從外部電子裝置2302傳送的這種訊號。
無線充電模組2650可通過無線充電天線2697-5將電力無線地傳送到外部電子裝置2302(例如，蜂窩電話或穿戴式裝置)或者從外部電子裝置2302(例如，無線充電裝置)無線地接收電力。無線充電模組2650可支援包括例如磁共振方案或磁感應方案在內的各種無線充電方案中的一種或多種。
根據一個實施例，MST天線2697-1、NFC天線2697-3或無線充電天線2697-5中的一些可共用它們的輻射器中的至少部分輻射器。舉例來說，MST天線2697-1的輻射器可用作NFC天線2697-3的輻射器或無線充電天線2697-5的輻射器，或反之。在這種情形中，天線模組2397可包括切換電路，所述切換電路適以例如在無線通訊模組2392(例如，MST通訊模組2610或NFC通訊模組2630)或電源管理模組(例如，無線充電模組2650)的控制下選擇性地將天線2697-1、2697-3及2697-5中的至少部分天線連接(例如，閉合)或斷開連接(例如，斷開)。舉例來說，當電子裝置2301使用無線充電功能時，NFC通訊模組2630或無線充電模組2650可控制切換電路來將由NFC天線2697-3與無線充電 天線2697-5共用的輻射器的至少一部分從NFC天線2697-3臨時斷開連接以及將所述輻射器的所述至少一部分與無線充電天線2697-5進行連接。
儘管已在本揭露的詳細說明中闡述了本揭露的某些實施例，然而在不背離本揭露的範圍的條件下可以各種形式來對本揭露進行修改。因此，本揭露的範圍不應僅基於所闡述的實施例來確定，而是應基於隨附權利要求書及其等效形式來確定。
1100:電子電路/電路
1102:Gm電路
1104:模擬環路濾波器
1106:壓控振盪器(VCO)
1108:採樣開關
1110:採樣電容器
1112:斜坡產生器
1114:數位-時間轉換器(DTC)
1116:回饋分頻器
1118:比較器
1120:DTC增益校準電路/數位電路
1122:DTC碼字產生電路
1124:電壓產生電路
CLKREF:參考時脈
C1:節點
V1:電壓/節點
qe(n):頻率量化誤差序列
Φe(n):相位誤差序列
Vctrl:控制電壓

Claims (20)

  1. 一種用於對鎖相環進行快速收斂的增益校準的方法，包括：由電壓產生電路接收輸入值，所述輸入值代表採樣電壓與參考電壓之間的差，其中所述採樣電壓是採樣自所述鎖相環的節點；以及由所述電壓產生電路通過基於由所述輸入值代表的所述差產生的電壓輸出來調整所述參考電壓。
  2. 如申請專利範圍第1項所述的方法，其中所述調整執行到所述參考電壓收斂到所述採樣電壓為止。
  3. 如申請專利範圍第1項所述的方法，更包括：在比較器處輸入來自所述電壓產生電路的所述電壓輸出作為所述參考電壓。
  4. 如申請專利範圍第3項所述的方法，更包括：由所述比較器輸出代表所述採樣電壓與經調整的所述參考電壓之間的差的輸出值。
  5. 如申請專利範圍第1項所述的方法，其中所述調整更包括根據由所述輸入值代表的所述差來將所述參考電壓的值遞增預定義的步長值。
  6. 如申請專利範圍第5項所述的方法，更包括：由所述電壓產生電路基於連續的且重複的輸入值的數目來改變所述預定義的步長值。
  7. 如申請專利範圍第1項所述的方法，更包括：由延遲電路基於在所述延遲電路處從所述電壓產生電路接收的所述電壓輸出來對所述參考電壓進行延遲。
  8. 如申請專利範圍第7項所述的方法，更包括：在觸發器處輸入來自所述延遲電路的經延遲的所述參考電壓。
  9. 如申請專利範圍第8項所述的方法，更包括：由所述觸發器輸出代表所述採樣電壓與經延遲的所述參考電壓之間的差的輸出值。
  10. 如申請專利範圍第1項所述的方法，其中所述採樣電壓是在鎖相環中的電壓-電流電路的輸入端處進行採樣。
  11. 一種用於對鎖相環進行快速收斂的增益校準的電子電路，包括：電壓產生電路，被配置成：接收代表採樣電壓與參考電壓之間的差的輸入值，其中所述採樣電壓是採樣自所述鎖相環的節點；以及通過基於由所述輸入值代表的所述差產生的電壓輸出來調整所述參考電壓。
  12. 如申請專利範圍第11項所述的電子電路，其中所述電壓產生電路調整所述參考電壓直到所述參考電壓收斂到所述採樣電壓。
  13. 如申請專利範圍第11項所述的電子電路，更包括比較器，所述比較器被配置成產生代表所述採樣電壓與所述參考電壓 之間的所述差的所述輸入值，其中來自所述電壓產生電路的所述電壓輸出被作為所述參考電壓輸入到所述比較器。
  14. 如申請專利範圍第13項所述的電子電路，其中所述比較器更被配置成輸出代表所述採樣電壓與經調整的所述參考電壓之間的差的輸出值。
  15. 如申請專利範圍第11項所述的電子電路，其中所述電壓產生電路更被配置成根據由所述輸入值代表的所述差來將所述參考電壓的值遞增預定義的步長值。
  16. 如申請專利範圍第15項所述的電子電路，其中所述電壓產生電路更被配置成基於連續的且重複的輸入值的數目來改變所述預定義的步長值。
  17. 如申請專利範圍第11項所述的電子電路，更包括延遲電路，所述延遲電路被配置成從所述電壓產生電路接收所述電壓輸出並基於所接收的所述電壓輸出來對所述參考電壓進行延遲。
  18. 如申請專利範圍第17項所述的電子電路，更包括觸發器，所述觸發器被配置成從所述延遲電路接收經延遲的所述參考電壓。
  19. 如申請專利範圍第11項所述的電子電路，其中所述採樣電壓是在鎖相環中的電壓-電流電路的輸入端處進行採樣。
  20. 如申請專利範圍第11項所述的電子電路，其中所述採樣電壓是從電荷幫浦鎖相環進行採樣。
TW107132574A 2018-01-05 2018-09-17 用於對鎖相環進行快速收斂的增益校準的電子電路及方法 TWI759543B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862613898P 2018-01-05 2018-01-05
US62/613,898 2018-01-05
US16/040,963 2018-07-20
US16/040,963 US10996634B2 (en) 2018-01-05 2018-07-20 System and method for fast-converging digital-to-time converter (DTC) gain calibration for DTC-based analog fractional-N phase lock loop (PLL)

Publications (2)

Publication Number Publication Date
TW201931774A TW201931774A (zh) 2019-08-01
TWI759543B true TWI759543B (zh) 2022-04-01

Family

ID=67139097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132574A TWI759543B (zh) 2018-01-05 2018-09-17 用於對鎖相環進行快速收斂的增益校準的電子電路及方法

Country Status (4)

Country Link
US (2) US10996634B2 (zh)
KR (1) KR102430180B1 (zh)
CN (1) CN110011664A (zh)
TW (1) TWI759543B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020084401A1 (en) * 2018-10-26 2020-04-30 Sendyne Corporation Improved runtime-calibratable analog computing system and methods of use
US11063599B2 (en) 2019-04-23 2021-07-13 Samsung Electronics Co., Ltd Apparatus and method for automatic search of sub-sampling phase locked loop (SS-PLL) locking acquisition
US11070177B2 (en) * 2019-09-06 2021-07-20 Cirrus Logic, Inc. Minimizing crossover distortion in a class B current driver
KR20210042748A (ko) * 2019-10-10 2021-04-20 삼성전자주식회사 Pll 회로 및 이를 포함하는 클록 발생기
US11431345B2 (en) * 2019-12-03 2022-08-30 Cirrus Logic, Inc. Data conversion
US10965297B1 (en) * 2020-03-03 2021-03-30 Samsung Electronics Co., Ltd Sigma-delta modulation quantization error reduction technique for fractional-N phase-locked loop (PLL)
US11223362B2 (en) * 2020-05-14 2022-01-11 Mediatek Inc. Phase-locked loop circuit and digital-to-time convertor error cancelation method thereof
US11018688B1 (en) * 2020-06-08 2021-05-25 Samsung Electronics Co., Ltd. DTC device and method based on capacitive DAC charging
US11296710B2 (en) * 2020-08-24 2022-04-05 Qorvo Us, Inc. Digital subsampling PLL with DTC-based SAR phase estimation
KR20220039111A (ko) * 2020-09-21 2022-03-29 삼성전자주식회사 위상 고정 루프 장치 및 이의 동작 방법
JP2022052507A (ja) * 2020-09-23 2022-04-04 キオクシア株式会社 半導体集積回路、電子機器、および周波数検知方法
EP4203313A4 (en) * 2020-11-16 2024-03-20 Changxin Memory Technologies, Inc. GENERATION CIRCUIT AND METHOD FOR GENERATION OF PULSE SIGNAL AND MEMORY
US11509319B2 (en) 2020-12-08 2022-11-22 Cisco Technology, Inc. Low integral non-linearity digital-to-time converter for fractional-N PLLS
US11962261B2 (en) 2021-04-14 2024-04-16 Cirrus Logic, Inc. Cross-over distortionless pulse-width modulated (PWM)/linear motor control system
CN113552793B (zh) * 2021-07-26 2022-04-05 大连理工大学 一种自校准的高精度数字时间转换电路
US11949321B2 (en) 2021-10-26 2024-04-02 Cirrus Logic, Inc. Pre-biased mode switching in system having selectable pulse-width modulated (PWM) and linear operation
US11716087B1 (en) * 2022-01-24 2023-08-01 Cisco Technology, Inc. Calibration loop for differential sub-sampling phase detector in sub-sampling phase locked loop
CN114189249B (zh) * 2022-02-14 2022-05-17 微龛(广州)半导体有限公司 开环小数分频器及时钟系统
CN114696821B (zh) * 2022-06-02 2022-08-30 绍兴圆方半导体有限公司 基于周期-周期增益校正的开环小数分频器和时钟系统
US11901906B1 (en) * 2022-08-15 2024-02-13 Cisco Technology, Inc. Hybrid fractional-N sampling phase locked loop (PLL) with accurate digital-to-time converter (DTC) calibration
US11940827B1 (en) 2022-12-09 2024-03-26 Cirrus Logic International Semiconductor Ltd. Management of path selection in a multi-path control system
CN117176142B (zh) * 2023-08-30 2024-06-21 上海钫铖微电子有限公司 鲁棒的比例积分采样型锁相环

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120280731A1 (en) * 2011-05-06 2012-11-08 Tsinghua University Phase-locked-loop circuit including digitally-controlled oscillator
TW201249112A (en) * 2011-05-30 2012-12-01 Samsung Electronics Co Ltd Time difference adders, time difference accumulators, sigma-delta time-to-digital converters, digital phase locked loops and temperature sensors
US20130063191A1 (en) * 2011-09-14 2013-03-14 Rambus Inc. Methods and Circuits for Duty-Cycle Correction
US9379719B1 (en) * 2015-03-31 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Phase locked loop device
US20170012638A1 (en) * 2015-07-07 2017-01-12 Kabushiki Kaisha Toshiba Analog-to-digital converter, radiation detector and wireless receiver

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162110A (en) * 1981-03-26 1982-10-05 Sony Corp Disk reproducing device
WO1993003545A1 (en) 1991-08-06 1993-02-18 Seiko Epson Corporation Phase synchronizing circuit
US6674998B2 (en) 2000-10-02 2004-01-06 Intersil Americas Inc. System and method for detecting and correcting phase error between differential signals
US7042972B2 (en) 2003-04-09 2006-05-09 Qualcomm Inc Compact, low-power low-jitter digital phase-locked loop
US7683683B1 (en) * 2007-08-06 2010-03-23 Marvell International Ltd. Frequency doubler with duty-cycle correction and associated methods
CN102006073B (zh) 2010-12-24 2012-08-01 复旦大学 一种快速收敛多通道时间交织模数转换器及其校准系统
CN103348596B (zh) 2011-02-04 2016-08-10 马维尔国际贸易有限公司 用于分数-n锁相环(pll)的参考时钟补偿
US8994573B2 (en) 2013-03-15 2015-03-31 Intel Mobile Communications GmbH Digital-to-time converter and calibration of digital-to-time converter
CN106209104A (zh) * 2015-05-27 2016-12-07 松下知识产权经营株式会社 模数转换器
EP3119000B1 (en) 2015-07-17 2018-03-28 Stichting IMEC Nederland All digital phase locked loop
US9740175B2 (en) 2016-01-18 2017-08-22 Marvell World Trade Ltd. All-digital phase locked loop (ADPLL) including a digital-to-time converter (DTC) and a sampling time-to-digital converter (TDC)
US9588497B1 (en) * 2016-07-27 2017-03-07 Silicon Laboratories Inc. Differential voltage-controlled oscillator analog-to-digital converter using input-referred offset
CN107005244B (zh) * 2017-02-08 2020-05-05 香港应用科技研究院有限公司 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120280731A1 (en) * 2011-05-06 2012-11-08 Tsinghua University Phase-locked-loop circuit including digitally-controlled oscillator
TW201249112A (en) * 2011-05-30 2012-12-01 Samsung Electronics Co Ltd Time difference adders, time difference accumulators, sigma-delta time-to-digital converters, digital phase locked loops and temperature sensors
US20130063191A1 (en) * 2011-09-14 2013-03-14 Rambus Inc. Methods and Circuits for Duty-Cycle Correction
US9379719B1 (en) * 2015-03-31 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Phase locked loop device
US20170012638A1 (en) * 2015-07-07 2017-01-12 Kabushiki Kaisha Toshiba Analog-to-digital converter, radiation detector and wireless receiver

Also Published As

Publication number Publication date
US10996634B2 (en) 2021-05-04
CN110011664A (zh) 2019-07-12
US20190212703A1 (en) 2019-07-11
US20200348626A1 (en) 2020-11-05
KR20190083958A (ko) 2019-07-15
TW201931774A (zh) 2019-08-01
KR102430180B1 (ko) 2022-08-05
US11175633B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
TWI759543B (zh) 用於對鎖相環進行快速收斂的增益校準的電子電路及方法
TWI775988B (zh) 鎖相環電子電路及其電子裝置及修正工作循環的方法
US10965297B1 (en) Sigma-delta modulation quantization error reduction technique for fractional-N phase-locked loop (PLL)
Lee et al. A 1 GHz ADPLL With a 1.25 ps Minimum-Resolution Sub-Exponent TDC in 0.18$\mu $ m CMOS
US8373460B2 (en) Dual loop phase locked loop with low voltage-controlled oscillator gain
US11817868B2 (en) Apparatus for digital frequency synthesizer with sigma-delta modulator and associated methods
US9002488B2 (en) Clock synthesis systems, circuits and methods
EP3577847B1 (en) Clock data recovery with non-uniform clock tracking
US20050266805A1 (en) Digital delta sigma modulator and applications thereof
US20170244544A1 (en) Digital fractional-n pll based upon ring oscillator delta-sigma frequency conversion
US9654120B2 (en) System and method of determining an oscillator gain
CN104052487A (zh) 用于过采样数据转换器的系统和方法
US20140354335A1 (en) Digital Phase Locked Loop with Hybrid Delta-Sigma Phase/Frequency Detector
US20070153952A1 (en) Frequency modulated output clock from a digital phase locked loop
CN111295845A (zh) 调制器
US7741928B1 (en) Frequency modulation using a digital frequency locked loop
TW202110094A (zh) 基於多相注入鎖定式鎖相迴路的本地振盪器同相/正交相位乘法器、操作其的方法及電子裝置
US20160218722A1 (en) Feedback loop frequency synthesizer device
US11996853B2 (en) Apparatus and method to mitigate phase frequency modulation due to inductive coupling
US20100060333A1 (en) Digital charge pump pll architecture
TW201909561A (zh) 一種訊號處理系統及其方法
CN117833912A (zh) 一种基于相位插值和采样的小数分频锁相环
US20120177150A1 (en) Receiver
Castor-Perry Programmable Clock Generation and Synchronization for USB Audio Systems
CN112737580A (zh) 包括数字锁相环的卡模式仿真的nfc设备及相应通信方法