CN117176142B - 鲁棒的比例积分采样型锁相环 - Google Patents
鲁棒的比例积分采样型锁相环 Download PDFInfo
- Publication number
- CN117176142B CN117176142B CN202311110371.0A CN202311110371A CN117176142B CN 117176142 B CN117176142 B CN 117176142B CN 202311110371 A CN202311110371 A CN 202311110371A CN 117176142 B CN117176142 B CN 117176142B
- Authority
- CN
- China
- Prior art keywords
- switch
- signal
- phase
- capacitor
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 66
- 230000000630 rising effect Effects 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims description 54
- 238000001914 filtration Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请公开一种鲁棒的比例积分采样型锁相环,包括:采样型鉴相器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器,采样型鉴相器接收第一参考时钟信号和分频信号并输出第二参考时钟信号和第一控制信号;鉴频鉴相器接收第二参考时钟信号和分频信号并输出上升和下降控制信号;电荷泵接收上升和下降控制信号输出第二控制信号;环路滤波器对第二控制信号滤波;压控振荡器接收第一控制信号和第二控制信号并输出频率信号;分频器接收频率信号并输出分频信号。本申请兼顾高增益采样型锁相环低带内噪声的特点,以及电荷泵型锁相环较大的频率捕捉范围,同时避免传统的比例积分锁相环中比例路径和积分路径中环路锁定点不同及环路带宽变化大等问题。
Description
技术领域
本申请涉及电子电路技术领域,特别涉及一种鲁棒的比例积分采样型锁相环。
背景技术
虽然传统的采样型锁相环和亚采样型锁相环能够实现很低的带内噪声,但是它只能实现鉴别相位的能力,不能实现鉴别频率的能力,并且高增益的采样鉴相器往往线性范围很小。这就导致了传统的采样型锁相环的锁定时间比较长,并且其频率捕捉范围比较小。而传统的电荷泵型锁相环虽然能同时实现鉴别频率和相位的能力以及很大的线性范围,但是由于鉴频鉴相器的鉴相增益比较低,导致了要实现很低的带内噪声需要用很大功耗的电荷泵。
发明内容
本申请的目的在于提供一种鲁棒的比例积分采样型锁相环,兼顾了高增益采样型锁相环的低带内噪声的特点,以及电荷泵型锁相环较大的频率捕捉范围,同时避免了传统的比例积分锁相环中比例路径和积分路径中环路锁定点不同以及环路带宽变化大等问题。
本申请公开了一种鲁棒的比例积分采样型锁相环,包括:采样型鉴相器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器,其中:
所述采样型鉴相器的输入连接到所述分频器的输出,用于接收第一参考时钟信号和所述分频器输出的分频信号并输出第二参考时钟信号和第一控制信号;
所述鉴频鉴相器的输入连接到所述采样型鉴相器和所述分频器的输出,用于接收所述采样型鉴相器输出的第二参考时钟信号和所述分频器输出的分频信号并输出上升控制信号和下降控制信号;
所述电荷泵的输入连接到所述鉴频鉴相器的输出,用于接收所述鉴频鉴相器输出的上升控制信号和下降控制信号并输出第二控制信号;
所述环路滤波器的输入连接到所述电荷泵的输出,用于对所述第二控制信号进行滤波;
所述压控振荡器的输入连接到所述电荷泵的输出和所述采样型鉴相器的输出,用于接收所述采样型鉴相器输出的第一控制信号和经滤波的第二控制信号并输出频率信号;
所述分频器的输入连接到所述压控振荡器的输出,用于接收所述压控振荡器输出的频率信号并输出所述分频信号。
在一个优选例中,所述采样型鉴相器包括:第一电流源、第二电流源、第一电容、第二电容、第三电容、第一至第七开关、以及比较器,其中:
所述第一电流源的一端通过所述第一开关连接到电压源,所述第一电流源的另一端通过所述第二开关连接到地端,并顺序地通过所述第三开关连接到所述第一电容的一端和通过所述第四开关连接到所述第二电容的一端,所述第一电容的另一端和所述第二电容的另一端均连接到所述地端,所述第二电容的一端输出所述第一控制信号;
所述第二电流源的一端通过第五开关连接到所述电压源,所述第二电流源的另一端通过所述第六开关连接到所述地端,并通过所述第七开关连接到所述第三电容的一端和所述比较器的输入端,所述第三电容的另一端连接到所述地端,所述比较器的输出端输出所述第二参考时钟信号。
在一个优选例中,所述比较器的阈值电压由环路锁定点确定。
在一个优选例中,所述比较器的阈值电压为所述电压源的电压的二分之一。
在一个优选例中,所述第一参考时钟信号用于控制所述第一开关和所述第五开关,所述第一参考时钟信号的反相信号用于控制所述第二开关和所述第六开关,所述分频信号用于控制所述第三开关,所述分频信号的反相信号用于控制所述第四开关,所述第七开关为常开开关。
在一个优选例中,所述第一参考时钟信号为高电平时控制所述第一开关和所述第五开关断开,所述第一参考时钟信号的反相信号为低电平时控制所述第二开关和所述第五开关闭合,所述分频信号为高电平时控制所述第三开关断开,所述分频信号的反相信号为低电平时控制所述第四开关断开,所述第一电容的一端输出第一采样电压,所述第二电容的一端输出所述第一控制信号,所述第三电容的一端输出第二采样电压,所述比较器的输出端输出所述第二参考时钟信号。
在一个优选例中,所述第一采样电压是所述第二采样电压的二分之一。
在一个优选例中,所述环路滤波器包括滤波电容,所述滤波电容的一端连接到所述电荷泵的输出端,所述滤波电容的另一端连接到所述地端。
在一个优选例中,所述采样型鉴相器与所述鉴频鉴相器的环路锁定点相同,所述第二参考时钟信号和所述分频信号的上升沿和下降沿对齐。
本申请实施方式中,通过将电荷泵型锁相环和采样型锁相环的优点相结合,可以达到满足低带内噪声的同时实现鲁棒的锁定。本结构的锁相环中只需要提供低频的环路增益,可以将电荷泵的功耗大大减小,不需要明显增加环路内电路的功耗。并且本发明可以用高增益的采样型鉴相器实现很大的环路带宽,甚至可以达到一型锁相环的环路带宽。同时本发明解决了比例积分锁相环中比例路径和积分路径两者之间环路锁定点不一致的问题。此外,本发明的环路带宽变化相对于传统基于跨导放大器的二型采样型锁相环可以大大减小。
本申请的说明书中记载了大量的技术特征,分布在各个技术方案中,如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话,会使得说明书过于冗长。为了避免这个问题,本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征,都可以自由地互相组合,从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载),除非这种技术特征的组合在技术上是不可行的。例如,在一个例子中公开了特征A+B+C,在另一个例子中公开了特征A+B+D+E,而特征C和D是起到相同作用的等同技术手段,技术上只要择一使用即可,不可能同时采用,特征E技术上可以与特征C相组合,则,A+B+C+D的方案因技术不可行而应当不被视为已经记载,而A+B+C+E的方案应当视为已经被记载。
附图说明
图1是根据本申请一个实施例中的鲁棒的比例积分采样型锁相环的结构示意图。
图2是根据本申请一个实施例中的采样型鉴相器的结构示意图。
图3是根据本申请一个实施例中的锁相环锁定时各节点电压波形示意图。
具体实施方式
在以下的叙述中,为了使读者更好地理解本申请而提出了许多技术细节。但是,本领域的普通技术人员可以理解,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请所要求保护的技术方案。
下面概要说明本申请实施方式的部分创新点:
本发明一方面利用电荷泵型锁相环能同时实现鉴别频率和相位的能力以及很大的线性范围的优点,将其作为比例积分锁相环中的积分路径,另一方面利用采样型锁相环能同时实现低带内的优点,将其作为比例积分锁相环中的比例路径。通过将传统电荷泵型锁相环和采样型锁相环的优点相结合,可以达到满足低带内噪声的同时实现鲁棒的锁定。通常传统的电荷泵型锁相环中消耗了不小的功耗,但是在本结构的锁相环中只需要提供低频的环路增益,因此可以将电荷泵的功耗大大减小,即不需要明显增加环路内电路的功耗。并且相比与传统的二型锁相环,本发明可以用高增益的采样型鉴相器实现很大的环路带宽,甚至可以达到一型锁相环的环路带宽。同时本发明解决了比例积分锁相环中比例路径和积分路径两者之间环路锁定点不一致的问题。此外,本发明的环路带宽变化相对于传统基于跨导放大器的二型采样型锁相环可以大大减小。
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请的实施方式作进一步地详细描述。
本申请的一个实施例中涉及一种鲁棒的比例积分采样型锁相环,其结构如图1所示,包括采样型鉴相器101、鉴频鉴相器(Phase Frequency Detector,PFD)102、电荷泵(Charge Pump,CP)103、环路滤波器104、压控振荡器(Voltage Controlled Oscillator,VCO)105和分频器(Divider)106。
采样型鉴相器101的输入耦合到分频器106的输出,用于接收第一参考时钟信号CKref和分频器106输出的分频信号CKfb并输出第二参考时钟信号Ckrefs和第一控制信号Vctrlp。鉴频鉴相器102的输入耦合到采样型鉴相器101和分频器106的输出,用于接收采样型鉴相器101输出的第二参考时钟信号Ckrefs和分频器106输出的分频信号CKfb并输出上升控制信号UP和下降控制信号DN。电荷泵103的输入耦合到鉴频鉴相器102的输出,用于接收鉴频鉴相器102输出的上升控制信号UP和下降控制信号DN并输出第二控制信号VctrlI。环路滤波器104的输入耦合到电荷泵103的输出,用于对第二控制信号VctrlI进行滤波。压控振荡器105的输入耦合到电荷泵103的输出和采样型鉴相器101的输出,用于接收采样型鉴相器101输出的第一控制信号Vctrlp和经滤波的第二控制信号VctrlI并输出频率信号CKout。分频器106的输入耦合到压控振荡器的105输出,用于接收压控振荡器105输出的频率信号CKout并输出分频信号CKfb。
在一个实施例中,环路滤波器104包括滤波电容,滤波电容的一端连接到电荷泵103的输出端,滤波电容的另一端连接到地端。
图2是根据本申请一个实施例中的采样型鉴相器的结构示意图。采样型鉴相器包括:第一电流源I1、第二电流源I2、第一电容C1、第二电容C2、第三电容C3、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、以及比较器201。
在一个实施例中,第一电流源I1的一端通过第一开关S1耦合电压源vdd,第一电流源I1的另一端通过第二开关S2耦合地端,并顺序地通过第三开关S3耦合第一电容C1的一端和通过第四开关S4耦合第二电容C2的一端,也就是第一电流源I1的另一端依次连接第三开关S3和第四开关S4,第三开关S3和第四开关S4之间的节点耦合第一电容C1的一端,第四开关S4的一端耦合第二电容的一端。第一电容C1的另一端和第二电容C2的另一端均耦合地端,第二电容C2的一端输出第一控制信号Vctrlp。第一电容C1和第二电容C2作为采样电容,第二电容C2作为保持电容。其中,第一参考时钟信号Ckref用于控制第一开关S1,第一参考时钟信号Ckref的反相信号Ckref’用于控制第二开关S2,分频信号CKfb用于控制第三开关S3,分频信号CKfb的反相信号CKfb’用于控制第四开关S4。其中第一电流源I1和第二电流源I2可以采用相同的结构。
在一个实施例中,第二电流源I2的一端通过第五开关S5耦合电压源vdd,第二电流源I2的另一端通过第六开关S6耦合地端,并通过第七开关S7耦合第三电容C3的一端和比较器201的输入端,第三电容C3的另一端耦合地端,比较器201的输出端输出第二参考时钟信号Ckrefs。其中,第一参考时钟信号Ckref用于控制第五开关S5,第一参考时钟信号Ckref的反相信号Ckref’用于控制第六开关S6,第七开关S7为常开开关。
本申请中比较器201的阈值电压由环路锁定点确定。在一个实施例中,比较器201的阈值电压为电压源vdd的电压的二分之一。也就是当第三电容C3充电至vdd/2时,比较器201输出的第二参考时钟信号Ckrefs跳变为高电平。
在一个实施例中,第一参考时钟信号Ckref为高电平时控制第一开关S1和第五开关S5断开,第一参考时钟信号Ckref的反相信号Ckref’为低电平时控制第二开关S2和第五开关S5闭合,分频信号CKfb为高电平时控制第三开关S3断开,分频信号CKfb的反相信号CKfb’为低电平时控制第四开关S4断开,第一电容C1的一端输出第一采样电压VSAMP,第二电容C2的一端输出第一控制信号Vctrlp,第三电容C3的一端输出第二采样电压VSAMI,比较器201的输出端输出第二参考时钟信号Ckrefs。在一个实施例中,第一采样电压VSAMP是第二采样电压VSAMI的二分之一。
在一个实施例中,采样型鉴相器101与鉴频鉴相器102的环路锁定点相同,Ckrefs第二参考时钟信号和分频信号CKfb的上升沿和下降沿对齐。
本申请中,鉴频鉴相器102和电荷泵103组成了积分路径,理想的情况下积分路径在零频的时候提供了两个极点可以在零频实现无限的增益,即低频增益很大,并且具有鉴别频率和相位的能力以及很大的线性范围,这样保证了锁相环一直能够鲁棒地锁定。在高频增益部分,通过比例路径,也就是高增益的采样型鉴相器101来实现很低的带内噪声。
本申请的锁相环还可以避免传统的比例积分锁相环中,比例路径和积分路径的环路锁定点不一致可能导致其中一路无法正常工作。当第一参考时钟信号CKref为高的时候,对采样电容C1、C3充电,采样电压VSAMP和采样电压VSAMI节点的波形呈现一个上升沿。当第一参考时钟信号CKref为低的时候,对采样电容C1、C3放电并被重置到零。由于采样电容等模块版图都是匹配的,因此两者之间的相对失配就很小。并且比较器201的阈值电压大致是电压源电压vdd的一半。由于积分路径中鉴频鉴相器102的输入时钟就由采样型鉴相器101的充放电波形经过一个放大器得到的,因此第二参考时钟信号CKrefs信号的时钟沿正好是放大器的阈值电压。当积分路径的锁定时,第二参考时钟信号CKrefs和分频信号CKfb对齐,而这个时刻正好是比例路径中采样型鉴相器101的输出结果为我们想要的环路锁定点的情况。图3中示出了锁相环锁定时各节点电压波形示意图。通过上述电路就保证了积分路径的环路锁定点的位置正好是比例路径想要的锁定的位置,图3中以比例路径锁定在电压源电压vdd的一半作为一个例子。
另一方面,本发明的环路带宽变化相对于传统基于跨导放大器的二型采样型锁相环可以大大减小,这是由于本发明相对于传统基于跨导放大器的二型采样型锁相环少了跨导增益放大器以及环路滤波器。
需要说明的是,在本专利的申请文件中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中,如果提到根据某要素执行某行为,则是指至少根据该要素执行该行为的意思,其中包括了两种情况:仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
可以在本文中使用术语“耦合到”及其派生词。“耦合”可以表示两个或更多个元件直接物理或电接触。然而,“耦合”还可以意味着两个或更多个元件间接地彼此接触,但是仍然彼此协作或相互作用,并且可以意味着一个或多个其他元件在被称为彼此耦合的元素之间耦合或连接。
本说明书包括本文所描述的各种实施例的组合。对实施例的单独提及(例如“一个实施例”或“一些实施例”或“优选实施例”)不一定是指相同的实施例;然而,除非指示为是互斥的或者本领域技术人员很清楚是互斥的,否则这些实施例并不互斥。应当注意的是,除非上下文另外明确指示或者要求,否则在本说明书中以非排他性的意义使用“或者”一词。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中,以便在必要时可以作为修改的依据。此外应理解,以上所述仅为本说明书的较佳实施例而已,并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本说明书一个或多个实施例的保护范围之内。
Claims (8)
1.一种鲁棒的比例积分采样型锁相环,其特征在于,包括:采样型鉴相器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器,其中:
所述采样型鉴相器的输入连接到所述分频器的输出,用于接收第一参考时钟信号和所述分频器输出的分频信号并输出第二参考时钟信号和第一控制信号;
所述鉴频鉴相器的输入连接到所述采样型鉴相器和所述分频器的输出,用于接收所述采样型鉴相器输出的第二参考时钟信号和所述分频器输出的分频信号并输出上升控制信号和下降控制信号;
所述电荷泵的输入连接到所述鉴频鉴相器的输出,用于接收所述鉴频鉴相器输出的上升控制信号和下降控制信号并输出第二控制信号;
所述环路滤波器的输入连接到所述电荷泵的输出,用于对所述第二控制信号进行滤波;
所述压控振荡器的输入连接到所述电荷泵的输出和所述采样型鉴相器的输出,用于接收所述采样型鉴相器输出的第一控制信号和经滤波的第二控制信号并输出频率信号;
所述分频器的输入连接到所述压控振荡器的输出,用于接收所述压控振荡器输出的频率信号并输出所述分频信号;
其中,所述采样型鉴相器包括:第一电流源、第二电流源、第一电容、第二电容、第三电容、第一至第七开关、以及比较器,其中:
所述第一电流源的一端通过所述第一开关连接到电压源,所述第一电流源的另一端通过所述第二开关连接到地端,并顺序地通过所述第三开关连接到所述第一电容的一端和通过所述第四开关连接到所述第二电容的一端,所述第一电容的另一端和所述第二电容的另一端均连接到所述地端,所述第二电容的一端输出所述第一控制信号;
所述第二电流源的一端通过第五开关连接到所述电压源,所述第二电流源的另一端通过所述第六开关连接到所述地端,并通过所述第七开关连接到所述第三电容的一端和所述比较器的输入端,所述第三电容的另一端连接到所述地端,所述比较器的输出端输出所述第二参考时钟信号。
2.如权利要求1所述的锁相环,其特征在于,所述比较器的阈值电压由环路锁定点确定。
3.如权利要求2所述的锁相环,其特征在于,所述比较器的阈值电压位所述电压源的电压的一半。
4.如权利要求1所述的锁相环,其特征在于,所述第一参考时钟信号用于控制所述第一开关和所述第五开关,所述第一参考时钟信号的反相信号用于控制所述第二开关和所述第六开关,所述分频信号用于控制所述第三开关,所述分频信号的反相信号用于控制所述第四开关,所述第七开关为常开开关。
5.如权利要求4所述的锁相环,其特征在于,所述第一参考时钟信号为高电平时控制所述第一开关和所述第五开关断开,所述第一参考时钟信号的反相信号为低电平时控制所述第二开关和所述第五开关闭合,所述分频信号为高电平时控制所述第三开关断开,所述分频信号的反相信号为低电平时控制所述第四开关断开,所述第一电容的一端输出第一采样电压,所述第二电容的一端输出所述第一控制信号,所述第三电容的一端输出第二采样电压,所述比较器的输出端输出所述第二参考时钟信号。
6.如权利要求5所述的锁相环,其特征在于,所述第一采样电压是所述第二采样电压的二分之一。
7.如权利要求1所述的锁相环,其特征在于,所述环路滤波器包括滤波电容,所述滤波电容的一端连接到所述电荷泵的输出端,所述滤波电容的另一端连接到地端。
8.如权利要求1所述的锁相环,其特征在于,所述采样型鉴相器与所述鉴频鉴相器的环路锁定点相同,所述第二参考时钟信号和所述分频信号的上升沿和下降沿对齐。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311110371.0A CN117176142B (zh) | 2023-08-30 | 2023-08-30 | 鲁棒的比例积分采样型锁相环 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311110371.0A CN117176142B (zh) | 2023-08-30 | 2023-08-30 | 鲁棒的比例积分采样型锁相环 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117176142A CN117176142A (zh) | 2023-12-05 |
CN117176142B true CN117176142B (zh) | 2024-06-21 |
Family
ID=88933030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311110371.0A Active CN117176142B (zh) | 2023-08-30 | 2023-08-30 | 鲁棒的比例积分采样型锁相环 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117176142B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105871372A (zh) * | 2016-03-24 | 2016-08-17 | 中国电子科技集团公司第二十四研究所 | 防止带内噪声被放大至分频比的平方倍的下采样锁相环 |
CN116032275A (zh) * | 2022-12-26 | 2023-04-28 | 苏州芯捷联电子有限公司 | 一种采样鉴相器和锁相环系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719330B2 (en) * | 2007-12-26 | 2010-05-18 | Ali Corporation | Phase locked loop device and control method thereof |
CN105846817A (zh) * | 2016-03-24 | 2016-08-10 | 中国电子科技集团公司第二十四研究所 | 一种带增益控制的下采样型鉴相器及电荷泵电路 |
CN106788417A (zh) * | 2016-11-22 | 2017-05-31 | 中国科学技术大学 | 采用亚采样技术的低噪声锁相环电路 |
US10996634B2 (en) * | 2018-01-05 | 2021-05-04 | Samsung Electronics Co., Ltd. | System and method for fast-converging digital-to-time converter (DTC) gain calibration for DTC-based analog fractional-N phase lock loop (PLL) |
CN113014254B (zh) * | 2021-03-10 | 2023-12-05 | 苏州芯捷联电子有限公司 | 锁相环电路 |
CN115102546A (zh) * | 2022-05-20 | 2022-09-23 | 成都通量科技有限公司 | 一种低噪声的双环欠采样锁相环及工作方法 |
CN115632655A (zh) * | 2022-10-21 | 2023-01-20 | 浙江大学 | 一种多相采样型比例积分双路锁相环 |
CN116318127A (zh) * | 2023-02-28 | 2023-06-23 | 西安电子科技大学 | 一种应用于双路径采样锁相环的辅助锁定环路 |
CN116633348A (zh) * | 2023-05-23 | 2023-08-22 | 西安电子科技大学 | 一种可调死区的亚采样锁相环结构 |
-
2023
- 2023-08-30 CN CN202311110371.0A patent/CN117176142B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105871372A (zh) * | 2016-03-24 | 2016-08-17 | 中国电子科技集团公司第二十四研究所 | 防止带内噪声被放大至分频比的平方倍的下采样锁相环 |
CN116032275A (zh) * | 2022-12-26 | 2023-04-28 | 苏州芯捷联电子有限公司 | 一种采样鉴相器和锁相环系统 |
Also Published As
Publication number | Publication date |
---|---|
CN117176142A (zh) | 2023-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1216508B1 (en) | Pll loop filter with switched-capacitor resistor | |
US6133797A (en) | Self calibrating VCO correction circuit and method of operation | |
US20100085086A1 (en) | Digital Frequency Detector | |
US8019022B2 (en) | Jitter-tolerance-enhanced CDR using a GDCO-based phase detector | |
CN205754276U (zh) | 锁相环以及电路 | |
US6054903A (en) | Dual-loop PLL with adaptive time constant reduction on first loop | |
US5854575A (en) | Dual-loop phase-locked loop | |
TWI412234B (zh) | 鎖相迴路及其壓控振盪器 | |
US7468629B2 (en) | Tuning circuit for transconductors and related method | |
CN1332508C (zh) | 具有降低的时钟抖动的锁相环 | |
CN110071718B (zh) | 一种亚采样鉴相器及其锁相环 | |
US6646477B1 (en) | Phase frequency detector with increased phase error gain | |
US7598816B2 (en) | Phase lock loop circuit with delaying phase frequency comparson output signals | |
CN117176142B (zh) | 鲁棒的比例积分采样型锁相环 | |
Janardhan et al. | Design of a 1GHz Digital PLL Using 0.18\mu m CMOS Technology | |
CN109787621A (zh) | 亚采样数字锁相环 | |
JP3617456B2 (ja) | Pll回路および光通信受信装置 | |
US9467154B2 (en) | Low power and integrable on-chip architecture for low frequency PLL | |
CN115632655A (zh) | 一种多相采样型比例积分双路锁相环 | |
EP1742367A1 (en) | Phase locked loop circuit | |
WO2007117543A2 (en) | Phase-locked loop filter capacitance with a drag current | |
US7541850B1 (en) | PLL with low spurs | |
CN102801416B (zh) | 锁相回路电路 | |
US20110171913A1 (en) | Frequency Synthesizer | |
KR101720135B1 (ko) | 다중-루프를 갖는 위상 고정 루프 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |