CN115102546A - 一种低噪声的双环欠采样锁相环及工作方法 - Google Patents

一种低噪声的双环欠采样锁相环及工作方法 Download PDF

Info

Publication number
CN115102546A
CN115102546A CN202210549491.XA CN202210549491A CN115102546A CN 115102546 A CN115102546 A CN 115102546A CN 202210549491 A CN202210549491 A CN 202210549491A CN 115102546 A CN115102546 A CN 115102546A
Authority
CN
China
Prior art keywords
loop
frequency
phase
sampling
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210549491.XA
Other languages
English (en)
Inventor
廖竞文
吴韵秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Tongliang Technology Co ltd
Original Assignee
Chengdu Tongliang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Tongliang Technology Co ltd filed Critical Chengdu Tongliang Technology Co ltd
Priority to CN202210549491.XA priority Critical patent/CN115102546A/zh
Publication of CN115102546A publication Critical patent/CN115102546A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种低噪声的双环欠采样锁相环及工作方法，包括Ⅱ型欠采样环路，Ⅰ型欠采样环路，频率锁定环路。其中，频率锁定环路包括的元器件为分频器、死区鉴频鉴相器、电荷泵Ⅱ；参考信号输入端与死区鉴频鉴相器相连接，死区鉴频鉴相器与电荷泵Ⅱ相连接，电荷泵Ⅱ与压控振荡器相连接，压控振荡器与分频器相连接，分频器与死区鉴频鉴相器相连接。本发明相较于传统电路结构，打破了Ⅱ型锁相环十分之一参考频率的带宽限制，能够对超过十分之一参考频率的相位噪声进行压制。

Description

一种低噪声的双环欠采样锁相环及工作方法
技术领域
本发明属于电子技术领域，尤其涉及一种低噪声的双环欠采样锁相环及工作方法。
背景技术
PLL的相位噪声分为两部分，一份为带内噪声，另外一部分为带外噪声，对于经典的电荷泵锁相环，其带内噪声主要由参考信号和电荷泵贡献，且对于两者噪声的恶化均与分频比N成正比。其带外噪声主要由压控振荡器贡献，对噪声进行优化的锁相环结构中，欠采样锁相环对于带内噪声的优化很显著，在欠采样锁相环的相位域模型中不存在N分频作为反馈，因此其带内噪声最低为参考信号N倍恶化的水平。
如图2所示，这一结构主要包含五部分：SSPD/CP、LF、VCO以及FLL。
1.SSPD/CP:欠采样鉴相器/电荷泵，欠采样锁相环的核心部分，与一般的电荷泵锁相环不同，它将参考信号与输出信号的相位差值转换为电压信号而非脉冲宽度信号。而后通过电压对上下拉电流进行控制，转化为滤波器上的电压。
2.LF：环路滤波器，将电荷泵产生的电流转换为VCO的控制电压，同时滤除控制电压上面的高频成分，减少纹波。
3.VCO：压控振荡器，根据滤波器产生的控制电压产生对应的频率信号。
4.FLL：频率锁定环路，由于欠采样鉴相器的特殊结构，使得VCO输出频率为参考频率的任意整数倍时均可满足相位锁定条件，频率锁定环路因此用来将VCO的输出频率拉至N倍参考频率附近，之后停止工作，既可以使输出频率满足条件，也不会在锁定过程中贡献噪声和功耗。
该结构的主要思路是使用欠采样鉴相器和电荷泵，将处于相位域模型中反馈部分的分频其移至反馈部分外，这样能够使电荷泵噪声不再有N倍的恶化，且环路增益更高，能够较为容易地实现大带宽的锁相环。
常规的Ⅱ型欠采样锁相环，对电荷泵噪声做出了很大的优化，但在相同的带宽下，VCO的噪声并没有得到更好的抑制，此时带内噪声由晶振主导，带外噪声由VCO主导，在带宽附近的偏移频率处，二者的贡献相互交叉。当VCO的相位噪声性能不是很好的情况下，在带宽外的环路总相位噪声就会出现凸包的情况。这样的情况显然是不乐意见到的，因此需要采用其他的方法去压制带外的VCO噪声来得到一个较为平整的相位噪声谱。
发明内容
本发明的目的在于解决上述现有技术存在的缺陷，提供一种低噪声的双环欠采样锁相环及工作方法。本发明相较于传统电路结构，打破了Ⅱ型锁相环十分之一参考频率的带宽限制，能够对超过十分之一参考频率的相位噪声进行压制。
本发明中通过添加Ⅰ型欠采样环路的方式，实现了一个带宽超过十分之一晶振的频率的环路，同时对压控振荡器VCO的带外噪声实现了更好的抑制，而且控制Ⅰ型欠采样环路的KVCO使其低于Ⅱ型欠采样环路一个量级，减少了额外环路添加所带来的杂散，系统总传递函数由Ⅱ型欠采样环路决定，Ⅰ型欠采样环路只起到辅助作用，对于其他性能影响不大，实现了低相位噪声的欠采样锁相环。
本发明采用如下技术方案：
一种低噪声的双环欠采样锁相环，包括Ⅱ型欠采样环路，Ⅰ型欠采样环路，频率锁定环路。
其中，频率锁定环路包括的元器件为分频器、死区鉴频鉴相器、电荷泵Ⅱ；参考信号输入端与死区鉴频鉴相器相连接，死区鉴频鉴相器与电荷泵Ⅱ相连接，电荷泵Ⅱ与压控振荡器相连接，压控振荡器与分频器相连接，分频器与死区鉴频鉴相器相连接；
Ⅱ型欠采样环路包括欠采样鉴相器Ⅰ、电荷泵Ⅰ、环路滤波器Ⅰ、脉冲发生器；参考信号输入端与欠采样鉴相器Ⅰ、脉冲发生器相连接，欠采样鉴相器Ⅰ与电荷泵Ⅰ相连接，电荷泵Ⅰ与脉冲发生器、环路滤波器Ⅰ相连接，环路滤波器Ⅰ与压控振荡器相连接；
Ⅰ型欠采样环路包括欠采样鉴相器Ⅱ、缓冲器、环路滤波器Ⅱ；参考信号输入端与欠采样鉴相器Ⅱ相连接，欠采样鉴相器Ⅱ与缓冲器相连接，缓冲器与环路滤波器Ⅱ相连接，环路滤波器Ⅱ与压控振荡器相连接。
其中压控振荡器由多个环形振荡器串连连接构成。
死区鉴频鉴相器包括两个D触发器和2个参考和分频反向信号控制的D触发器，两个D触发器耦合后，再接入2个分频反向信号控制的D触发器。
欠采样鉴相器Ⅰ有缓冲器和采样器串联连接组成。缓冲器的数量为多级。
I型欠采样环路中，同时为了减小电容之间的电荷共享对采样过程的影响，采样电容C1的值应远大于C2的值，并且在环路滤波器Ⅱ和C2间加入了隔离缓冲器buffer，不但能够提供增益，增大环路带宽，同时也能避免容值相差过大的两个电容电荷共享。
欠采样鉴相器Ⅱ由缓冲器、一级采样器、二级采样器串连连接组成。缓冲器为多级。
一种低噪声的双环欠采样锁相环的工作方法，包括如下步骤：
在开始工作时，频率锁定环路起主导，参考信号输入到死区鉴频鉴相器，压控振荡器VCO输出信号经过死区鉴频鉴相器后，输出压控振荡器VCO频率与参考信号频率的相位误差，死区鉴频鉴相器传输给电荷泵Ⅱ对环路滤波器Ⅰ进行充放电(频率锁定环路和Ⅱ型欠采样环路共用一个环路滤波器Ⅰ)，环路滤波器将压控振荡器VCO频率拉至参考信号频率附近，之后频率锁定环路停止工作；
压控振荡器VCO输出信号分别通过I型欠采样环路和II型欠采样环路进行电压采样，I型欠采样环路的采样电压通过缓冲器buffer后输入环路滤波器Ⅱ(滤波电容)得到控制电压，II型欠采样环路将采样得到的差分采样电压控制上下拉电流的大小，对环路滤波器Ⅰ进行充放电，得到控制电压，使控制电压趋于稳定，环路锁定，输出N倍晶振输出频率。
I型欠采样环路和II型欠采样环路的电压同时控制VCO的输出频率，但实质还是由II型环路主导。
具体是，压控振荡器的差分输出两路信号VCON和VCOP，VCOP为正相信号，VCON为反相信号。经过相同的级数的缓冲器Buffer后，利用参考信号的上升沿进行采样，得到压控振荡器的相位信息。
其具体过程为：REF为低电平时，REFB为高电平，欠采样鉴相器的NMOS/PMOS同时导通。采样电容C1上的电压随VCON/P变化，当REF从低电平变为高电平时，即上升沿来到时，NMOS/PMOS同时关断，导致采样电容C1的电荷没有泄放途径，因此C1上的电压会保持关断的一瞬间不变，这个过程被称为采样。
当REF为高电平时，NMOS/PMOS同时关断，此时C1上的电压不变，这个过程被称为保持。
当正采样电压Vsamp大于负采样电压Vsamn时，说明在一个周期内不足整数个压控振荡器VCO周期，则压控振荡器VCO相位滞后于晶振。之后通过电荷泵Ⅰ对环路滤波器Ⅰ充放电来调整控制电压。
Ⅰ型欠采样环路的加入虽然能够压制带外噪声，但也引入了额外的杂散，因此，Ⅰ型欠采样环路中控制压控振荡器VCO振荡频率的增益不能过大，所以在本发明中，Kvco1比为Kvco2小一个量级。
当分频后的信号和参考信号之间的时间差大于时钟周期的一半时，即输出频率和目标频率间还有一段距离，此时频率锁定环路工作，输出大电流，快速将输出频率调整至目标频率附近，分频后的信号与参考信号的时间差小于时钟周期的一半时，鉴频鉴相器进入死区，频率锁定环路停止工作。
本发明的有益效果：
1.现有技术采用双环路均为Ⅰ型环路，这种环路的缺陷在于对VCO的闪烁噪声区的噪声抑制并不足够，对于近端的相位噪声有所影响。本发明的主环路即Ⅱ型环路则没有此缺点。
2.现有的锁相环并未使用分频器，因此不能对参考信号即晶振进行倍频，输出的信号噪声也约等于参考信号与VCO噪声的叠加。本发明的欠采样结构优点在于能有效抑制带内噪声，使其约等于参考信号的n倍恶化，除此之外，也能够进行倍频。
3.若采用分频器，则VCO的输出频率为参考信号的整数倍，此时变频器的结构就需要变化。假设VCO的输出频率为晶振的n倍，那么变频器除去VCO的输出之外还需要另一频率为(N-1)倍参考频率的输入，这就需要另外的结构。
4.Ⅱ型环路能够有效抑制VCO闪烁噪声区的噪声，但带宽受到十分之一参考频率的限制，Ⅰ型环路则不受此限制，但对于VCO闪烁噪声区的噪声抑制不足，本发明将两种环路结合，有效的降低了VCO贡献的噪声。电荷泵型锁相环的带内噪声受到电荷泵噪声的影响，为了实现全频段较好的相位噪声，本发明采用欠采样结构，实现了全频段内较好相位噪声的锁相环。
附图说明
图1为本发明的欠采样锁相环的相位域模型示意图；
图2为典型的欠采样锁相环的结构图；
图3为本发明提出的欠采样双环PLL原理框图；
图4(a)、图4(b)为Ⅱ型环路欠采样鉴相器电路原理图；
图5为采样电压与相位超前或滞后的关系图；
图6(a)、图6(b)为Ⅰ型欠采样鉴相器电路原理图；
图7(a)为死区鉴频鉴相器；
图7(b)为死区鉴频鉴相器输出波形；
图8(a)为本发明的各部分及总相位噪声；
图8(b)为加入和未加入Ⅰ型环路的VCO与总相位噪声；
图9为本发明的结构电路图；
图中，1-频率锁定环路；
101-死区鉴频鉴相器、102-分频器、103-电荷泵Ⅱ；
2-Ⅱ型欠采样环路；
201-欠采样鉴相器Ⅰ、202-电荷泵Ⅰ、203-环路滤波器Ⅰ；
3-Ⅰ型欠采样环路；
301-欠采样鉴相器、302-环路滤波器Ⅱ、303-缓冲器；
4-压控振荡器；
401-环形振荡器。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
PLL：相位锁定环路
SSPD/CP：欠采样鉴相器/电荷泵
FLL：频率锁定环路
DZPFD：死区鉴频鉴相器
Buffer：缓冲器
基于锁相环(PLL)的频率合成器是各种应用中的重要组成部分，尤其是在通信系统中。频率合成器需要具有良好的相位噪声，抖动，杂散性能，对于经典的电荷泵锁相环(CPPLL)，相位噪声和杂散之间存在折中关系，在固定的指标下，无法同时对二者同时进行优化。如图1所示，欠采样锁相环(SSPLL)对带内噪声进行了优化，可以实现较好的带内噪声指标，但由于本身的带宽限制，无法对于带外的噪声进行更进一步的抑制，本发明将通过加入额外环路的方式，对欠采样锁相环的带外噪声进行进一步的抑制，使锁相环具有更好的噪声性能。
如图9所示，本发明的一种低噪声的双环欠采样锁相环，包括Ⅱ型欠采样环路2，Ⅰ型欠采样环路3，频率锁定环路1。
其中，频率锁定环路1包括的元器件为分频器102、死区鉴频鉴相器101、电荷泵Ⅱ103；参考信号输入端与死区鉴频鉴相器101相连接，死区鉴频鉴相器101与电荷泵Ⅱ103相连接，电荷泵Ⅱ103与压控振荡器4相连接，压控振荡器4与分频器102相连接，分频器102与死区鉴频鉴相器101相连接；
Ⅱ型欠采样环路2包括欠采样鉴相器Ⅰ201、电荷泵Ⅰ202、环路滤波器Ⅰ203、脉冲发生器204；参考信号输入端与欠采样鉴相器Ⅰ201、脉冲发生器204相连接，欠采样鉴相器Ⅰ201与电荷泵Ⅰ202相连接，电荷泵Ⅰ202与脉冲发生器204、环路滤波器Ⅰ203相连接，环路滤波器Ⅰ203与压控振荡器4相连接。
欠采样鉴相器Ⅰ3由缓冲器和采样器串连连接组成。缓冲器的数量为多级。
压控振荡器4输出两路差分信号VCON,VCOP，通过欠采样鉴相器Ⅰ201中的采样器对其进行采样，得到一半振荡波形，一半采样电压的电压信号，Ⅱ型欠采样环路2可以直接使用此信号控制电荷泵Ⅰ的UP，DN电流。
Ⅰ型欠采样环路3包括欠采样鉴相器Ⅱ301、缓冲器302、环路滤波器Ⅱ303；
参考信号输入端与欠采样鉴相器Ⅱ301相连接，欠采样鉴相器Ⅱ301与缓冲器302相连接，缓冲器302与环路滤波器Ⅱ303相连接，环路滤波器Ⅱ303与压控振荡器4相连接。
欠采样鉴相器Ⅱ301由缓冲器、一级采样器、二级采样器串连连接组成。缓冲器为多级。
压控振荡器4输出两路差分信号VCON,VCOP，通过欠采样鉴相器Ⅰ201中的一级采样器对其进行采样，得到一半振荡波形，一半采样电压的电压信号，再通过二级采样器对其进行采样，得到全周期采样电压的信号，输入缓冲器后得到控制电压，以控制电压控制压控振荡器。
Ⅰ型欠采样环路2与Ⅱ型欠采样环路3相比，需要多一个采样器(电路)的原因在于它是直接使用电压进行控制，因为有脉冲控制的原因，只需要在开启时为一个直流电压即可。
其中压控振荡器4由多个环形振荡器401串连连接构成。
死区鉴频鉴相器101包括两个D触发器和2个参考和分频反向信号控制的D触发器，两个D触发器耦合后，再接入2个分频反向信号控制的D触发器。
当参考信号或分频信号的上升边沿输入D触发器时，D触发器即会同时输出一个上升沿，等到另一个信号的上升沿到来时，另一个D触发器也会输出上升沿，此时UP,DN信号均为高电平，RESET信号变为高电平，此时D触发器均重置，输出变为低电平。该过程输出的UP,DN脉冲信号宽度差代表了两者的相位差，这是常规鉴频鉴相器的工作原理，但是死区鉴频鉴相器加入了另外两个参考和分频反相信号控制的D触发器，当两者相位差较小时，前一级触发器的信号不会传到电荷泵，因此不能改变控制电压。
一种低噪声的双环欠采样锁相环的工作方法，包括如下步骤：
在开始工作时，频率锁定环路1起主导，参考信号输入到死区鉴频鉴相器101，压控振荡器4VCO输出信号经过死区鉴频鉴相器101后，输出压控振荡器4VCO频率与参考信号频率的相位误差，死区鉴频鉴相器101传输给电荷泵Ⅱ103对环路滤波器Ⅰ203进行充放电(频率锁定环路1和Ⅱ型欠采样环路2共用一个环路滤波器Ⅰ203)，将压控振荡器4VCO频率拉至参考信号频率附近，之后电荷泵Ⅱ103内的频率锁定环路停止工作；
压控振荡器4VCO输出信号分别通过I型欠采样环路3和II型欠采样环路2进行电压采样，I型欠采样环路3的采样电压通过缓冲器302Buffer后输入环路滤波器Ⅱ303(滤波电容)得到控制电压，II型欠采样环路201将采样得到的差分采样电压控制上下拉电流的大小，对环路滤波器Ⅰ203进行充放电，得到控制电压，使控制电压趋于稳定，环路锁定，输出N倍晶振输出频率。
I型欠采样环路3和II型欠采样环路2的电压同时控制VCO的输出频率，但实质还是由II型环路主导。
本发明提出一种低噪声的双环欠采样锁相环，是通过添加辅助Ⅰ型欠采样环路3的双环欠采样锁相环，从Ⅱ型欠采样鉴相器201中添加了一个额外的采样支路用于构成Ⅰ型欠采样环路3，然后经过隔离缓冲器302Buffer与Ⅰ型欠采样的环路滤波器Ⅱ303连接。该结构主要由Ⅱ型欠采样环路2，Ⅰ型欠采样环路3，频率锁定环路1组成。
(1)Ⅱ型欠采样环路
本发明的Ⅱ型欠采样环路2与经典的欠采样锁相环基本相同，其中欠采样鉴相器201的电路原理图如图4(a)-图4(b)所示，压控振荡器4的差分输出两路信号VCON和VCOP，VCOP为正相信号，VCON为反相信号。经过相同的级数的缓冲器Buffer后，利用参考信号的上升沿进行采样，得到压控振荡器4的相位信息。
其具体过程为：REF为低电平时，REFB为高电平，采样器的NMOS/PMOS同时导通。采样电容C1上的电压随VCON/P变化，当REF从低电平变为高电平时，即上升沿来到时，NMOS/PMOS同时关断，导致采样电容C1的电荷没有泄放途径，因此C1上的电压会保持关断的一瞬间不变，这个过程被称为采样。当REF为高电平时，NMOS/PMOS同时关断，此时C1上的电压不变，这个过程被称为保持。所以欠采样鉴相器的实质是一个采样保持电路。
欠采样鉴相器Ⅰ201和电荷泵Ⅰ202电路输出波形，如图5所示，当正采样电压Vsamp大于负采样电压Vsamn时，说明在一个周期内不足整数个压控振荡器4VCO周期，则压控振荡器4VCO相位滞后于晶振。之后通过欠采样电荷泵Ⅰ201对环路滤波器Ⅰ203充放电来调整控制电压，最终达到锁定的效果。
(2)Ⅰ型欠采样环路
Ⅰ型欠采样环路3相较于Ⅱ型环路具有的优势是不受电荷泵连续性假设的影响，环路带宽可以超过十分之一参考频率，带宽越大则对压控振荡器4VCO噪声的抑制越强，因此添加大带宽的Ⅰ型欠采样环路有助于降低锁相环的带外噪声。
如图6(a)-图6(b)所示，Ⅰ型欠采样环路3的采样过程与Ⅱ型欠采样环路2相似，但是由于采样得到的电压信号要持续不断地作用于环路滤波器Ⅱ303上，因此需要多做一级采样保持，以此来实现全周期内电压都是直流的信号。同时为了减小电容之间的电荷共享对采样过程的影响，采样电容C1的值应远大于C2的值，并且在环路滤波器Ⅱ303和C2间加入了隔离缓冲器302Buffer，不但能够提供增益，增大环路带宽，同时也能避免容值相差过大的两个电容电荷共享。
Ⅰ型欠采样环路3的加入虽然能够压制带外噪声，但也引入了额外的杂散，因此，Ⅰ型欠采样环路中控制压控振荡器4VCO振荡频率的增益不能过大，所以在本发明中，Kvco1比为Kvco2小一个量级。
(3)频率锁定环路
欠采样鉴相器的特点在于，参考频率任意整数倍的频率都可以满足锁定条件，为了得到所需的频率需要一个额外的频率锁定环路1来将输出频率拉至所需频率附近，然后关闭频率锁定环路1，这样就能避免锁频环对主环路的影响以及额外的功耗。频率锁定环路1的结构与一般的Ⅱ型电荷泵锁相环相似，最大的不同在于其鉴频鉴相器具有死区，如图7(a)-图7(b)所示，当分频后的信号和参考信号之间的时间差大于时钟周期的一半时，即输出频率和目标频率间还有一段距离，此时频率锁定环路工作，输出大电流，快速将输出频率调整至目标频率附近，分频后的信号与参考信号的时间差小于时钟周期的一半时，鉴频鉴相器进入死区，频率锁定环路1停止工作，主环路工作。
实施例
如图8(a)、图8(b)所示，图8(a)是欠采样锁相环的总体噪声，其带内噪声基本与晶振噪声相当，符合传统的欠采样锁相环性质，其带外噪声由压控振荡器4VCO占主导，图8(b)是加入和未加入I型欠采样环路301的噪声对比，即本发明的关键创新点，可以看到加入I型欠采样环路301的情况比未加入I型欠采样环路301的情况下带外噪声优化了近10dB，所以本发明相较于传统的SSPLL，在以压控振荡器4VCO噪声为主导的区域中，PLL的相位噪声得到了明显的改善。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种低噪声的双环欠采样锁相环，其特征在于,包括Ⅱ型欠采样环路，Ⅰ型欠采样环路，频率锁定环路；其中，频率锁定环路包括的元器件为分频器、死区鉴频鉴相器、电荷泵Ⅱ；参考信号输入端与死区鉴频鉴相器相连接，死区鉴频鉴相器与电荷泵Ⅱ相连接，电荷泵Ⅱ与压控振荡器相连接，压控振荡器与分频器相连接，分频器与死区鉴频鉴相器相连接；
Ⅱ型欠采样环路包括欠采样鉴相器Ⅰ、电荷泵Ⅰ、环路滤波器Ⅰ、脉冲发生器；参考信号输入端与欠采样鉴相器Ⅰ、脉冲发生器相连接，欠采样鉴相器Ⅰ与电荷泵Ⅰ相连接，电荷泵Ⅰ与脉冲发生器、环路滤波器Ⅰ相连接，环路滤波器Ⅰ与压控振荡器相连接；
Ⅰ型欠采样环路包括欠采样鉴相器Ⅱ、缓冲器、环路滤波器Ⅱ；参考信号输入端与欠采样鉴相器Ⅱ相连接，欠采样鉴相器Ⅱ与缓冲器相连接，缓冲器与环路滤波器Ⅱ相连接，环路滤波器Ⅱ与压控振荡器相连接。
2.根据权利要求1所述的低噪声的双环欠采样锁相环，其特征在于，其中压控振荡器由多个环形振荡器串连连接构成。
3.根据权利要求1所述的低噪声的双环欠采样锁相环，其特征在于，死区鉴频鉴相器包括两个D触发器和2个参考和分频反向信号控制的D触发器，两个D触发器耦合后，再接入2个分频反向信号控制的D触发器。
4.根据权利要求1所述的低噪声的双环欠采样锁相环，其特征在于，欠采样鉴相器Ⅰ有缓冲器和采样器串联连接组成；欠采样鉴相器Ⅱ由缓冲器、一级采样器、二级采样器串连连接组成。
5.根据权利要求1所述的低噪声的双环欠采样锁相环，其特征在于，欠采样鉴相器Ⅱ中采样电容C1的值远大于欠采样鉴相器Ⅲ电容C2的值，在环路滤波器Ⅱ和C2间加入了隔离缓冲器。
6.一种低噪声的双环欠采样锁相环的工作方法，其特征在于，包括如下步骤：
步骤1.参考信号输入到死区鉴频鉴相器，压控振荡器输出信号经过死区鉴频鉴相器后，输出压控振荡器频率与参考信号频率的相位误差，死区鉴频鉴相器传输给电荷泵Ⅱ对环路滤波器Ⅰ进行充放电，将压控振荡器VCO频率拉至参考信号频率附近，之后频率锁定环路停止工作；
步骤2.压控振荡器输出信号分别通过Ⅰ型欠采样环路和Ⅱ型欠采样环路进行电压采样，Ⅰ型欠采样环路的采样电压通过缓冲器后输入环路滤波器Ⅱ得到控制电压；
步骤3.Ⅱ型欠采样环路将采样得到的差分采样电压控制上下拉电流的大小，对环路滤波器Ⅰ进行充放电，得到控制电压，使控制电压趋于稳定，环路锁定，输出N倍晶振输出频率。
7.根据权利要求6所述的低噪声的双环欠采样锁相环的工作方法，其特征在于，步骤3具体是，Ⅱ型欠采样环路中REF为低电平时，REFB为高电平，欠采样鉴相器的NMOS/PMOS同时导通，采样电容C1上的电压随VCON/P变化，当REF从低电平变为高电平时，即上升沿来到时，NMOS/PMOS同时关断，导致采样电容C1的电荷没有泄放途径，因此C1上的电压会保持关断的一瞬间不变，这个过程被称为采样；当REF为高电平时，NMOS/PMOS同时关断，此时C1上的电压不变，这个过程被称为保持。
8.根据权利要求6或7所述的低噪声的双环欠采样锁相环的工作方法，其特征在于，还包括，当正采样电压大于负采样电压时，说明在一个周期内不足整数个压控振荡器周期，则压控振荡器相位滞后于晶振，之后通过电荷泵Ⅱ对环路滤波器充放电来调整控制电压。
9.根据权利要求6所述的低噪声的双环欠采样锁相环的的工作方法，其特征在于，Ⅰ型欠采样环路控制压控振荡器的振荡频率的增益比Ⅱ型欠采样环路控制压控振荡器的振荡频率的增益小一个量级。
10.根据权利要求6所述的低噪声的双环欠采样锁相环的的工作方法，其特征在于，步骤1具体是：当分频器分频后的信号和参考信号之间的时间差大于时钟周期的一半时，即输出频率和参考频率间还有一段距离，此时频率锁定环路工作，输出大电流，快速将输出频率调整至目标频率附近，分频后的信号与参考信号的时间差小于时钟周期的一半时，鉴频鉴相器进入死区，频率锁定环路停止工作。
CN202210549491.XA 2022-05-20 2022-05-20 一种低噪声的双环欠采样锁相环及工作方法 Pending CN115102546A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210549491.XA CN115102546A (zh) 2022-05-20 2022-05-20 一种低噪声的双环欠采样锁相环及工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210549491.XA CN115102546A (zh) 2022-05-20 2022-05-20 一种低噪声的双环欠采样锁相环及工作方法

Publications (1)

Publication Number Publication Date
CN115102546A true CN115102546A (zh) 2022-09-23

Family

ID=83289083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210549491.XA Pending CN115102546A (zh) 2022-05-20 2022-05-20 一种低噪声的双环欠采样锁相环及工作方法

Country Status (1)

Country Link
CN (1) CN115102546A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115603745A (zh) * 2022-11-29 2023-01-13 成都芯矩阵科技有限公司（Cn） 一种自偏置双环延迟电路
CN117176142A (zh) * 2023-08-30 2023-12-05 上海钫铖微电子有限公司 鲁棒的比例积分采样型锁相环

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115603745A (zh) * 2022-11-29 2023-01-13 成都芯矩阵科技有限公司（Cn） 一种自偏置双环延迟电路
CN115603745B (zh) * 2022-11-29 2023-03-07 成都芯矩阵科技有限公司 一种自偏置双环延迟电路
CN117176142A (zh) * 2023-08-30 2023-12-05 上海钫铖微电子有限公司 鲁棒的比例积分采样型锁相环

Similar Documents

Publication Publication Date Title
US8457269B2 (en) Clock and data recovery (CDR) architecture and phase detector thereof
CN115102546A (zh) 一种低噪声的双环欠采样锁相环及工作方法
US8373460B2 (en) Dual loop phase locked loop with low voltage-controlled oscillator gain
US20020136342A1 (en) Sample and hold type fractional-N frequency synthesezer
JP2004312726A (ja) 全デジタル周波数検出器及びアナログ位相検出器を用いる周波数／位相同期ループクロックシンセサイザ
US7372340B2 (en) Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages
US7936192B2 (en) Alias-locked loop frequency synthesizer using a regenerative sampling latch
CN101931399A (zh) 一种锁相环频率综合器
KR20120032951A (ko) 위상 동기 루프 기반의 주파수 합성기 및 그의 동작 방법
CN109936361B (zh) 一种含有pfd/dac量化噪声消除技术的小数分频频率综合器
CN112865788B (zh) 一种具有自适应锁频环的低功耗亚采样锁相环
CN108768393B (zh) 一种用于pll频率综合器的周跳抑制电路
KR20130132305A (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
US7606343B2 (en) Phase-locked-loop with reduced clock jitter
CN116633348A (zh) 一种可调死区的亚采样锁相环结构
CA2442721A1 (en) Fractional-n frequency synthesizer with fractional compensation method
CN115276646A (zh) 一种低噪声级联小数锁相环
Sheng et al. An all-digital phase-locked loop with high-resolution for SoC applications
CN110445491A (zh) 一种基于预设频率及动态环路带宽的锁相环
CN101826869B (zh) 含双电流源电荷泵及双比较器复位电路的锁相环电路
CN112234981B (zh) 数据与时钟恢复电路
US20220311444A1 (en) Fast lock phase-locked loop circuit for avoiding cycle slip
CN115459766A (zh) 基于频率相位补偿的快速锁定频率综合器
US5929678A (en) Frequency synthesis circuit having a charge pump
EP1145440A1 (en) Low jitter high phase resolution pll-based timing recovery system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination