CN112865788B

CN112865788B - 一种具有自适应锁频环的低功耗亚采样锁相环

Info

Publication number: CN112865788B
Application number: CN202110000427.1A
Authority: CN
Inventors: 纪书江; 闫娜; 闵昊
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2021-01-03
Filing date: 2021-01-03
Publication date: 2022-08-19
Anticipated expiration: 2041-01-03
Also published as: CN112865788A

Abstract

本发明属于模拟射频集成电路技术领域，具体为一种具有自适应的锁频环的低功耗亚采样锁相环。本发明锁相环包括：亚采样鉴相器和电压电流转换模块，低通滤波器和低功耗的振荡器，以及自适应锁频环；自适应锁频环包括鉴相鉴频器、电荷泵、信号检测电路和自适应分频器；自适应锁频环可以产生使能信号控制其内部模块的关断和开启，从而使整体亚采样锁相环锁定的时候能关断锁频环FLL；电路根据检测到的环路信号判定锁相环是否锁定，从而自己产生一个使能信号确定关断或开启锁频环，这样保证在锁相环正常锁定的同时将锁频环关断从而降低功耗；当锁相环失锁后能正常启动锁频环，实现正确的分频和快速锁定；本发明实现了锁相环功耗和性能之间的折中。

Description

一种具有自适应锁频环的低功耗亚采样锁相环

技术领域

本发明属于模拟射频集成电路技术领域，具体涉及一种低功耗亚采样锁相环。

背景技术

锁相环是集成电路中基本的模块之一，广泛的应用在无线传输的接收机、发射机，数据转换器以及有线通信中为电路提供所需要的频率以及所用的本振信号使得系统正常工作，比如频率综合器、时钟产生电路、时钟数据恢复电路等等都有锁相环的存在，近年来随着数据通信的持续增长将有线和无线系统的运行速度推到了数十GHz范围（每个通道或每个单元），从而使得电子设备和相关手持终端设备的速度变得更快更方便对人们的生活方式产生了很大的影响，尤其是近两年出现和推广的5G通信技术更是使得速率上升了一个台阶，使得微波毫米波相关的SOC也不断成熟，在这些SOC芯片中的频率综合器、时钟产生电路、时钟数据恢复电路工作在高频的情况下的功耗较高占据了很大的比例，同时相位噪声随着频率的增加也变差，所以研究低功耗和高性能的锁相环就显得十分有意义。

2009年一种新型的锁相环：亚采样锁相环被提出如图2所示，主要采用两个环路一个传统的锁相环构成的环路用来实现频率的锁定，另一个亚采样环路用来实现相位的锁定从而实现锁频锁相的功能，在近十年的研究文献和技术专利中高频段的锁相环主要集中在模拟亚采样锁相环上低频段的主要集中在亚采样结构的全数字锁相环上，随着技术的发展目前亚采样锁相环已经有传统SSPLL、iSSPLL、RSPLL、AMASSPLL、TypeI型SSPLL、CSPLL、NPSPLL等结构，这些结构在功耗和相位噪声以及jitter等方面各有特点，有的能实现-258.9 dB FOM，有的能实现50fs的jitter，还有的能实现-128.1-dBc/Hz 带内绝对噪声，为实现较好的性能提供了一条可行的道路，但是功耗的降低一直以来较为困难，从传统的CPPLL到SSPLL只是将电荷泵的电流关断了所以才降低了锁频环和亚采样的锁相环的竞争，如果锁频环和亚采样环路同时作用功耗将会很大，通过调研近十年的顶会ISSCC顶刊JSSC中的文献发现在众多的亚采样锁相环结构实现中在测试结果中占据功耗较大的有两个部分一个是振荡器另一个是锁频环中的分频器，在众多的文献中均只是关断了锁频环中的电荷泵部分，并不是将整个锁频环关断尤其是分频器，这样在高频段的应用下分频器的功耗还是很大的，所以研究如何实现一款能整体关断的锁频环对降低高频段的锁相环来说是很有意义的，另外锁频环在亚采样锁相环锁定后关断就面临着一个问题，如果受到外部信号扰动后能不能实现重新锁定，所以实现一种低功耗的自适应的锁频环是一个十分有意义的研究方向。

传统的亚采样锁相环如图2所示该电路有锁频环路和亚采样环路两个环路通过锁频环路来实现频率的锁定，亚采样环路实现锁相从而保证亚采样锁相环的锁频和锁相，电路在实现锁频和锁相后为了降低功耗需要将锁频环关掉，这是通过带有dead zone 的PFD来实现的，但是锁频环中的鉴相器PFD和分频器并没有关断，这样将会消耗一定的功耗尤其是在高频段下的分频器。

针对上述问题，本发明提出了一种自适应锁频环的低功耗锁相环。本发明通过对环路信号的检测产生合适的使能信号来关断和开启锁频环，这样既能使亚采样锁相环正常的实现锁定频率的功能后关断从而降低其功耗，又能在受到扰动后实现自动启动，从而很好的弥补了现有亚采样锁相环尤其是工作在高频段的电路的不足在性能和低功耗之间实现了很好的折中。

发明内容

本发明的目的在于提供一种能够自适应开启和关断的锁频环的亚采样锁相环，这样既能让亚采样锁相环实现正常的锁定功能，又能避免整个锁频环的功耗从而提高整体锁相环的性能，尤其是工作在较高的频率下功耗降低明显。

本发明提供的具有自适应锁频环（FLL）的低功耗亚采样锁相环（SSPLL），其结构参见图1所示，包括：亚采样鉴相器100和电压电流转换模块110，低通滤波器120和低功耗的振荡器130，以及自适应（即自适应关断和开启）锁频环140；其中，自适应锁频环140用于产生合适的使能信号控制其内部模块的关断和开启，这样使整体亚采样锁相环锁定的时候能关断锁频环FLL从而减小功耗。

本发明中，所述自适应锁频环140，包括鉴相鉴频器141、电荷泵142、信号检测电路143、自适应分频器144；自适应锁频环140在亚采样锁相环正常建立的过程中，通过检测环路信号使得自适应锁频环140一直起作用，并使得频率接近目标频率，然后通过亚采样环路进行锁相；具体地是开始自适应锁频环140和亚采样锁相环路都工作且自适应锁频环140调整能力强于亚采样锁相环路，自适应锁频环140通过鉴相鉴相器141相对振荡器分频后的信号和基准信号进行比对产生控制电压,使得电荷泵142产生充电或者放电的信号，该信号通过环路滤波器转换成电压来调整振荡器130的频率，进行对频率的锁定，然后自己关断；接下来亚采样环路调整起主要作用亚采样鉴相器100对振荡器130的输出进行采样，产生采样电压输出给电压电流转换模块110，从而对振荡器130进行充电或者放电，实现随振荡器的输出，并进行调整实现相位的锁定；当环路锁定后，自适应锁频环140中的信号检测电路143通过对环路检测的反馈，产生相应的使能信号，关断整个锁频环，包括关断锁频环中的分频器144、鉴相鉴频器141和电荷泵142，即实现真正意义上的关断和零静态功耗的锁频环。

本发明中，自适应锁频环140所需要的使能信号来源于对环路多个信号的检测而产生，且这个信号可以是电压也可以是电流，这个信号经过自适应锁频环模块140里的信号检测模块143产生使能信号，从而得到自适应信号，然后自适应所需要的使能信号输出给自适应分频器模块144和鉴相鉴频器141，从而控制其是关断还是开启。

本发明中，所述的鉴相鉴频器141，通过优化传统带dead zoon 的鉴相鉴频器而产生的一种新结构，该结构可以在分频信号和基准频率信号相位差大于几倍VCO周期时产生恒定的合适的电压，使得电荷泵142工作，从而提高其效率。（传统的亚采样锁相环的鉴相鉴频器关断电荷泵部分后再次触发相位差积累需要达到半个周期，需要较长的时间，所以一旦失锁恢复起来很慢。本发明所述优化传统带dead zoon 的鉴相鉴频器，是优化相位差的积累方式，使触发所需的相位差变小，仅为几个VCO的周期，从而加快了触发速度，实现了快速恢复的功能，图6的仿真说明该想法的可靠性）。

本发明中，所述电荷泵142，其关断信号来源于鉴相鉴频器141，当分频信号和基准信号相比相位差较小的时候鉴相鉴频器141会产生使能信号关断电荷泵142；，当分频信号和基准信号相比相位差较大的时候将自动启动，向环路中注入或者释放电荷，从而改变控制电压。

本发明中，所述信号检测电路143，用于检测低功耗亚采样锁相环的环路相关信号的信息，该信息既可以是检测到的电压也可以是检测到的电流，可以是信号的幅度peak点，也可以是输出信号幅度的范围，比如高于某一个值或者低于某一个值。

本发明中，所述信号检测电路143，采用动态电路和门级电路的组合电路，其不会产生静态功耗，使锁相环实现零静态功耗，从而降低亚采样锁相环的功耗。所述信号检测电路143也可以与迟滞比较器或者施密特触发器联合使用完成功能检测。

为了保证在关断后的低功耗亚采样锁相环能正常工作，当环路受到外界扰动后，信号检测电路143通过对环路信号的检测能够自动启动锁频环，使得环路又重新实现快速锁定；从而使具有自适应锁频环的低功耗亚采样锁相环实现了高性能的前提下低功耗的要求。

可选地，上述自适应锁频环140中，电荷泵142既可以采用单端支路结构，也可以采用电流舵结构的双端支路结构。

可选地，上述自适应锁频环140中，鉴相鉴频器141既可以采用SR结构，也可以采用DFF结构与延迟模块结合。

可选地，上述自适应锁频环140，可以在CMOS工艺下制作，也可以在BiCMOS工艺下制作，还可以在Ge Si制作。

本发明通过信号检测电路检测环路电压信号的幅度或电流大小，并将其大小转化成相应的控制信号，以这个控制信号控制锁频环；同时，信号检测电路采用动态和门电路构成从而避免了静态功耗，通过环路的不断地比较，在保证正常锁定的情况下产生合适的控制电压从而关断锁频环，使功耗得到优化；当外界有干扰时通过信号检测电路对环路的检测产生恢复锁频环的使能信号，这种调整完全是环路自动校准的，不用担心是否错误关断或者不会关断的问题。

附图说明

图1为具有自适应锁频环的低功耗亚采样锁相环的电路框图。

图2 为传统的亚采样锁相环电路结构图示。

图3为本发明自适应锁频环结构图示。

图4 为本发明自适应锁频环中鉴相鉴频器电路图示。

图5为本发明自适应锁频环检测电路图示。

图6实际电路功能验证仿真结果。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图3是本发明自适应锁频环实施的具体框图，本发明提供的具有自适应锁频环的低功耗亚采样锁相环，主要是结合传统的亚采样锁相环结构并增加了自适应锁频环，在保证性能的同时实现了低功耗。该具有自适应开启和关断的锁频环，由高效率的鉴相鉴频器、电荷泵、自适应分频器和检测模块四部分组成，其中电荷泵模块负责产生输出电流向环路中充电或者放电来实现对控制电压的调整，电路实现可采用常见的文献中的结构，通过对电流镜进行复制来实现充放电电流，同时采用运算放大器对其失配进行校准减小对电路的影响，也可以采用电流舵结构的电荷泵通过中间单位增益放大器进行电压的保持，此处电荷泵并非本发明的创新就不在列出实际实现的方式，具体实现可参考常见的电荷泵结构，该电荷泵的关断信号来源于前边高效率的鉴相鉴频器。

图4示出本发明中高效率鉴相鉴频器电路的一种可能的实施例，首先基准信号FREF和分频器输出信号FDIV分别与使能信号EN作为第一和第二与非门的输入端相与非后分别再经过三个反相器第三和第六反相器的输出作为触发器DFF1和DFF2的输入时钟ref和div，DFF1和DFF2的数据输入端D端均为高，RST为异步置位端其输入信号来源于EN信号和第三与非门相与非后得到。而第三与非门的两个输入端分别来源于EN信号和第四与非门的输出信号。第四与非门的两端信号分别来源于DFF1 和DFF2的输出，除此之外DFF1、DFF2的输出端分别作为DFF3、DFF4的数据输入端，其时钟信号分别是ref、div经过第一延时器和第二延时器得到，DFF3的Q输出端为电荷泵的控制信号UP，DFF4的QB输出端作为电荷泵的DN。整个PFD的工作原理是DFF1、DFF2的时钟ref、div先对高电平采样输出二者的输出信号通过与非门作用在异步置零的DFF1、DFF2上，此时经过延时的时钟在DFF3、DFF4处分别对DFF1、DFF2的输出信号进行采样，当分频器输出的信号与基准信号相位差较小的时候无论是超前还是滞后UP信号都为高电平，DN都为低电平从而关断电荷泵，当基准信号相位超前于分频器并且相位差大于设定值时输出信号时UP和DN都为低电平对环路进行充电抬升控制电压从而增加振荡器的输出频率使其与基准频率对齐，当基准信号相位滞后于分频器且大于设定值时输出信号时UP和DN都为高电平对环路进行放电拉低控制电压从而降低振荡器的输出频率使其与基准频率对齐。

如5示出本发明中检测电路的一种可能的实施例，首先是该检测电路从环路中采集信号，对三个信号signal1、signal2、signal4进行检测，signal3、signal5是两个基准信号用来和signal3进行比较产生使能信号，signal6是外部的使能信号在使用时给高电平，signal2信号先经过第一反相器取反然后和signal1经过第一与门相与产生一路控制信号CV1，signal3与signal4分别接第一比较器comp1的正相和反相端，同时signal4和 signal5也分别接在第二比较器comp2的正相端和负相端，二者的输出信号通过第二与门进行相与产生第二路控制信号CV2，此时第二路控制信号CV2与第一路控制信号CV1作为第三与门的两个输入进行相与，其输出结果与signal6作为第一与非门的两个输入端进行相与非，其输出结果作为自适应锁频环分频器144和鉴相鉴频器141的控制信号，当signal1为高电平、signal2为低电平同时signal4在signal3和signal5之间的时候最终产生使能信号关断锁频环中的鉴相鉴频器141、分频器144，此时的电荷泵142已经关断从而实现锁频环的全部关断，又因为检测电路143是没有静态功耗的所以至此实现了零静态功耗的锁频环，当环路中信号任何一个信号偏离正常值时检测模块的输出为高电平，接下来启动鉴相鉴频器141和分频器144实现正确且快速的锁定，如图6所示，当外部信号干扰较小时振荡器的控制电压虽有偏差，但是没有触发锁频环重新工作时经过仿真验证此时的亚采样环路可以迅速的将环路从失锁恢复到锁定的状态大概只需要几百ns，这样完整验证了无论外部干扰怎样该自适应锁频环的低功耗亚采样锁相环都能保证较好性能的同时实现正常的工作。

本发明实施例所提供的具有自适应锁频环的低功耗亚采样锁相环结合了传统型亚采样锁相环较好噪声的特点采用了自适应锁频环的模块，能在亚采样锁相环锁定的时候自动关断整个锁频环并且在收到外界干扰的时候自动开启从而降低了锁相环的功耗提高了整个锁相环的FOM值，采用此结构能够极大地降低微波毫米波频段的频率综合器的功耗，优化了高性能和低功耗之间的矛盾，满足了在微波毫米波波段对频率综合器低功耗的需求。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims

1.一种具有自适应锁频环的低功耗亚采样锁相环，其特征在于，包括：亚采样鉴相器（100）和电压电流转换模块（110），低通滤波器（120）和低功耗的振荡器（130），以及自适应（即自适应关断和开启）锁频环（140）；所述自适应锁频环（140）用于产生合适的使能信号控制其内部模块的关断和开启，从而使整体亚采样锁相环锁定的时候能关断锁频环FLL，从而减小功耗；其中：

所述自适应锁频环（140）包括鉴相鉴频器（141）、电荷泵（142）、信号检测电路（143）、自适应分频器（144）；自适应锁频环（140）在亚采样锁相环正常建立的过程中，通过检测环路信号使得自适应锁频环（140）一直起作用，并使得频率接近目标频率，然后通过亚采样环路进行锁相；具体地是开始自适应锁频环（140）和亚采样锁相环路都工作且自适应锁频环（140）调整能力强于亚采样锁相环路，自适应锁频环（140）通过鉴相鉴频器（141）相对振荡器分频后的信号和基准信号进行比对产生控制电压,使得电荷泵（142）产生充电或者放电的信号，该信号通过环路滤波器转换成电压来调整振荡器（130）的频率，进行对频率的锁定，然后自己关断；接下来亚采样环路调整起主要作用亚采样鉴相器（100）对振荡器(130）的输出进行采样，产生采样电压输出给电压电流转换模块（110），从而对振荡器（130）进行充电或者放电，实现随振荡器的输出，并进行调整实现相位的锁定；当环路锁定后，自适应锁频环（140）中的信号检测电路（143）通过对环路的检测，产生相应的使能信号，关断整个锁频环，包括关断锁频环中的分频器（144）、鉴相鉴频器（141）和电荷泵（142），即实现真正意义上的关断和零静态功耗的锁频环。

2.根据权利要求1所述的低功耗亚采样锁相环，其特征在于，自适应锁频环（140）所需要的使能信号来源于对环路多个信号的检测而产生，这个信号是电压或者是电流；该信号经过信号检测模块（143）产生使能信号，从而得到自适应信号；然后自适应所需要的使能信号输出给自适应分频器模块144和鉴相鉴频器（141），从而控制其是关断还是开启。

3.根据权利要求1所述的低功耗亚采样锁相环，其特征在于，所述电荷泵（142），其关断信号来源于鉴相鉴频器（141），当分频信号和基准信号相比相位差较小的时候鉴相鉴频器（141）产生使能信号关断电荷泵（142）；当分频信号和基准信号相比相位差较大的时候将自动启动，向环路中注入或者释放电荷，从而改变控制电压。

4.根据权利要求1所述的低功耗亚采样锁相环，其特征在于，所述信号检测电路（143）用于检测低功耗亚采样锁相环的环路相关信号的信息，该信息是电压，或者是电流，或者是信号的幅度peak点，或者是输出信号幅度的范围。

5.根据权利要求1所述的低功耗亚采样锁相环，其特征在于，所述信号检测电路（143）采用动态电路和门级电路的组合电路。

6.根据权利要求1所述的低功耗亚采样锁相环，其特征在于，所述信号检测电路（143）与迟滞比较器或者施密特触发器联合，完成功能检测。

7.根据权利要求1所述的低功耗亚采样锁相环，其特征在于，所述电荷泵（142）采用单端支路结构，或者采用电流舵结构的双端支路结构。

8.根据权利要求1所述的低功耗亚采样锁相环，其特征在于，所述鉴相鉴频器（141）采用DFF结构与延迟模块的组合。