CN110021519A - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN110021519A
CN110021519A CN201810435864.4A CN201810435864A CN110021519A CN 110021519 A CN110021519 A CN 110021519A CN 201810435864 A CN201810435864 A CN 201810435864A CN 110021519 A CN110021519 A CN 110021519A
Authority
CN
China
Prior art keywords
layer
hard mask
patterning
mask layer
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810435864.4A
Other languages
English (en)
Other versions
CN110021519B (zh
Inventor
施信益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN110021519A publication Critical patent/CN110021519A/zh
Application granted granted Critical
Publication of CN110021519B publication Critical patent/CN110021519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种制造半导体装置的方法，包括在基板上形成第一图案化目标层，其中第一图案化目标层具有沿着第一方向延伸的多个第一开口；在第一图案化目标层之上形成图案化硬遮罩层，其中图案化硬遮罩层具有沿着第二方向延伸的多个第一凹槽和沿着第一方向延伸的多个第二凹槽；在图案化硬遮罩层之上形成图案化光阻层，其中图案化光阻层具有沿着第二方向延伸的多个条状结构和沿着第一方向延伸的多个块状结构；以及蚀刻图案化光阻层、图案化硬遮罩层、以及第一图案化目标层以形成第二图案化目标层。本发明的方法具有成本效益且能在目标层形成精细的图案。

Description

制造半导体装置的方法
技术领域
本发明实施例是有关一种制造半导体装置的方法；特别是关于一种形成半导体装置的精细图案的方法。
背景技术
半导体集成电路(integrated circuit，IC)行业已经经历了快速发展。在集成电路制造技术的发展中，产生了数代的集成电路，并且所制造的每一代电路都比上一代更小、更复杂。通过增加光微影工艺的解析度可以减小图案的临界尺寸，但此种方法的花费通常很高。为了改善此问题，提出了所谓的双重图案化技术。然而，传统技术已经无法在所有方面都令人满意，因此需要开发一种更具成本效益的方法。
发明内容
本发明的目的在于提供一种制造半导体装置的方法，其具有成本效益且能在目标层形成精细的图案。
本发明的一目的是提供一种制造半导体装置的方法，包括以下操作：在具有第一区域和第二区域的基板上形成第一图案化目标层，其中第一图案化目标层具有沿着一第一方向延伸的多个第一开口在第一区域中，且第一开口暴露出基板的一部分；在第一图案化目标层之上形成图案化硬遮罩层，其中图案化硬遮罩层具有沿着第二方向延伸的多个第一凹槽在第一区域中和沿着第一方向延伸的多个第二凹槽在第二区域中；在图案化硬遮罩层之上形成图案化光阻层，其中图案化光阻层具有沿着第二方向延伸的多个条状结构在第一区域中和沿着第一方向延伸的多个块状结构在第二区域中；以及通过使用图案化硬遮罩层和图案化光阻层作为蚀刻遮罩，蚀刻图案化光阻层、图案化硬遮罩层、以及第一图案化目标层以形成第二图案化目标层。
在本发明某些实施方式中，各条状结构的宽度小于各第一凹槽的宽度，各块状结构的宽度小于各第二凹槽的宽度，各条状结构与对应的一个第一凹槽的一部分重叠，且各块状结构与对应的一个第二凹槽的一部分重叠。
在本发明某些实施方式中，第一区域中的第二图案化目标层的俯视轮廓的多个几何形状为菱形。
在本发明某些实施方式中，第一区域中的第二图案化目标层的俯视轮廓的多个几何形状为矩形。
在本发明某些实施方式中，在基板上形成第一图案化目标层的操作进一步包括以下操作：在基板上按顺序地形成目标层、下硬遮罩层、以及第一上硬遮罩层；在下硬遮罩层上图案化第一上硬遮罩层以形成图案化第一上硬遮罩层，其中图案化第一上硬遮罩层具有暴露出下硬遮罩层的部分的多个第二开口；在图案化第一上硬遮罩层的上表面和侧壁上以及下硬遮罩层的暴露部分的上表面上共形地形成间隔层；蚀刻间隔层以形成一图案化间隔层，其中图案化间隔层包括位于图案化第一上硬遮罩层的侧壁上的多个间隔物，且相邻的两个间隔物的侧壁彼此被第一区域中的第三开口所隔开；使用与图案化第一上硬遮罩层相同的材料填充第三开口以形成第二上硬遮罩层，其中图案化间隔层的间隔物的顶表面暴露于第二上硬遮罩层外；通过使用第二上硬遮罩层作为蚀刻遮罩，蚀刻图案化间隔层的间隔物和下硬遮罩层以形成图案化下硬遮罩层；以及蚀刻第二上硬遮罩层、图案化下硬遮罩层、以及目标层以形成第一图案化目标层。
在本发明某些实施方式中，蚀刻间隔层、蚀刻图案化间隔层的间隔物和下硬遮罩层、以及蚀刻第二上硬遮罩层、图案化下硬遮罩层、以及目标层的操作是通过非等向性蚀刻工艺来执行。
在本发明某些实施方式中，下硬遮罩层具有由不同材料所制成的多个层。
在本发明某些实施方式中，间隔层和第一上硬遮罩层是由不同的材料所制成。
在本发明某些实施方式中，间隔层和第一上硬遮罩层包括硅、氮化硅、硅碳氮化物或氧化硅。
在本发明某些实施方式中，蚀刻图案化光阻层、图案化硬遮罩层、以及第一图案化目标层的操作是通过非等向性蚀刻工艺来执行。
在本发明某些实施方式中，图案化硬遮罩层具有由不同材料所制成的多个层。
与现有技术相比，本发明的制造半导体装置的方法具有成本效益且能在目标层形成精细图案的有益效果。
附图说明
当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。
图1A～图16A为根据本发明一些实施例的用于形成半导体装置的图案化方法的各个阶段的俯视示意图；
图1B～图16B为分别对应图1A～图16A的剖面示意图。
具体实施方式
现在将详细描述本发明的当前实施例，实例描绘于附图中。在附图和说明书中所使用的相同附图标记用于表示相同或相似的部分。
在更详细地描述优选实施例之前，将对在整个说明书中可能使用的某些术语给出进一步的解释。
在此使用的术语“使…形成”、“形成”、“沉积”或“设置”是用来描述将材料层施加到另一层的动作。此种术语旨在描述任何可能的“层形成技术”，包括但不限于热成长、溅镀、蒸镀、化学气相沉积、磊晶生长、以及电镀等。在本揭示内容的各种实施例中，可以根据任何适当的众所周知的方法来执行沉积。举例来说，沉积可以包括生长、涂覆或转移材料到指定层上的任何工艺。一些众所周知的技术包括物理气相沉积(physical vapordeposition，PVD)、化学气相沉积(chemical vapor deposition，CVD)、电化学沉积(electrochemical deposition，ECD)、分子束磊晶(molecular beam epitaxy，MBE)，原子层沉积(atomic layer deposition，ALD)、以及电浆辅助化学气相沉积(plasma-enhancedCVD，PECVD)。
图1A～图8A为根据本发明一些实施例的用于形成半导体装置的图案化方法的各个阶段的俯视示意图，而图1B～图8B则分别为对应于图1A～图8A的沿着线A-A'截取的剖面示意图。请参照俯视示意图及其各自的剖面示意图以更好地理解本发明中提供的示例性制造流程。
请参照图1A和图1B，在基板100上按顺序地形成目标层200、下硬遮罩层300，上硬遮罩层400、以及图案化光阻层600。基板100具有第一区域110和第二区域120。在本发明的一个实施例中，第一区域110可以是阵列区域，并且第二区域120可以是周边区域。目标层200、下硬遮罩层300、以及上硬遮罩层400的厚度可由本领域技术人员适当地改变。图案化光阻层600具有多个开口601，且开口601暴露第一区域110中的上硬遮罩层400的部分。在本发明的一个实施例中，基板100可以是硅基板。或者，基板100可以包括另一种元素半导体、一种化合物半导体或其组合。所述另一种元素半导体例如锗。所述化合物半导体包括IV-IV族化合物半导体和III-V族化合物半导体，其中IV-IV族化合物半导体例如SiC和SiGe，III-V族化合物半导体例如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP。在本发明的一个实施例中，基板100可以是绝缘体上覆硅(silicon-on insulator，SOI)基板的硅层。也可以使用氧化硅(SiO2)等绝缘材料作为基板100。在本发明的一个实施例中，目标层200可以是金属层或介电材料层。在本发明的一个实施例中，下硬遮罩层300或上硬遮罩层400可为非晶碳层、硅层、氮化硅(SiN)层、硅碳氮化物(SiCN)层或氧化硅(SiO2)层，但不限于此。应当理解的是，下硬遮罩层300和上硬遮罩层400是由不同的材料所制成。在本发明的一个实施例中，下硬遮罩层300具有由不同材料所制成的多个层。
请参照图2A和图2B，通过使用图案化光阻层600作为蚀刻遮罩，蚀刻上硬遮罩层400以形成图案化上硬遮罩层410于下硬遮罩层300上。然后，去除图案化光阻层600。图案化上硬遮罩层410具有对应于图案化光阻层600的开口601的多个开口411。开口411暴露出下硬遮罩层300的部分。在本发明的一个实施例中，通过非等向性蚀刻工艺来执行对上硬遮罩层400的蚀刻，例如本领域中已知的干式蚀刻工艺。
请参照图3A和图3B，共形地形成间隔层500于图案化上硬遮罩层410的上表面和侧壁上、以及下硬遮罩层300的暴露部分的顶表面上。在本发明的一个实施例中，间隔层500可以包括硅、氮化硅(SiN)、碳氮化硅(SiCN)或氧化硅(SiO2)。应当理解的是，间隔层500和图案化上硬遮罩层410是由不同的材料所制成。
请参照图4A和图4B，回蚀间隔层500以形成图案化间隔层510。图案化间隔层510包括位于图案化上硬遮罩层410的侧壁上的多个间隔物。相邻间隔物的侧壁彼此被第一区域110中的开口511所隔开。部分的下硬遮罩层300的上表面被对应的开口511所暴露。在本发明的一个实施例中，通过非等向性蚀刻工艺来执行对间隔层500的蚀刻，例如本领域中已知的干式蚀刻工艺。
请参照图5A和图5B，沉积与图案化上硬遮罩层410相同的材料420以覆盖图案化上硬遮罩层410和图案化间隔层510，并填充开口511。
随后，如图6A和图6B所示，去除材料420的上部以形成上硬遮罩层430。图案化间隔层510的间隔物的顶表面暴露于上硬遮罩层430外。在本发明的一个实施例中，去除材料420的上部可以通过化学机械研磨(chemical mechanical polish，CMP)工艺、回蚀工艺等来实现。
请参照图7A和图7B，通过使用上硬遮罩层430作为蚀刻遮罩，蚀刻图案化间隔层510的间隔物和下硬遮罩层300以形成图案化下硬遮罩层310。在本发明的一个实施例中，通过非等向性蚀刻工艺来执行对图案化间隔层510的间隔物和下硬遮罩层300的蚀刻，例如本领域中已知的干式蚀刻工艺。在本发明的一个实施例中，在进行蚀刻工艺之后，所形成的下硬遮罩层310具有多个凹槽311于第一区域110中。换言之，图案化下硬遮罩层310具有多个凸部310a及多个凹部310b。所述凸部310a具有第一厚度T1。所述凹部310b具有小于第一厚度T1的第二厚度T2。本领域技术人员可以适当地改变第一厚度T1和第二厚度T2。如图所示，凸部310a被上硬遮罩层430所覆盖，而凹部310b则被上硬遮罩层430的对应的开口所暴露。在本发明的另一实施例中，在执行蚀刻工艺之后，形成的图案化下硬遮罩层310具有多个开口，而这些开口暴露出第一区域110中的目标层200的部分(未绘示)。
请参照图8A和图8B，蚀刻上硬遮罩层430、图案化下硬遮罩层310、以及目标层200以形成第一图案化目标层210。在一些实施例中，可以全面性的方式执行蚀刻工艺，使得上硬遮罩层430和下硬遮罩层310被完全蚀刻掉，而目标层200则部分蚀刻。具体地，当凹部310b和其底下的目标层200的部分被蚀刻掉以形成穿过目标层200的多个开口211时，停止蚀刻工艺。目标层200的剩余部分构成具有开口211的第一图案化目标层210。具体而言，目标层200的剩余部分(即第一图案化目标层210)对应于凸部310a，其基本上具有与上硬遮罩层430相同的轮廓。在一些实例中，开口211沿着第一方向D1延伸，并且位于第一区域110中。开口211暴露出基板100的一部分。在本发明的一个实施例中，通过非等向性蚀刻工艺来执行对上硬遮罩层430、下硬遮罩层310、以及目标层200的蚀刻，例如本领域中已知的干式蚀刻工艺。
为了更好地理解本发明的以下步骤，图9A和图9B以不同的方式绘示了与图8A和图8B相同的结构，其中图9B绘示出沿着图9A中的线B-B'和线C-C'截取的剖面示意图。此外，图10A～图15A为根据本发明一些实施例的图案化方法的后续工艺的俯视示意图，而图10B～图15B则分别为对应于图10A～图15A的沿着线B-B'和线C-C'截取的剖面示意图。
请参照图10A和图10B，按顺序地形成有机层710、硬遮罩层800、以及图案化光阻层910于第一图案化目标层210上。有机层710填充开口211。本领域技术人员可以适当地改变有机层710、硬遮罩层800、以及图案化光阻层910的厚度。在本发明的一个实施例中，有机层710可以包括聚酯(polyester，PET)、聚烯烃、树脂或其他合适的有机材料。在本发明的一个实施例中，有机层710可以通过旋转涂布工艺来形成，并且有机层710的顶表面基本上是平坦的。在本发明的一个实施例中，硬遮罩层800可为非晶碳层、硅层、氮化硅(SiN)层、硅碳氮化物(SiCN)层或氧化硅(SiO2)层，但不限于此。在本发明的一个实施例中，硬遮罩层800具有由不同材料所制成的多个层。图案化光阻层910具有沿着第二方向D2延伸的多个条状结构910a于第一区域110中和沿着第一方向D1延伸的多个块状结构910b于第二区域120中。如图所示，两个相邻的条状结构910a被第一区域110中的第一开口911a所隔开。类似地，两个相邻的块状结构910b被第二区域120中的第二开口911b所隔开。应当理解的是，虽然在图10A中所绘示的每个块状结构910b是长条形的块状结构，但是在一些实施例中，每个块状结构910b可以被沿第一方向D1设置的多个子块状结构所替代(未绘示)。在这样的实施例中，两个相邻的子块状结构被暴露出第二区域120中的硬遮罩层800的一部分的开口所隔开。第一开口911a暴露第一区域110中的硬遮罩层800的一部分。第二开口911b暴露第二区域120中的硬遮罩层800的一部分。
请参照图11A和图11B，通过使用图案化光阻层910作为蚀刻遮罩，蚀刻硬遮罩层800以形成图案化硬遮罩层810。然后，去除图案化光阻层910。图案化硬遮罩层810具有沿着第二方向D2延伸的多个第一凹槽811a于第一区域110中和沿着第一方向D1延伸的多个第二凹槽811b于第二区域120中。第一凹槽811a具有与图案化光阻层910的第一开口911a的图案对应或基本上相同的图案。第二凹槽811b具有与图案化光阻层910的第二开口911b的图案对应或基本上相同的图案。换言之，图案化硬遮罩层810具有多个凸部810a和多个凹部810b。凸部810a具有第一厚度T3。凹部810b具有小于第一厚度T3的第二厚度T4。本领域技术人员可以适当地改变第一厚度T3和第二厚度T4。在本发明的一个实施例中，通过非等向性蚀刻工艺来执行对硬遮罩层800的蚀刻，例如本领域已知的干式蚀刻工艺。
请参照图12A和图12B，按顺序地形成有机层720和图案化光阻层920于图案化硬遮罩层810上。有机层720填充第一凹槽811a和第二凹槽811b。本领域技术人员可以适当地改变有机层720和图案化光阻层920的厚度。在本发明的一个实施例中，有机层720可以包括聚酯(polyester，PET)、聚烯烃、树脂或其他合适的有机材料。在本发明的一个实施例中，有机层720可以通过旋转涂布工艺来形成，并且有机层720的顶表面基本上是平坦的。图案化光阻层920具有沿着第二方向D2延伸的多个条状结构920a于第一区域110中和沿着第一方向D1延伸的多个块状结构920b于第二区域120中。条状结构920a的宽度小于第一凹槽811a的宽度。块状结构920b的宽度小于第二凹槽811b的宽度。每个条状结构920a与对应的第一凹槽811a的一部分重叠，但每个第一凹槽811a的长边不与对应的条状结构920重叠。换言之，凹部810b的边缘部分不与图案化光阻层920重叠。每个块状结构920b与对应的第二凹槽811b的一部分重叠，但不与对应的第二凹槽811b的长边重叠。应当理解的是，虽然在图12A中所绘示的每个块状结构920b是长条形的块状结构，但是在一些实施例中，每个块状结构920b可以被沿第一方向D1设置的多个子块状结构所替代(未绘示)。在这样的实施例中，两个相邻的子块状结构被暴露出第二区域120中的有机层720的一部分的开口所隔开。
请参照图13A和图13B，蚀刻图案化光阻层920和有机层720以形成图案化有机层730。具体地，与图案化光阻层920不重叠的有机层720的部分被去除，而与图案化光阻层920重叠的有机层720的部分则被保留，从而形成图案化有机层730。应当注意的是，所形成的图案化有机层730位于凹部810b(如图12B所绘示)上，而凹部810b的边缘部分被暴露出来。接着，通过使用图案化有机层730作为蚀刻遮罩，蚀刻图案化硬遮罩层810以形成图案化硬遮罩层820(如图13B所绘示)。如上所述，图案化硬遮罩层810具有凸部810a和凹部810b，且凸部810a的第一厚度T3大于凹部810b的第二厚度T4。因此，在凹部810b的暴露的边缘部分被蚀刻时，形成多个第一开口821a于第一区域110中，并形成多个第二开口821b于第二区域120中。同时，凸部810a的较低部分仍被保留，从而构成图案化硬遮罩层820。在一些实例中，图案化硬遮罩层820具有彼此隔开的多个条状结构820a和彼此隔开的多个块状结构820b。具体地，两个相邻的条状结构820a被第一区域110中的至少一个第一开口821a所隔开。类似地，两个相邻的块状结构820b被第二区域120中的至少一个第二开口821b所隔开。在本发明的一个实施例中，通过非等向性蚀刻工艺来执行对图案化光阻层920、有机层720、以及图案化硬遮罩层810的蚀刻，例如本领域中已知的干式蚀刻工艺。
请参照图14A和图14B，通过使用图案化硬遮罩层820作为蚀刻遮罩，刻蚀有机层730、有机层710、以及第一图案化目标层210以形成图案化有机层710'和第二图案化目标层220。图案化有机层710'具有多个第一开口710a和多个第二开口710b，而第二图案化目标层220具有多个第三开口221。应当注意的是，第三开口221与第一开口710a及第二开口710b连通，且对应图案化硬遮罩层820的第一开口821a及第二开口821b。在本发明的一个实施例中，通过非等向性蚀刻工艺来执行对图案化有机层730、有机层710、以及第一图案化目标层210的蚀刻，例如本领域中已知的干式蚀刻工艺。因此，第二图案化目标层220被图案化有机层710'和图案化硬遮罩层820所覆盖。
请参照图15A和图15B，去除图案化硬遮罩层820和图案化有机层710'以暴露出第二图案化目标层220。如图所示，第二图案化目标层220具有开口211和第三开口221。所述开口211沿着第一方向D1延伸，而位于第一区域110中的第三开口221则沿着第二方向D2延伸。在一些实例中，第三开口221的宽度小于开口211的宽度。应当理解的是，第一方向D1与第二方向D2之间的夹角大于零度，使得从顶部观看时，第一区域110中的第二图案化目标层220包括多个第一几何形状220a。在本发明的一个实施例中，第一区域110中的第二图案化目标层220的第一几何形状220a为菱形。另外，如图所示，第二区域120中的第三开口221沿着第一方向D1延伸。因此，从顶部观看时，第二区域120中的第二图案化目标层220包括多个第二几何形状220b。在本发明的一个实施例中，第二区域120中的第二图案化目标层220的第二几何形状220b为细长矩形。在本发明的一个实施例中，通过任何合适的蚀刻工艺来执行对图案化硬遮罩层820和图案化有机层710'的蚀刻，例如本领域已知的干式蚀刻工艺或湿式蚀刻工艺。
图16A为根据本发明的其他实施例的经图案化的目标层220的俯视示意图。图16B为沿着图16A中的线B-B'和线C-C'截取的剖面示意图。图16A和图16B绘示出与图15A和图15B类似的结构，差异在于图16A和图16B中的结构的第一方向D1和第二方向D2之间的夹角是90°。如上所述，从顶部观看时，第一区域110中的第二图案化目标层220包括多个第一几何形状220a。在图16A和图16B的实施例中，第一区域110中的第二图案化目标层220的第一几何形状220a为矩形。
本发明的图案化方法能同时在目标层的第一区域和第二区域中形成期望的图案，从而避免分别于不同工艺中形成第一区域的图案和第二区域的图案的复杂工艺。另外，本发明的图案化方法结合双重图案化技术，因此具有成本效益的本发明的图案化方法能形成精细的图案。
上文概述若干实施例的特征，使得本领域的技术人员可更好地理解本发明的各方面。本领域的技术人员应了解，可轻易使用本发明作为设计或修改其他工艺及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。本领域的技术人员也应认识到，此类等效结构并未脱离本发明的精神及范畴，且可在不脱离本发明的精神及范畴的情况下产生本文的各种变化、替代及更改。

Claims (11)

1.一种制造半导体装置的方法，其特征在于，包括以下操作：
在具有第一区域和第二区域的基板上形成第一图案化目标层，其中所述第一图案化目标层具有沿着第一方向延伸的多个第一开口在所述第一区域中，且所述多个第一开口暴露出所述基板的一部分；
在所述第一图案化目标层之上形成图案化硬遮罩层，其中所述图案化硬遮罩层具有沿着第二方向延伸的多个第一凹槽在第一区域中和沿着所述第一方向延伸的多个第二凹槽在第二区域中；
在所述图案化硬遮罩层之上形成图案化光阻层，其中所述图案化光阻层具有沿着所述第二方向延伸的多个条状结构在所述第一区域中和沿着所述第一方向延伸的多个块状结构在所述第二区域中；以及
通过使用所述图案化硬遮罩层和所述图案化光阻层作为蚀刻遮罩，蚀刻所述图案化光阻层、所述图案化硬遮罩层、以及所述第一图案化目标层以形成第二图案化目标层。
2.如权利要求1所述的方法，其特征在于，各所述条状结构的宽度小于各所述第一凹槽的宽度，各所述块状结构的宽度小于各所述第二凹槽的宽度，各所述条状结构与所述多个第一凹槽中对应的一个第一凹槽的一部分重叠，且各所述块状结构与所述多个第二凹槽中对应的一个第二凹槽的一部分重叠。
3.如权利要求1所述的方法，其特征在于，所述第一区域中的所述第二图案化目标层的俯视轮廓的多个几何形状为菱形。
4.如权利要求1所述的方法，其特征在于，所述第一区域中的所述第二图案化目标层的俯视轮廓的多个几何形状为矩形。
5.如权利要求1所述的方法，其特征在于，在所述基板上形成所述第一图案化目标层的操作进一步包括以下操作：
在所述基板上按顺序地形成目标层、下硬遮罩层、以及第一上硬遮罩层；
在所述下硬遮罩层上图案化所述第一上硬遮罩层以形成图案化第一上硬遮罩层，其中所述图案化第一上硬遮罩层具有暴露出所述下硬遮罩层的部分的多个第二开口；
在所述图案化第一上硬遮罩层的上表面和侧壁上以及所述下硬遮罩层的所述暴露部分的上表面上共形地形成间隔层；
蚀刻所述间隔层以形成图案化间隔层，其中所述图案化间隔层包括位于所述图案化第一上硬遮罩层的所述侧壁上的多个间隔物，且所述相邻的两个间隔物的侧壁彼此被所述第一区域中的第三开口所隔开；
使用与所述图案化第一上硬遮罩层相同的材料填充所述第三开口以形成第二上硬遮罩层，其中所述图案化间隔层的所述多个间隔物的顶表面暴露于所述第二上硬遮罩层外；
通过使用所述第二上硬遮罩层作为蚀刻遮罩，蚀刻所述图案化间隔层的所述多个间隔物和所述下硬遮罩层以形成图案化下硬遮罩层；以及
蚀刻所述第二上硬遮罩层、所述图案化下硬遮罩层、以及所述目标层以形成所述第一图案化目标层。
6.如权利要求5所述的方法，其特征在于，蚀刻所述间隔层、蚀刻所述图案化间隔层的所述多个间隔物和所述下硬遮罩层、以及蚀刻所述第二上硬遮罩层、所述图案化下硬遮罩层、以及所述目标层的所述多个操作是通过非等向性蚀刻工艺来执行。
7.如权利要求5所述的方法，其特征在于，所述下硬遮罩层具有由不同材料所制成的多个层。
8.如权利要求5所述的方法，其特征在于，所述间隔层和所述第一上硬遮罩层是由不同的材料所制成。
9.如权利要求8所述的方法，其特征在于，所述间隔层和所述第一上硬遮罩层包括硅、氮化硅、硅碳氮化物或氧化硅。
10.如权利要求1所述的方法，其特征在于，蚀刻所述图案化光阻层、所述图案化硬遮罩层、以及所述第一图案化目标层的所述操作是通过非等向性蚀刻工艺来执行。
11.如权利要求1所述的方法，其特征在于，所述图案化硬遮罩层具有由不同材料所制成的多个层。
CN201810435864.4A 2018-01-08 2018-05-09 制造半导体装置的方法 Active CN110021519B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/865,227 2018-01-08
US15/865,227 US10181401B1 (en) 2018-01-08 2018-01-08 Method for manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
CN110021519A true CN110021519A (zh) 2019-07-16
CN110021519B CN110021519B (zh) 2021-02-05

Family

ID=64953666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810435864.4A Active CN110021519B (zh) 2018-01-08 2018-05-09 制造半导体装置的方法

Country Status (3)

Country Link
US (1) US10181401B1 (zh)
CN (1) CN110021519B (zh)
TW (1) TWI687974B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539795A (zh) * 2020-04-22 2021-10-22 南亚科技股份有限公司 形成图案的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10395976B1 (en) * 2018-05-13 2019-08-27 Nanya Technology Corporation Method of manufacturing semiconductor device
US10658179B2 (en) * 2018-08-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure of middle layer removal
US11373992B2 (en) * 2020-08-24 2022-06-28 Nanya Technology Corporation Semiconductor structure with strengthened patterns and method for fabricating the same
CN114496926A (zh) * 2020-10-23 2022-05-13 长鑫存储技术有限公司 半导体结构制作方法及半导体结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771891B1 (ko) * 2006-11-10 2007-11-01 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
CN101471233A (zh) * 2007-12-27 2009-07-01 海力士半导体有限公司 形成半导体器件微图案的方法
US20110159693A1 (en) * 2009-12-29 2011-06-30 Jun-Hyeub Sun Method for fabricating hole pattern
CN103681255A (zh) * 2012-09-14 2014-03-26 南亚科技股份有限公司 双重图案化的方法
CN103681281A (zh) * 2012-09-26 2014-03-26 中芯国际集成电路制造(上海)有限公司 双重图形化膜层的方法
US20140346640A1 (en) * 2012-07-30 2014-11-27 International Business Machines Corporation Non-lithographic hole pattern formation
CN105977201A (zh) * 2015-03-13 2016-09-28 台湾积体电路制造股份有限公司 半导体装置的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010076825A1 (en) 2008-12-30 2010-07-08 Fabio Pellizer Double patterning method for creating a regular array of pillars with dual shallow trench isolation
KR101087835B1 (ko) 2009-11-26 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771891B1 (ko) * 2006-11-10 2007-11-01 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
CN101471233A (zh) * 2007-12-27 2009-07-01 海力士半导体有限公司 形成半导体器件微图案的方法
US20110159693A1 (en) * 2009-12-29 2011-06-30 Jun-Hyeub Sun Method for fabricating hole pattern
US20140346640A1 (en) * 2012-07-30 2014-11-27 International Business Machines Corporation Non-lithographic hole pattern formation
CN103681255A (zh) * 2012-09-14 2014-03-26 南亚科技股份有限公司 双重图案化的方法
CN103681281A (zh) * 2012-09-26 2014-03-26 中芯国际集成电路制造(上海)有限公司 双重图形化膜层的方法
CN105977201A (zh) * 2015-03-13 2016-09-28 台湾积体电路制造股份有限公司 半导体装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539795A (zh) * 2020-04-22 2021-10-22 南亚科技股份有限公司 形成图案的方法
CN113539795B (zh) * 2020-04-22 2024-05-24 南亚科技股份有限公司 形成图案的方法

Also Published As

Publication number Publication date
TWI687974B (zh) 2020-03-11
US10181401B1 (en) 2019-01-15
CN110021519B (zh) 2021-02-05
TW201931437A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
CN110021519A (zh) 制造半导体装置的方法
CN104051257B (zh) 用于集成电路设计的间隔蚀刻工艺
CN106910716B (zh) Si基高迁移率CMOS装置的制造方法及所得装置
WO2004086460A2 (en) Method and systems for single- or multi-period edge definition lithography
US10395976B1 (en) Method of manufacturing semiconductor device
JP5942785B2 (ja) 半導体光素子を作製する方法
CN104835743A (zh) 半导体器件和制造半导体器件的方法
US8669188B2 (en) Method for making a pattern from sidewall image transfer
CN104393037B (zh) 一种亚微米栅长GaN HEMT器件及其制备方法
CN108666207B (zh) 制作半导体元件的方法
JP2016529686A (ja) 標的設計及び製造における誘導自己組織化
CN106558472B (zh) 高密度纳米线阵列
US20060276043A1 (en) Method and systems for single- or multi-period edge definition lithography
US10211061B1 (en) Method for manufacturing a semiconductor structure
US9082625B2 (en) Patterning through imprinting
KR20100069490A (ko) 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법
CN109979814B (zh) 用于限定从基底突出的鳍的长度的方法
US10529570B1 (en) Method for preparing a semiconductor structure
EP3330800B1 (en) A photomask manufacturing method
CN102969235B (zh) 一种小尺寸线端间距的形成方法
CN113097070B (zh) GaN器件结构及其制备方法
CN105489501B (zh) 沟槽型超级结的制造方法
CN107078464B (zh) 用于对层序列进行结构化的方法和半导体激光器设备
KR101036692B1 (ko) 다중 양자점 나노소자의 제작방법 및 그에 따른 다중 양자점 나노소자
CN104425368A (zh) 通孔限定方案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant