CN110021517B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110021517B
CN110021517B CN201811432605.2A CN201811432605A CN110021517B CN 110021517 B CN110021517 B CN 110021517B CN 201811432605 A CN201811432605 A CN 201811432605A CN 110021517 B CN110021517 B CN 110021517B
Authority
CN
China
Prior art keywords
silicon
source precursor
layer
low
carbon source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811432605.2A
Other languages
English (en)
Other versions
CN110021517A (zh
Inventor
高琬贻
柯忠祁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110021517A publication Critical patent/CN110021517A/zh
Application granted granted Critical
Publication of CN110021517B publication Critical patent/CN110021517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrochemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施例涉及在FinFET器件中形成例如低k栅极间隔件层的低k介电材料的方法。可以使用具有通用化学结构的前体形成低k介电材料，通用化学结构包括键合在两个硅原子之间的至少一个碳原子。可以通过控制介电材料中的碳浓度实现介电材料的目标k值。本发明的实施例还涉及半导体结构及其形成方法。

Description

半导体结构及其形成方法
技术领域
本发明的实施例涉及半导体结构及其形成方法。
背景技术
随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET器件通常包括具有高高宽比的半导体鳍并且在半导体鳍中形成沟道和源极/漏极区域。在鳍结构上方以及沿着鳍结构的侧面(例如，包裹)形成栅极，利用沟道的增大的表面积的优势，以产生更快、更可靠和更易控制的半导体晶体管器件。然而，随着按比例缩小，出现了新的挑战。
发明内容
本发明的实施例提供了一种形成半导体结构的方法，包括：使用原子层沉积(ALD)工艺形成低k层，所述原子层沉积工艺包括：对于一个循环，流入硅-碳源前体，所述硅-碳源前体具有包括键合在两个硅原子之间的至少一个碳原子的化学结构；以及重复所述循环多次。
本发明的另一实施例提供了一种形成半导体结构的方法，包括：使用原子层沉积(ALD)工艺形成低k层，所述原子层沉积工艺包括：对于一个循环，流入硅-碳源前体，所述硅-碳源前体具有包括键合在至少两个硅原子之间的至少一个碳原子的化学结构；流入氧源前体，其中，选择所述循环中的所述硅-碳源前体的组成或所述硅-碳源前体与所述氧源前体的比率以控制所述低k层中的碳浓度；以及重复所述循环多次。
本发明的又一实施例提供了一种半导体结构，包括：有源区，位于衬底上，所述有源区包括源极/漏极区域；栅极结构，位于所述有源区上方；以及栅极隔离件，沿着所述栅极结构的侧壁，所述栅极间隔件横向设置在所述栅极结构和所述源极/漏极区域之间，所述栅极间隔件包括：低k层，具有在从大于0原子百分比(at.％)至30at.％的范围内的碳浓度以及在从0at.％至3at.％的氮浓度。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A至图1C、图2A至图2B、图3A至图3B、图4A至图4B以及图5A至图5B是根据一些实施例的处于形成半导体器件的示例性工艺中的中间阶段的相应的中间结构的各个视图。
图6A至图6B是根据一些实施例的处于形成半导体器件的另一示例性工艺中的中间阶段的中间结构的截面图。
图7是根据一些实施例的用于形成栅极间隔件的流程图。
图8是根据一些实施例的通过控制碳浓度形成低k材料的流程图。
图9是根据一些实施例的图6A的中间结构的部分的截面图以说明根据图8的工艺流程形成的低k栅极间隔件层的额外细节。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
本文描述了具有低k部件的半导体器件结构和形成低k部件的方法。如本文使用的，低k通常是指介电常数低于二氧化硅，诸如低于4.2，并且更具体地为4.0或更低。本文描述的各个低k部件可以在半导体器件结构中实现。此外，用于形成低k部件的工艺可以用本文描述的其它工艺或在其它工艺和/或上下文中实现。本文描述的实施例的一些方面可以通过降低器件中的k值来增强器件的性能，从而降低器件的电阻-电容(RC)延迟值。可以实现其它优势。
在一些实施例中，低k层是包括硅-碳的介电材料。在一些实施例中，低k层具有低于4.0的k值。例如，低k层具有在从3.0至4.0范围内的k值。在一些实施例中，通过控制碳浓度来实现低k层的k值。低k层中的碳浓度可能影响与k值有关的膜密度。例如，低k层中的碳浓度的增加可能使得低k层的密度减小，这可能使得k值降低。低k层中的碳浓度的减小可能使得低k层的密度增加，这可能使得k值升高。在一些实施例中，诸如在栅极间隔结构中的介电膜中的低k层具有在从大于0原子百分比(at.％)至约30at.％的范围内的碳浓度。
可以使用原子层沉积(ALD)工艺通过交替脉冲硅-碳源前体和氧源前体来形成低k层。可以通过调整硅-碳源前体的组成、前体的流速和/或ALD循环的操作持续时间来控制低k层中的碳浓度。硅-碳源前体可以包括在两个硅原子之间具有一个或多个碳原子的分子结构。在一些实施例中，可以通过选择相对于硅具有更多或更少的碳的硅-碳源前体组成来控制碳浓度。在一些实施例中，可以通过选择硅-碳源前体和另一前体(例如，氧源前体)之间的更高或更低的流速比率来控制碳浓度。
在一些实施例中，诸如栅极间隔结构中的低k层在任何情况下在低k层中均具有小于5at.％的氮浓度。例如，低k层中的氮浓度可以在从0至约3at.％的范围内。
先前概括地论述了本文描述的实施例的一些方面。本文描述的一些实施例在具有结合一些实施例中的某些方面的鳍式场效应晶体管(FinFET)的上下文中描述，使得可以清楚但简要地描述那些方面。可以在没有本文描述的其它方面的情况下实现各个方面。可以在其它工艺中、其它器件中和/或对其它层使用本发明实现的一些方面。例如，其它示例性器件可以包括平面FET、水平全环栅(HGAA)FET、垂直全环栅(VGAA)FET以及其它器件。本领域普通技术人员将容易理解，可以作出的其它修改预期在其它实施例的范围内。虽然以特定的顺序描述了方法实施例，但是各个其它方法实施例可以以任何逻辑顺序实施并且可以包括本文中描述的更少或更多的步骤。
图1A至图1C至图5A至图5B是根据一些实施例的处于形成半导体器件的示例性工艺中的中间阶段的相应的中间结构的视图。具体地，图1A至图1C至图5A至图5B描述了利用先栅极工艺形成FinFET结构的阶段。图。图1A至图1C至图4A至图4B以及图6A至图6B进一步示出了本文描述的替换栅极工艺的各个方面。
图1A、图1B和图1C示出了根据一些实施例的处于形成半导体器件的示例性工艺中的阶段的中间结构的不同视图。图1A和图1B是中间结构的不同截面图，并且图1C是中间结构的立体图。
鳍74位于半导体衬底70上。隔离区域78位于半导体衬底70上并且设置在相邻鳍74之间。鳍74每个均突出在相邻隔离区域78之上并且从相邻隔离区域78之间突出。沿着鳍74的侧壁并且在鳍74的顶面上方形成栅极堆叠件(或更具体地，栅极结构)，其中，每个栅极堆叠件均包括介电层80、栅极层82和掩模84。源极/漏极区域52a至52f设置在鳍74的相应区域中。
图1C进一步示出了在其它图中使用的参考截面。截面A-A位于沿着例如相对源极/漏极区域52a至52c之间的一个鳍74中的沟道的平面中。截面B-B位于垂直于截面A-A的平面中，并且横跨相邻鳍74中的源极/漏极区域52a和源极/漏极区域52d。以“A”符号结尾的图示出了处于工艺的各个阶段的对应于截面A-A的截面图，并且以“B”符号结尾的图示出了处于工艺的各个阶段的对应于截面B-B的截面图。在一些附图中，可以省略其中示出的组件或部件的一些参考标号以避免模糊其它组件或部件；这是为了便于描述附图。
半导体衬底70可以是或包括可以是掺杂(例如，掺杂有p型或n型掺杂剂)或未掺杂的块状半导体衬底、绝缘体上半导体(SOI)衬底等。半导体衬底70的半导体材料可以包括包含硅(Si)或锗(Ge)的元素半导体；化合物半导体；合金半导体；或它们的组合。
诸如通过在鳍74之间蚀刻沟槽，可以由半导体衬底70形成鳍74。可以在鳍74之间的沟槽中形成隔离区域78。隔离区域78可以包括或可以是诸如氧化物(诸如氧化硅)、氮化物等或它们的组合的绝缘材料。鳍74从相邻隔离区域78之间突出，这可以至少部分地将鳍74划定为半导体衬底70上的有源区。鳍74和隔离区域78可以通过任何可接受的工艺形成并且可以包括任何可接受的材料。在一些实例中，鳍74可以包括异质外延结构(例如，与半导体衬底70的半导体材料晶格失配的材料)或其它结构。
栅极堆叠件位于鳍74上方并且垂直于鳍74横向延伸。栅极堆叠件可以是先栅极工艺中的操作栅极堆叠件，或可以是替换栅极工艺中的伪栅极堆叠件。可以通过适当的工艺依次形成各个层，并且然后通过适当的光刻和蚀刻工艺将这些层图案化成栅极堆叠件来形成用于栅极堆叠件的介电层80、栅极层82和掩模84。
在先栅极工艺中，介电层80可以是栅极电介质，并且栅极层82可以是栅电极。例如，栅极电介质可以包括或可以是氧化硅、氮化硅、高k介电材料等或它们的多层。高k介电材料可以具有大于约7.0的k值，并且可以包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb的金属氧化物或硅酸盐、它们的多层或它们的组合。栅电极可以包括或可以是硅(例如，可以是掺杂或未掺杂的多晶硅)、含金属材料(诸如钛、钨、铝、钌等)或它们的组合(诸如硅化物或它们的多层)。掩模84可以包括或可以是氮化硅、氮氧化硅、碳氮化硅等或它们的组合。
在替换栅极工艺中，介电层80可以是界面电介质，并且栅极层82可以是伪栅极。例如，界面电介质可以包括或可以是氧化硅、氮化硅等或它们的多层。伪栅极可以包括或可以是硅(例如，多晶硅)或另一材料。掩模84可以包括或可以是氮化硅、氮氧化硅、碳氮化硅等或它们的组合。
图2A和图2B示出了沿着栅极堆叠件和鳍74的侧壁和顶面形成的第一栅极间隔件层86和低k栅极间隔件层88。第一栅极间隔件层86沿着鳍74和栅极堆叠件的侧壁和顶面(例如，沿着介电层80、栅极层82和掩模84的侧壁并且在掩模84的顶面上)并且在隔离区域78的顶面上共形沉积。第一栅极间隔件层86可以是或包括碳氮氧化硅(SiOxCNy)或另一材料。在一些实例中，可以使用ALD工艺沉积第一栅极间隔件层86，但是可以使用其它沉积技术。在一些实施例中，可以省略第一栅极间隔件层86。
在采用第一栅极间隔件层86的实施例中，低k栅极间隔件层88共形地沉积在第一栅极间隔件层86上。在省略第一栅极间隔件层86的实施例中，低k栅极间隔件层88沿着鳍74和栅极堆叠件的侧壁和顶面(例如，沿着介电层80、栅极层82和掩模84的侧壁并且在掩模84的顶面上)并且在隔离区域78的顶面上共形沉积。在一些实施例中，低k栅极间隔件层88的共形性可以通过沿着垂直壁的厚度(诸如栅极堆叠件的侧壁上的厚度88b)与水平面上的厚度(诸如栅极堆叠件的顶面上方的厚度88a)的比率测量。在实施例中，低k栅极间隔件层88的共形性大于95％，诸如在从约95％至约105％的范围内。
低k栅极间隔件层88是包括硅-碳的介电层。在一些实施例中，低k栅极间隔件层88可以是或包括碳氧化硅(SiOC)或另一材料。在一些实例中，可以使用ALD工艺沉积低k栅极间隔件层88，但是可以使用其它沉积技术。在一些实施例中，低k栅极间隔件层88具有低于4.0的k值。例如，低k栅极间隔件层88具有在从3.0至4.0的范围内的k值。在一些实施例中，通过控制低k栅极间隔件层88中的碳浓度来实现低k栅极间隔件层88的k值。在一些实施例中，低k栅极间隔件层88的碳浓度在从大于0at.％至约30at.％的范围内。较高的碳浓度可以使膜的密度较低并且k值较低。在一些实施例中，低k栅极间隔件层88具有在从1.0g/cm3至3.0g/cm3的范围内(例如，约1.8g/cm3)的密度。
在实施用于沉积低k栅极间隔件层88的ALD工艺的一些实施例中，可以通过交替脉冲硅-碳源前体和氧源前体来形成低k栅极间隔件层88。可以通过调整硅-碳源前体的组成、前体的流速和/或ALD循环的操作持续时间来控制低k栅极间隔件层88中的碳浓度。硅-碳源前体可以包括在两个硅原子之间具有一个或多个碳原子的分子结构。在一些实施例中，可以通过选择相对于硅具有更多或更少的碳的硅-碳源前体组成来控制碳浓度。在一些实施例中，可以通过选择硅-碳源前体和氧源前体之间的更高或更低的流速比率来控制碳浓度。
在一些实施例中，在ALD工艺中用于形成低k栅极间隔件层88的前体不包括氮，从而产生具有低氮浓度的膜。在一些实施例中，低k栅极间隔件层88在任何情况下在低k栅极间隔件层88中均具有小于3at.％的氮浓度。例如，低k栅极间隔件层88中的氮浓度可以在从0至约3at.％的范围内。低氮浓度产生低k值。
以下参照图8和图9描述低k栅极间隔件层88的实例以及用于形成低k栅极间隔件层88的那些实例的ALD工艺的额外细节。
图3A和图3B示出了栅极间隔件的形成。沿着栅极堆叠件的侧壁(例如，介电层80、栅极层82和掩模84的侧壁)并且在鳍74上方形成栅极间隔件(例如，如图所示的双层栅极间隔件)。可以通过各向异性蚀刻低k栅极间隔件层88和第一栅极间隔件层86形成栅极间隔件。蚀刻工艺可以包括RIE、NBE或其它蚀刻工艺。在其它实施例中，多层栅极间隔件可以包括额外和/或不同的层和/或材料。此外，由于低k栅极间隔件层88和第一栅极间隔件层86的沉积以及随后各向异性蚀刻那些层以形成栅极间隔件，因此也可以沿着鳍74的侧壁形成残留栅极间隔件。
图4A和图4B示出了外延源极/漏极区域92、接触蚀刻停止层(CESL)96和第一层间电介质(ILD)100的形成。在外延源极/漏极区域92的形成之前，首先在栅极堆叠件的相对侧上的鳍74中形凹槽。可以通过蚀刻工艺实施凹进。基于实施的蚀刻工艺，该凹槽可以具有各种截面轮廓。在凹槽中形成外延源极/漏极区域92。外延源极/漏极区域92可以包括或可以是硅锗、碳化硅、硅磷、纯或基本上纯的锗、III-V族化合物半导体、II-VI族化合物半导体等。可以通过适当的沉积工艺在凹槽中外延生长材料来在凹槽中形成外延源极/漏极区域92。在一些实例中，外延源极/漏极区域92可以形成为相对于鳍74凸起并且可以形成有可以对应于半导体衬底70的晶面的小平面。
在一些实例中，可以通过使用栅极堆叠件和多层栅极间隔件作为掩模将掺杂剂注入至鳍74中来形成源极/漏极区域。在采用外延源极/漏极区域92的一些实例中，外延源极/漏极区域92也可以诸如通过外延生长期间的原位掺杂而掺杂和/或通过在外延生长之后将掺杂剂注入至外延源极/漏极区域92而掺杂。因此，可以通过掺杂(例如，如果适当的话，通过注入和/或外延生长期间的原位)和/或通过外延生长来划定源极/漏极区域，如果适当的话，其可以进一步划定其中划定源极/漏极区域的有源区。
在源极/漏极区域92的形成之后，形成CESL 96。通常，蚀刻停止层可以在形成例如接触件或通孔时通过具有与相邻层或组件不同的蚀刻选择性来提供停止蚀刻工艺的机制。CESL 96共形地沉积在外延源极/漏极区域92的表面、多层栅极间隔件的侧壁和顶面、掩模84的顶面和隔离区域78的顶面上。CESL 96可以包括或可以是氮化硅、碳氮化硅、碳氧化硅、碳氮氧化硅等或它们的组合。
然后在CESL 96上方形成第一层间电介质(ILD)100。第一ILD 100可以包括或可以是二氧化硅、诸如氮氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、未掺杂硅酸盐玻璃(USG)、氟硅酸盐玻璃(FSG)、有机硅酸盐玻璃(OSG)、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、它们的化合物、它们的复合物等的低k介电材料或它们的组合。可以通过任何适当的沉积技术来沉积第一ILD 100。
可以在沉积之后，诸如通过化学机械平坦化(CMP)来平坦化第一ILD 100。在先栅极工艺中，第一ILD 100的顶面可以在CESL 96的上部和栅极堆叠件之上。因此，CESL 96的上部可以保留在栅极堆叠件上方。
图5A和图5B示出了至外延源极/漏极区域92的导电部件104的形成。首先形成穿过第一ILD 100和CESL 96至外延源极/漏极区域92的开口，以暴露外延源极/漏极区域92的至少部分。可以例如使用光刻和一个或多个蚀刻工艺将第一ILD 100和CESL 96图案化为具有开口。例如，导电部件104可以包括粘合层和/或阻挡层以及位于粘合层和/或阻挡层上的导电材料。在一些实例中，如图所示，导电部件104可以包括位于外延源极/漏极区域92上的硅化物区域106。粘合层和/或阻挡层可以共形地沉积在开口中和第一ILD 100上方。粘合层和/或阻挡层可以是或包括钛、氮化钛、氧化钛、钽、氮化钽、氧化钽等或它们的组合。可以通过使外延源极/漏极区域92的上部与粘合层和/或阻挡层反应而在外延源极/漏极区域92的上部上形成硅化物区域106。可以实施退火工艺以促进外延源极/漏极区域92与粘合层和/或阻挡层的反应。
导电材料可以沉积在粘合层和/或阻挡层上并且填充开口。导电材料可以是或包括钨、铜、铝、金、银、它们的合金等或它们的组合。例如，在沉积导电部件104的材料之后，可以通过使用诸如CMP的平坦化工艺去除过量的材料。平坦化工艺可以从第一ILD 100的顶面之上去除导电部件104的过量材料。因此，导电部件104和第一ILD 100的顶面可以共面。导电部件104可以是或可以称为接触件、插塞等。
图6A和图6B是根据一些实施例的处于形成半导体器件的另一示例性工艺中的中间阶段的中间结构的截面图。图6A至图6B示出了本文描述的替换栅极工艺的其它方面。首先实施以上参照图1A至图1C至图4A至图4B描述的工艺并且然后进入图6A至图6B。
在替换栅极工艺中，第一ILD 100和CESL 96形成有与栅极层82的顶面共面的顶面以通过第一ILD 100和CESL 96暴露栅极层82。可以实施诸如CMP的平坦化工艺以使第一ILD100和CESL 96的顶面与栅极层82的顶面齐平，这也可以去除掩模84(并且在一些情况下，去除多层栅极间隔件的上部)。
随着栅极层82通过第一ILD 100和CESL 96暴露，诸如通过一个或多个蚀刻工艺去除栅极层82和介电层80。可以通过对栅极层82有选择性的蚀刻工艺去除栅极层82，其中，介电层80用作蚀刻停止层，并且随后可以通过对介电层80有选择性的不同蚀刻工艺去除介电层80。在多层栅极间隔件之间的去除栅极堆叠件的位置形成凹槽，并且通过凹槽暴露鳍74的沟道区域。
在去除栅极堆叠件形成的凹槽中形成替换栅极结构。替换栅极结构每个均包括一个或多个共形层120和栅极导电填充材料122。一个或多个共形层120包括栅极介电层并且可以包括一个或多个功函调整层。栅极介电层可以共形地沉积在去除栅极堆叠件的凹槽中(例如，隔离区域78的顶面上、鳍74的沿着沟道区域的侧壁和顶面以及多层栅极间隔件的侧壁)并且共形地沉积在第一ILD 100、CESL 96和多层栅极间隔件的顶面上。栅极介电层可以是或包括氧化硅、氮化硅、高k介电材料(其实例在上面已经描述)、它们的多层或其它介电材料。
然后，如果实施，则功函调整层可以共形地沉积在栅极介电层上。功函调整层可以包括或可以是钽、氮化钽、钛、氮化钛等或它们的组合。与第一功函调整层类似，可以依次沉积任何额外的功函调整层。
栅极导电填充材料122形成在一个或多个共形层120上方。栅极导电填充材料122可以填充去除栅极堆叠件的剩余凹槽。栅极导电填充材料122可以是或包括含金属材料，诸如Co、Ru、Al、W、Cu、它们的多层或它们的组合。
诸如通过如CMP的平坦化工艺去除第一ILD 100、CESL 96和多层栅极间隔件的顶面之上的栅极导电填充材料122和一个或多个共形层120的部分。因此，包括栅极导电填充材料122和一个或多个共形层120的替换栅极结构可以形成为如图6A所示。
在第一ILD 100、替换栅极结构、多层栅极间隔件和CESL 96上方形成第二ILD130。第二ILD 130可以包括或可以是二氧化硅、诸如氮氧化硅、PSG、BSG、BPSG、USG、FSG、OSG、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、它们的化合物、它们的复合物等的低k介电材料或它们的组合。
然后形成穿过第二ILD 130、第一ILD 100和CESL 96至外延源极/漏极区域92的导电部件134，这可以进一步在外延源极/漏极区域92上形成硅化物区域136。导电部件134和硅化物区域136可以与以上参照图5A至图5B描述导电部件104和硅化物区域106类似地形成。
图7是根据一些实施例的用于形成栅极间隔件的工艺流程200。在操作202中，可选地，在器件结构上形成第一栅极间隔件层，诸如总体参照图2A和图2B中示出和描述的。可以省略该操作202。在操作204中，使用能够控制膜密度以实现期望的k值的工艺来形成低k栅极间隔件层。可以通过控制低k栅极间隔件层中的碳浓度来控制膜密度。可以在第一栅极间隔件层(如果可选地实施)上或在器件结构上形成低k栅极间隔件层。总体地，参照图2A和图2B示出和描述了低k栅极间隔件层的形成。在操作206中，各向异性地蚀刻低k栅极间隔件层以及第一栅极间隔件层(如果实施的话)以形成栅极间隔件，诸如总体参照图3A和图3B示出和描述的。
图8是根据一些实施例的用于形成诸如低k栅极间隔件层88的低k介电膜的工艺流程300。工艺流程300可以用于在操作204中形成低k栅极间隔件层。
在该实例中，工艺流程300是ALD工艺。由工艺流程300形成的低k膜可以是或包括具有不同碳浓度的碳氧化硅(SiOC)或另一材料。工艺流程300中的低k膜可以通过交替地流动硅-碳源前体和氧源前体来形成。碳浓度可以用于控制低k膜的密度并且实现低k膜的目标k值。可以通过调整前体的组成、前体的流速和/或每种前体的循环持续时间来改变膜中的碳浓度。
在操作302中，确定初始工艺参数以实现低k膜的目标k值。目标k值可以通过控制膜中的碳浓度来实现。根据本发明的一些实施例，前体组成、流速和循环持续时间中的一个或多个可以用作实现目标k值的变量。
用于形成低k膜的前体
在一些实施例中，可以通过使用硅-碳源前体和氧源前体的ALD工艺来形成低k膜。硅-碳源前体可以包括具有与两个硅原子键合的一个或多个碳原子的化学结构，该化学结构是允许在衬底表面上形成孔的三维结构。氧源前体可以包括水蒸汽(H2O)、氧气(O2)等。氧源前体可以与衬底表面上的硅-碳化合物反应并且可以产生包括碳氧化硅的低k膜。
在一些实施例中，硅-碳源前体可以包括具有键合在两个硅原子之间的一个或多个H-官能团(H-C-H)的通用化学结构。式1是示例性硅-碳源前体的化学式。
式1：
Figure BDA0001882971400000125
其中，n可以是在从1至3的范围内的整数，并且Lg表示卤素元素，诸如氯。硅-碳源前体可以包括具有式2所示化学结构的双(三氯甲硅烷基)甲烷，即，(SiCl3)2CH2。
式2：
Figure BDA0001882971400000121
硅-碳源前体可以包括具有式3所示的化学结构的1,1,3,3-四氯-1,3-二硅丁环烷，即，(SiCl2)2(CH2)2。
式3：
Figure BDA0001882971400000122
硅-碳源前体可以包括具有式4所示的化学结构的1,3-二氯-1,3-二硅杂二环[1,1,1]戊烷，即，(SiCl)2(CH2)3。
式4：
Figure BDA0001882971400000123
在一些实施例中，硅-碳源前体可以包括具有键合在两个硅原子之间的一个或多个碳原子的通用化学结构。例如，硅-碳源前体可以包括具有式5所示的化学结构的双(二氯次甲硅烷基)甲烷，即，C(SiCl2)2。
式5
Figure BDA0001882971400000124
硅-碳源前体可以包括一种或多种以上化学物质。例如，硅-碳源前体可以包括100％(SiCl3)2CH2，使得前体中的碳与硅的比率为1:2。在一些实施例中，硅-碳源前体可以包括(SiCl3)2CH2以及(SiCl2)2(CH2)2、(SiCl)2(CH2)3或C(SiCl2)2中的至少一种以增加前体中的碳与硅的比率。例如，在实施例中，硅-碳源前体可以包括分子浓度在从30％至70％的范围内的(SiCl3)2CH2，并且因此，硅-碳源前体的剩余部分可以包括分子浓度在从30％至70％(分别)的范围内的(SiCl2)2(CH2)2。假设其它参数相等，则前体中较高的碳与硅的比率可能使得低k膜中的碳浓度更高。
在一些实施例中，除了根据式1的化学物质之外，硅-碳源前体可以包括不含碳的硅化合物以降低碳与硅的比率，降低碳与硅的比率可以实现较高的膜密度和较高的k值。在实施例中，不含碳的硅化合物可以是Si2Cl6等。例如，硅-碳源前体可以包括分子浓度在从30％至70％的范围内的(SiCl3)2CH2，并且因此，硅-碳源前体的剩余部分可以包括分子浓度在从30％至70％(分别)的范围内的六氯乙硅烷(Si2Cl6)。假设其它参数相等，则硅-碳源前体中的六氯乙硅烷的浓度较高可能使得碳浓度较低，这可以在低k膜中实现较高的密度和较高的k值。
前体组成作为变量
在一些实施例中，可以根据目标k值选择硅-碳源前体的组成。例如，硅-碳源前体可以包括具有通用化学结构的化学化合物，该通用化学结构具有键合在两个硅原子之间的碳原子或碳官能团，诸如(SiCl3)2CH2、(SiCl2)2(CH2)2、(SiCl)2(CH2)3和C(SiCl2)2。在实施例中，可以增加硅-碳源前体的组成中的碳与硅的比率以实现目标膜中降低的k值。在实施例中，可以通过向(SiCl3)2CH2中添加(SiCl2)2(CH2)2和/或(SiCl)2(CH2)3来增加碳与硅的比率。
另一方面，可以降低碳与硅的比率以实现目标膜中增加的k值。在一些实施例中，硅-碳源前体还可以包括不含碳的硅化合物。例如，可以通过向(SiCl3)2CH2中添加Si2Cl6来降低碳与硅的比率。
氧源和硅-碳源的比率作为变量
在一些实施例中，可以通过选择每个循环期间供应的氧源前体的量与硅-碳源前体的量的比率来实现目标k值。在ALD工艺期间，可以将一定量的硅-碳源前体供应至工艺室，使得在处理的衬底的表面上形成单层材料(诸如单原子层和/或包括如-Si-CH2-Si-的化学结构的单分子层)。催化剂(诸如吡啶)可以与硅-碳源前体一起供应以与前体反应并且形成单层材料。下一步，将一定量的氧源前体供应至工艺室，使得氧与单层材料反应。例如，催化剂(诸如吡啶)可以与氧源前体(诸如水蒸汽(H2O))反应以形成与单层反应并且终止单层的氢氧基团(-OH)。通过增加氧源前体的量与硅-碳源前体的量的比率(例如，增加氧源前体的流速)，更多的氧源前体可以与更多可用反应位点反应(例如，直至达到饱和)以增加形成的膜中的氧浓度，并且由此减小碳浓度。因此，可以增加膜的k值。相反地，减小比率可以减小k值。
因此，在ALD工艺期间(例如，在循环之间)改变硅-碳源与氧源的比率可以改变目标膜中的k值。例如，硅-碳源与氧源的较高比率可以产生较低的k值，而硅-碳源与氧源的较低比率可以产生较高的k值。在其它实施例中，当氧源的量保持不变时，使用增加或降低硅-碳源来降低或增加低k膜中的目标k值。
可以通过在循环时间保持恒定时增加/减小流速、在流速保持恒定时增加/减小循环时间或同时调整流速和循环时间来调整每个循环中供应的前体的量。
在操作302中，可以选择组成、流速和循环持续时间的初始值来实现目标k值。例如，为了实现约4.1的目标k值，硅-碳源前体的组成可以包括100％(SiCl3)2CH2，并且氧源可以包括水蒸汽(H2O)。
操作304至310示出了ALD工艺的循环。循环包括交替流动(或脉冲)和清除操作，其中，每个前体在循环期间流动(或脉冲)以及随后清除至少一次。在操作304中，将硅-碳源前体流入衬底(例如，其上形成有器件结构，例如，如图1A至图1C示出的衬底)转移至其中的ALD工具室中，并且随后在操作306中，从ALD工具室清除硅-碳源前体。在一些实例中，硅-碳源前体可以在清除之前与衬底上的可用反应位点反应。在一些实例中，反应可以使反应位点饱和，或硅-碳源前体可以不与衬底上的一些可用反应位点反应。在一些实例中，将催化剂(诸如吡啶(C5H5N))流入操作304中的ALD工具室中以促进反应。类似地，在操作308中，将氧源前体流入ALD工具室中，并且随后在操作310中，从ALD工具室清除氧源前体。在一些实例中，氧源前体可以在清除之前与衬底上可用反应位点反应。在一些实例中，反应可以使反应位点饱和，或氧源前体可以不与衬底上一些可用反应位点反应。
在操作310之后，在操作312中确定是否要实施额外的循环。如果是，则实施另一循环。可以实施任何数量的循环来沉积具有期望厚度的低k栅极间隔件层。
图9示出了根据一些实施例的图6A的中间结构的部分的截面图以说明根据图8的工艺流程300形成的低k栅极间隔件层88的额外细节。低k栅极间隔件层88具有碳浓度分布902、密度值分布904和k值分布906。在一些实例中，低k栅极间隔件层88中的碳浓度902在从大于0at.％至约30at.％的范围内。
在一些实例中，图8的工艺流程300的ALD工艺可以实施在从25个循环至175个循环的范围内，诸如70个循环。在一些实例中，低k栅极间隔件层88的厚度T(例如，在垂直于第一栅极间隔件层86的方向上)可以在从约
Figure BDA0001882971400000151
至约
Figure BDA0001882971400000152
的范围内，诸如约
Figure BDA0001882971400000153
低k栅极间隔件层88的厚度T可以在从替换栅极结构的侧壁和导电部件134的最近表面之间的尺寸D的约30％至约40％的范围内，诸如约40％。可以实施其它数量的循环和/或不同的工艺来形成低k栅极间隔件层88，和/或低k栅极间隔件层88可以具有不同的厚度。
返回至图8，当在操作312中确定需要额外的循环时，可以实施可选操作314以调整操作参数以实现目标k值分布，诸如图9所示的低k栅极间隔件层88中的k值分布906。可以调整前体的组成、流速和/或循环持续时间来增加或减小碳浓度，碳浓度可以调整待形成的低k膜中的密度和k值。在一些实施例中，低k栅极间隔件层88可以在从栅极电介质(例如，一个或多个共形层120)至第一ILD 100的方向上具有减小的分布。图9示出了k值分布906，该k值分布906具有对于厚度922的第一k值、对于厚度924的第二k值以及对于厚度926的第三k值，其中，第一k值大于第二k值，并且第二k值大于第三k值。可以通过在操作314中调整一个或多个工艺参数来实现k值从第一k值减小至第三k值，以获得增加的碳浓度分布902，并且因此获得减小的密度分布904以及减小的k值分布906。在实施例中，对于厚度922的碳浓度可以在从0at.％至5at.％的范围内；对于厚度924的碳浓度可以在从5at.％至10at.％的范围内；并且对于厚度926的碳浓度可以在从10at.％至20at.％的范围内。在实施例中，对于厚度922的密度可以在从2.0g/cm3至2.5g/cm3的范围内；对于厚度924的密度可以在从1.8g/cm3至2.0g/cm3的范围内；并且对于厚度926的密度可以在从1.5g/cm3至1.8g/cm3的范围内。对于厚度922的k值可以在从3.9至5.0的范围内；对于厚度924的k值可以在从3.7至3.9的范围内；并且对于厚度926的k值可以在从3.0至3.7的范围内。
可选地，可以省略操作314，并且介电膜的碳浓度、密度和k值在整个厚度T内保持基本一致。例如，碳浓度可以在从大于0at.％至约30at.％的范围内，例如，约15at.％；密度可以在从1.5g/cm3至2.0g/cm3的范围内，例如，约1.8g/cm3；并且k值可以在从3.2至4.2的范围内，例如约3.9。
一些实施例可以实现许多优势。例如，可以实施实施例以在诸如FinFET的半导体器件中实现较低的k值，诸如k<4.0。在FinFET器件中，根据实施例的低k栅极间隔件可以通过降低器件的电阻-电容(RC)延迟值来改进器件的性能。
本发明的一个实施例提供了方法，该方法包括使用原子层沉积(ALD)工艺形成低k层。ALD工艺包括：对于一个循环，流动硅-碳源前体，该硅-碳源前体具有包括键合在两个硅原子之间的至少一个碳原子的化学结构，并且重复该循环多次。
在上述方法中，其中，所述硅-碳源前体包括具有以下化学结构的一种或多种化学物质：
Figure BDA0001882971400000161
其中，n在从1至3的范围内，并且Lg表示卤素元素。
在上述方法中，其中，所述卤素元素是氯。
在上述方法中，其中，所述硅-碳源前体还包括C(SiCl2)2。
在上述方法中，其中，所述硅-碳源前体还包括C(SiCl2)2，其中，所述硅-碳源前体还包括Si2Cl6。
在上述方法中，其中，所述硅-碳源前体包括(SiCl3)2CH2、(SiCl2)2(CH2)2、(SiCl)2(CH2)3、C(SiCl2)2中的一种或它们的组合。
在上述方法中，其中，所述至少一个碳原子还键合至两个氢原子。
在上述方法中，对于一个循环，还包括：流入氧源前体，其中，所述氧源前体包括水蒸汽(H2O)。
在上述方法中，还包括：使吡啶(C5H5N)与所述硅-碳源前体一起流入。
在上述方法中，其中，所述原子层沉积工艺不包括含氮的前体。
本发明的另一实施例提供了方法，该方法包括使用原子层沉积(ALD)工艺形成低k层。ALD工艺包括：对于一个循环，流动硅-碳源前体，该硅-碳源前体包括键合在至少两个硅原子之间的至少一个碳原子的化学结构，流动氧源前体，其中，选择循环中的硅-碳源前体的组成或硅-碳源前体与氧源前体的比率以控制低k层中的碳浓度，并且重复该循环多次。
在上述方法中，其中，所述硅-碳源前体包括具有以下化学结构的一种或多种化学物质：
Figure BDA0001882971400000171
其中，n在从1至3的范围内，并且Lg表示卤素元素。
在上述方法中，其中，所述卤素元素是氯。
在上述方法中，其中，所述硅-碳源前体包括(SiCl3)2CH2、(SiCl2)2(CH2)2、(SiCl)2(CH2)3、C(SiCl2)2中的一种或它们的组合。
在上述方法中，其中，所述硅-碳源前体包括(SiCl3)2CH2、(SiCl2)2(CH2)2、(SiCl)2(CH2)3、C(SiCl2)2中的一种或它们的组合，其中，所述硅-碳源前体包括(SiCl3)2CH2。
在上述方法中，其中，所述硅-碳源前体包括(SiCl3)2CH2、(SiCl2)2(CH2)2、(SiCl)2(CH2)3、C(SiCl2)2中的一种或它们的组合，其中，所述硅-碳源前体包括(SiCl3)2CH2，还包括：向(SiCl3)2CH2中添加(SiCl2)2(CH2)2或(SiCl)2(CH2)3以增加所述低k层中的碳浓度并且降低k值。
在上述方法中，其中，所述硅-碳源前体包括(SiCl3)2CH2、(SiCl2)2(CH2)2、(SiCl)2(CH2)3、C(SiCl2)2中的一种或它们的组合，其中，所述硅-碳源前体包括(SiCl3)2CH2，还包括：向(SiCl3)2CH2中添加不含碳的硅化合物以减小所述低k层中的碳浓度并且增加k值。
本发明的另一实施例提供了结构，该结构包括位于衬底上的有源区，该有源区包括源极/漏极区域；位于有源区上方的栅极结构以及沿着栅极结构的侧壁的栅极隔离件，该栅极间隔件横向设置在栅极结构和源极/漏极区域之间，栅极间隔件包括低k层，该低k层具有在从大于0at.％至30at.％的范围内的碳浓度以及在从0at.％至3at.％的氮浓度。
在上述结构中，其中，所述低k层具有远离所述栅极结构增加的碳浓度。
在上述结构中，其中，所述低k层是具有小于4.0的k值的碳氧化硅(SiOC)膜。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成半导体结构的方法，包括：
使用原子层沉积(ALD)工艺通过交替脉冲硅-碳源前体和氧源前体来在栅极结构的侧壁上形成低k层，所述原子层沉积工艺包括：
对于一个循环，第一次脉冲所述硅-碳源前体，所述硅-碳源前体具有包括键合在两个硅原子之间的至少一个碳原子的化学结构，其中，所述硅-碳源前体包括C(SiCl2)2；
在所述第一次脉冲所述硅-碳源前体之后，第一次脉冲所述氧源前体；以及
重复所述循环多次，包括：
在所述第一次脉冲所述氧源前体之后，第二次脉冲所述硅-碳源前体，其中，所述第一次脉冲硅-碳源前体与所述第二次脉冲所述硅-碳源前体的持续时间不同，
其中，在重复所述循环多次之后，所述低k层具有在从大于0原子百分比至30原子百分比的范围内的碳浓度以及在从0原子百分比至3原子百分比的氮浓度，并且其中，所述低k层的碳浓度在远离所述栅极结构的方向上阶梯式增加，其中，所述低k层的密度在远离所述栅极结构的方向上阶梯式减小。
2.根据权利要求1所述的方法，其中，所述硅-碳源前体包括具有以下化学结构的第二化学物质：
Figure FDA0003317293550000011
其中，n在从1至3的范围内，并且Lg表示卤素元素。
3.根据权利要求2所述的方法，其中，所述卤素元素是氯。
4.根据权利要求1所述的方法，其中，所述硅-碳源前体的流速从所述循环中的第一循环至第二循环修改。
5.根据权利要求1所述的方法，其中，所述硅-碳源前体还包括Si2Cl6。
6.根据权利要求1所述的方法，其中，所述硅-碳源前体还包括(SiCl3)2CH2、(SiCl2)2(CH2)2、(SiCl)2(CH2)3中的一种或它们的组合。
7.根据权利要求1所述的方法，其中，所述低k层的共形性大于95％。
8.根据权利要求1所述的方法，其中，所述氧源前体包括水蒸汽(H2O)。
9.根据权利要求1所述的方法，还包括：使吡啶(C5H5N)与所述硅-碳源前体一起流入。
10.根据权利要求1所述的方法，其中，所述原子层沉积工艺不包括含氮的前体。
11.一种形成半导体结构的方法，包括：
使用原子层沉积(ALD)工艺通过交替脉冲硅-碳源前体和氧源前体来在栅极结构的侧壁上形成低k层，所述原子层沉积工艺包括：
对于一个循环，第一次脉冲所述硅-碳源前体，所述硅-碳源前体具有包括键合在至少两个硅原子之间的至少一个碳原子的化学结构，其中，所述硅-碳源前体包括C(SiCl2)2；
在所述第一次脉冲所述硅-碳源前体之后，第一次脉冲所述氧源前体，其中，选择所述循环中的所述硅-碳源前体的组成或所述硅-碳源前体与所述氧源前体的比率以控制所述低k层中的碳浓度；以及
重复所述循环多次，包括：
在所述第一次脉冲所述氧源前体之后，第二次脉冲所述硅-碳源前体，其中，所述第一次脉冲硅-碳源前体与所述第二次脉冲所述硅-碳源前体的持续时间不同，
其中，在重复所述循环多次之后，所述低k层具有在从大于0原子百分比至30原子百分比的范围内的碳浓度以及在从0原子百分比至3原子百分比的氮浓度，并且其中，所述低k层的碳浓度在远离所述栅极结构的方向上阶梯式增加，其中，所述低k层的密度在远离所述栅极结构的方向上阶梯式减小。
12.根据权利要求11所述的方法，其中，所述硅-碳源前体包括具有以下化学结构的第二化学物质：
Figure FDA0003317293550000021
其中，n在从1至3的范围内，并且Lg表示卤素元素。
13.根据权利要求12所述的方法，其中，所述卤素元素是氯。
14.根据权利要求11所述的方法，其中，所述硅-碳源前体还包括(SiCl3)2CH2、(SiCl2)2(CH2)2、(SiCl)2(CH2)3中的一种或它们的组合。
15.根据权利要求14所述的方法，其中，所述低k层的共形性大于95％。
16.根据权利要求14所述的方法，其中，所述硅-碳源前体包括(SiCl3)2CH2，所述方法还包括：向(SiCl3)2CH2中添加(SiCl2)2(CH2)2或(SiCl)2(CH2)3以增加所述低k层中的碳浓度并且降低k值。
17.根据权利要求14所述的方法，其中，所述硅-碳源前体包括(SiCl3)2CH2，所述方法还包括：向(SiCl3)2CH2中添加不含碳的硅化合物以减小所述低k层中的碳浓度并且增加k值。
18.一种半导体结构，包括：
有源区，位于衬底上，所述有源区包括源极/漏极区域；
栅极结构，位于所述有源区上方；以及
栅极隔离件，沿着所述栅极结构的侧壁，所述栅极隔离件横向设置在所述栅极结构和所述源极/漏极区域之间，所述栅极隔离件包括：
低k层，具有在从大于0原子百分比至30原子百分比的范围内的碳浓度以及在从0原子百分比至3原子百分比的氮浓度，其中，所述低k层具有远离所述栅极结构阶梯式增加的碳浓度，所述低k层的密度在远离所述栅极结构的方向上阶梯式减小，使得在所述低k层的靠近栅极结构的第一区域和最远离所述栅极结构的第三区域之间的第二区域内，所述低k层的碳浓度和密度保持不变。
19.根据权利要求18所述的半导体结构，其中，所述低k层的共形性大于95％。
20.根据权利要求18所述的半导体结构，其中，所述低k层是具有小于4.0的k值的碳氧化硅(SiOC)膜。
CN201811432605.2A 2017-11-28 2018-11-28 半导体结构及其形成方法 Active CN110021517B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762591316P 2017-11-28 2017-11-28
US62/591,316 2017-11-28
US15/994,561 US10510852B2 (en) 2017-11-28 2018-05-31 Low-k feature formation processes and structures formed thereby
US15/994,561 2018-05-31

Publications (2)

Publication Number Publication Date
CN110021517A CN110021517A (zh) 2019-07-16
CN110021517B true CN110021517B (zh) 2022-02-18

Family

ID=66442687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811432605.2A Active CN110021517B (zh) 2017-11-28 2018-11-28 半导体结构及其形成方法

Country Status (5)

Country Link
US (4) US10510852B2 (zh)
KR (1) KR102204249B1 (zh)
CN (1) CN110021517B (zh)
DE (1) DE102018124431B4 (zh)
TW (1) TWI697944B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510852B2 (en) * 2017-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k feature formation processes and structures formed thereby
DE102018124675A1 (de) * 2017-11-30 2019-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Glühen von Film bei unterschiedlichen Temperaturen und dadurch ausgebildete Strukturen
TW202111147A (zh) 2019-08-12 2021-03-16 美商應用材料股份有限公司 低k介電膜
US11581273B2 (en) * 2019-12-26 2023-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11189525B2 (en) * 2020-02-21 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Via-first process for connecting a contact and a gate electrode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101275219A (zh) * 2006-11-28 2008-10-01 气体产品与化学公司 用来改变氧化硅和氮化硅膜的介电性能的有机硅烷化合物
CN102099897A (zh) * 2008-07-15 2011-06-15 应用材料股份有限公司 在从多液态前体沉积的多孔低k薄膜和阻障层间提升黏着性的方法
CN102763200A (zh) * 2010-02-23 2012-10-31 应用材料公司 包括低k值电介质的微电子结构及控制所述结构内碳分布的方法
CN104900513A (zh) * 2014-03-06 2015-09-09 应用材料公司 原子层沉积氮化硅膜的原位碳和氧掺杂
WO2016126911A2 (en) * 2015-02-06 2016-08-11 Air Products And Chemicals, Inc. Compositions and methods using same for carbon doped silicon containing films
US9472628B2 (en) * 2014-07-14 2016-10-18 International Business Machines Corporation Heterogeneous source drain region and extension region
WO2017115147A2 (en) * 2015-12-28 2017-07-06 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Vapor disposition of silicon-containing films using penta-substituted disilanes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962876B2 (en) * 2002-03-05 2005-11-08 Samsung Electronics Co., Ltd. Method for forming a low-k dielectric layer for a semiconductor device
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
KR101129919B1 (ko) * 2010-04-15 2012-03-23 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
CN103383918A (zh) * 2012-05-04 2013-11-06 联华电子股份有限公司 具有金属栅极的半导体结构及其制作方法
JP6129573B2 (ja) * 2013-02-13 2017-05-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9559184B2 (en) 2015-06-15 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Devices including gate spacer with gap or void and methods of forming the same
KR102396111B1 (ko) * 2015-06-18 2022-05-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102658085B1 (ko) * 2015-07-09 2024-04-16 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 알킬아미노 치환 할로카보실란 전구체
KR102480447B1 (ko) * 2015-11-20 2022-12-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2017111850A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Methods of forming self aligned spacers for nanowire device structures
TWI753794B (zh) * 2016-03-23 2022-01-21 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 形成含矽膜之組成物及其製法與用途
US11942526B2 (en) * 2017-03-28 2024-03-26 Intel Corporation Integrated circuit contact structures
US10361282B2 (en) * 2017-05-08 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a low-K spacer
US10483378B2 (en) * 2017-08-31 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial features confined by dielectric fins and spacers
US10510852B2 (en) * 2017-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k feature formation processes and structures formed thereby

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101275219A (zh) * 2006-11-28 2008-10-01 气体产品与化学公司 用来改变氧化硅和氮化硅膜的介电性能的有机硅烷化合物
CN102099897A (zh) * 2008-07-15 2011-06-15 应用材料股份有限公司 在从多液态前体沉积的多孔低k薄膜和阻障层间提升黏着性的方法
CN102763200A (zh) * 2010-02-23 2012-10-31 应用材料公司 包括低k值电介质的微电子结构及控制所述结构内碳分布的方法
CN104900513A (zh) * 2014-03-06 2015-09-09 应用材料公司 原子层沉积氮化硅膜的原位碳和氧掺杂
US9472628B2 (en) * 2014-07-14 2016-10-18 International Business Machines Corporation Heterogeneous source drain region and extension region
WO2016126911A2 (en) * 2015-02-06 2016-08-11 Air Products And Chemicals, Inc. Compositions and methods using same for carbon doped silicon containing films
WO2017115147A2 (en) * 2015-12-28 2017-07-06 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Vapor disposition of silicon-containing films using penta-substituted disilanes

Also Published As

Publication number Publication date
TW201926419A (zh) 2019-07-01
US20210226024A1 (en) 2021-07-22
US11640978B2 (en) 2023-05-02
TWI697944B (zh) 2020-07-01
DE102018124431B4 (de) 2021-09-09
US20200119151A1 (en) 2020-04-16
CN110021517A (zh) 2019-07-16
US10510852B2 (en) 2019-12-17
KR20190062317A (ko) 2019-06-05
KR102204249B1 (ko) 2021-01-19
US20230275136A1 (en) 2023-08-31
US10971589B2 (en) 2021-04-06
US20190165112A1 (en) 2019-05-30
DE102018124431A1 (de) 2019-05-29

Similar Documents

Publication Publication Date Title
CN110021517B (zh) 半导体结构及其形成方法
CN110600421B (zh) 介电间隙填充
TWI724508B (zh) 半導體結構及其製造方法
CN109585266B (zh) 低k部件形成工艺和由此形成的结构
CN110277447B (zh) 用于半导体器件的具有期望轮廓的栅极结构
CN114078708A (zh) 纳米片场效应晶体管器件及其形成方法
US20230317448A1 (en) Varying Temperature Anneal for Film and Structures Formed Thereby
TWI694524B (zh) 半導體結構及其形成方法
US11205709B2 (en) Defect filling in patterned layer
CN110556339A (zh) 用于半导体工艺的方法
CN113451209A (zh) 半导体器件和方法
TWI832442B (zh) 形成半導體裝置結構的方法和形成介電層的方法
TWI807711B (zh) 積體電路結構及其形成方法
KR102610582B1 (ko) 알루미늄을 함유하지 않는 일함수 층을 갖는 nfet 및 이를 형성하는 방법
TWI793622B (zh) 包含有多層罩幕層之半導體裝置的形成方法
US20230282729A1 (en) Work-Function Metal in Transistors and Method Forming Same
CN116469835A (zh) 晶体管中的功函数金属及其形成方法
CN116153786A (zh) 形成半导体器件的方法
CN115440792A (zh) 半导体器件及其形成方法
CN116469836A (zh) 集成电路结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant