CN110010677A - 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 - Google Patents
一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 Download PDFInfo
- Publication number
- CN110010677A CN110010677A CN201910337740.7A CN201910337740A CN110010677A CN 110010677 A CN110010677 A CN 110010677A CN 201910337740 A CN201910337740 A CN 201910337740A CN 110010677 A CN110010677 A CN 110010677A
- Authority
- CN
- China
- Prior art keywords
- type
- active area
- window
- base area
- fairlead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 59
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 30
- 239000011241 protective layer Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 230000008901 benefit Effects 0.000 claims description 6
- 239000002253 acid Substances 0.000 claims description 5
- 150000003949 imides Chemical class 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000006872 improvement Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000005755 formation reaction Methods 0.000 description 19
- 238000005538 encapsulation Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000013049 sediment Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000010189 synthetic method Methods 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法，属于集成电路或分立器件制造技术领域。包括N+重掺杂衬底，N+重掺杂衬底上设有高阻层；高阻层上设有P‑型终端结构，P‑型终端结构内设有基区有源区，基区有源区内部设有N+型发射极，高阻层上还设有N+型，N+型、基区有源区和P‑型终端结构上分别设有第一屏蔽层，第一屏蔽层上开设N+型引线孔、基区有源区引线孔和P‑型终端结构引线孔，基区有源区引线孔和P‑型终端结构引线孔上分别设有连接层，N+型引线孔上设有第二屏蔽层，连接层与第二屏蔽层上设有保护层，保护层上设有PAD区。本申请保证在超结温下结终端三极管的击穿不发生退化，提高了芯片的可靠性和合封器件的安全性。
Description
技术领域
本发明涉及一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法，属于集成电路或分立器件制造技术领域。
背景技术
随着电流型驱动IC技术的成熟，在AC/DC电源管理领域，越来越多的终端采用IC+三极管合封成一颗电源管理芯片，用来替换IC+高压VDMOS合封成一颗电源管理芯片。相较于VDMOS芯片，三极管具有较大的成本优势和更好的抗静电能力，在影响芯片导通性能较小的状况下更容易实现更高的击穿电压，比如大于700V、800V、850V等电压档位都是很容易实现。而芯片的饱和压降等增加不是很多。特别是三极管采用了结终端延伸结构后，芯片面积变小，进一步降低了芯片成本后，IC+三极管替换IC+VDMOS组成的电源管理芯片在电池充电、小家电领域占据了主要的市场份额。
三极管与IC合封之后，在贴片封装中是主要的功率型器件，对IC起开关作用和对IC起高压保护作用。贴片封装的热阻要大于传统意义上的单封插件三极管，三极管是主要的发热体，因此三极管普遍工作在超结温状态下。此时三极管在超结温下的击穿是否退化就严重影响了合封器件的安全工作。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法，保证在超结温状态下结终端三极管的击穿不发生退化，提高芯片的可靠性和合封器件的安全性。
本发明解决上述问题所采用的技术方案为：一种改善结终端延伸结构三极管可靠性的器件结构，包括N+重掺杂衬底，所述N+重掺杂衬底上设有高阻层；所述高阻层上扩散成型有P-型终端结构，所述P-型终端结构内设有基区有源区，所述基区有源区内部设有N+型发射极，所述高阻层上还设有N+型，所述N+型、基区有源区和P-型终端结构上分别设有第一屏蔽层，所述第一屏蔽层上开设N+型引线孔、基区有源区引线孔和P-型终端结构引线孔，所述基区有源区引线孔和P-型终端结构引线孔上分别设有连接层，所述N+型引线孔上设有第二屏蔽层，所述连接层与第二屏蔽层上设有保护层，所述保护层上设有PAD区。
所述基区有源区的结深值大于高阻层的结深值。
所述第一屏蔽层为二氧化硅制成，第一屏蔽层的厚度大于1μm。
所述保护层为聚酰亚胺光刻胶制成。
所述基区有源区内部设有多个N+型发射极，所述N+型发射极等间距设置。
一种改善结终端延伸结构三极管可靠性的器件结构的制造方法，所述制造方法包括如下步骤：
步骤一、取包含有N+重掺杂衬底和N型电阻率高的轻掺厚度较厚的高阻层的硅基片，在其高阻层上生长一层二氧化硅的第一屏蔽层，并采用负性光刻胶、接触式曝光、湿法腐蚀的方法形成用于P-型终端结构的窗口；
步骤二、利用第一屏蔽层在P-型终端结构的窗口内注入P型轻掺杂质，注入完成后继续生长氧化层，形成P-型终端结构；
步骤三、采用光刻的方法在P-型终端结构内形成基区有源区的窗口，在基区有源区的窗口进行P型掺杂，通过高温炉管扩散的方法形成基区有源区；
步骤四、采用负性光刻的方式在基区有源区内部形成N+型发射极的窗口，同时在P-型终端结构形成N+型的窗口，对N+型的窗口进行补浓度，对N+型发射极的窗口进行反型掺杂，经过氧化扩散后形成N+型和N+型发射极；
步骤五、采用负性光刻的方式，分别在N+型、基区有源区、N+型发射极形成引线孔，并在芯片表面淀积金属形成第二屏蔽层和连接层，对N+型、基区有源区、N+型发射极三者之间金属进行去除；
步骤六、在连接层和第二屏蔽层的上部涂布一层聚酰亚胺光刻胶，形成保护层；并用光刻的方式在保护层上刻蚀出锯片和封装球焊的PAD区。
所述步骤一中高阻层的厚度为70～100μm。
所述基区有源区的窗口的边长与P-型终端结构的窗口的边长差值超过40μm。
所述步骤四中采用离子注入或液态源的掺杂方法对N+型的窗口和N+型发射极的窗口进行处理。
与现有技术相比，本发明的优点在于：一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法，在不另外增加成本的基础上，通过金属淀积形成第二屏蔽层，第二屏蔽层与N+型形成一个较宽的等位环，等位环与集电极衬底相连，就可以给连接层提供一个较大的零电场空间，限制连接层内的移动电荷在电场下的飘移运动，避免了可动电荷的集中，从而保证在超结温下结终端三极管的击穿不发生退化，提高了芯片的可靠性和合封器件的安全性。
附图说明
图1为本发明实施例一种改善结终端延伸结构三极管可靠性的器件结构的示意图；
图中1 N+重掺杂衬底、2高阻层、3 P-型终端结构、4基区有源区、5 N+型发射极、6N+型、7第一屏蔽层、8第二屏蔽层、9连接层、10保护层。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
如图1所示，本实施例中的一种改善结终端延伸结构三极管可靠性的器件结构，它包括作为基准片的导电类型为N+重掺杂衬底1；在N+重掺杂衬底1上外延一层N型电阻率高的轻掺厚度较厚的高阻层2；在高阻层2上扩散形成一个圆柱形轻掺的P-型终端结构3，在P-型终端结构3内部形成一个比P-型终端结构3深的P型源区作为三极管的基区有源区4，在基区有源区4内部形成N+型发射极5，同时在高阻层2形成N+型6，N+型6、P-型终端结构3和基区有源区4采用热氧化形成的厚二氧化硅作为第一屏蔽层7，第一屏蔽层7上分别开设连接基区有源区4、N+型发射极5和N+型6的引线孔，在基区有源区4引线孔和N+型发射极5引线孔的上部采用蒸发的方式淀积一层金属作为芯片与封装的连接层9，在形成三极管芯片与封装的连接层同时，N+型6的引线孔的上部采用蒸发的方式淀积一层金属形成与N+型6连接的第二屏蔽层8，在第二屏蔽层8和连接层9外部涂布一层聚酰亚胺光刻胶形成保护层10，保护层10上留有锯片和封装球焊用的PAD区。
一种改善结终端延伸结构三极管高温特性的器件结构的制造方法，包括以下步骤：
步骤一、采用包含有N+重掺杂衬底1和N型电阻率高的轻掺厚度较厚的高阻层2的硅基片，高阻层厚度通常是70～100μm，在扩散炉管内用高温氢氧合成方法热氧化生长一层厚度大于1.0μm的二氧化硅作为第一屏蔽层7，并采用负性光刻胶、接触式曝光、湿法腐蚀的方法形成用于P-型终端结构3的窗口。
步骤二、利用第一屏蔽层7在P-型终端结构3的窗口内注入P型轻掺杂质，使得P-型终端结构3的窗口区域内的杂质刚好能反型轻掺厚度较厚的高阻层2，注入完成后继续生长氧化层，形成P-型终端结构3。
步骤三、根据发射极开路时集电极-基极的击穿电压要求，在P-型终端结构3内部用光刻的方法形成圆柱形基区有源区4的窗口，通常基区有源区4的窗口边长根据击穿电压的不同小于P-型终端结构3的窗口边长40μm以上，在基区有源区4的窗口内进行P型掺杂，通过高温炉管扩散的方法形成基区有源区4。
步骤四、采用负性光刻的方式在基区有源区4内部形成等间隔规律排布的多个N+型发射极5的窗口，同时在高阻层2上形成N+型6的窗口，采用离子注入或液态源的掺杂方法，对N+型6的窗口进行补浓度(改善与上层金属的接触)，对N+型发射极5窗口进行反型掺杂，经过氧化扩散后形成圆柱形结构的N+型6和N+型发射极5。
步骤五、采用负性光刻的方式，分别在N+型6、基区有源区4、N+型发射极5上形成引线孔，随后在基区有源区4和N+型发射极5的表面淀积金属形成连接层9，在N+型6的表面淀积金属形成第二屏蔽层8，作为各区的引线，并对各区之间的金属进行去除，N+型6和第二屏蔽层8形成等位环。
步骤六、在连接层9和第二屏蔽层8的上部涂布一层聚酰亚胺光刻胶形成保护层10，并在保护层10上用光刻的方式刻蚀出多个锯片和封装球焊的PAD区。
实施例1
一种改善结终端延伸结构三极管高温特性的器件结构的制造方法，包括以下步骤：
步骤一、采用包含有N+的重掺杂衬底1和N型电阻率高的轻掺厚度较厚的高阻层2的硅基片，高阻层厚度80μm，在扩散炉管内用高温氢氧合成方法热氧化生长一层厚度为1.5μm的二氧化硅作为第一屏蔽层7，并采用负性光刻胶、接触式曝光、湿法腐蚀的方法形成用于P-型终端结构3的窗口。
步骤二、利用一氧形成的第一屏蔽层7在P-型终端结构3的窗口内注入P型轻掺杂质，使得P-型终端结构3的窗口区域内的杂质刚好能反型轻掺厚度较厚的高阻层2，注入完成后继续生长氧化层，形成P-型终端结构3。
步骤三、根据发射极开路时集电极-基极的击穿电压要求，在P-型终端结构3内部用光刻的方法形成圆柱形基区有源区4的窗口，基区有源区4的窗口边长根据击穿电压的不同小于P-型终端结构3的窗口边长45μm，在基区有源区4的窗口内进行P型掺杂，通过高温炉管扩散的方法形成基区有源区4。
步骤四、采用负性光刻的方式在基区有源区4内部形成等间隔规律排布的多个N+型发射极5的窗口，同时在高阻层2上形成N+型6的窗口，采用离子注入或液态源的掺杂方法，对N+型6的窗口进行补浓度(改善与上层金属的接触)，对N+型发射极5窗口进行反型掺杂，经过氧化扩散后形成圆柱形结构的N+型6和N+型发射极5。
步骤五、采用负性光刻的方式，分别在N+型6、基区有源区4、N+型发射极5上形成引线孔，随后在基区有源区4和N+型发射极5的表面淀积金属形成连接层9，在N+型6的表面淀积金属形成第二屏蔽层8，作为各区的引线，并对各区之间的金属进行去除，N+型6和第二屏蔽层8形成一个较宽的等位环。
步骤六、在连接层9和第二屏蔽层8的上部涂布一层聚酰亚胺光刻胶形成保护层10，并在保护层10上用光刻的方式刻蚀出多个锯片和封装球焊的PAD区。
在不另外增加成本的基础上，通过金属淀积形成第二屏蔽层8，第二屏蔽层8与N+型6形成一个较宽的等位环，等位环与集电极衬底相连，就可以给连接层9提供一个较大的零电场空间，限制连接层9内的移动电荷在电场下的飘移运动，避免了可动电荷的集中，从而保证在超结温下结终端三极管的击穿不发生退化，提高了芯片的可靠性和合封器件的安全性。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。
Claims (9)
1.一种改善结终端延伸结构三极管可靠性的器件结构，其特征在于：包括N+重掺杂衬底，所述N+重掺杂衬底上设有高阻层；所述高阻层上扩散成型有P-型终端结构，所述P-型终端结构内设有基区有源区，所述基区有源区内部设有N+型发射极，所述高阻层上还设有N+型，所述N+型、基区有源区和P-型终端结构上分别设有第一屏蔽层，所述第一屏蔽层上开设N+型引线孔、基区有源区引线孔和P-型终端结构引线孔，所述基区有源区引线孔和P-型终端结构引线孔上分别设有连接层，所述N+型引线孔上设有第二屏蔽层，所述连接层与第二屏蔽层上设有保护层，所述保护层上设有PAD区。
2.根据权利要求1所述的一种改善结终端延伸结构三极管可靠性的器件结构，其特征在于：所述基区有源区的结深值大于高阻层的结深值。
3.根据权利要求1所述的一种改善结终端延伸结构三极管可靠性的器件结构，其特征在于：所述第一屏蔽层为二氧化硅制成，第一屏蔽层的厚度大于1μm。
4.根据权利要求1所述的一种改善结终端延伸结构三极管可靠性的器件结构，其特征在于：所述保护层为聚酰亚胺光刻胶制成。
5.根据权利要求1所述的一种改善结终端延伸结构三极管可靠性的器件结构，其特征在于：所述基区有源区内部设有多个N+型发射极，所述N+型发射极等间距设置。
6.如权利要求1～5所述的一种改善结终端延伸结构三极管可靠性的器件结构的制造方法，其特征在于：所述制造方法包括如下步骤：
步骤一、取包含有N+重掺杂衬底和N型电阻率高的轻掺厚度较厚的高阻层的硅基片，在其高阻层上生长一层二氧化硅的第一屏蔽层，并采用负性光刻胶、接触式曝光、湿法腐蚀的方法形成用于P-型终端结构的窗口；
步骤二、利用第一屏蔽层在P-型终端结构的窗口内注入P型轻掺杂质，注入完成后继续生长氧化层，形成P-型终端结构；
步骤三、采用光刻的方法在P-型终端结构内形成基区有源区的窗口，在基区有源区的窗口进行P型掺杂，通过高温炉管扩散的方法形成基区有源区；
步骤四、采用负性光刻的方式在基区有源区内部形成N+型发射极的窗口，同时在P-型终端结构形成N+型的窗口，对N+型的窗口进行补浓度，对N+型发射极的窗口进行反型掺杂，经过氧化扩散后形成N+型和N+型发射极；
步骤五、采用负性光刻的方式，分别在N+型、基区有源区、N+型发射极形成引线孔，并在芯片表面淀积金属形成第二屏蔽层和连接层，对N+型、基区有源区、N+型发射极三者之间金属进行去除；
步骤六、在连接层和第二屏蔽层的上部涂布一层聚酰亚胺光刻胶，形成保护层；并用光刻的方式在保护层上刻蚀出锯片和封装球焊的PAD区。
7.根据权利要求6所述的一种改善结终端延伸结构三极管可靠性的器件结构的制造方法，其特征在于：所述步骤一中高阻层的厚度为70～100μm。
8.根据权利要求6所述的一种改善结终端延伸结构三极管可靠性的器件结构的制造方法，其特征在于：所述基区有源区的窗口的边长与P-型终端结构的窗口的边长差值超过40μm。
9.根据权利要求6所述的一种改善结终端延伸结构三极管可靠性的器件结构的制造方法，其特征在于：所述步骤四中采用离子注入或液态源的掺杂方法对N+型的窗口和N+型发射极的窗口进行处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910337740.7A CN110010677B (zh) | 2019-04-25 | 2019-04-25 | 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910337740.7A CN110010677B (zh) | 2019-04-25 | 2019-04-25 | 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010677A true CN110010677A (zh) | 2019-07-12 |
| CN110010677B CN110010677B (zh) | 2024-02-13 |
Family
ID=67174166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910337740.7A Active CN110010677B (zh) | 2019-04-25 | 2019-04-25 | 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010677B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517339A (zh) * | 2021-03-23 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 高温高压的钳位保护的器件结构及制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0303435A2 (en) * | 1987-08-11 | 1989-02-15 | Sony Corporation | Bipolar transistors |
| US5489799A (en) * | 1993-07-01 | 1996-02-06 | Consorzio Per La Ricerca Sulla Microelecttronica Nel Mezzogiorno | Integrated edge structure for high voltage semiconductor devices and related manufacturing processs |
| JP2002319698A (ja) * | 2001-04-23 | 2002-10-31 | Sharp Corp | 半導体装置およびその製造方法 |
| US20120133024A1 (en) * | 2010-11-29 | 2012-05-31 | Infineon Technologies Ag | Semiconductor Device and Method for Manufacturing a Semiconductor Device |
| CN104319286A (zh) * | 2014-11-04 | 2015-01-28 | 北京奥贝克电子股份有限公司 | 一种适用于体硅cmos可抑制寄生闩锁效应的器件结构 |
| CN207068865U (zh) * | 2017-05-25 | 2018-03-02 | 无锡固电半导体股份有限公司 | 一种大电流高速高可靠性npn型功率晶体管 |
| CN209658182U (zh) * | 2019-04-25 | 2019-11-19 | 江阴新顺微电子有限公司 | 一种改善结终端延伸结构三极管可靠性的器件结构 |
-
2019
- 2019-04-25 CN CN201910337740.7A patent/CN110010677B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0303435A2 (en) * | 1987-08-11 | 1989-02-15 | Sony Corporation | Bipolar transistors |
| US5489799A (en) * | 1993-07-01 | 1996-02-06 | Consorzio Per La Ricerca Sulla Microelecttronica Nel Mezzogiorno | Integrated edge structure for high voltage semiconductor devices and related manufacturing processs |
| JP2002319698A (ja) * | 2001-04-23 | 2002-10-31 | Sharp Corp | 半導体装置およびその製造方法 |
| US20120133024A1 (en) * | 2010-11-29 | 2012-05-31 | Infineon Technologies Ag | Semiconductor Device and Method for Manufacturing a Semiconductor Device |
| CN104319286A (zh) * | 2014-11-04 | 2015-01-28 | 北京奥贝克电子股份有限公司 | 一种适用于体硅cmos可抑制寄生闩锁效应的器件结构 |
| CN207068865U (zh) * | 2017-05-25 | 2018-03-02 | 无锡固电半导体股份有限公司 | 一种大电流高速高可靠性npn型功率晶体管 |
| CN209658182U (zh) * | 2019-04-25 | 2019-11-19 | 江阴新顺微电子有限公司 | 一种改善结终端延伸结构三极管可靠性的器件结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517339A (zh) * | 2021-03-23 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 高温高压的钳位保护的器件结构及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010677B (zh) | 2024-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104332494B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN110504307B (zh) | 一种具有栅控集电极的sa-ligbt器件 | |
| CN109065539A (zh) | 一种bcd半导体器件及其制造方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN107123669A (zh) | 一种碳化硅功率器件终端结构 | |
| CN209658182U (zh) | 一种改善结终端延伸结构三极管可靠性的器件结构 | |
| CN109904220A (zh) | 槽栅型碳化硅mosfet器件及制备方法 | |
| CN110518059A (zh) | 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法 | |
| CN104009087B (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN110010677A (zh) | 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN106252400B (zh) | 一种厚膜soi-ligbt器件及其抗闩锁能力的提高方法 | |
| CN106129125B (zh) | 三端自带防护功能的横向恒流器件及其制造方法 | |
| CN108417638A (zh) | 含半绝缘区的mosfet及其制备方法 | |
| CN105609569B (zh) | 恒流二极管结构及其形成方法 | |
| CN106098763B (zh) | 一种rc-ligbt器件及其制备方法 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN104241349B (zh) | 一种逆导型绝缘栅双极型晶体管 | |
| CN106981510B (zh) | 一种碳化硅双极结型晶体管 | |
| CN107452788A (zh) | 功率器件的终端结构、功率器件及其制造方法 | |
| CN209016063U (zh) | Igbt器件 | |
| CN208352295U (zh) | 一种mos控制晶闸管芯片 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 214400 No.78 Changshan Avenue, Jiangyin hi tech Zone, Wuxi City, Jiangsu Province Applicant after: Jiangsu Xinshun Microelectronics Co.,Ltd. Address before: 214400 No.78 Changshan Avenue, Jiangyin hi tech Zone, Wuxi City, Jiangsu Province Applicant before: XINSUN Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |