CN109963400A - 电路板、连接器组件和线缆束 - Google Patents

电路板、连接器组件和线缆束 Download PDF

Info

Publication number
CN109963400A
CN109963400A CN201811389599.7A CN201811389599A CN109963400A CN 109963400 A CN109963400 A CN 109963400A CN 201811389599 A CN201811389599 A CN 201811389599A CN 109963400 A CN109963400 A CN 109963400A
Authority
CN
China
Prior art keywords
trace
pair
tie
distance
trace portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811389599.7A
Other languages
English (en)
Other versions
CN109963400B (zh
Inventor
户田健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Publication of CN109963400A publication Critical patent/CN109963400A/zh
Application granted granted Critical
Publication of CN109963400B publication Critical patent/CN109963400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/722—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/53—Fixed connections for rigid printed circuits or like structures connecting to cables except for flat or ribbon cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/60—Contacts spaced along planar side wall transverse to longitudinal axis of engagement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09027—Non-rectangular flat PCB, e.g. circular
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10356—Cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

一种电路板、连接器组件和线缆束，电路板用于电连接于第一连接对象与第二连接对象之间，至少包括第一配线层、第二配线层和通孔。第一配线层形成有第一端对、第二端对、联结部、一对第一迹线部和一对第二迹线部。联结部具有第一联结点对、第二联结点对、内侧迹线部、外侧迹线部和接地导体部。内侧迹线部和外侧迹线部分别连接于第一联结点对与第二联结点对之间。内侧迹线部的长度与外侧迹线部的长度相等。接地导体部布置在内侧迹线部与外侧迹线部之间。第二配线层形成有接地图案。接地导体部通过通孔与接地图案连接。连接器组件包括电路板和连接器。连接器包括多个端子。第一端对与端子连接。线缆束包括连接器组件和线缆。线缆与第二端对连接。

Description

电路板、连接器组件和线缆束
技术领域
本发明涉及电路板、连接器组件和线缆束。
背景技术
参照图7，日本特开2004-14800号公报(专利文献1)公开了一种形成有差分迹线对920的电路板900。差分迹线对920具有一对第一迹线部921、一对第二迹线部928和联结部930。第一迹线部921、联结部930和第二迹线部928按此顺序联结。联结部930具有一对第一联结部932、一对第三迹线部933、一对通孔934、一对第四迹线部936和一对第二联结部937。联结部930构造成使得第一联结部932、第三迹线部933、通孔934、第四迹线部936和第二联结部937按此顺序联结。在Y方向，第一迹线部921彼此间隔开第一距离，同时第二迹线部928彼此间隔开第二距离。如果在Y方向，第三迹线部933以与第一距离相等的距离彼此隔开布置，同时第四迹线部936以与第二距离相等的距离彼此隔开布置，则与第一迹线部921的差分阻抗和第二迹线部928的差分阻抗中的任一者相比，通孔934的存在减小了从第三迹线部933到第四迹线部936的线路的差分阻抗。这种减小导致联结部930与一对第一迹线部921和一对第二迹线部928中每一者之间的阻抗不匹配。相反，专利文献1的差分迹线对920设置有第一联结部932和第二联结部937使得第三迹线部933以大于第一距离的距离彼此隔开布置，同时第四迹线部936以大于第二距离的距离彼此隔开布置。这种布置增加了从第三迹线部933到第四迹线部936的线路的差分阻抗，以防止联结部930与一对第一迹线部921和一对第二迹线部928中每一者之间的阻抗不匹配。另外，如果从第三迹线部933到第四迹线部936的线路的差分阻抗大于预期，则如图7中所示，可通过在各自由第三迹线部933、通孔934和第四迹线部936构成的线路之间布置导电构件950而可调节地减小差分阻抗。
需要一种包括设置有差分迹线对的电路板的线缆束，其使得线缆束与配接连接器配接的配接方向垂直于线缆主要延伸的延伸方向。如果将由多根单线组成的线缆弯曲，迫使延伸方向垂直于配接方向，则线缆很大程度上突出到连接器组件外部，使得线缆束整体上尺寸增加。因此，具有这种结构的线缆束是不利的。
为了将配接方向布置成垂直于延伸方向而不增加线缆束的尺寸，一种可能的方法是将形成在电路板上的差分迹线弯曲成L形。然而，如果将电路板上的差分迹线修改为简单地弯曲成L形以彼此平行布置，则修改后的差分迹线中的内侧迹线短于修改后的差分迹线中的外侧迹线。因此，在通过修改后的差分迹线的差分信号对之间发生偏斜，从而发生传输错误。抑制偏斜发生的一种可能的方法是改变位于修改后的差分迹线的弯曲区域的一部分内侧迹线的形状，使得内侧迹线与外侧迹线的长度彼此相等。
如果如上所述改变内侧迹线的形状，则在通过改变形状的差分迹线的差分信号对之间不会发生偏斜。然而，内侧迹线的改变的形状使差分信号失真，从而导致一些差模信号转换为共模信号的不必要的模式转换。具体地，改变形状的差分迹线具有导致差模至共模转换的缺点。
发明内容
因此，本发明的目的在于提供一种抑制偏斜的发生并使差模至共模转换的恶化最小化的电路板。
通过反复试验，本申请人已经发现，通过在差分信号可能失真的差分迹线的弯曲区域阻断差分迹线之间的电相互作用，可实现抑制偏斜的发生和将差模至共模转换的恶化最小化两方面。在如此形成的结构中，通过差分迹线的差分信号被分别作为准单端信号传输。基于这一发现完成了本发明。
本发明的一方面(第一方面)提供一种用于电连接于第一连接对象与第二连接对象之间的电路板。电路板至少包括第一配线层、第二配线层和通孔。第一配线层形成有第一端对、第二端对、联结部、一对第一迹线部和一对第二迹线部。第一端对构造为与第一连接对象连接。第二端对构造为与第二连接对象连接。联结部具有第一联结点对、第二联结点对、内侧迹线部、外侧迹线部和接地导体部。内侧迹线部和外侧迹线部分别连接于第一联结点对与第二联结点对之间。内侧迹线部的长度与外侧迹线部的长度相等。接地导体部布置在内侧迹线部与外侧迹线部之间。一对第一迹线部分别连接于第一端对与第一联结点对之间。一对第一迹线部的长度彼此相等。一对第一迹线部保持第一迹线距离彼此平行地延伸。一对第一迹线部分别从第一联结点对开始沿预定方向延伸。一对第二迹线部分别连接于第二端对与第二联结点对之间。一对第二迹线部的长度彼此相等。一对第二迹线部保持第二迹线距离彼此平行地延伸。一对第二迹线部分别从第二联结点对开始沿与预定方向交叉的方向延伸。第二配线层形成有接地图案。接地导体部通过通孔与接地图案连接。
本发明的另一方面(第二方面)提供一种连接器组件，包括如第一方面所述的电路板和作为第一连接对象的连接器。连接器包括多个端子。第一端对与连接器的端子连接。
本发明的又一方面(第三方面)提供一种线缆束，包括如第二方面所述的连接器组件和作为第二连接对象的线缆。线缆与第二端对连接。
本发明的电路板如下构成：一对第一迹线部的长度彼此相等，内侧迹线部的长度与外侧迹线部的长度相等，并且一对第二迹线部的长度彼此相等。由于该构造使得本发明的一对差分迹线的长度彼此相等，因此抑制了该对差分迹线之间偏斜的发生。另外，通过通孔(通过孔)与形成在第二配线层上的接地图案连接的接地导体部布置在内侧迹线部与外侧迹线部之间。如此布置的接地导体部阻断内侧迹线部与外侧迹线部之间的电相互作用，使得通过内侧迹线部和外侧迹线部的差分信号分别作为准单端信号传输。因而，将差模至共模转换的恶化最小化。因此，本发明的电路板能够实现抑制偏斜的发生和将差模至共模转换的恶化最小化两方面。
通过研究优选实施例的以下说明并参照附图，可以理解本发明的目的并且更完整地理解其结构。
附图说明
图1是示出根据本发明的实施例的线缆束的立体图。在图中，简单地示出线缆束中包括的线缆。
图2是示出图1的线缆束中包括的电路板的俯视图。在图中，放大示出差分迹线对的一部分。
图3是示出图2的电路板的立体图。
图4是示出图3的电路板中包括的铜层的层结构的立体图。
图5是示出图4的铜层的第一层、第五层和通孔的立体图。
图6是示出图5的铜层的第一层的立体图。在图中，放大示出差分迹线对的一部分。
图7是示出专利文献1的电路板的俯视图。
虽然本发明容许各种变型和替代形式，但是在附图中以示例的方式示出并将在文中详细说明其具体实施例。然而，应该理解的是，附图和详细说明并非旨在将本发明限制于所公开的特定形式，而是相反，本发明旨在涵盖落入由所附权利要求所限定的本发明的思想和范围内的所有变型、等同形式和替代方式。
具体实施方式
如图1中所示，根据本发明的实施例的线缆束10包括连接器组件700和作为第二连接对象600的线缆600。尽管图1中所示的线缆600简单地示为多根绝缘单线，但实际上，线缆600是多芯电缆。具体而言，实际上，线缆600包括捆束在一起的多根绝缘单线，和覆盖捆束的绝缘单线的外皮。
如图1中所示，本实施例的连接器组件700包括作为第一连接对象500的连接器500和电路板100。
参照图1，本实施例的连接器500可沿配接方向与配接连接器(未示出)配接。在本实施例中，配接方向是X方向。如图1中所示，本实施例的连接器500包括多个端子510和配接部520。各端子510在连接器500的-X侧端与电路板100连接。配接部520在连接器500的+X侧端开口。
如图1中所示，本实施例的电路板100配置为在连接器500或第一连接对象500与线缆600或第二连接对象600之间电连接。
参照图3和图4，本实施例的电路板100是六层板。具体地，本实施例的电路板100具有包括第一层至第六层的六个铜层。在图4中省略了相邻铜层之间的各介电层。
更具体地，参照图3和图4，本实施例的电路板100包括两个第一配线层200、两个第二配线层400、多个通孔420和两个第三配线层800。本实施例的各通孔420是通过孔。本实施例的各第三配线层800作为电源层。第一配线层200在垂直于配接方向的上下方向位于第二配线层400的外侧。第二配线层400在上下方向位于第三配线层800的外侧。在本实施例中，上下方向为Z方向。电路板100的铜层的第一层和第六层分别对应于两个第一配线层200。电路板100的铜层的第二层和第五层分别对应于两个第二配线层400。电路板100的铜层的第三层和第四层分别对应于两个第三配线层800。
如图2和图3中所示，本实施例的各第一配线层200在由配接方向和垂直方向限定的平面内延伸。在本实施例中，垂直方向是垂直于配接方向和上下方向两者的方向。具体地，本实施例的垂直方向为Y方向。
如图3中所示，本实施例的第一配线层200形成有两对差分迹线205。图3还示出位于两对差分迹线205之间，并且信号在位于电路板100的+Z侧的第一配线层200的第一端对210与位于电路板100的-Z侧的第一配线层200的第二端对220之间流经的差分迹线对。两对差分迹线205包括差分迹线对206和差分迹线对208。各差分迹线对206、208具有第一端对210、第二端对220、联结部300、一对第一迹线部280和一对第二迹线部290。具体地，第一端210组成一对，第二端220组成一对。然而，本发明不限于此。第一配线层200形成有至少一对差分迹线205则足矣。换言之，第一配线层200形成有第一端对210、第二端对220、联结部300、一对第一迹线部280和一对第二迹线部290则足矣。
如图2中所示，本实施例的第一端210在垂直方向布置。如图1中所示，本实施例的第一端210与连接器500的端子510连接。各对差分迹线205的第一端对210由两个第一端212组成。两个第一端212中的一个位于第一端对210的+Y侧。两个第一端212中的剩余一个位于第一端对210的-Y侧。
如图2中所示，本实施例的第二端220在配接方向布置。如图1中所示，本实施例的第二端220与第二连接对象600或与线缆600连接。再次参照图2，各对差分迹线205的第二端对220由两个第二端222组成。两个第二端222中的一个位于第二端对220的+X侧。两个第二端222中的剩余一个位于第二端对220的-X侧。
如图3中所示，本实施例的联结部300具有第一联结点对310、第二联结点对320、内侧迹线部340、外侧迹线部360和接地导体部380。具体地，第一联结点310构成一对，第二联结点320构成一对。
如图3中所示，本实施例的各第一联结点对310是联结部300的+X侧端。第一联结点对310由两个第一联结点312组成。两个第一联结点312中的一个位于第一联结点对310的+Y侧。两个第一联结点312中的剩余一个位于第一联结点对310的-Y侧。参照图6，本实施例的第一联结点对310彼此间隔开距离D1。换言之，两个第一联结点312彼此间隔开距离D1。
如图3中所示，本实施例的各第二联结点对320是联结部300的+Y侧端。第二联结点对320由两个第二联结点322组成。两个第二联结点322中的一个位于第二联结点对320的+X侧。两个第二联结点322中的剩余一个位于第二联结点对320的-X侧。参照图6，本实施例的第二联结点对320彼此间隔开距离D2。换言之，两个第二联结点322彼此间隔开距离D2。本实施例的第一联结点对310的距离D1和第二联结点对320的距离D2满足D1＝D2。换言之，第一联结点对310的距离D1与第二联结点对320的距离D2彼此相等。
如图3中所示，本实施例的内侧迹线部340连接于第一联结点对310与第二联结点对320之间。更具体地，本实施例的内侧迹线部340连接于位于第一联结点对310的+Y侧的第一联结点312与位于第二联结点对320的+X侧的第二联结点322之间。
如图2中所示，本实施例的内侧迹线部340具有第一内侧弯曲部344、内侧直线部342和第二内侧弯曲部346。
如图2中所示，本实施例的第一内侧弯曲部344将位于第一联结点对310的+Y侧的第一联结点312与内侧直线部342彼此连接。
如图2中所示，本实施例的内侧直线部342具有直线形状。本实施例的内侧直线部342将第一内侧弯曲部344与第二内侧弯曲部346彼此连接。更具体地，本实施例的内侧直线部342从第一内侧弯曲部344的+Y侧端沿-X方向和+Y方向延伸。本实施例的内侧直线部342与第二内侧弯曲部346的+X侧端连接。
如图2中所示，本实施例的第二内侧弯曲部346将内侧直线部342与位于第二联结点对320的+X侧的第二联结点322彼此连接。
如图3中所示，本实施例的外侧迹线部360连接于第一联结点对310与第二联结点对320之间。更具体地，本实施例的外侧迹线部360连接于位于第一联结点对310的-Y侧的第一联结点312与位于第二联结点对320的-X侧的第二联结点322之间。
如图2中所示，本实施例的外侧迹线部360具有第一外侧弯曲部364、外侧直线部362和第二外侧弯曲部366。
如图2中所示，本实施例的第一外侧弯曲部364将位于第一联结点对310的-Y侧的第一联结点312与外侧直线部362彼此连接。
如图2中所示，本实施例的外侧直线部362具有直线形状。本实施例的外侧直线部362将第一外侧弯曲部364与第二外侧弯曲部366彼此连接。更具体地，本实施例的外侧直线部362从第一外侧弯曲部364的+Y侧端沿-X方向和+Y方向延伸。本实施例的外侧直线部362与第二外侧弯曲部366的+X侧端连接。
如图2中所示，在本实施例中，内侧直线部342与外侧直线部362彼此平行地延伸。外侧直线部362长于内侧直线部342。
如图2中所示，本实施例的第二外侧弯曲部366将外侧直线部362与位于第二联结点对320的-X侧的第二联结点322彼此连接。
参照图2和图3，在本实施例中，内侧迹线部340的长度与外侧迹线部360的长度相等。
如图2和图3中所示，本实施例的接地导体部380布置在内侧迹线部340与外侧迹线部360之间。在本实施例中，接地导体部380、内侧迹线部340和外侧迹线部360位于与上下方向垂直的同一平面上。
由于如上所述，内侧迹线部340具有呈直线形状的内侧直线部342，同时外侧迹线部360具有呈直线形状的外侧直线部362，所以在接地导体部380布置在内侧迹线部340与外侧迹线部360之间的同时，第一联结点对310与第二联结点对320分别以最短距离连接。因此，差分迹线对205在电路板100的第一配线层200中占据的区域被最小化。
如图2和图3中所示，本实施例的接地导体部380具有两个端部382、第一三角形部384、第二三角形部386和主体部388。
如图2中所示，本实施例的两个端部382在配接方向分别位于接地导体部380的两端。本实施例的两个端部382在垂直方向分别位于接地导体部380的两端。
参照图6，本实施例的两个端部382中的每一个位于假想中心线370上。具体地，假想中心线370与内侧迹线部340和外侧迹线部360等距，同时将第一联结点对310的中点与第二联结点对320的中点连接。D1、D2和D3满足D1/2≥D3，其中D3是内侧迹线部340与端部382之间的距离。由于如上所述，第一联结点对310的距离D1与第二联结点对320的距离D2彼此相等，因此D2和D3满足D2/2≥D3。
更具体地，如图6中所示，本实施例的两个端部382包括第一端部383和第二端部385。详细地，第一端部383位于接地导体部380的+X侧，同时第二端部385位于接地导体部380的-X侧。
参照图6，本实施例的第一端部383位于内侧迹线部340的第一内侧弯曲部344与外侧迹线部360的第一外侧弯曲部364之间。第一端部383与内侧迹线部340的第一内侧弯曲部344间隔开距离D3。第一端部383与外侧迹线部360的第一外侧弯曲部364间隔开距离D3。
如图6中所示，本实施例的第二端部385位于内侧迹线部340的第二内侧弯曲部346与外侧迹线部360的第二外侧弯曲部366之间。第二端部385与内侧迹线部340的第二内侧弯曲部346间隔开距离D3。第二端部385与外侧迹线部360的第二外侧弯曲部366间隔开距离D3。
如图2中所示，当沿上下方向观察时，本实施例的第一三角形部384和第二三角形部386的每一个具有大致三角形形状。第一三角形部384位于内侧迹线部340的第一内侧弯曲部344与外侧迹线部360之间。第一端部383是第一三角形部384的+X侧端。第二三角形部386位于内侧迹线部340的第二内侧弯曲部346与外侧迹线部360之间。第二端部385是第二三角形部386的-X侧端。
参照图6，在本实施例中，第一三角形部384与第一内侧弯曲部344之间的距离从第一端部383朝向主体部388略微增加，同时第二三角形部386与第二内侧弯曲部346之间的距离从第二端部385朝向主体部388略微增加。因此，内侧直线部342与主体部388之间的距离短于距离D1并长于距离D1的一半。
如图2中所示，当沿上下方向观察时，本实施例的主体部388具有大致矩形形状。主体部388位于第一三角形部384与第二三角形部386之间。具体地，主体部388将第一三角形部384与第二三角形部386彼此连接。
如图2中所示，本实施例的内侧迹线部340在与内侧迹线部340的延伸方向垂直的方向上与接地导体部380间隔开第一距离390。更具体地，本实施例的内侧迹线部340的内侧直线部342在与内侧直线部342的延伸方向垂直的方向上与接地导体部380的主体部388间隔开第一距离390。
如图2中所示，本实施例的外侧迹线部360在与外侧迹线部360的延伸方向垂直的方向上与接地导体部380间隔开第二距离392。更具体地，本实施例的外侧迹线部360的外侧直线部362在与外侧直线部362的延伸方向垂直的方向上与接地导体部380的主体部388间隔开第二距离392。
如图3中所示，在本实施例中，一对第一迹线部280分别连接于第一端对210与第一联结点对310之间。一对第一迹线部280的长度彼此相等。一对第一迹线部280保持第一迹线距离282彼此平行地延伸。换言之，一对第一迹线部280在彼此间隔开第一迹线距离282的同时彼此平行地延伸。一对第一迹线部280分别从第一联结点对310开始沿预定方向延伸。在本实施例中，预定方向为X方向。
更具体地，如图3中所示，本实施例的一对第一迹线部280包括位于该对第一迹线部280的+Y侧的第一迹线部280和位于该对第一迹线部280的-Y侧的第一迹线部280。位于+Y侧的第一迹线部280连接于位于第一端对210的+Y侧的第一端212与位于第一联结点对310的+Y侧的第一联结点312之间。位于-Y侧的第一迹线部280连接于位于第一端对210的-Y侧的第一端212与位于第一联结点对310的-Y侧的第一联结点312之间。位于+Y侧的第一迹线部280从位于+Y侧的第一联结点312开始沿预定方向延伸。位于-Y侧的第一迹线部280从位于-Y侧的第一联结点312开始沿预定方向延伸。
如图3中所示，在本实施例中，一对第二迹线部290分别连接于第二端对220与第二联结点对320之间。一对第二迹线部290的长度彼此相等。一对第二迹线部290保持第二迹线距离292彼此平行地延伸。换言之，一对第二迹线部290在彼此间隔开第二迹线距离292的同时彼此平行地延伸。一对第二迹线部290分别从第二联结点对320开始沿垂直于预定方向的垂直方向延伸。然而，本发明不限于此。各第二迹线部290可从相应的第二联结点320开始沿与预定方向交叉的方向延伸。
参照图3，在本实施例中，第一迹线距离282等于第二迹线距离292。参照图3和图6，第一迹线距离282等于第一联结点对310的距离D1和第二联结点对320的距离D2中的任一个。
更具体地，如图3中所示，本实施例的一对第二迹线部290包括位于该对第二迹线部290的+X侧的第二迹线部290和位于该对第二迹线部290的-X侧的第二迹线部290。位于+X侧的第二迹线部290连接于位于第二端对220的+X侧的第二端222与位于第二联结点对320的+X侧的第二联结点322之间。位于-X侧的第二迹线部290连接于位于第二端对220的-X侧的第二端222与位于第二联结点对320的-X侧的第二联结点322之间。位于+X侧的第二迹线部290从位于+X侧的第二联结点322开始沿垂直方向延伸。位于-X侧的第二迹线部290从位于-X侧的第二联结点322开始沿垂直方向延伸。
如上所述，本发明的电路板100如下构成：一对第一迹线部280的长度彼此相等；内侧迹线部340的长度与外侧迹线部360的长度相等；并且一对第二迹线部290的长度彼此相等。该构造使得本发明的一对差分迹线205的长度彼此相等。因此，抑制了该对差分迹线205之间偏斜的发生。
参照图2和图3，在本实施例中，第一距离390短于第一迹线距离282和第二迹线距离292中的任一个。第二距离392短于第一迹线距离282和第二迹线距离292中的任一个。第一距离390与第二距离392彼此相等。
参照图4，本实施例的各第二配线层400在由配接方向和垂直方向限定的平面内延伸。本实施例的各第二配线层400形成有接地图案410。
参照图4，本实施例的接地图案410在上下方向至少与第一迹线部280、联结部300、第二迹线部290和接地导体部380中的任一个重叠。
如图5中所示，本实施例的各通孔420在电路板100内在上下方向延伸。本实施例的各通孔420将第一配线层200的接地导体部380与第二配线层400的接地图案410彼此连接。更具体地，两个第一配线层200的接地导体部380与两个第二配线层400的接地图案410通过各通孔420彼此连接。
参照图4，各第三配线层800在由配接方向和垂直方向限定的平面内延伸。各第三配线层800不与通孔420连接。
如上所述，在本实施例的差分迹线对205中，通过通孔420与第二配线层400的接地图案410连接的接地导体部380布置在联结部300的内侧迹线部340与外侧迹线部360之间。因此，接地导体部380阻断内侧迹线部340与外侧迹线部360之间的电相互作用，使得通过内侧迹线部340和外侧迹线部360的差分信号分别作为准单端信号传输。因而，将差模至共模转换的恶化最小化。
尽管以上参照实施例对本发明进行了具体说明，但是本发明不限于此，并且可具有各种变形和替代形式。
尽管本实施例的电路板100包括两个第一配线层200、两个第二配线层400和两个第三配线层(电源层)800，但是本发明不限于此。具体地，电路板100至少包括一个第一配线层200和一个第二配线层400则足矣。
虽然已经说明了被认为是本发明的优选实施例，但是本领域技术人员将认识到，在不脱离本发明的思想的情况下，可对其做出其他和进一步的变形，并且旨在要求保护落入本发明的实质范围内的所有这样的实施例。

Claims (7)

1.一种用于电连接于第一连接对象与第二连接对象之间的电路板，其特征在于：
所述电路板至少包括第一配线层、第二配线层和通孔；
所述第一配线层形成有第一端对、第二端对、联结部、一对第一迹线部和一对第二迹线部；
所述第一端对构造为与所述第一连接对象连接；
所述第二端对构造为与所述第二连接对象连接；
所述联结部具有第一联结点对、第二联结点对、内侧迹线部、外侧迹线部和接地导体部；
所述内侧迹线部和所述外侧迹线部分别连接于所述第一联结点对与所述第二联结点对之间；
所述内侧迹线部的长度与所述外侧迹线部的长度相等；
所述接地导体部布置在所述内侧迹线部与所述外侧迹线部之间；
所述一对第一迹线部分别连接于所述第一端对与所述第一联结点对之间；
所述一对第一迹线部的长度彼此相等；
所述一对第一迹线部保持第一迹线距离彼此平行地延伸；
所述一对第一迹线部分别从所述第一联结点对开始沿预定方向延伸；
所述一对第二迹线部分别连接于所述第二端对与所述第二联结点对之间；
所述一对第二迹线部的长度彼此相等；
所述一对第二迹线部保持第二迹线距离彼此平行地延伸；
所述一对第二迹线部分别从所述第二联结点对开始沿与所述预定方向交叉的方向延伸；
所述第二配线层形成有接地图案；并且
所述接地导体部通过所述通孔与所述接地图案连接。
2.一种连接器组件，包括如权利要求1所述的电路板和作为所述第一连接对象的连接器，其特征在于：
所述连接器包括多个端子；并且
所述第一端对与所述连接器的端子连接。
3.如权利要求2所述的连接器组件，其特征在于：
所述内侧迹线部在与所述内侧迹线部的延伸方向垂直的方向上与所述接地导体部间隔开第一距离；
所述第一距离短于所述第一迹线距离和所述第二迹线距离中的任一个；
所述外侧迹线部在与所述外侧迹线部的延伸方向垂直的方向上与所述接地导体部间隔开第二距离；
所述第二距离短于所述第一迹线距离和所述第二迹线距离中的任一个；并且
所述第一距离与所述第二距离彼此相等。
4.如权利要求2所述的连接器组件，其特征在于：
所述内侧迹线部具有内侧直线部；
所述外侧迹线部具有外侧直线部；
所述内侧直线部与所述外侧直线部彼此平行地延伸；并且
所述外侧直线部长于所述内侧直线部。
5.如权利要求2所述的连接器组件，其特征在于：
所述接地导体部具有两个端部；
所述两个端部中的每一个位于假想中心线上，所述假想中心线与所述内侧迹线部和所述外侧迹线部等距，同时将所述第一联结点对的中点与所述第二联结点对的中点连接；并且
D1＝D2且D1/2≥D3，其中D1是所述第一联结点对之间的距离，D2是所述第二联结点对之间的距离，并且D3是所述内侧迹线部与所述端部之间的距离。
6.如权利要求2所述的连接器组件，其特征在于，所述接地导体部阻断所述内侧迹线部与所述外侧迹线部之间的电相互作用。
7.一种线缆束，包括如权利要求2所述的连接器组件和作为所述第二连接对象的线缆，其特征在于，所述线缆与所述第二端对连接。
CN201811389599.7A 2017-12-25 2018-11-21 电路板、连接器组件和线缆束 Active CN109963400B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-247425 2017-12-25
JP2017247425A JP7061459B2 (ja) 2017-12-25 2017-12-25 回路基板、コネクタ組立体及びケーブルハーネス

Publications (2)

Publication Number Publication Date
CN109963400A true CN109963400A (zh) 2019-07-02
CN109963400B CN109963400B (zh) 2023-05-23

Family

ID=66951673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811389599.7A Active CN109963400B (zh) 2017-12-25 2018-11-21 电路板、连接器组件和线缆束

Country Status (4)

Country Link
US (1) US10356893B1 (zh)
JP (1) JP7061459B2 (zh)
CN (1) CN109963400B (zh)
TW (1) TWI693875B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210090695A (ko) * 2019-03-07 2021-07-20 주식회사 아도반테스토 전기적 접속을 제공하는 방법 및 인쇄 회로 기판
WO2021146517A1 (en) * 2020-01-17 2021-07-22 Amphenol Corporation Bend compensation for conductive traces on printed circuit boards
US11297713B2 (en) 2020-01-23 2022-04-05 Super Micro Computer, Inc. Reference metal layer for setting the impedance of metal contacts of a connector
CN114126236B (zh) * 2022-01-26 2022-04-22 苏州浪潮智能科技有限公司 一种差分传输线的走线设计方法及电路板
US20230345626A1 (en) * 2022-04-21 2023-10-26 Dell Products L.P. Resetting different pair skew of printed circuit board traces

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3710652B2 (ja) * 1999-08-03 2005-10-26 三菱電機株式会社 ストリップライン給電装置
CN102348052A (zh) * 2010-07-28 2012-02-08 佳能株式会社 电子设备
CN103477505A (zh) * 2011-01-05 2013-12-25 汤姆逊许可公司 包括通过具有受控阻抗的柔性电路互连的pcb的电子设备
WO2014120635A1 (en) * 2013-01-29 2014-08-07 Fci Asia Pte. Ltd Printed circuit board having orthogonal signal routing
US20150028971A1 (en) * 2013-07-24 2015-01-29 Sumitomo Electric Device Innovations, Inc. Flexible substrate and optical device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818315A (en) * 1996-12-31 1998-10-06 Lucent Technologies Inc. Signal trace impedance control using a grid-like ground plane
JP3487283B2 (ja) * 2000-10-31 2004-01-13 三菱電機株式会社 差動ストリップ線路垂直変換器および光モジュール
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
JP2004014800A (ja) 2002-06-06 2004-01-15 Mitsubishi Electric Corp 多層配線基板
US20040189418A1 (en) * 2003-03-27 2004-09-30 International Business Machines Corporation Method and structure for implementing enhanced differential signal trace routing
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
DE102005038456A1 (de) * 2004-10-29 2006-05-04 Atmel Germany Gmbh Planare Mikrowellenleitung mit Richtungsänderung
WO2007000934A1 (ja) * 2005-06-28 2007-01-04 Matsushita Electric Industrial Co., Ltd. 差動伝送線路
US20070222533A1 (en) * 2006-03-24 2007-09-27 Chun-Yu Lai Capacitance-compensated differential circuit line layout structure
JP2008010673A (ja) 2006-06-29 2008-01-17 Renesas Technology Corp Ｉｃパッケージ
JP4942811B2 (ja) * 2007-02-27 2012-05-30 京セラ株式会社 配線基板、電気信号伝送システムおよび電子機器
JP2009224489A (ja) 2008-03-14 2009-10-01 Toshiba Corp 配線基板装置
US7847654B2 (en) * 2008-07-28 2010-12-07 Bosch Security Systems, Inc. Multilayer microstripline transmission line transition
WO2011056977A2 (en) * 2009-11-06 2011-05-12 Molex Incorporated Multi-layer circuit member and assembly therefor
JP5392131B2 (ja) 2010-02-10 2014-01-22 日本電気株式会社 配線基板
CN102170746A (zh) 2010-02-26 2011-08-31 鸿富锦精密工业（深圳）有限公司 印刷电路板及其差分线布线方法
JP5216147B2 (ja) 2011-03-08 2013-06-19 日本オクラロ株式会社 差動伝送回路、光送受信モジュール、及び情報処理装置
CN102291931B (zh) * 2011-03-23 2013-12-18 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
JP5887537B2 (ja) * 2011-04-25 2016-03-16 パナソニックＩｐマネジメント株式会社 回路基板
TWI434634B (zh) * 2011-08-09 2014-04-11 中原大學 Differential mode flat spiral delay line structure
US9035197B2 (en) * 2011-11-04 2015-05-19 International Business Machines Corporation Circuit boards with vias exhibiting reduced via capacitance
US8835775B2 (en) * 2011-11-15 2014-09-16 Cisco Technology, Inc. Localized skew compensation technique for reducing electromagnetic radiation
US8885357B2 (en) * 2012-01-06 2014-11-11 Cray Inc. Printed circuit board with reduced cross-talk
TWI449475B (zh) * 2012-01-09 2014-08-11 Novatek Microelectronics Corp 電路板
JP6237265B2 (ja) 2014-01-24 2017-11-29 富士通株式会社 プリント基板および配線配置方法
JP5860917B2 (ja) * 2014-04-08 2016-02-16 日本航空電子工業株式会社 プリント配線板
US9276549B1 (en) * 2014-09-12 2016-03-01 ScienBiziP Consulting(Shenzhen)Co., Ltd. Via system of printed circuit board and method of making same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3710652B2 (ja) * 1999-08-03 2005-10-26 三菱電機株式会社 ストリップライン給電装置
CN102348052A (zh) * 2010-07-28 2012-02-08 佳能株式会社 电子设备
CN103477505A (zh) * 2011-01-05 2013-12-25 汤姆逊许可公司 包括通过具有受控阻抗的柔性电路互连的pcb的电子设备
WO2014120635A1 (en) * 2013-01-29 2014-08-07 Fci Asia Pte. Ltd Printed circuit board having orthogonal signal routing
US20150028971A1 (en) * 2013-07-24 2015-01-29 Sumitomo Electric Device Innovations, Inc. Flexible substrate and optical device

Also Published As

Publication number Publication date
JP2019114672A (ja) 2019-07-11
TW201929631A (zh) 2019-07-16
CN109963400B (zh) 2023-05-23
TWI693875B (zh) 2020-05-11
US20190200449A1 (en) 2019-06-27
JP7061459B2 (ja) 2022-04-28
US10356893B1 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
CN109963400A (zh) 电路板、连接器组件和线缆束
CN102055082B (zh) 同轴电缆束
EP2406857B1 (en) Circuits, systems and methods for implementing high speed data communications connectors that provide for reduced modal alien crosstalk in communications systems
TWI285459B (en) Electric connector for connecting connection objects
TW580783B (en) Connector for high-speed signal transmission and connector for high-speed differential signal transmission
CN102099873B (zh) 同轴电缆束
JP5009388B2 (ja) レセプタクル、プリント配線板、及び電子機器
US9072192B2 (en) Composite flexible circuit planar cable
JP4575525B1 (ja) レセプタクル及び電子機器
US9948034B2 (en) Connector and electrical wire unit
EP2756996A1 (en) Electrical junction box
JP4638960B1 (ja) レセプタクル、プリント配線板、及び電子機器
CN100479267C (zh) 高频连接器
CN103178406B (zh) 连接装置
JP6714892B1 (ja) 中継基板、中継基板付き差動伝送用電線およびコネクタ付きケーブル
WO2011101923A1 (ja) レセプタクル、プリント配線板、及び電子機器
US20100304601A1 (en) Electrical connector and terminal-connecting element thereof
CN206004115U (zh) T型电连接器
US20130065423A1 (en) Connector assembly
CN110859023A (zh) 电路板模块和组装电路板模块的方法
US11784438B2 (en) Connector attached multi-conductor cable
JP2010212642A (ja) プリント配線基板
US11742619B2 (en) Circuit board and cable harness provided with the same
CN101944671A (zh) 具有插接定位结构的电路排线
JP2019029289A (ja) コネクタアッセンブリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant