CN100479267C - 高频连接器 - Google Patents

Abstract

本发明涉及一种高频连接器，其主要包括：一绝缘本体及数个接触端子，该绝缘本体具有一插接端及一导接部，并于该插接端及导接部间设置数个端子槽分别供前述接触端子配置，并错位区分为第一接触端子与第二接触端子，其中前述接触端子的差分特性阻抗(Zdiff)为100Ω±15%，借以提升整体的传输效能。

Description

高频连接器

【技术领域】

本发明涉及一种高频连接器，具体讲涉及一种接触端子满足差分特性阻抗(Zdiff)为100Ω±15％条件的高频板端连接器。

【背景技术】

一般电路板或其他板端界面皆设置一板端电连接器，以供一线端电连接器通过电线或电缆插接另一系统，其中前述板端电连接器及线端电连接器内分别具有数个接触端子与对接端子，当线端电连接器与板端电连接器插接时，由前述接触端子与对接端子的接触，达到导电的目的。

在高频传输系统中，为了维持高速传输的品质，每一组传输对(transmission pair)间阻抗匹配是相当重要的控制变量，即每一传输线之间存在电磁效应，为使其互相平衡，因此每一传输线的间隔应尽量维持等距。

但是，前述接触端子为了配合电路板的配置，往往需设计不同的长短，如图1所示，一般电连接器的两接触端子A1、A2配置的侧视图，其中接触端子A1、A2区分成不同平面接点阵列的错位式配置，故与电路板C连接时，将于B段产生错位，而使阻抗无法维持等距匹配，且随着接触端子的距离(pitch)稍微拉大，即会因阻抗过大而造成传输的阻碍。

故如何提供一种符合理想差分特性阻抗的电连接器，即为本案发明人的研发动机所在。

【发明内容】

本发明的目的是提供一种高频连接器，其主要目的是为了得到良好的阻抗特性，进而提升整体的传输效能。

为了达到上述目的，本发明采用以下技术方案：提供数个接触端子分别配置于一电连接器的端子槽内与一对接电连接器的对接端子连接，前述接触端子分别从插接端至导接部间形成等距的传输路径，以此得到良好的差分阻抗特性。

【附图说明】

图1是一般电连接器接触端子以错位配置的侧视图；

图2是本发明实施例的外观示意图；

图2A是本发明实施例的分解示意图；

图3是本发明实施例插接端的外观示意图；

图4A是本发明实施例的第一接触端子示意图；

图4B是本发明实施例的第二接触端子示意图；

图5是本发明实施例的俯视图；

图6是本发明实施例的仰视图；

图7是本发明实施例第一接触端子与第二接触端子配置示意图；

图8是本发明实施例第一接触端子及第二接触端子与一般接触端子的配置比较示意图；

图9是本发明与一般连接器实测结果示意图。

【具体实施方式】

下面结合附图对本发明作进一步的描述：如图2所示，是本发明实施例的外观示意图，本发明是一配置在一电子装置40上的电连接器10，其主要包括绝缘本体20及数个接触端子30，其中该绝缘本体20具有一插接端21及一导接部22，并于该插接端21及导接部22间贯通数个端子槽23，且前述接触端子30皆为导体，其分别于插接端21至导接部22之间，以每一接地接触端子(G)等距间隔每一对信号接触端子(S+，S-)的配置(如图3所示)。

如图5及图6所示，其中导接部22包括第一接点阵列221及第二接点阵列222，前述接点阵列间包括一接地接点(G)间隔相互邻接的两信号接点(S+，S-)，前述接点以交错方式于第一接点阵列221及第二接点阵列222间依序交替排列，且各接点阵列中的接地接点(G)所配置的位置对应在相互邻接的两信号接点(S+，S-)间的中间位置。

如图4A及图4B所示，前述接触端子区分为第一接触端子31与第二接触端子32分别设置于第一接点阵列221及第二接点阵列222内。

前述的每一接触端子31均具有一基部311分别配置于端子槽23内，一端自基部311弯向312向下延伸的尾部313及一端自基部311相对于尾部313另一端的接触部314，其中该接触部314配置于插接端21与对接连接器的对接端子接触，前述尾部313则经由导接部22内的端子槽23与一电子装置40电连接(如图7所示)。

所述的每一第二接触端子32均具有一基部321分别配置于前述端子槽23内及由基部321一端形成第一弯折段322，该第一弯折段322向下延伸形成第二弯折段323，该第二弯折段323介于第一接点阵列接点222处形成第三弯折段324，使第二弯折段323与第三弯折段324形成一水平部329，且该第三弯折段324向下延伸形成一尾部325与该电子装置40电连接。

该电子装置通常为一电路板，并于电路板上布设有数个焊接点(solderpad)41，该焊接点41形成导孔42供前述接触端子31、32的尾部313、325伸入，且该等焊接点(solder pad)41分别形成信号及接地电路，供前述第一接触端子31与第二接触端子32分别经由导接部22焊固于焊接点41上。

理想接触端子30的差分特性阻抗(Zdiff)为100±15Ω，且前述接触端子间为了得到阻抗匹配，皆分别由插接端21通过焊接点至电子装置40的焊接点(solder pad)41间形成间隔接近相等的电路，即数个第一接触端子31分别通过前述第一接点阵列221与电子装置40的焊接点(solderpad)41间形成第一电路，以及数个第二接触端子32分别通过第二接点阵列222与电子装置40间形成第二电路。

如图6即图7所示，前述第一电路与第二电路互相等距间隔，即第二接触端子32的水平部329与电子装置40的高度(h)，以及将电子装置40的焊接点(solder pad)41见得距离(s′)接近相等。

一般影响差分特性阻抗的参数包括：导体宽度(w)、导体间隔(s)、导体厚度(t)及导电系数(εr)......等，如下式：

$\mathrm{Zo}=\frac{60}{\sqrt{0.475\mathrm{\ϵr}+0.67}}\text{ln}\left(\frac{4h}{0.67(0.8w+t)}\right)$ -----------式一

$\mathrm{Zdiff}=2\mathrm{Zo}(1-0.48e^{-0.96\frac{5}{s}})$ ----------------------式二

由上式得知，该接触端子的导体宽度(w)与差分特性阻抗(Zdiff)成反比，即每一接触端子31、32两侧的宽度(w)越大，相对差分特性阻抗(Zdiff)越小，反之，宽度(w)越小则相对差分特性阻抗(Zdiff)越大，故设以特定的导体宽度(w)导体间隔(s)为条件(假设电子装置的特性阻抗在100Ω±10％的理想范围内)，其中两接触端子距离(p)为1.27mm(s＝2×w/2+h＝导体宽度加上导体间隔的总和)，其中距离(p)固定时，当宽度(w)减小时，间隔(s)相对增大，再借助使用“时域分析仪”(Time Domain Reflectomertry；TDR)来分别测试一般(F2)与本发明(F1)以不同接触端子配置之差分特性阻抗(Zdiff)(如图8所示)。

由测试结果得知(如图9所示)，一般配置方式的差分特性阻抗(Zdiff)约为133.1682Ω，显然超过差分特性阻抗(Zdiff)为100Ω±15％的条件限制，反观本发明(F1)的差分特性阻抗(Zdiff)的测量结果则为约107.3322Ω，即前述接触端子两侧的宽度(w)介于0.71-0.97mm及每一接触端子之间间隔(s)介于0.3-0.56mm，满足任两接触端子中心点距离为1.27mm时，其差分特性阻抗(Zdiff)为100Ω±15％的条件，且理论上第二接触端子的水平部与电子装置的高度(h)及焊接点间距(s′)的尺寸误差不超过±15％均会在理想的差分特性阻抗范围内。

本发明不限于前述最佳实施例，凡依本发明申请专利范围所作的均等变化，在不脱离本发明的精神和范围下，均仍应属于本发明所涵盖的专利范围内，特此声明。

Claims (7)

1、一种高频连接器，配接于一电子装置上，该电子装置具有数个等距相间的导接焊接点，该连接器包括：

数个第一接触端子；及

数个第二接触端子，前述第二接触端子与第一接触端子互呈错位配置形成间隔(s)，且所述第二接触端子具有一水平部，该水平部与该电子装置间的高度(h)与焊接点(solder pad)间的距离(s’)趋近相等，以达到容许接触端子距离(p)增加，仍符合差分特性阻抗(Zdiff)为100Ω±15％的条件。

2、根据权利要求1所述高频连接器，其中高度(h)与距离(s)的尺寸误差不超过±15％。

3、根据权利要求1所述的高频连接器，其中两接触端子距离(p)为导体宽度(w)及间隔(s)的总和，距离(p)固定时，当宽度(w)增大时，间隔(s)相对减小，反之，当宽度(w)减小时，间隔(s)相对增大。

4、根据权利要求1所述的高频连接器，所述的接触端子与电子装置的电路间为每一接地接触端子等距间隔每一对信号接触端子的配置。

5、根据权利要求1所述的高频连接器，所述的电子装置为一电路板。

6、根据权利要求1所述的高频连接器，所述第一接触端子具有一基部及一自基部一端弯折向下延伸的尾部与前述电子装置电连接。

7、根据权利要求1所述的高频连接器，所述的第二接触端子具有一基部及由基部一端形成一第一弯折段，该第一弯折段向下延伸形成一第二弯折段，该第二弯折段介于第一接点阵列焊接点间的每一端子槽均平行延伸形成第三弯折段，使第二弯折段与第三弯折段形成水平部，再由第三弯折段向下延伸形成一尾部与该电子装置电连接。

Images