CN109873025B - 有机发光二极管阵列基板及显示装置 - Google Patents

有机发光二极管阵列基板及显示装置 Download PDF

Info

Publication number
CN109873025B
CN109873025B CN201910290901.1A CN201910290901A CN109873025B CN 109873025 B CN109873025 B CN 109873025B CN 201910290901 A CN201910290901 A CN 201910290901A CN 109873025 B CN109873025 B CN 109873025B
Authority
CN
China
Prior art keywords
thin film
film transistor
electrode
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910290901.1A
Other languages
English (en)
Other versions
CN109873025A (zh
Inventor
彭锦涛
牛亚男
彭宽军
郭凯
秦斌
李小龙
滕万鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910290901.1A priority Critical patent/CN109873025B/zh
Publication of CN109873025A publication Critical patent/CN109873025A/zh
Priority to PCT/CN2020/084175 priority patent/WO2020207464A1/zh
Priority to US17/255,866 priority patent/US20210265439A1/en
Application granted granted Critical
Publication of CN109873025B publication Critical patent/CN109873025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了有机发光二极管阵列基板及显示装置。该阵列基板包括:基板,基板上限定有补偿电路区,补偿电路区设置有多个第一薄膜晶体管和第二薄膜晶体管,多个第一薄膜晶体管的沟道长度相同,第二薄膜晶体管的沟道长度与第一薄膜晶体管的沟道长度不同,第一薄膜晶体管的第一电极靠近基板设置,第一薄膜晶体管的第一电极和第二电极之间具有第一层间介电层,第一薄膜晶体管的有源层位于第一薄膜晶体管的第一电极和第二电极远离基板的一侧;第二薄膜晶体管的有源层设置在基板上,第二薄膜晶体管的第一电极和第二电极同层设置,且位于第二薄膜晶体管的有源层远离基板的一侧。由此,可以有效提升应用该阵列基板的显示装置的分辨率以及像素密度。

Description

有机发光二极管阵列基板及显示装置
技术领域
本发明涉及显示技术领域,具体地,涉及有机发光二极管阵列基板及显示装置。
背景技术
有机发光二极管显示装置具有高对比度、超轻薄、可弯曲等优点,然而上述显示装置仍存在亮度均匀性较差的问题。目前通常采用补偿技术解决上述问题,补偿技术包括内部补偿和外部补偿,其中,内部补偿是指在像素内部利用薄膜晶体管(TFT)构建补偿电路进行补偿的方法。为了达到补偿目的,内部补偿电路通常包含多个TFT和多个电容。然而上述补偿电路中TFT和电容的数量过多以及尺寸过大,会直接影响显示装置的分辨率,以及制约显示装置像素密度(PPI)的提升。因此,目前有机发光二极管阵列基板上的补偿电路的结构仍有待改进。
发明内容
在本发明的一个方面,本发明提出了一种有机发光二极管阵列基板。该有机发光二极管阵列基板包括:基板,所述基板上限定有补偿电路区,所述补偿电路区设置有薄膜晶体管,所述薄膜晶体管包括多个第一薄膜晶体管以及第二薄膜晶体管,多个所述第一薄膜晶体管的沟道长度相同,所述第二薄膜晶体管的沟道长度与所述第一薄膜晶体管的沟道长度不同,所述第一薄膜晶体管的第一电极靠近所述基板设置,所述第一薄膜晶体管的第一电极和第二电极之间具有第一层间介电层,所述第一薄膜晶体管的有源层位于所述第一薄膜晶体管的第一电极和第二电极远离所述基板的一侧;所述第二薄膜晶体管的有源层设置在所述基板上,所述第二薄膜晶体管的第一电极和第二电极同层设置,且位于所述第二薄膜晶体管的有源层远离所述基板的一侧。由此,可以有效提升应用该有机发光二极管阵列基板的显示装置的分辨率以及像素密度。
根据本发明的实施例,所述第一薄膜晶体管为氧化物薄膜晶体管,所述第二薄膜晶体管为低温多晶硅薄膜晶体管。由此,应用该有机发光二极管阵列基板的显示装置具有反应速度高、成本低以及功耗低等优点。
根据本发明的实施例,所述第一薄膜晶体管的第一电极与所述第二薄膜晶体管的栅极同层同材料设置。由此,第一薄膜晶体管的第一电极和第二薄膜晶体管的栅极可以利用同一构图工艺同步形成,简化制备工序,节省成本。
根据本发明的实施例,所述第一层间介电层覆盖所述第二薄膜晶体管的栅极,且在与所述第一薄膜晶体管的第一电极对应处具有段差部,所述第一薄膜晶体管的有源层覆盖所述段差部的侧壁并与所述第一薄膜晶体管的第一电极相连。由此,可以通过控制第一层间介电层的厚度,控制第一薄膜晶体管的沟道长度,且令所有的第一薄膜晶体管的沟道长度均相等,降低了工艺难度,且该第一薄膜晶体管具有垂直结构,可以有效减小第一薄膜晶体管的尺寸,进而在不影响补偿电路功能的前提下,减小补偿电路的尺寸,可以有效提升应用该有机发光二极管阵列基板的显示装置的分辨率以及像素密度。
根据本发明的实施例,所述段差部的侧壁与所述基板之间的夹角大于90度。由此,可以保证第一薄膜晶体管的有源层连续设置。
根据本发明的实施例,所述第一薄膜晶体管进一步包括:第一栅绝缘层,所述第一栅绝缘层覆盖所述第一薄膜晶体管的有源层以及所述第一层间介电层,所述第一薄膜晶体管的栅极设置在所述第一栅绝缘层远离所述第一薄膜晶体管的有源层的一侧;第二层间介电层,所述第二层间介电层覆盖所述第一薄膜晶体管的栅极以及所述第一栅绝缘层。由此,可以使第一薄膜晶体管具有良好的使用功能。
根据本发明的实施例,所述第二薄膜晶体管进一步包括:第二栅绝缘层,所述第二栅绝缘层覆盖所述第二薄膜晶体管的有源层以及所述基板,所述第二薄膜晶体管的栅极设置在所述第二栅绝缘层远离所述第二薄膜晶体管的有源层的一侧。由此,可以使第二薄膜晶体管具有良好的使用功能。
根据本发明的实施例,所述第二薄膜晶体管的第一电极和第二电极设置在所述第二层间介电层远离所述第一栅绝缘层的一侧,且通过过孔与所述第二薄膜晶体管的有源层相连。由此,该第二薄膜晶体管具有平面结构,可以使补偿电路中同时具有宽长比不同的薄膜晶体管,以实现补偿电路的功能。
根据本发明的实施例,该有机发光二极管阵列基板进一步包括以下结构的至少之一:平坦化层,所述平坦化层覆盖所述第二薄膜晶体管的第一电极和第二电极;以及有机发光二极管,所述有机发光二极管的阳极设置在所述平坦化层远离所述第二薄膜晶体管的一侧,且通过贯穿所述平坦化层的过孔与所述第二薄膜晶体管的第一电极相连。由此,利用该补偿电路可以实现对有机发光二极管中像素单元的亮度补偿,且该补偿电路具有较小的尺寸,在保证其补偿功能的情况下,可以有效提升应用该有机发光二极管阵列基板的显示装置的分辨率以及像素密度。
在本发明的另一方面,本发明提出了一种显示装置。根据本发明的实施例,该显示装置包括壳体以及前面所述的有机发光二极管阵列基板,所述壳体包括前框以及背板,所述前框以及所述背板构成容纳空间,所述有机发光二极管阵列基板位于所述容纳空间内部,且所述有机发光二极管阵列基板的出光侧远离所述背板设置。由此,该显示装置具有前面所述的有机发光二极管阵列基板的全部特征以及优点,在此不再赘述。总的来说,该显示装置具有较高的分辨率以及像素密度。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1显示了根据本发明一个实施例的有机发光二极管阵列基板的结构示意图;
图2显示了根据本发明另一个实施例的有机发光二极管阵列基板的结构示意图;
图3显示了根据本发明一个实施例的制备有机发光二极管阵列基板方法的流程示意图;以及
图4显示了根据本发明另一个实施例的制备有机发光二极管阵列基板方法的流程示意图。
附图标记说明:
100:基板;200:第一薄膜晶体管;300:第二薄膜晶体管;400:平坦化层;500:阳极;600:缓冲层;10A:第一薄膜晶体管的第一电极;20A:第一薄膜晶体管的第二电极;30A:第一薄膜晶体管的有源层;40A:第一栅绝缘层;50A:第一薄膜晶体管的栅极;60A:第二层间介电层;10B:第二薄膜晶体管的第一电极;20B:第二薄膜晶体管的第二电极;30B:第二薄膜晶体管的有源层;40B:第二栅绝缘层;50B:第二薄膜晶体管的栅极;60B:第一层间介电层;61:段差部;11B:第一电极第一部;12B:第一电极第二部;21B:第二电极第一部;22B:第二电极第二部。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的一个方面,本发明提出了一种有机发光二极管阵列基板。根据本发明的实施例,参考图1,该有机发光二极管阵列基板包括:基板100以及薄膜晶体管。其中,基板100上限定有补偿电路区,补偿电路区设置有薄膜晶体管,薄膜晶体管包括多个第一薄膜晶体管200(图中仅示出一个第一薄膜晶体管)以及第二薄膜晶体管300,多个第一薄膜晶体管200的沟道长度相同,第二薄膜晶体管300的沟道长度与第一薄膜晶体管200的沟道长度不同,第一薄膜晶体管的第一电极10A靠近基板100设置,第一薄膜晶体管的第一电极10A和第二电极20A之间具有第一层间介电层60B,第一薄膜晶体管的有源层30A位于第一薄膜晶体管的第一电极10A和第二电极20A远离基板100的一侧;第二薄膜晶体管的有源层30B设置在基板100上,第二薄膜晶体管的第一电极10B和第二电极20B同层设置,且位于第二薄膜晶体管的有源层30B远离基板100的一侧。由此,可以有效提升应用该有机发光二极管阵列基板的显示装置的分辨率以及像素密度。
根据本发明的实施例,第一薄膜晶体管的第一电极10A靠近基板100设置,第一薄膜晶体管的第一电极10A和第二电极20A之间具有第一层间介电层60B,第一薄膜晶体管的有源层30A位于第一薄膜晶体管的第一电极10A和第二电极20A远离基板100的一侧。由此,第一薄膜晶体管具有垂直结构。第二薄膜晶体管的有源层30B设置在基板100上,第二薄膜晶体管的第一电极10B和第二电极20B同层设置,且位于第二薄膜晶体管的有源层30B远离基板100的一侧。由此,第二薄膜晶体管具有平面结构。
本领域技术人员能够理解的是,由于行驱动电路区(GOA区)以及显示区的功能不同,补偿电路中通常需要设置不同宽长比的薄膜晶体管。根据本发明的实施例,将补偿电路中沟道长度相同的第一薄膜晶体管200设置为垂直结构,沟道长度与第一薄膜晶体管200不同的第二薄膜晶体管300设置为平面结构,可以令补偿电路具有宽长比不同的薄膜晶体管,且相较于具有平面结构的薄膜晶体管而言,具有垂直结构的薄膜晶体管的尺寸较小,因此,根据本发明实施例的有机发光二极管阵列基板中补偿电路采用垂直薄膜晶体管和平面薄膜晶体管相结合的方式,相较于现有技术均由平面结构薄膜晶体管构成的补偿电路而言,根据本发明实施例的补偿电路具有较小的尺寸,从而可以有效提升应用该有机发光二极管阵列基板的显示装置的分辨率以及像素密度。
为了便于理解,下面对根据本发明实施例的有机发光二极管阵列基板的各个结构进行详细说明:
根据本发明的实施例,第一薄膜晶体管200可以为氧化物薄膜晶体管(OxideTFT),第二薄膜晶体管300可以为低温多晶硅薄膜晶体管(LTPS)。也即是说,第一薄膜晶体管200的有源层30A由氧化物材料形成,第二薄膜晶体管300的有源层30B由低温多晶硅材料形成。氧化物薄膜晶体管具有漏电流低的优点,低温多晶硅薄膜晶体管具有迁移率高、开态电流高的优点,将低温多晶氧化物技术(LTPO)应用到补偿电路中,使得应用该有机发光二极管阵列基板的显示装置具有反应速度高、成本低以及功耗低等优点。根据本发明的实施例,氧化物薄膜晶体管可以作为补偿电路中的开关薄膜晶体管,低温多晶硅薄膜晶体管可以作为补偿电路中的驱动薄膜晶体管。
根据本发明的实施例,参考图1,第一薄膜晶体管的第一电极10A与第二薄膜晶体管的栅极50B同层同材料设置,由此,在制备过程中,可以利用同一构图工艺同步形成第一薄膜晶体管的第一电极和第二薄膜晶体管的栅极,简化制备过程。
根据本发明的实施例,参考图1,第一层间介电层60B覆盖第二薄膜晶体管的栅极50B,且第一层间介电层60B在与第一薄膜晶体管的第一电极10A对应处具有段差部61(如图4中的(b)所示),第一层间介电层60B在段差部61处断开,暴露出第一薄膜晶体管的第一电极10A的上表面(如图4中的(b)所示),也即是说,段差部61的高度H与第一薄膜晶体管的第一电极10A的厚度D1之和,与第一层间介电层60B的厚度D2相匹配(如图4中的(b)所示),且第一薄膜晶体管的有源层30A覆盖段差部61的侧壁,并与第一薄膜晶体管的第一电极10A相连。第一薄膜晶体管的第二电极20A设置在第一层间介电层60B远离第一薄膜晶体管的第一电极10A的一侧,且靠近段差部61的侧壁处设置,第一薄膜晶体管的有源层30A覆盖第一薄膜晶体管的第二电极20A以及段差部61的侧壁,并延伸至第一薄膜晶体管的第一电极10A的表面上,实现第一薄膜晶体管的有源层30A与第一薄膜晶体管的第一电极10A和第二电极20A的连接。
第一薄膜晶体管的有源层30A中覆盖段差部61侧壁的区域为第一薄膜晶体管200的沟道区域,当第一层间介电层60B中段差部61侧壁的倾斜程度一定时,第一薄膜晶体管200的沟道长度由第一层间介电层60B的厚度控制,由此,在制备过程中,第一薄膜晶体管的沟道长度可以不受曝光工艺的限制,简化了制备工艺。关于第一层间介电层60B中段差部侧壁倾斜的具体程度不受特别限制,只要有利于减小第一薄膜晶体管的尺寸,且保证第一薄膜晶体管的有源层连续即可,本领域技术人员可以根据具体情况进行设计。例如,根据本发明的实施例,段差部61的侧壁与基板100之间的夹角大于90度。也即是说,段差部61与平行于基板100的平面之间的夹角大于90度(如图4中的(b)所示出的α)。由此,可以保证第一薄膜晶体管的有源层连续设置。
发明人发现,若将补偿电路中的薄膜晶体管均设置为垂直结构,为了制作不同宽长比的薄膜晶体管,需要设置不同厚度的第一层间介电层60B,将会显著增加工艺难度。且发明人发现,补偿电路中除驱动薄膜晶体管之外,剩余的开关薄膜晶体管具有相同的沟道长度,因此,将沟道长度相同的开关薄膜晶体管(即第一薄膜晶体管)设置为垂直结构,将沟道长度与开关薄膜晶体管不同的驱动薄膜晶体管(即第二薄膜晶体管)设置为平面结构,可以实现补偿电路中具有不同宽长比的薄膜晶体管,且设置一层具有一定厚度的第一层间介电层60B即可实现所有的第一薄膜晶体管的沟道长度相同,且第一层间介电层60B的表面平整,降低了工艺难度,该补偿电路采用垂直薄膜晶体管与平面薄膜晶体管相结合的方式,在不影响补偿电路使用功能的情况下,可以有效减小补偿电路的尺寸,从而可以有效提升应用该有机发光二极管阵列基板的显示装置的分辨率以及像素密度。
关于第一层间介电层60B的厚度不受特别限制,本领域技术人员可以根据不同产品的要求进行设计。
根据本发明的实施例,参考图1,第一薄膜晶体管200包括第一电极10A、第一层间介电层60B、第二电极20A、有源层30A、第一栅绝缘层40A、栅极50A以及第二层间介电层60A,其中,第一电极10A靠近基板100设置,第一层间介电层60B在与第一电极10A对应处具有段差部,第一层间介电层60B在段差部断开,暴露出第一电极10A的上表面,第二电极20A设置在第一层间介电层60B远离第一电极10A的一侧,且靠近段差部的侧壁处设置,有源层30A覆盖第二电极20A以及段差部的侧壁,并延伸至第一电极10A的表面上,实现与第一电极10A和第二电极20A相连,第一栅绝缘层40A覆盖有源层30A以及第一层间介电层60B,栅极50A设置在第一栅绝缘层40A远离有源层30A的一侧,第二层间介电层60A覆盖栅极50A以及第一栅绝缘层40A。由此,第一薄膜晶体管具有垂直结构,在不影响补偿电路使用功能的情况下,可以有效减小第一薄膜晶体管的尺寸,进而减小补偿电路的尺寸,从而有效提升应用该有机发光二极管阵列基板的显示装置的分辨率以及像素密度,且具有垂直结构的薄膜晶体管的电流传导方向垂直于基板,在柔性产品中,具有垂直结构的薄膜晶体管的电学特性可以不受曲率半径的影响。根据本发明的实施例,通过设计第一层间介电层60B的厚度,可以获得沟道长度小于1μm的第一薄膜晶体管200。
根据本发明的实施例,参考图1,第二薄膜晶体管300包括有源层30B、第二栅绝缘层40B、栅极50B、第一层间介电层60B、第一栅绝缘层40A、第二层间介电层60A以及第一电极10B和第二电极20B,其中,有源层30B设置在基板100上,第二栅绝缘层40B覆盖有源层30B以及基板100,栅极50B设置在第二栅绝缘层40B远离有源层30B的一侧,第一层间介电层60B覆盖栅极50B,第一层间介电层60B远离栅极50B的一侧依次设置有第一栅绝缘层40A和第二层间介电层60A,第一电极10B和第二电极20B设置在第二层间介电层60A远离第一栅绝缘层40A的一侧,且通过同时贯穿第二层间介电层60A、第一栅绝缘层40A、第一层间介电层60B以及第二栅绝缘层40B的过孔与有源层30B相连。由此,将补偿电路中的驱动薄膜晶体管设置为平面结构,可以获得具有不同宽长比的薄膜晶体管,以实现补偿电路的功能。
根据本发明的实施例,参考图2,该有机发光二极管阵列基板还可以包括:平坦化层400以及有机发光二极管,其中,平坦化层400覆盖第二薄膜晶体管300的第一电极10B和第二电极20B,有机发光二极管的阳极500设置在平坦化层400远离第二薄膜晶体管300的一侧,且通过贯穿平坦化层400的过孔与第二薄膜晶体管的第一电极10B相连。由此,利用该补偿电路可以实现对有机发光二极管中像素单元的亮度补偿,且该补偿电路具有较小的尺寸,在保证其补偿功能的情况下,可以有效提升应用该有机发光二极管阵列基板的显示装置的分辨率以及像素密度。
根据本发明的实施例,该有机发光二极管阵列基板还可以包括缓冲层600,缓冲层600设置在第二薄膜晶体管的有源层30B与基板100之间,由此,可以增强第二薄膜晶体管的有源层与基板之间的附着力,提升器件的性能。
在本发明的另一方面,本发明提出了一种显示装置。根据本发明的实施例,该显示装置包括壳体以及前面描述的有机发光二极管阵列基板,其中,壳体包括前框以及背板,前框以及背板构成容纳空间,有机发光二极管阵列基板位于容纳空间内部,且有机发光二极管阵列基板的出光侧远离背板设置。由此,该显示装置具有前面描述的有机发光二极管阵列基板的全部特征以及优点,在此不再赘述。总的来说,该显示装置具有较高的分辨率以及像素密度。
为了便于理解,下面对根据本发明实施例的有机发光二极管阵列基板的制备方法进行简单说明:
根据本发明的实施例,参考图3,该方法包括:
S100:提供基板
根据本发明的实施例,在该步骤中,提供基板。关于基板的材质不受特别限制,本领域技术人员可以根据具体情况进行设计。例如,根据本发明的实施例,基板可以为刚性基板,还可以为柔性基板。根据本发明的实施例,基板上限定有补偿电路区,由此,后续步骤可以在该区域设置补偿电路,以实现对最终产品中像素单元亮度的补偿。
S200:在基板的补偿电路区设置薄膜晶体管
根据本发明的实施例,在该步骤中,在基板的补偿电路区设置薄膜晶体管。根据本发明的实施例,在基板上设置薄膜晶体管之前,可以预先在基板上形成一层缓冲层,由此,可以增强后续设置的薄膜晶体管与基板之间的附着力。
根据本发明的实施例,在基板的补偿电路区设置薄膜晶体管包括设置多个第一薄膜晶体管以及第二薄膜晶体管,其中,多个第一薄膜晶体管的沟道长度相同,第二薄膜晶体管的沟道长度与第一薄膜晶体管的沟道长度不同,第一薄膜晶体管的第一电极靠近基板设置,第一薄膜晶体管的第一电极和第二电极之间具有第一层间介电层,第一薄膜晶体管的有源层位于第一薄膜晶体管的第一电极和第二电极远离基板的一侧;第二薄膜晶体管的有源层设置在基板上,第二薄膜晶体管的第一电极和第二电极同层设置,且位于第二薄膜晶体管的有源层远离基板的一侧。由此,第一薄膜晶体管具有垂直结构,第二薄膜晶体管具有平面结构,可以有效减小补偿电路的尺寸,提升应用该有机发光二极管阵列基板的显示装置的分辨率以及像素密度。
关于将第一薄膜晶体管设置为垂直结构,将第二薄膜晶体管设置为平面结构的原理前面已经进行了详细说明,在此不再赘述。下面对第一薄膜晶体管和第二薄膜晶体管的制备过程进行详细说明:
根据本发明的实施例,参考图4中的(a),首先,在缓冲层600远离基板100的一侧设置低温多晶硅层,基于低温多晶硅层利用构图工艺,形成第二薄膜晶体管的有源层30B。随后,在缓冲层600以及第二薄膜晶体管的有源层30B远离基板100的一侧设置第二栅绝缘层40B,并利用构图工艺在第二栅绝缘层40B中形成两个过孔。随后,在第二栅绝缘层40B远离缓冲层600的一侧设置金属层,基于金属层利用构图工艺,同步形成第一薄膜晶体管的第一电极10A以及第二薄膜晶体管的栅极50B。
参考图4中的(b),随后,在第一薄膜晶体管的第一电极10A以及第二薄膜晶体管的栅极50B远离第二栅绝缘层40B的一侧,设置第一层间介电层60B,并利用构图工艺在第一层间介电层60B中形成段差部61,第一层间介电层60B在段差部61处断开,并暴露出第一薄膜晶体管的第一电极10A,以及在与第二栅绝缘层40B中的过孔相对应的区域形成过孔。需要说明的是,在第一层间介电层60B中形成段差部61的过程中,需要对段差部61侧壁的倾斜程度进行修饰,避免倾斜程度过陡,造成后续设置的第一薄膜晶体管的有源层的断裂。关于段差部侧壁倾斜的具体程度,本领域技术人员可以根据具体情况进行设计,只要有利于减小第一薄膜晶体管的尺寸,且保证第一薄膜晶体管有源层的连续即可。根据本发明的实施例,段差部61的侧壁与基板100之间的夹角大于90度。
参考图4中的(c),随后,在第一层间介电层60B远离第一薄膜晶体管的第一电极10A的一侧,形成第一薄膜晶体管的第二电极20A,且第一薄膜晶体管的第二电极20A靠近段差部61的侧壁处设置。随后,在第一薄膜晶体管的第二电极20A、第一电极10A远离第二栅绝缘层40B的一侧设置氧化物层,基于氧化物层利用构图工艺形成第一薄膜晶体管的有源层30A,第一薄膜晶体管的有源层30A覆盖第一薄膜晶体管的第二电极20A、第一层间介电层60B中段差部的侧壁以及第一薄膜晶体管的第一电极10A暴露在外的表面,实现与第一薄膜晶体管的第一电极10A、第二电极20A相连。随后,在第一薄膜晶体管的有源层30A以及第一层间介电层60B远离第二栅绝缘层40B的一侧,形成第一栅绝缘层40A,并利用构图工艺在第一栅绝缘层40A中与第一层间介电层60B的过孔相对应的区域形成过孔。随后,在第一栅绝缘层40A远离第一层间介电层60B的一侧形成第一薄膜晶体管的栅极50A,并在同时贯穿第一栅绝缘层40A、第一层间介电层60B、第二栅绝缘层40B的过孔中,形成第二薄膜晶体管的第一电极第一部11B以及第二电极第一部21B。
参考图4中的(d),随后,在第一薄膜晶体管的栅极50A以及第一栅绝缘层40A远离第一层间介电层60B的一侧,形成第二层间介电层60A,并利用构图工艺在第二层间介电层60A中,与第一栅绝缘层40A的过孔相对应的区域形成过孔。随后,在第二层间介电层60A远离栅极50A的一侧,形成第二薄膜晶体管的第一电极第二部12B以及第二电极第二部22B,且第一电极第二部12B和第二电极第二部22B分别通过贯穿第二层间介电层60A的过孔与第一电极第一部11B和第二电极第一部21B相连,由此,完成第一薄膜晶体管200以及第二薄膜晶体管300的制备。
根据本发明的实施例,第一薄膜晶体管200为氧化物薄膜晶体管,可以作为补偿电路中的开关薄膜晶体管,第二薄膜晶体管300为低温多晶硅薄膜晶体管,可以作为补偿电路中的驱动薄膜晶体管。由此,将低温多晶氧化物技术应用到补偿电路中,可以降低产品的功耗,提高产品的反应速度。
根据本发明的实施例,将沟道长度相同的开关薄膜晶体管(即第一薄膜晶体管)设置为垂直结构,将沟道长度与开关薄膜晶体管不同的驱动薄膜晶体管(即第二薄膜晶体管)设置为平面结构,可以实现补偿电路中具有不同宽长比的薄膜晶体管,且设置一层具有一定厚度的第一层间介电层60B即可实现所有的第一薄膜晶体管的沟道长度相同,降低了工艺难度,且垂直薄膜晶体管与平面薄膜晶体管相结合的方式,可以有效减小补偿电路的尺寸,从而可以有效提升应用该有机发光二极管阵列基板的显示装置的分辨率以及像素密度。
根据本发明的实施例,参考图4中的(e),该方法还包括:在第二层间介电层60A远离第一薄膜晶体管的栅极50A的一侧,形成平坦化层400,并利用构图工艺在平坦化层400中形成过孔。随后,在平坦化层400远离第二薄膜晶体管300的一侧,形成有机发光二极管的阳极500,且阳极500通过贯穿平坦化层400的过孔与第二薄膜晶体管的第一电极10B相连。由此,可以利用由垂直薄膜晶体管和平面薄膜晶体管同时构成的补偿电路,对像素单元的亮度进行补偿,且在不影响该补偿电路的使用功能的情况下,可以有效减小补偿电路的尺寸,提升显示装置的分辨率以及像素密度。
在本发明的描述中,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外,需要说明的是,本说明书中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (8)

1.一种有机发光二极管阵列基板,其特征在于,包括:
基板,所述基板上限定有补偿电路区,所述补偿电路区设置有薄膜晶体管,所述薄膜晶体管包括多个第一薄膜晶体管以及第二薄膜晶体管,所述第一薄膜晶体管为氧化物薄膜晶体管,所述氧化物薄膜晶体管作为开关薄膜晶体管,所述第二薄膜晶体管为低温多晶硅薄膜晶体管,所述低温多晶硅薄膜晶体管作为驱动薄膜晶体管;
多个所述第一薄膜晶体管的沟道长度相同,所述第二薄膜晶体管的沟道长度与所述第一薄膜晶体管的沟道长度不同,所述第一薄膜晶体管的第一电极靠近所述基板设置,所述第一薄膜晶体管的第一电极和第二电极之间具有第一层间介电层,第一薄膜晶体管的第二电极设置在第一层间介电层远离第一薄膜晶体管的第一电极的一侧,所述第一薄膜晶体管的有源层位于所述第一薄膜晶体管的第一电极和第二电极之上并与所述第一薄膜晶体管的第一电极和第二电极接触;所述第一薄膜晶体管的栅极设置在所述有源层远离所述基板的一侧并与所述有源层绝缘,在平行于所述基板所在平面的方向上,所述第一电极和所述第二电极分列所述有源层的两侧;
所述第二薄膜晶体管的有源层设置在所述基板上,所述第二薄膜晶体管的栅极设置在第二薄膜晶体管的有源层远离所述基板的一侧,所述第二薄膜晶体管的第一电极和第二电极同层设置,且位于所述第二薄膜晶体管的有源层远离所述基板的一侧;
所述第一薄膜晶体管的第一电极与所述第二薄膜晶体管的栅极同层同材料设置。
2.根据权利要求1所述的有机发光二极管阵列基板,其特征在于,所述第一层间介电层覆盖所述第二薄膜晶体管的栅极,且在与所述第一薄膜晶体管的第一电极对应处具有段差部,所述第一薄膜晶体管的有源层覆盖所述段差部的侧壁并与所述第一薄膜晶体管的第一电极相连。
3.根据权利要求2所述的有机发光二极管阵列基板,其特征在于,所述段差部的侧壁与所述基板之间的夹角大于90度。
4.根据权利要求3所述的有机发光二极管阵列基板,其特征在于,所述第一薄膜晶体管进一步包括:
第一栅绝缘层,所述第一栅绝缘层覆盖所述第一薄膜晶体管的有源层以及所述第一层间介电层,所述第一薄膜晶体管的栅极设置在所述第一栅绝缘层远离所述第一薄膜晶体管的有源层的一侧;
第二层间介电层,所述第二层间介电层覆盖所述第一薄膜晶体管的栅极以及所述第一栅绝缘层。
5.根据权利要求4所述的有机发光二极管阵列基板,其特征在于,所述第二薄膜晶体管进一步包括:
第二栅绝缘层,所述第二栅绝缘层覆盖所述第二薄膜晶体管的有源层以及所述基板,所述第二薄膜晶体管的栅极设置在所述第二栅绝缘层远离所述第二薄膜晶体管的有源层的一侧。
6.根据权利要求5所述的有机发光二极管阵列基板,其特征在于,所述第二薄膜晶体管的第一电极和第二电极设置在所述第二层间介电层远离所述第一栅绝缘层的一侧,且通过过孔与所述第二薄膜晶体管的有源层相连。
7.根据权利要求1所述的有机发光二极管阵列基板,其特征在于,进一步包括以下结构的至少之一:
平坦化层,所述平坦化层覆盖所述第二薄膜晶体管的第一电极和第二电极;以及
有机发光二极管,所述有机发光二极管的阳极设置在所述平坦化层远离所述第二薄膜晶体管的一侧,且通过贯穿所述平坦化层的过孔与所述第二薄膜晶体管的第一电极相连。
8.一种显示装置,其特征在于,包括壳体,以及权利要求1-7任一项所述的有机发光二极管阵列基板,
所述壳体包括前框以及背板,所述前框以及所述背板构成容纳空间,所述有机发光二极管阵列基板位于所述容纳空间内部,且所述有机发光二极管阵列基板的出光侧远离所述背板设置。
CN201910290901.1A 2019-04-11 2019-04-11 有机发光二极管阵列基板及显示装置 Active CN109873025B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910290901.1A CN109873025B (zh) 2019-04-11 2019-04-11 有机发光二极管阵列基板及显示装置
PCT/CN2020/084175 WO2020207464A1 (zh) 2019-04-11 2020-04-10 像素补偿电路及其制备方法、oled阵列基板及其制备方法以及显示装置
US17/255,866 US20210265439A1 (en) 2019-04-11 2020-04-10 Pixel compensation circuit and manufacturing method thereof, oled array substrate and manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910290901.1A CN109873025B (zh) 2019-04-11 2019-04-11 有机发光二极管阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN109873025A CN109873025A (zh) 2019-06-11
CN109873025B true CN109873025B (zh) 2021-10-08

Family

ID=66922490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910290901.1A Active CN109873025B (zh) 2019-04-11 2019-04-11 有机发光二极管阵列基板及显示装置

Country Status (3)

Country Link
US (1) US20210265439A1 (zh)
CN (1) CN109873025B (zh)
WO (1) WO2020207464A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109873025B (zh) * 2019-04-11 2021-10-08 京东方科技集团股份有限公司 有机发光二极管阵列基板及显示装置
CN111063703B (zh) * 2019-12-10 2022-11-01 Tcl华星光电技术有限公司 阵列基板及显示装置
CN111244117B (zh) 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR20220153162A (ko) * 2021-05-10 2022-11-18 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN113363300B (zh) * 2021-06-01 2022-08-23 霸州市云谷电子科技有限公司 阵列基板和显示面板
CN114122015B (zh) * 2021-11-15 2023-08-22 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板
CN114420746A (zh) * 2021-12-27 2022-04-29 长沙惠科光电有限公司 阵列基板、oled面板及oled面板的制作方法
CN117178371A (zh) * 2022-03-31 2023-12-05 京东方科技集团股份有限公司 薄膜晶体管和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317619A (ja) * 2004-04-27 2005-11-10 Hisaaki Ishimaru 薄膜トランジスタ回路構造、及び、アクティブ型多画素表示装置。
CN103715196A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103730508A (zh) * 2012-10-16 2014-04-16 瀚宇彩晶股份有限公司 显示面板的垂直式薄膜晶体管结构及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101853453B1 (ko) * 2012-07-10 2018-05-02 삼성디스플레이 주식회사 화소 및 화소를 포함하는 유기발광 표시장치
KR102184448B1 (ko) * 2013-10-15 2020-12-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102207916B1 (ko) * 2013-10-17 2021-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103996379B (zh) * 2014-06-16 2016-05-04 深圳市华星光电技术有限公司 有机发光二极管的像素驱动电路及像素驱动方法
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
KR102556850B1 (ko) * 2017-01-19 2023-07-18 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
CN107221501B (zh) * 2017-05-26 2020-03-10 京东方科技集团股份有限公司 垂直型薄膜晶体管及其制备方法
CN107134258B (zh) * 2017-06-26 2019-10-08 京东方科技集团股份有限公司 Oled补偿电路及其制作方法、oled补偿装置和显示装置
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN109873025B (zh) * 2019-04-11 2021-10-08 京东方科技集团股份有限公司 有机发光二极管阵列基板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317619A (ja) * 2004-04-27 2005-11-10 Hisaaki Ishimaru 薄膜トランジスタ回路構造、及び、アクティブ型多画素表示装置。
CN103730508A (zh) * 2012-10-16 2014-04-16 瀚宇彩晶股份有限公司 显示面板的垂直式薄膜晶体管结构及其制作方法
CN103715196A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
WO2020207464A1 (zh) 2020-10-15
CN109873025A (zh) 2019-06-11
US20210265439A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
CN109873025B (zh) 有机发光二极管阵列基板及显示装置
US11107839B2 (en) Array substrate and manufacturing method thereof, and display panel
US20240096910A1 (en) Method of fabricating array substrate, array substrate and display device
CN100461979C (zh) 有机电致发光显示装置及其制造方法
CN112289945B (zh) 显示面板及显示面板制作方法
WO2017063568A1 (en) Array substrate, manufacturing method thereof, and display apparatus
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
US11974475B2 (en) Flexible display panel, display device and forming method
CN110299385B (zh) 显示装置及其显示面板、显示面板的制作方法
JP2013162120A (ja) 半導体装置およびそれを備える平板表示装置
US11374033B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
WO2020258906A1 (zh) 一种显示面板和显示装置
CN104716157A (zh) 一种有机发光显示装置的阵列基板及其制备方法
CN115799268A (zh) 驱动背板及显示面板
US20200335558A1 (en) Active matrix organic light emitting diode back plate, method for preparing the same, and display panel
CN114256314A (zh) 显示基板及其制备方法、显示装置
CN113036057A (zh) 阵列基板及其制备方法、显示面板、显示装置
CN112951846A (zh) 显示面板及其制造方法、显示装置
CN115552612A (zh) 显示基板及其制备方法、显示装置
CN112086488A (zh) 显示面板及其制作方法
CN113066818B (zh) 一种显示屏和电子设备
US20210376029A1 (en) Array substrate and manufacturing method thereof, and display panel
WO2022056789A1 (zh) 一种显示面板及显示装置
JP7234380B2 (ja) アレイ基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant