CN104716157A - 一种有机发光显示装置的阵列基板及其制备方法 - Google Patents
一种有机发光显示装置的阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN104716157A CN104716157A CN201310685765.9A CN201310685765A CN104716157A CN 104716157 A CN104716157 A CN 104716157A CN 201310685765 A CN201310685765 A CN 201310685765A CN 104716157 A CN104716157 A CN 104716157A
- Authority
- CN
- China
- Prior art keywords
- layer
- protuberance
- electrode
- area
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开一种有机发光显示装置的阵列基板及其制备方法。该阵列基板的电容器区包括:第一电极图案层,包括多个凸出部、多个沟槽区和连接部,其中凸出部与沟槽区间隔设置,连接部与各凸出部连接且一体成型;介质层,包覆第一电极图案层的凸出部和连接部,包括包覆凸出部的多个凸出部外层和包覆连接部的连接部外层,每两个凸出部外层之间为沟槽区;第二电极层,形成于介质层上,覆盖整个介质层并填充凸出部外层之间的沟槽区。本发明阵列基板电容器区进行了改进,提高单位面积电容量,减小像素电容占据面积,提高像素开口率。
Description
技术领域
本发明属于有机发光显示装置领域,具体涉及一种有机发光显示装置的阵列基板及其制备方法。
背景技术
有机发光显示器件(OLED )是主动发光器件。相比现在的主流平板显示技术薄膜晶体管液晶显示器(TFT -LCD ) , OLED 具有高对比度,广视角,低功耗,体积更薄等优点,有望成为继LCD之后的下一代平板显示技术,是目前平板显示技术中受到关注最多的技术之一。 为了提高显示器的分辨率而使得像素尺寸缩小之时,每一个像素内可以用于放置储存电容器的面积也必须相对地缩小,以保持像素的开口率,因此研究者一直不断地寻求将AMOLED电路中储存电容器所需的面积最小化的方法。为了在不影响像素的开口率的情况下增加电荷储存容量;或者是在增加有机发光显示器的像素开口率的情况下维持电荷储存容量。而现有的AMOLED像素电路中电容介质层厚度较厚,导致电容占据面积较大,降低了像素区开口率。随着显示面板的大尺寸化,显示装置的功耗越来越高,研究发现增大存储电容可有效增大驱动阶段的电流,从而有效降低功耗;另外,存储电容增大还可以有效降低会引起显示屏闪烁、灰度错乱等问题的跳变电压。因此,在不影响显示装置开口率的条件下,应尽量提高电容值。目前在提高电容值方面主要存在的问题是,一般都需要增加一次光刻工艺才能将介质成厚度降低,这样造成工艺复杂,并增加了成本。
发明内容
为了解决上述技术问题,本发明提供了一种有机发光显示装置的阵列基板及其制备方法。
本发明提供的有机发光显示装置的阵列基板,包括电容器区和薄膜晶体管区,其中,电容器区包括:
第一电极图案层,包括多个凸出部、多个沟槽区和连接部,其中所述凸出部与所述沟槽区间隔设置,所述连接部与各凸出部连接且一体成型;
介质层,包覆所述第一电极图案层的凸出部和连接部,包括包覆所述凸出部的多个凸出部外层和包覆所述连接部的连接部外层,每两个所述凸出部外层之间为沟槽区;
第二电极层,形成于介质层上,覆盖整个介质层并填充凸出部外层之间的沟槽区。
作为其中一优选技术方案,所述第一电极图案层的沟槽区底部镂空。
作为另一优选技术方案,第一电极图案层的沟槽区底部为与凸出部和连接部一体成型的导电薄层;所述介质层的每两个凸出部外层之间的沟槽区的底部为由层间绝缘层刻蚀形成的薄层。
优选地,上述的有机发光显示装置的阵列基板的电容器区包括:
衬底,
缓冲层,形成于所述衬底上;
第一绝缘层,形成于所述缓冲层上;
栅极绝缘层,形成于所述第一绝缘层上;
第一电极图案层,形成于所述栅极绝缘层上,包括多个凸出部、多个沟槽区和连接部,其中所述凸出部与所述沟槽区间隔设置,所述连接部与各凸出部连接且一体成型;
介质层,包覆所述第一电极图案层的凸出部和连接部,包括包覆所述凸出部的多个凸出部外层和包覆所述连接部的连接部外层,每两个所述凸出部外层之间为沟槽区;
第二电极层,形成于介质层上,覆盖整个介质层并填充凸出部外层之间的沟槽区。
上述的有机发光显示装置的阵列基板:
薄膜晶体管区包括:
衬底,
缓冲层,形成于衬底上,对应覆盖薄膜晶体管区;
第一绝缘层,形成于缓冲层上,对应覆盖薄膜晶体管区;
源、漏电极区,形成于第一绝缘层上,源、漏电极区包括源电极区、沟道区和漏电极区;
栅极绝缘层,形成于源、漏电极区上,对应覆盖薄膜晶体管区;
栅电极,形成于栅极绝缘层上,对应于源、漏电极区的沟道区上方;
层间绝缘层,形成于栅电极上,对应覆盖薄膜晶体管区;
源电极和漏电极,形成于层间绝缘层上,其中,源电极和漏电极分别通过形成于层间绝缘层和栅极绝缘层的通孔与源、漏电极区耦合,源电极与源电极区耦合,漏电极与漏电极区耦合;
介质层,形成于源电极和漏电极上,对应覆盖薄膜晶体管区,于源电极上方形成有通孔;
平坦化层,形成于介质层上,对应覆盖薄膜晶体管区,于源电极上方形成有通孔;
导电层,形成于平坦化层上,对应覆盖薄膜晶体管区,导电层通过形成于介质层和平坦化层的通孔与源电极耦合;
电容器区还包括:
衬底,
缓冲层,形成于衬底上,对应覆盖电容器区,
第一绝缘层,形成于缓冲层上,对应覆盖电容器区,
栅极绝缘层,形成于第一绝缘层上,对应覆盖电容器区;
其中,第一电极图案层形成于栅极绝缘层上,其与薄膜晶体管区的栅电极由同一导电材料层图案化形成;
第二电极层与薄膜晶体管区的导电层由同一导电材料层图案化形成。
作为较佳选择,上述的有机发光显示装置的阵列基板:衬底为玻璃;缓冲层为氮化硅层或氮化硅层与氧化硅层构成的多层复合层;第一绝缘层为氧化硅层;栅极绝缘层为氮化硅层、氧化硅层或氧化铝层中的一种或其两种以上组合形成的多层复合层;介质层为氮化硅层或氧化铝层;第一电极图案层为金属层或非金属导电材料层(金属如:铝,钼和钼钨合金,非金属类导电材料如:ITO,石墨烯等);第二电极层为透明导电材料层,优选地,所述透明导电材料层为铟锡氧化物层或石墨烯层。本发明各层的材质不限于此。
本发明提供上述的有机发光显示装置的阵列基板的制备方法,其电容器区的制备包括如下步骤:
1)在电容器区形成一导电材料层,经图案化后形成所述第一电极图案层,第一电极图案层的沟槽区底部镂空;
2)在所述第一电极图案层的沟槽区形成层间凸出部,层间凸出部与所述第一电极图案层的凸出部之间存在间隔沟槽区;
3)在所述第一电极图案层上形成一介质层,对介质层进行图案化,并将层间凸出部除去,形成包覆所述第一电极图案层的凸出部和连接部的介质层;
4)在所述介质层上形成所述第二电极层。
上述技术方案更具体地,步骤如下:
1)在电容器区形成一导电材料层,将导电材料层划分为多个凸出部、多个沟槽部和连接部,其中凸出部和沟槽部间隔设置,连接部与各凸出部连接,将多个沟槽部刻蚀除去形成沟槽区,即形成第一电极图案层;
2)在第一电极图案层上形成层间绝缘层,层间绝缘层对应覆盖第一电极图案层并填充沟槽区;
3)对层间绝缘层进行刻蚀,使层间绝缘层形成多个位于第一电极图案层沟槽区的层间凸出部,其余部分刻蚀除去,层间凸出部与第一电极图案层的凸出部之间存在间隔沟槽区;
4)在第一电极图案层上形成介质层,介质层对应覆盖第一电极图案层和层间凸出部,并填充层间凸出部与第一电极图案层的凸出部之间的间隔沟槽区;
5)对介质层进行刻蚀,除去介质层覆盖于层间凸出部上的部分,并将层间凸出部刻蚀除去,形成包覆第一电极图案层的凸出部和连接部的介质层,该介质层包括包覆凸出部的多个凸出部外层和包覆连接部的连接部外层,每两个凸出部外层之间为沟槽区;
6)在介质层上形成第二电极层,第二电极层覆盖整个介质层并填充凸出部外层之间的沟槽区。
本发明提供另一种上述的有机发光显示装置的阵列基板的制备方法,其电容器区的制备包括如下步骤:
1)在电容器区形成一导电材料层,经图案化后形成所述第一电极图案层,第一电极图案层的沟槽区底部为与凸出部和连接部一体成型的导电薄层;所述介质层的每两个凸出部外层之间的沟槽区的底部为由层间绝缘层刻蚀形成的薄层;
2)在所述第一电极图案层的沟槽区形成层间凸出部,层间凸出部与所述第一电极图案层的凸出部之间存在间隔沟槽区;
3)在所述第一电极图案层上形成一介质层,对介质层进行图案化,并将层间凸出部刻蚀为层间绝缘薄层,形成包覆所述第一电极图案层的凸出部和连接部的介质层;
4)在所述介质层上形成所述第二电极层。
上述技术方案更具体地,步骤如下:
1)在电容器区形成一导电层,将导电层划分为多个凸出部、多个沟槽部和连接部,其中凸出部和沟槽部间隔设置,连接部与各凸出部连接,将多个沟槽部刻蚀为一导电薄层,形成沟槽区,即形成第一电极图案层;
2)在第一电极图案层上形成层间绝缘层,层间绝缘层对应覆盖第一电极图案层并填充沟槽区;
3)对层间绝缘层进行刻蚀,使层间绝缘层形成多个位于第一电极图案层沟槽区的层间凸出部,其余部分刻蚀除去,层间凸出部与第一电极图案层的凸出部之间存在间隔沟槽区;
4)在第一电极图案层上形成介质层,介质层对应覆盖第一电极图案层和层间凸出部,并填充层间凸出部与第一电极图案层的凸出部之间的间隔沟槽区;
5)对介质层进行刻蚀,除去介质层覆盖于层间凸出部上的部分,并将层间凸出部刻蚀为层间绝缘薄层,形成包覆第一电极图案层的凸出部和连接部的介质层,该介质层包括包覆凸出部的多个凸出部外层和包覆连接部的连接部外层,每两个凸出部外层之间为沟槽区;
6)在介质层上形成第二电极层,第二电极层覆盖整个介质层并填充凸出部外层之间的沟槽区。
本发明提供上述的有机发光显示装置的阵列基板的制备方法,包括如下步骤:
1)在衬底上依次形成覆盖薄膜晶体管区和电容器区的缓冲层和第一绝缘层;
2)在第一绝缘层上的薄膜晶体管区的形成所述源、漏电极区;
3)在源、漏电极区上形成覆盖薄膜晶体管区和电容器区栅极绝缘层;
4)在栅极绝缘层上形成位于薄膜晶体管区的栅电极和位于电容器区的所述第一电极图案层;
5)在所述栅电极和所述第一电极图案层的层上形成对应覆盖薄膜晶体管区和电容器区的层间绝缘层,将薄膜晶体管区的层间绝缘层和栅极绝缘层蚀刻出显露出源、漏电极区的源电极区和漏电极区的通孔,使电容器区的层间绝缘层形成多个位于第一电极图案层沟槽区的层间凸出部,层间凸出部与第一电极图案层的凸出部之间存在间隔沟槽区;
6)在层间绝缘层上形成位于薄膜晶体管区的所述源电极和漏电极,其中源电极通过通孔耦合至源、漏电极区的源电极区,漏电极通过通孔耦合至源、漏电极区的漏电极区;
7)在所述源电极和漏电极上形成一覆盖薄膜晶体管区和电容器区的介质层;在薄膜晶体管区的介质层形成有显露出源电极的通孔,电容器区的介质层通过刻蚀,形成包覆第一电极图案层的凸出部和连接部的介质层,同时对层间凸出部进行刻蚀;
8)在介质层上形成一覆盖薄膜晶体管区的平坦层,平坦层在薄膜晶体管区形成有显露出源电极的通孔;
9)在平坦层上形成位于薄膜晶体管区的导电层,该导电层通过形成于介质层和平坦层的通孔与源电极耦合,在电容器区形成第二电极层,第二电极层覆盖整个介质层并填充凸出部外层之间的沟槽区。
作为一优选技术方案,步骤4)所述第一电极图案层的沟槽区底部镂空;步骤7)所述层间凸出部刻蚀除去。具体地,步骤如下:
1)衬底划分为薄膜晶体管区和电容器区,在衬底上形成缓冲层,缓冲层覆盖薄膜晶体管区和电容器区;在缓冲层上形成第一绝缘层,第一绝缘层覆盖薄膜晶体管区和电容器区;
2)在第一绝缘层上形成多晶硅层,将电容器区的多晶硅层刻蚀除去,留下的薄膜晶体管区的多晶硅层即为源、漏电极区,源、漏电极区包括源电极区、沟道区和漏电极区;
3)在源、漏电极区上形成栅极绝缘层,栅极绝缘层覆盖薄膜晶体管区和电容器区;
4)在栅极绝缘层上形成一金属层,刻蚀后,形成薄膜晶体管区的栅电极和电容器区的第一电极图案层,栅电极对应位于源、漏电极区的沟道区上方,第一电极图案层的形成过程为:将电容器区的金属层,划分为多个凸出部、多个沟槽部和连接部,其中凸出部和沟槽部间隔设置,连接部与各凸出部连接,将多个沟槽部刻蚀除去形成沟槽区,即形成第一电极图案层;
5)在栅电极和第一电极图案层的层上形成层间绝缘层,层间绝缘层对应覆盖薄膜晶体管区和电容器区,通过刻蚀,将薄膜晶体管区的层间绝缘层和栅极绝缘层蚀刻出显露出源、漏电极区的源电极区和漏电极区的通孔,使电容器区的层间绝缘层形成多个位于第一电极图案层沟槽区的层间凸出部,其余部分刻蚀除去,层间凸出部与第一电极图案层的凸出部之间存在间隔沟槽区;
6)在层间绝缘层上形成一金属层,刻蚀后形成薄膜晶体管区的源电极和漏电极,其余部分刻蚀除去,其中源电极通过通孔耦合至源、漏电极区的源电极区,漏电极通过通孔耦合至源、漏电极区的漏电极区;
7)在源电极和漏电极上形成一介质层,覆盖薄膜晶体管区和电容器区,在电容器区介质层对应覆盖第一电极图案层和层间凸出部,并填充层间凸出部与第一电极图案层的凸出部之间的间隔沟槽区;对介质层进行刻蚀,在薄膜晶体管区的介质层形成显露出源电极的通孔,电容器区的介质层通过刻蚀,除去介质层覆盖于层间凸出部上的部分,并以介质层为阻挡层将层间凸出部刻蚀除去,形成包覆第一电极图案层的凸出部和连接部的介质层,电容器区的介质层包括包覆凸出部的多个凸出部外层和包覆连接部的连接部外层,每两个凸出部外层之间为沟槽区;
8)在介质层上形成一平坦层,覆盖薄膜晶体管区和电容器区,对平坦层进行光刻,刻蚀,在薄膜晶体管区形成显露出源电极的通孔,在电容器区的平坦层光刻,刻蚀除去;
9)在平坦层上形成一导电材料层,导电材料层覆盖薄膜晶体管区和电容器区,刻蚀后在薄膜晶体管区形成导电层,导电层通过形成于介质层和平坦层的通孔与源电极耦合,在电容器区形成第二电极层,第二电极层覆盖整个介质层并填充凸出部外层之间的沟槽区。
作为另一优选技术方案,步骤4)所述第一电极图案层的沟槽区底部为与凸出部和连接部一体成型的导电薄层;步骤7)所述层间凸出部刻蚀为层间绝缘薄层。具体地,步骤如下:
1)衬底划分为薄膜晶体管区和电容器区,在衬底上形成缓冲层,缓冲层覆盖薄膜晶体管区和电容器区;在缓冲层上形成第一绝缘层,第一绝缘层覆盖薄膜晶体管区和电容器区;
2)在第一绝缘层上形成多晶硅层,将电容器区的多晶硅层刻蚀除去,留下的薄膜晶体管区的多晶硅层即为源、漏电极区,源、漏电极区包括源电极区、沟道区和漏电极区;
3)在源、漏电极区上形成栅极绝缘层,栅极绝缘层覆盖薄膜晶体管区和电容器区;
4)在栅极绝缘层上形成一金属层,刻蚀后,形成薄膜晶体管区的栅电极和电容器区的第一电极图案层,栅电极对应于源、漏电极区的沟道区上方,第一电极图案层的形成过程为:将电容器区的金属层,划分为多个凸出部、多个沟槽部和连接部,其中凸出部和沟槽部间隔设置,连接部与各凸出部连接,将多个沟槽部刻蚀为一导电薄层,形成沟槽区;
5)在栅电极和第一电极图案层的层上形成层间绝缘层,层间绝缘层对应覆盖薄膜晶体管区和电容器区,通过刻蚀,将薄膜晶体管区的层间绝缘层和栅极绝缘层蚀刻出显露出源、漏电极区的源电极区和漏电极区的通孔,使电容器区的层间绝缘层形成多个位于第一电极图案层沟槽区的层间凸出部,其余部分刻蚀除去,层间凸出部与第一电极图案层的凸出部之间存在间隔沟槽区;
6)在层间绝缘层上形成一金属层,刻蚀后形成薄膜晶体管区的源电极和漏电极,其余部分刻蚀除去,其中源电极通过通孔耦合至源、漏电极区的源电极区,漏电极通过通孔耦合至源、漏电极区的漏电极区;
7)在源电极和漏电极上形成一介质层,覆盖薄膜晶体管区和电容器区,在电容器区介质层对应覆盖第一电极图案层和层间凸出部,并填充层间凸出部与第一电极图案层的凸出部之间的间隔沟槽区;对介质层进行刻蚀,在薄膜晶体管区的介质层形成显露出源电极的通孔,电容器区的介质层通过刻蚀,除去介质层覆盖于层间凸出部上的部分,并以介质层为阻挡层将层间凸出部刻蚀为层间绝缘薄层,形成包覆第一电极图案层的凸出部和连接部的介质层,电容器区的介质层包括包覆凸出部的多个凸出部外层和包覆连接部的连接部外层,每两个凸出部外层之间为沟槽区;
8)在介质层上形成一平坦层,覆盖薄膜晶体管区和电容器区,对平坦层进行刻蚀,在薄膜晶体管区形成显露出源电极的通孔,在电容器区的平坦层刻蚀除去;
9)在平坦层上形成一导电材料层,导电材料层覆盖薄膜晶体管区和电容器区,刻蚀后在薄膜晶体管区形成导电层,导电层通过形成于介质层和平坦层的通孔与源电极耦合,在电容器区形成第二电极层,第二电极层覆盖整个介质层并填充凸出部外层之间的沟槽区。
本发明能够达到以下技术效果:
本发明提供一种新型的有机发光显示装置的阵列基板结构,对其像素电容的结构进行了改进,提高单位面积电容量,从而减小像素电容占据面积,提高像素开口率,以提高有机发光显示器件的显示品质。
附图说明
图1是本发明实施例1的阵列基板的电容器区结构示意图;
图2是本发明实施例1的阵列基板的电容器区制备方法示意图一;
图3是本发明实施例1的阵列基板的电容器区制备方法示意图一的俯视图;
图4是本发明实施例1的阵列基板的电容器区制备方法示意图二;
图5是本发明实施例1的阵列基板的电容器区制备方法示意图三;
图6是本发明实施例1的阵列基板的电容器区制备方法示意图四;
图7是本发明实施例1的阵列基板的电容器区制备方法示意图五;
图8是本发明实施例1的阵列基板的电容器区制备方法示意图六;
图9是本发明实施例1的阵列基板的电容器区结构示意图;
图10是本发明实施例2的阵列基板的电容器区结构示意图;
图11是本发明实施例2的阵列基板的电容器区制备方法示意图一;
图12是本发明实施例2的阵列基板的电容器区制备方法示意图二;
图13是本发明实施例2的阵列基板的电容器区制备方法示意图三;
图14是本发明实施例2的阵列基板的电容器区制备方法示意图四;
图15是本发明实施例2的阵列基板的电容器区制备方法示意图五;
图16是本发明实施例2的阵列基板的电容器区制备方法示意图六;
图17是本发明实施例1的阵列基板结构示意图;
图18是本发明实施例2的阵列基板结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,以使本领域的技术人员可以更好的理解本发明并能予以实施,但所举实施例不作为对本发明的限定。
在不影响显示装置开口率的条件下,为了尽量提高电容值,本发明提供一种全新的阵列基板的电容器结构,以下列举实施例以详细对阵列基板的结构进行说明。
实施例1
结合图1-9所示,本实施例的阵列基板的电容器区结构包括:
衬底10;
缓冲层11,形成于衬底10上;
第一绝缘层12,形成于缓冲层11上;
栅极绝缘层14,形成于第一绝缘层12上;
第一电极图案层215,形成于栅极绝缘层14上,包括多个凸出部2150、多个沟槽区2151和连接部2152,其中凸出部2150与沟槽区2151间隔设置(即每两个凸出部之间设置一沟槽区),连接部2152与各凸出部2150连接且一体成型,第一电极图案层的沟槽区2151底部即为栅极绝缘层14(即,如图2和3所示第一电极图案层的沟槽区2151刻蚀镂空);
介质层18,包覆第一电极图案层的凸出部2150和连接部2152,包括包覆凸出部的多个凸出部外层180和包覆连接部的连接部外层(图中未示出),每两个凸出部外层180之间为沟槽区;
第二电极层220,形成于介质层18上,覆盖整个介质层18并填充凸出部外层180之间的沟槽区。
上述阵列基板的电容器区的制备过程包括如下步骤:
1)在衬底10上依次形成缓冲层11、第一绝缘层12和栅极绝缘层14;
2)如图2和3所示,在栅极绝缘层14上形成一导电层,将导电层划分为多个凸出部、多个沟槽部和连接部,其中凸出部和沟槽部间隔设置,连接部与各凸出部连接,将多个沟槽部刻蚀除去形成沟槽区,即形成第一电极图案层215,第一电极图案层215包括多个凸出部2150、多个沟槽区2151和连接部2152,其中凸出部2150与沟槽区2151间隔设置,连接部2152与各凸出部2150连接且一体成型;
3)如图4所示,在第一电极图案层215上形成层间绝缘层16,层间绝缘层16对应覆盖第一电极图案层215并填充沟槽区;
4)如图5所示,对层间绝缘层16进行刻蚀,使层间绝缘层16形成多个位于第一电极图案层215沟槽区的层间凸出部160,其余部分刻蚀除去,层间凸出部160与第一电极图案层的凸出部之间存在间隔沟槽区161;
5)如图6所示,在第一电极图案层215上形成介质层18,介质层18对应覆盖第一电极图案层215和层间凸出部160,并填充层间凸出部160与第一电极图案层的凸出部之间的间隔沟槽区161;
6)如图7所示,对介质层18进行刻蚀,除去介质层18覆盖于层间凸出部160上的部分,(如图8所示)并将层间凸出部160刻蚀除去,形成包覆第一电极图案层的凸出部2150和连接部2152的介质层18,该介质层18包括包覆凸出部的多个凸出部外层180和包覆连接部的连接部外层,每两个凸出部外层180之间为沟槽区;
7)结合图8和图1所示,在介质层18上形成第二电极层220,第二电极层220覆盖整个介质层18并填充凸出部外层180之间的沟槽区。
结合图17和图1,以一阵列基板为例,该阵列基板的结构包括:薄膜晶体管区A和电容器区B,
薄膜晶体管区A包括:
衬底10
缓冲层11形成于衬底10上,对应覆盖薄膜晶体管区A;
第一绝缘层12,形成于缓冲层上,对应覆盖薄膜晶体管区A;
源、漏电极区13,形成于第一绝缘层12上,源、漏电极区13包括源电极区131、沟道区132和漏电极区133;
栅极绝缘层14,形成于源、漏电极区13上,对应覆盖薄膜晶体管区A,并且对应在源电极区131和漏电极区133上方形成有通孔;
栅电极115,形成于栅极绝缘层14上,对应于源、漏电极区13的沟道区132上方;
层间绝缘层16,形成于栅电极115上,对应覆盖薄膜晶体管区A,并且对应在源电极区131和漏电极区133上方形成有通孔;
源电极171和漏电极172,形成于层间绝缘层16上,其中,源电极171和漏电极172分别通过形成于层间绝缘层16和栅极绝缘层14的通孔与源、漏电极区13耦合,源电极171与源电极区131耦合,漏电极172与漏电极区133耦合;
介质层18,形成于源电极171和漏电极172上,对应覆盖薄膜晶体管区A,于源电极171上方形成有通孔;
平坦化层19,形成于介质层18上,对应覆盖薄膜晶体管区A,于源电极171上方形成有通孔;
导电层120,形成于平坦化层19上,对应覆盖薄膜晶体管区A,导电层120通过形成于介质层18和平坦化层19的通孔与源电极171耦合;
电容器区B包括:
衬底10,
缓冲层11,形成于衬底10上,对应覆盖电容器区B;
第一绝缘层12,形成于缓冲层11上,对应覆盖电容器区B;
栅极绝缘层14,形成于第一绝缘层12上,对应覆盖电容器区B;
第一电极图案层215,形成于栅极绝缘层14上,包括多个凸出部2150、多个沟槽区2151和连接部2152,其中凸出部2150与沟槽区2151间隔设置,连接部2152与各凸出部2150连接且一体成型,第一电极图案层215和薄膜晶体管区A的栅电极115由同一金属层刻蚀形成;
介质层18,包覆第一电极图案层的凸出部2150和连接部2152,包括包覆凸出部2150的多个凸出部外层180和包覆连接部2152的连接部外层,每两个凸出部外层180之间为沟槽区;
第二电极层220,形成于介质层18上,覆盖整个介质层18并填充凸出部外层180之间的沟槽区,第二电极层220与薄膜晶体管区A的导电层120由同一导电材料层刻蚀形成。
上述阵列基板的制备方法包括如下步骤:
1)衬底10划分为薄膜晶体管区A和电容器区B,在衬底10上形成缓冲层11,缓冲层11覆盖薄膜晶体管区A和电容器区B;
2)在缓冲层11上形成第一绝缘层12,第一绝缘层12覆盖薄膜晶体管区A和电容器区B;
3)在第一绝缘层12形成多晶硅层,将电容器区的多晶硅层刻蚀除去,留下的薄膜晶体管区的多晶硅层即为源、漏电极区13,源、漏电极区13包括源电极区131、沟道区132和漏电极区133;
4)在源、漏电极区13上形成栅极绝缘层14,栅极绝缘层14覆盖薄膜晶体管区A和电容器区B;
5)在栅极绝缘层14上形成一金属层,刻蚀后,形成薄膜晶体管区A的栅电极115和电容器区B的第一电极图案层215,栅电极115对应于源、漏电极区13的沟道区132上方,第一电极图案层215的形成过程为:将电容器区B的金属层,划分为多个凸出部、多个沟槽部和连接部,其中凸出部和沟槽部间隔设置,连接部与各凸出部连接,将多个沟槽部刻蚀除去形成沟槽区,即形成第一电极图案层215;
6)在栅电极115和第一电极图案层215的层上形成层间绝缘层16,层间绝缘层16对应覆盖薄膜晶体管区A和电容器区B,通过刻蚀,将薄膜晶体管区的层间绝缘层16和栅极绝缘层14蚀刻出显露出源、漏电极区13的源电极区131和漏电极区133的通孔,使电容器区B的层间绝缘层16形成多个位于第一电极图案层沟槽区的层间凸出部160,其余部分刻蚀除去,层间凸出部160与第一电极图案层的凸出部2150之间存在间隔沟槽区161;
7)在层间绝缘层16上形成一金属层,刻蚀后形成薄膜晶体管区A的源电极171和漏电极172,其余部分刻蚀除去,其中源电极171通过通孔耦合至源、漏电极区的源电极区131,漏电极172通过通孔耦合至源、漏电极区的漏电极区133;
8)在源电极171和漏电极172上形成一介质层18,覆盖薄膜晶体管区A和电容器区B,在电容器区B介质层18对应覆盖第一电极图案层215和层间凸出部160,并填充层间凸出部160与第一电极图案层215的凸出部2150之间的间隔沟槽区161;对介质层18进行刻蚀,在薄膜晶体管区A的介质层形成显露出源电极171的通孔,电容器区B的介质层18通过刻蚀,除去介质层18覆盖于层间凸出部160上的部分,并将层间凸出部160刻蚀除去,形成包覆第一电极图案层的凸出部2150和连接部2152的介质层,电容器区的介质层包括包覆凸出部的多个凸出部外层180和包覆连接部的连接部外层,每两个凸出部外层之间180为沟槽区;
9)在介质层18上形成一平坦层19,覆盖薄膜晶体管区A和电容器区B,对平坦层19进行刻蚀,在薄膜晶体管区B形成显露出源电极171的通孔,在电容器区的平坦层19刻蚀除去;
10)在平坦层19上形成一导电材料层,导电材料层覆盖薄膜晶体管区A和电容器区B,刻蚀后在薄膜晶体管区A形成导电层120,导电层通过形成于介质层18和平坦层19的通孔与源电极耦合,在电容器区B形成第二电极层220,第二电极层220覆盖整个介质层18并填充凸出部外层180之间的沟槽区。
上述阵列基板的结构中,作为较佳的选择,衬底10材质可为玻璃;缓冲层11可为氮化硅层或氮化硅层与氧化硅层构成的多层复合层;第一绝缘层12可为氧化硅层;源、漏电极区13为多晶硅层;栅极绝缘层14可为氮化硅层、氧化硅层或氧化铝层中的一种或其两种以上组合形成的多层复合层;层间绝缘层16的材质可为氧化硅;介质层18的材质可为氮化硅层或氧化铝层;导电层120(及第二电极层220)的材质可为透明导电材料,如铟锡氧化物或石墨烯;第一电极图案层215为金属层或非金属导电材料层(金属如:铝,钼和钼钨合金,非金属类导电材料如:ITO,石墨烯等)。本发明各层的材质可依工艺需要选择,并不限于此。
各个膜层的厚度是根据工艺情况来决定的,形成沟槽长宽高可根据实际工艺需要的电容大小以及工艺能力决定的。
如图1所示,本实施例的像素电容的一个基本单元包括C1,C2和C3三个电容部分。C1,C2为电容的主要部分,C3为介质层重复利用额外增加的一部分电容。
如图9所示,以一个基本单元(图中椭圆形圈出的为一个基本单元)为例说明实施效果:当图中a=0.2μm,b=0.5μm,c=0.55μm时,在同样面积下本方法仅仅C2所能达到的电容量就已经达到传统方法(与图中一个标准单元平面面积相同的以SIN为介质的平板电容)形成电容量的3倍左右。如果将C1,C3也计算在内电容量将进一步提高。而随着光刻工艺能力的提高,沟槽尺寸会进一步缩小,这样更有助于电容面积的减小。
实施例2
结合图10-16所示,本实施例的阵列基板的电容器区结构包括:
衬底10;
缓冲层11,形成于衬底10上;
第一绝缘层12,形成于缓冲层11上;
栅极绝缘层14,形成于第一绝缘层12上;
第一电极图案层215,形成于栅极绝缘层14上,包括多个凸出部2150、多个沟槽区2151和连接部2152,其中凸出部2150与沟槽区2151间隔设置(即每两个凸出部之间设置一沟槽区),连接部2152与各凸出部2150连接且一体成型,第一电极图案层的沟槽区2151底部为与凸出部2150和连接部2152一体成型的导电薄层2153(如图11所示);
介质层18,包覆第一电极图案层的凸出部2150和连接部2152,包括包覆凸出部的多个凸出部外层180和包覆连接部的连接部外层,每两个凸出部外层之间为沟槽区,每两个凸出部外层180之间的沟槽区的底部为一层间绝缘薄层162;
第二电极层220,形成于介质层上,覆盖整个介质层18并填充凸出部外层180之间的沟槽区,第二电极层220为透明导电材料层,如铟锡氧化物层或石墨烯层。
上述阵列基板的电容器区的制备过程包括如下步骤:
1)在衬底10上依次形成缓冲层11、第一绝缘层12和栅极绝缘层14;
2)如图11所示,在栅极绝缘层14上形成一导电层,将导电层划分为多个凸出部、多个沟槽部和连接部,其中凸出部和沟槽部间隔设置,连接部与各凸出部连接,将多个沟槽部刻蚀为一导电薄层2153,形成沟槽区,即形成第一电极图案层,即形成第一电极图案层215,第一电极图案层215包括多个凸出部2150、多个沟槽区2151和连接部2152,其中凸出部2150与沟槽区2151间隔设置,连接部2152、各凸出部2150与导电薄层2153连接且一体成型,;
3)如图12所示,在第一电极图案层215上形成层间绝缘层16,层间绝缘层16对应覆盖第一电极图案层215并填充沟槽区;
4)如图13所示,对层间绝缘层16进行刻蚀,使层间绝缘层16形成多个位于第一电极图案层215沟槽区的层间凸出部160,其余部分刻蚀除去,层间凸出部160与第一电极图案层的凸出部之间存在间隔沟槽区161;
5)如图14所示,在第一电极图案层215上形成介质层18,介质层18对应覆盖第一电极图案层215和层间凸出部160,并填充层间凸出部160与第一电极图案层的凸出部之间的间隔沟槽区161;
6)如图15所示,对介质层18进行刻蚀,除去介质层18覆盖于层间凸出部上的部分,(如图16所示)并将层间凸出部160刻蚀为层间绝缘薄层162,形成包覆第一电极图案层的凸出部2150和连接部2152的介质层18,该介质层18包括包覆凸出部的多个凸出部外层180和包覆连接部的连接部外层,每两个凸出部外层180之间为沟槽区;
7)结合图16和图10所示,在介质层18上形成第二电极层220,第二电极层220覆盖整个介质层18并填充凸出部外层180之间的沟槽区。
结合图18和图10,以一阵列基板为例,该阵列基板的结构包括:薄膜晶体管区A和电容器区B,
薄膜晶体管区A包括:
衬底10
缓冲层11形成于衬底10上,对应覆盖薄膜晶体管区A;
第一绝缘层12,形成于缓冲层上,对应覆盖薄膜晶体管区A;
源、漏电极区13,形成于第一绝缘层12上,源、漏电极区13包括源电极区131、沟道区132和漏电极区133;
栅极绝缘层14,形成于源、漏电极区13上,对应覆盖薄膜晶体管区A,并且对应在源电极区131和漏电极区133上方形成有通孔;
栅电极115,形成于栅极绝缘层14上,对应于源、漏电极区13的沟道区132上方;
层间绝缘层16,形成于栅电极115上,对应覆盖薄膜晶体管区A,并且对应在源电极区131和漏电极区133上方形成有通孔;
源电极171和漏电极172,形成于层间绝缘层16上,其中,源电极171和漏电极172分别通过形成于层间绝缘层16和栅极绝缘层14的通孔与源、漏电极区13耦合,源电极171与源电极区131耦合,漏电极172与漏电极区133耦合;
介质层18,形成于源电极171和漏电极172上,对应覆盖薄膜晶体管区A,于源电极171上方形成有通孔;
平坦化层19,形成于介质层18上,对应覆盖薄膜晶体管区A,于源电极171上方形成有通孔;
导电层120,形成于平坦化层19上,对应覆盖薄膜晶体管区A,导电层120通过形成于介质层18和平坦化层19的通孔与源电极171耦合。
电容器区B包括:
衬底10;
缓冲层11,形成于衬底10上,对应覆盖电容器区B;
第一绝缘层12,形成于缓冲层11上,对应覆盖电容器区B;
栅极绝缘层14,形成于第一绝缘层12上,对应覆盖电容器区B;
第一电极图案层215,形成于栅极绝缘层14上,包括多个凸出部2150、多个沟槽区2151和连接部2152,其中凸出部2150与沟槽区2151间隔设置(即每两个凸出部之间设置一沟槽区),连接部2152与各凸出部2150连接且一体成型,第一电极图案层的沟槽区2151底部为与凸出部2150和连接部2152一体成型的导电薄层2153(如图11所示);
介质层18,包覆第一电极图案层的凸出部2150和连接部2152,包括包覆凸出部的多个凸出部外层180和包覆连接部的连接部外层,每两个凸出部外层之间为沟槽区,每两个凸出部外层180之间的沟槽区的底部为一层间绝缘薄层162;
第二电极层220,形成于介质层上,覆盖整个介质层18并填充凸出部外层180之间的沟槽区,第二电极层220为透明导电材料层,如铟锡氧化物层或石墨烯层。
上述阵列基板的制备方法包括如下步骤:
1)衬底10划分为薄膜晶体管区A和电容器区B,在衬底10上形成缓冲层11,缓冲层11覆盖薄膜晶体管区A和电容器区B;
2)在缓冲层11上形成第一绝缘层12,第一绝缘层12覆盖薄膜晶体管区A和电容器区B;
3)在第一绝缘层12形成多晶硅层,将电容器区的多晶硅层刻蚀除去,留下的薄膜晶体管区的多晶硅层即为源、漏电极区13,源、漏电极区13包括源电极区131、沟道区132和漏电极区133;
4)在源、漏电极区13上形成栅极绝缘层14,栅极绝缘层14覆盖薄膜晶体管区A和电容器区B;
5)在栅极绝缘层14上形成一金属层,刻蚀后,形成薄膜晶体管区A的栅电极115和电容器区B的第一电极图案层215,栅电极115对应于源、漏电极区13的沟道区132上方,第一电极图案层215的形成过程为:将电容器区B的金属层,划分为多个凸出部、多个沟槽部和连接部,其中凸出部和沟槽部间隔设置,连接部与各凸出部连接,将多个沟槽部刻蚀为一导电薄层2153,形成沟槽区,即形成第一电极图案层215;
6)在栅电极115和第一电极图案层215的层上形成层间绝缘层16,层间绝缘层16对应覆盖薄膜晶体管区A和电容器区B,通过刻蚀,将薄膜晶体管区的层间绝缘层16和栅极绝缘层14蚀刻出显露出源、漏电极区13的源电极区131和漏电极区133的通孔,使电容器区B的层间绝缘层16形成多个位于第一电极图案层沟槽区的层间凸出部160,其余部分刻蚀除去,层间凸出部160与第一电极图案层的凸出部2150之间存在间隔沟槽区161;
7)在层间绝缘层16上形成一金属层,刻蚀后形成薄膜晶体管区A的源电极171和漏电极172,其余部分刻蚀除去,其中源电极171通过通孔耦合至源、漏电极区的源电极区131,漏电极172通过通孔耦合至源、漏电极区的漏电极区133;
8)在源电极171和漏电极172上形成一介质层18,覆盖薄膜晶体管区A和电容器区B,在电容器区B介质层18对应覆盖第一电极图案层215和层间凸出部160,并填充层间凸出部160与第一电极图案层215的凸出部2150之间的间隔沟槽区161;对介质层18进行刻蚀,在薄膜晶体管区A的介质层形成显露出源电极171的通孔,电容器区B的介质层18通过刻蚀,除去介质层18覆盖于层间凸出部160上的部分,并将层间凸出部160刻蚀为层间绝缘层162,形成包覆第一电极图案层的凸出部2150和连接部2152的介质层,电容器区的介质层包括包覆凸出部的多个凸出部外层180和包覆连接部的连接部外层,每两个凸出部外层之间180为沟槽区;
9)在介质层18上形成一平坦层19,覆盖薄膜晶体管区A和电容器区B,对平坦层19进行刻蚀,在薄膜晶体管区B形成显露出源电极171的通孔,在电容器区的平坦层19刻蚀除去;
10)在平坦层19上形成一导电材料层,导电材料层覆盖薄膜晶体管区A和电容器区B,刻蚀后在薄膜晶体管区A形成导电层120,导电层通过形成于介质层18和平坦层19的通孔与源电极耦合,在电容器区B形成第二电极层220,第二电极层220覆盖整个介质层18并填充凸出部外层180之间的沟槽区。
上述阵列基板的结构中,作为较佳的选择,衬底10材质可为玻璃;缓冲层11可为氮化硅层或氮化硅层与氧化硅层构成的多层复合层;第一绝缘层12可为氧化硅层;源、漏电极区13为多晶硅层;栅极绝缘层14可为氮化硅层、氧化硅层或氧化铝层中的一种或其两种以上组合形成的多层复合层;层间绝缘层16的材质可为氧化硅;介质层18的材质可为氮化硅层或氧化铝层;导电层120(及第二电极层220)的材质可为透明导电材料,如铟锡氧化物或石墨烯;第一电极图案层215为金属层或非金属导电材料层(金属如:铝,钼和钼钨合金,非金属类导电材料如:ITO,石墨烯等)。本发明各层的材质可依工艺需要选择,并不限于此。
各个膜层的厚度是根据工艺情况来决定的,形成沟槽长宽高可根据实际工艺需要的电容大小以及工艺能力决定的。
如图10所示,本实施例的像素电容的一个基本单元包括C1,C2,C3和C4四个电容部分。
以一个基本单元(图中椭圆形圈出的为一个基本单元)为例说明实施效果:当图中a=0.2μm,b=0.5μm,c=0.6μm, d=0.05um, e=0.05um时,在同样面积下本方法仅仅C2所能达到的电容量就已经达到传统方法(与图中一个标准单元平面面积相同的以SIN为介质的平板电容)形成电容量的3倍左右。如果将C1,C3, C4也计算在内电容量将进一步提高。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例,本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换,均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
Claims (10)
1.一种有机发光显示装置的阵列基板,包括电容器区和薄膜晶体管区,其特征在于,所述电容器区包括:
第一电极图案层,包括多个凸出部、多个沟槽区和连接部,其中所述凸出部与所述沟槽区间隔设置,所述连接部与各凸出部连接且一体成型;
介质层,包覆所述第一电极图案层的凸出部和连接部,包括包覆所述凸出部的多个凸出部外层和包覆所述连接部的连接部外层,每两个所述凸出部外层之间为沟槽区;
第二电极层,形成于介质层上,覆盖整个介质层并填充凸出部外层之间的沟槽区。
2.根据权利要求1所述的有机发光显示装置的阵列基板,其特征在于,所述第一电极图案层的沟槽区底部镂空。
3.根据权利要求1所述的有机发光显示装置的阵列基板,其特征在于,所述第一电极图案层的沟槽区底部为与凸出部和连接部一体成型的导电薄层;所述介质层的每两个凸出部外层之间的沟槽区的底部为由层间绝缘层刻蚀形成的薄层。
4.根据权利要求1~3任一项所述的有机发光显示装置的阵列基板,其特征在于,
所述薄膜晶体管区包括:
衬底,
缓冲层,形成于所述衬底上,对应覆盖所述薄膜晶体管区;
第一绝缘层,形成于所述缓冲层上,对应覆盖所述薄膜晶体管区;
源、漏电极区,形成于所述第一绝缘层上,所述源、漏电极区包括源电极区、沟道区和漏电极区;
栅极绝缘层,形成于所述源、漏电极区上,对应覆盖所述薄膜晶体管区;
栅电极,形成于所述栅极绝缘层上,对应于所述源、漏电极区的沟道区上方;
层间绝缘层,形成于栅电极上,对应覆盖所述薄膜晶体管区;
源电极和漏电极,形成于所述层间绝缘层上,其中,所述源电极和漏电极分别通过形成于所述层间绝缘层和所述栅极绝缘层的通孔与所述源、漏电极区耦合,所述源电极与所述源电极区耦合,所述漏电极与所述漏电极区耦合;
介质层,形成于所述源电极和漏电极上,对应覆盖所述薄膜晶体管区,于所述源电极上方形成有通孔;
平坦化层,形成于所述介质层上,对应覆盖所述薄膜晶体管区,于所述源电极上方形成有通孔;
导电层,形成于所述平坦化层上,对应覆盖所述薄膜晶体管区,所述导电层通过形成于所述介质层和所述平坦化层的通孔与所述源电极耦合;
所述电容器区还包括:
衬底,
缓冲层,形成于所述衬底上,对应覆盖所述电容器区,
第一绝缘层,形成于所述缓冲层上,对应覆盖所述电容器区,
栅极绝缘层,形成于所述第一绝缘层上,对应覆盖所述电容器区;
其中,所述第一电极图案层形成于栅极绝缘层上,其与薄膜晶体管区的栅电极由同一导电材料层图案化形成;
所述第二电极层与薄膜晶体管区的导电层由同一导电材料层图案化形成。
5.根据权利要求4所述的有机发光显示装置的阵列基板,其特征在于,所述衬底为玻璃;所述缓冲层为氮化硅层或氮化硅层与氧化硅层构成的多层复合层;所述第一绝缘层为氧化硅层;所述栅极绝缘层为氮化硅层、氧化硅层或氧化铝层中的一种或其两种以上组合形成的多层复合层;所述介质层为氮化硅层或氧化铝层;所述第一电极图案层为金属层或非金属导电材料层;所述第二电极层为透明导电材料层。
6.权利要求2所述的有机发光显示装置的阵列基板的制备方法,其特征在于,电容器区的制备包括如下步骤:
1)在电容器区形成一导电材料层,经图案化后形成所述第一电极图案层;
2)在所述第一电极图案层的沟槽区形成层间凸出部,层间凸出部与所述第一电极图案层的凸出部之间存在间隔沟槽区;
3)在所述第一电极图案层上形成一介质层,对介质层进行图案化,并将层间凸出部除去,形成包覆所述第一电极图案层的凸出部和连接部的介质层;
4)在所述介质层上形成所述第二电极层。
7.权利要求3所述的有机发光显示装置的阵列基板的制备方法,其特征在于,电容器区的制备包括如下步骤:
1)在电容器区形成一导电材料层,经图案化后形成所述第一电极图案层;
2)在所述第一电极图案层的沟槽区形成层间凸出部,层间凸出部与所述第一电极图案层的凸出部之间存在间隔沟槽区;
3)在所述第一电极图案层上形成一介质层,对介质层进行图案化,并将层间凸出部刻蚀为层间绝缘薄层,形成包覆所述第一电极图案层的凸出部和连接部的介质层;
4)在所述介质层上形成所述第二电极层。
8.权利要求4或5所述的有机发光显示装置的阵列基板的制备方法,其特征在于,包括如下步骤:
1)在衬底上依次形成覆盖薄膜晶体管区和电容器区的缓冲层和第一绝缘层;
2)在第一绝缘层上的薄膜晶体管区的形成所述源、漏电极区;
3)在源、漏电极区上形成覆盖薄膜晶体管区和电容器区栅极绝缘层;
4)在栅极绝缘层上形成位于薄膜晶体管区的栅电极和位于电容器区的所述第一电极图案层;
5)在所述栅电极和所述第一电极图案层的层上形成对应覆盖薄膜晶体管区和电容器区的层间绝缘层,将薄膜晶体管区的层间绝缘层和栅极绝缘层蚀刻出显露出源、漏电极区的源电极区和漏电极区的通孔,使电容器区的层间绝缘层形成多个位于第一电极图案层沟槽区的层间凸出部,层间凸出部与第一电极图案层的凸出部之间存在间隔沟槽区;
6)在层间绝缘层上形成位于薄膜晶体管区的所述源电极和漏电极,其中源电极通过通孔耦合至源、漏电极区的源电极区,漏电极通过通孔耦合至源、漏电极区的漏电极区;
7)在所述源电极和漏电极上形成一覆盖薄膜晶体管区和电容器区的介质层;在薄膜晶体管区的介质层形成有显露出源电极的通孔,电容器区的介质层通过刻蚀,形成包覆第一电极图案层的凸出部和连接部的介质层,同时对层间凸出部进行刻蚀;
8)在介质层上形成一覆盖薄膜晶体管区的平坦层,平坦层在薄膜晶体管区形成有显露出源电极的通孔;
9)在平坦层上形成位于薄膜晶体管区的导电层,该导电层通过形成于介质层和平坦层的通孔与源电极耦合,在电容器区形成第二电极层,第二电极层覆盖整个介质层并填充凸出部外层之间的沟槽区。
9.根据权利要求8所述的方法,其特征在于,步骤4)所述第一电极图案层的沟槽区底部镂空;步骤7)所述层间凸出部刻蚀除去。
10.根据权利要求8所述的方法,其特征在于,步骤4)所述第一电极图案层的沟槽区底部为与凸出部和连接部一体成型的导电薄层;步骤7)所述层间凸出部刻蚀为层间绝缘薄层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310685765.9A CN104716157B (zh) | 2013-12-16 | 2013-12-16 | 一种有机发光显示装置的阵列基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310685765.9A CN104716157B (zh) | 2013-12-16 | 2013-12-16 | 一种有机发光显示装置的阵列基板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104716157A true CN104716157A (zh) | 2015-06-17 |
CN104716157B CN104716157B (zh) | 2018-04-17 |
Family
ID=53415316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310685765.9A Active CN104716157B (zh) | 2013-12-16 | 2013-12-16 | 一种有机发光显示装置的阵列基板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104716157B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106293223A (zh) * | 2016-08-08 | 2017-01-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、触摸屏 |
TWI607562B (zh) * | 2016-07-11 | 2017-12-01 | 友達光電股份有限公司 | 顯示面板 |
CN107887328A (zh) * | 2016-09-30 | 2018-04-06 | 昆山国显光电有限公司 | 阵列基板及其制造方法、oled结构 |
CN108550612A (zh) * | 2018-05-29 | 2018-09-18 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
CN109920923A (zh) * | 2017-12-13 | 2019-06-21 | 京东方科技集团股份有限公司 | 有机发光二极管器件及制备方法、显示面板、显示装置 |
CN110416191A (zh) * | 2019-07-11 | 2019-11-05 | 南通沃特光电科技有限公司 | 一种集成mim电容器及其制造方法 |
CN110459534A (zh) * | 2019-07-11 | 2019-11-15 | 南通沃特光电科技有限公司 | 一种集成mim电容器的背金工艺 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1490869A (zh) * | 2002-10-16 | 2004-04-21 | 联华电子股份有限公司 | 制作一高密度电容的方法 |
US20120086683A1 (en) * | 2010-10-08 | 2012-04-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Transmissive liquid-crystal display in cmos technology with auxiliary storage capacitor |
CN102543729A (zh) * | 2010-12-31 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 电容的形成方法及其电容结构 |
-
2013
- 2013-12-16 CN CN201310685765.9A patent/CN104716157B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1490869A (zh) * | 2002-10-16 | 2004-04-21 | 联华电子股份有限公司 | 制作一高密度电容的方法 |
US20120086683A1 (en) * | 2010-10-08 | 2012-04-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Transmissive liquid-crystal display in cmos technology with auxiliary storage capacitor |
CN102543729A (zh) * | 2010-12-31 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 电容的形成方法及其电容结构 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI607562B (zh) * | 2016-07-11 | 2017-12-01 | 友達光電股份有限公司 | 顯示面板 |
US10062859B2 (en) | 2016-07-11 | 2018-08-28 | Au Optronics Corporation | Display panel |
CN106293223B (zh) * | 2016-08-08 | 2019-02-05 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、触摸屏 |
CN106293223A (zh) * | 2016-08-08 | 2017-01-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、触摸屏 |
CN107887328B (zh) * | 2016-09-30 | 2020-08-25 | 昆山国显光电有限公司 | 阵列基板及其制造方法、oled结构 |
CN107887328A (zh) * | 2016-09-30 | 2018-04-06 | 昆山国显光电有限公司 | 阵列基板及其制造方法、oled结构 |
CN109920923A (zh) * | 2017-12-13 | 2019-06-21 | 京东方科技集团股份有限公司 | 有机发光二极管器件及制备方法、显示面板、显示装置 |
CN109920923B (zh) * | 2017-12-13 | 2020-12-18 | 京东方科技集团股份有限公司 | 有机发光二极管器件及制备方法、显示面板、显示装置 |
US11424307B2 (en) | 2017-12-13 | 2022-08-23 | Boe Technology Group Co., Ltd. | Organic light-emitting diode apparatus with color film shielding layer, fabrication method thereof, display panel, and display apparatus |
CN108550612A (zh) * | 2018-05-29 | 2018-09-18 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
CN108550612B (zh) * | 2018-05-29 | 2020-11-13 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
CN110416191A (zh) * | 2019-07-11 | 2019-11-05 | 南通沃特光电科技有限公司 | 一种集成mim电容器及其制造方法 |
CN110459534A (zh) * | 2019-07-11 | 2019-11-15 | 南通沃特光电科技有限公司 | 一种集成mim电容器的背金工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN104716157B (zh) | 2018-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104716157A (zh) | 一种有机发光显示装置的阵列基板及其制备方法 | |
CN107680993B (zh) | Oled面板及其制作方法 | |
CN106409845B (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
EP3029733B1 (en) | Organic light emitting display device | |
CN106206645A (zh) | 有机发光显示设备和制造该有机发光显示设备的方法 | |
CN100488328C (zh) | 有机电致发光器件及其制造方法 | |
CN109873025B (zh) | 有机发光二极管阵列基板及显示装置 | |
CN110289270B (zh) | 阵列基板及其制造方法、显示装置 | |
CN109256396A (zh) | 一种透明显示基板及透明显示面板 | |
US20160268320A1 (en) | Array Substrate, Manufacturing Method Thereof and Display Apparatus | |
CN104733492B (zh) | 一种有机发光显示装置及其制备方法 | |
KR20160066568A (ko) | 유기발광 다이오드 디스플레이 장치 | |
CN104733382A (zh) | 一种阵列基板的制备方法及阵列基板 | |
CN109671722B (zh) | 有机发光二极管阵列基板及其制造方法 | |
CN109309122A (zh) | 阵列基板及其制造方法、显示装置 | |
CN110783490A (zh) | 显示面板及其制备方法 | |
CN1250052C (zh) | 显示装置 | |
CN109192144B (zh) | 补偿子像素单元、制作及驱动方法、像素结构及显示面板 | |
CN104733470A (zh) | 一种平板显示装置及其制备方法 | |
CN109427820A (zh) | 一种基板及其制备方法、显示面板 | |
CN110854157A (zh) | 一种显示面板及其制作方法、显示装置 | |
CN110690257A (zh) | 一种tft阵列基板及其制造方法 | |
CN115347001A (zh) | 阵列基板及显示面板 | |
JP6280042B2 (ja) | 電子ペーパー能動基板とその製造方法及び電子ペーパーディスプレイスクリーン | |
CN107275372B (zh) | 显示面板及应用该显示面板的图像显示系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20201215 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: NO.320 Fuchunjiang Road, Optoelectronic Industrial Park, Kunshan Development Zone, Suzhou City, Jiangsu Province Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd. Patentee before: KunShan Go-Visionox Opto-Electronics Co.,Ltd. |
|
TR01 | Transfer of patent right |