CN109859789A - 动态随机存取存储器及其操作方法 - Google Patents
动态随机存取存储器及其操作方法 Download PDFInfo
- Publication number
- CN109859789A CN109859789A CN201810803951.0A CN201810803951A CN109859789A CN 109859789 A CN109859789 A CN 109859789A CN 201810803951 A CN201810803951 A CN 201810803951A CN 109859789 A CN109859789 A CN 109859789A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- turnover rate
- electric energy
- critical
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4068—Voltage or leakage in refresh operations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开提供一种动态随机存取存储器(dynamic random access memory,DRAM)及其操作方法。该DRAM包括一存储器阵列以及一控制元件。该存储器阵列包括一更新单元。该更新单元包括一第一存储胞以及一第二存储胞。该第一存储胞经配置以存储数据。该第二存储胞经配置以经由与该第一存储胞一同被程序化而具有一存储电能。该第一存储胞和该第二存储胞可由该存储器阵列的同一列控制。该控制元件经配置以当该第二存储胞的该存储电能变得低于一临界电能时,将该更新单元的一更新率增加到一第一更新率。该临界电能高于一标准电能。该标准电能用于判断二进制逻辑。
Description
技术领域
本公开主张2017年11月30日申请的美国临时申请案第62/592,536号及2018年2月20日申请的美国正式申请案第15/900,421号的优先权及益处,该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
本公开涉及一种动态随机存取存储器(dynamic random access memory,DRAM)及其操作方法,尤其是指较有效率的功率消耗的DRAM操作方法。
背景技术
动态随机存取存储器(dynamic random access memory,DRAM)是一种随机存取存储器的形态。该种形态的随机存取存储器将每个位元的数据存储在单独的电容器中。最简单的DRAM单元包括单个N型金属氧化物半导体(n-type metal-oxide-semiconductor,NMOS)晶体管和单个电容器。如果电荷存储在电容器中,则根据所使用的惯例,该单元被称为存储逻辑高。如果不存在电荷,则称该单元存储逻辑低。由于电容器中的电荷随时间消耗,因此DRAM系统需要额外的更新电路来周期性地更新存储在电容器中的电荷。由于电容器只能存储非常有限的电荷量,为了快速区分逻辑1和逻辑0之间的差异,通常每个位元使用两个位元线(bit line,BL),其中位元线对中的第一位被称为位元线真(bit line true,BLT),另一个是位元线补数(bit line complement,BLC)。单个NMOS晶体管的栅极由字元线(word line,WL)控制。
上文的“现有技术”说明仅是提供背景技术,并未承认上文的“现有技术”说明公开本公开的标的,不构成本公开的现有技术,且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例中,提供一种动态随机存取存储器(dynamic random accessmemory,DRAM)。该DRAM包括一存储器阵列以及一控制元件。该存储器阵列包括一更新单元。该更新单元包括一第一存储胞以及一第二存储胞。该第一存储胞经配置以存储数据。该第二存储胞经配置以经由与该第一存储胞一同被程序化而具有一存储电能。该第一存储胞和该第二存储胞可由该存储器阵列的同一列控制。该控制元件经配置以当该第二存储胞的该存储电能变得低于一临界电能时,将该更新单元的一更新率增加到一第一更新率。该临界电能高于一标准电能。该标准电能用于判断二进制逻辑。
在本公开的一些实施例中,该控制元件经配置以在增加该更新率之后不再降低该更新率。
在本公开的一些实施例中,该更新单元的一存储胞的数量正相关于该更新率,该存储胞的该存储电能变的低于该临界电能。
在本公开的一些实施例中,该存储电能被降低一降低程度。该降低程度与该更新率成正相关。
在本公开的一些实施例中,该DRAM还包括一观测元件。该观测元件经配置以监测由于该第二存储胞的劣化而导致的该第二存储胞的该存储电能的减少。
在本公开的一些实施例中,该控制元件经配置以当该第二存储胞的一电压电平变得低于一临界电压电平时,将该更新率增加到该第一更新率。该临界电压电平高于一标准电压电平。该标准电压电平用于判断二进制逻辑。
在本公开的一些实施例中,该临界电压电平是一第一临界电压电平。该控制元件经配置以当该电压电平变得低于该第一临界电压电平和一第二临界电压电平时,将该更新率从该第一更新率增加至一第二更新率。该第二临界电压电平低于该第一临界电压电平并高于该标准电压电平。
在本公开的一些实施例中,该控制元件经配置以当来自该第二存储胞的一漏电流的一量值变得高于一临界量值时,将该更新率增加到该第一更新率。
在本公开的一些实施例中,该临界量值是一第一临界量值。该控制元件经配置以当该量值变得高于该第一临界量值及一第二临界量值时,将该更新率从该第一更新率增加到一第二更新率。该第二临界量值高于该第一临界量值。
在本公开的一些实施例中,该更新单元还包括一第三存储胞。该控制元件经配置以当该第二存储胞的该存储电能变得低于该临界电能时并且当该第三存储胞的一存储电能高于该临界电能时,将该更新率增加到该第一更新率。
在本公开的一些实施例中,该控制元件经配置以当该第二存储胞的该存储电能和该第三存储胞的该存储电能均变得低于该临界电能时,将该更新率从该第一更新率增加到一第二更新率。
在本公开的一些实施例中,该控制元件经配置以当该第二存储胞的一电压电平变得低于一临界电压电平时并且当该第三存储胞的一电压电平高于临界电压电平时,将该更新率增加到该第一更新率。该临界电压电平高于一标准电压电平。该标准电压电平用于判断二进制逻辑。
在本公开的一些实施例中,该控制元件经配置以当该第二存储胞的该电压电平和该第三存储胞的该电压电平均变得低于该临界电压电平时,将该更新率从该第一更新率增加到该第二更新率。
在本公开的一些实施例中,该控制元件经配置以当来自该第二存储胞的一漏电流的一量值变得高于一临界量值时以及当来自该第三存储胞的一漏电流的一量值低于该临界量值时,将该更新率增加至该第一更新率。
在本公开的一些实施例中,该控制元件经配置以当来自该第二存储胞的该漏电流的该量值以及来自该第三存储胞的该漏电流的该量值均高于该临界量值时,将该更新率从该第一更新率提高到该第二更新率。
在本公开的另一实施例中,提供一种动态随机存取存储存储器(dynamic randomaccess memory,DRAM)的操作方法。该操作方法包括:提供可由一列控制的一第一存储胞,该第一存储胞用于存储数据;提供可由该列控制的一第二存储胞一存储电能,该第二存储胞经由与该第一存储胞一同被程序化具有该存储电能;以及当该第二存储胞的该存储电能变得低于一临界电能时,将一更新单元的一更新率增加到该第一更新率。该更新单元包括该列。该临界电能高于用于判断二进制逻辑的一标准电能。
在本公开的一些实施例中,该操作方法还包括:监测由于该第二存储胞的劣化而导致的该存储电能的减少。
在本公开的一些实施例中,该操作方法还包括:提高该更新率后,不再降低该更新率。
在本公开的一些实施例中,该操作方法还包括:提供可由该列控制的一第二存储胞一存储电能的该操作包括:提供该第二存储胞一电压电平。当该第二存储胞的该存储电能变得低于一临界电能时,将一更新单元的一更新率增加到该第一更新率的该操作包括:当该第二存储胞的该电压电平变得低于一临界电压电平时,将该更新率增加到该第一更新率,其中该临界电压电平高于一标准电压电平,该标准电压电平用于判断二进制逻辑。
在本公开的一些实施例中,当该第二存储胞的该存储电能变得低于一临界电能时,将一更新单元的一更新率增加到该第一更新率的该操作包括:当来自该第二存储胞的一漏电流的一量值变得高于一临界量值时,将该更新率增加到该第一更新率。
在本公开中,可以由该第二存储胞识别出一更新单元,该更新单元包括劣化的该第一存储胞,劣化的该第一存储胞存储使用者数据。这样,可以增加该更新单元的一更新率以防止使用者数据丢失。而且,由于可以识别这种更新单元,所以不需要增加该存储器阵列的所有更新单元的更新率。结果,功耗相对高效。而且,在本公开中,一旦该更新率增加,该更新率在任何情况下都不再降低。结果,存储在劣化的该第一存储胞中的数据更可靠。
上文已相当广泛地概述本公开的技术特征及优点,从而使下文的本公开详细描述得以获得较佳了解。构成本公开的申请专利范围标的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解,可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解,这类等效建构无法脱离后附的申请专利范围所界定的本公开的构思和范围。
附图说明
参阅实施方式与申请专利范围合并考量附图时,可得以更全面了解本公开的公开内容,附图中相同的元件符号是指相同的元件。
图1是根据本公开的一些实施例的一种动态随机存取存储器(dynamic randomaccess memory,DRAM)的方框图。
图2是根据本公开的一些实施例的一种DRAM的操作方法的流程图。
图3的方框图,说明图1所示的该DRAM的一操作。
图4是根据本公开的一些实施例的另一种DRAM的操作方法的流程图。
图5的方框图,说明图1所示的该DRAM的另一操作。
图6是根据本公开的一些实施例的又另一种DRAM的操作方法的流程图。
图7是根据本公开的一些实施例的另一种DRAM的方框图。
图8是根据本公开的一些实施例的一种DRAM的操作方法的流程图。
图9的方框图,说明图7所示的该DRAM的一操作。
图10是根据本公开的一些实施例的另一种DRAM的操作方法的流程图。
图11的方框图,说明图7所示的该DRAM的另一操作。
图12是根据本公开的一些实施例的又另一种DRAM的操作方法的流程图。
其中,附图标记说明如下:
10 DRAM
12 控制元件
14 存储器阵列
14A 第一更新单元
14B 第二更新单元
WL1 字元线
WL2 字元线
M0 晶体管
C0 电容器
Vc 电压电平
140 第一存储胞
142 第二存储胞
Ec 电能
16 观测元件
160 感测器
Eth 临界电能
162 比较器
164 指示器
20 操作方法
200 操作
202 操作
204 操作
206 操作
208 操作
210 操作
212 操作
Vth1 第一临界电压电平
Vth2 第二临界电压电平
40 操作方法
402 操作
404 操作
406 操作
410 操作
414 操作
416 操作
418 操作
Ik 量值
Ith1 第一临界量值
Ith2 第二临界量值
60 操作方法
604 操作
606 操作
614 操作
70 DRAM
74 存储器阵列
74A 第一更新单元
74B 第二更新单元
144 第三存储胞
80 操作方法
800 操作
802 操作
804 操作
806 操作
808 操作
810 操作
812 操作
814 操作
816 操作
818 操作
820 操作
822 操作
90 操作方法
902 操作
904 操作
906 操作
908 操作
916 操作
918 操作
30 操作方法
306 操作
308 操作
316 操作
318 操作
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图,说明本公开的实施例,然而本公开并不受限于该实施例。此外,以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性,然而并非每一实施例必须包含该特定特征、结构或是特性。再者,重复使用“在实施例中”一语并非必须指相同实施例,然而可为相同实施例。
为了使得本公开可被完全理解,以下说明提供详细的步骤与结构。显然,本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外,已知的结构与步骤不再详述,以免不必要地限制本公开。本公开的优选实施例详述如下。然而,除了实施方式之外,本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容,而是由申请专利范围定义。
图1是根据本公开的一些实施例的一种动态随机存取存储器(dynamic randomaccess memory,DRAM)10的方框图。参考图1,DRAM 10包括一控制元件12、一存储器阵列14和一观测元件16。
控制元件12用于控制存储器阵列14上的存取操作,例如读取操作或写入操作。此外,控制元件12用于调整存储器阵列14的更新率,这将在下面详细描述。在一个实施例中,控制元件12包括一中央处理单元(central processing unit,CPU)或一计算模块的一部分。
存储器阵列14包括一第一更新单元14A和一第二更新单元14B。第一更新单元14A用于存储数据。第二更新单元14B也用于存储数据。
第一更新单元14A包括由一字元线WL1控制的一列(为了方便起见,于适当处,符号WL1亦可代表受字元线WL1控制的一列)、一第一存储胞140和一第二存储胞142。第一存储胞140和第二存储胞142可由同一列WL1控制,这意味着第一存储胞140和第二存储胞142一同被程序化。
第一存储胞140用于存储数据。更详细地说,第一存储胞140包括一晶体管M0和一电容器C0。经由程序化第一存储胞140,将数据通过晶体管M0存储在电容器C0中。存储在第一存储胞140中的数据是与例如一使用者执行的一程序相关联的数据。这样,存储在第一存储胞140中的数据也可以被称为一使用者数据;并且第一存储胞140也可以被称为一使用者存储胞。
第二存储胞142经由与第一存储胞140一同被程序化而被提供一电能Ec(或,称为一存储电能Ec),电能Ec与一电压电平Vc相关联。此外,第二存储胞142用于测试第一存储胞140的劣化。更详细地说,因为第二存储胞142具有与第一存储胞140相同的半导体结构,并且由于第二存储胞142与第一存储胞140受控于相同的列WL1并且因此以相同的方式被程序化,第二存储胞142具有与第一存储胞140本质上相同的劣化。当第二存储胞142劣化时,第一存储胞140劣化。
此外,第二存储胞142的劣化程度与第一存储胞140的劣化程度相同。结果,可以通过测试第二存储胞140的劣化的程度来判断第一存储胞140的劣化的程度。由于第二存储胞142用于存储虚拟数据(dummy data)而不是存储与使用者执行的程序相关联的数据,所以第二存储胞142可以被称为冗余存储胞(redundant cell)。
为了清楚讨论,仅描绘了一个用作一数据存储胞的第一存储胞140。然而,本公开不限于此。在一些实施例中,第一更新单元14A可以包括多个第一存储胞140。
除了第二更新单元14B包括一字元线WL2之外,第二更新单元14B在操作和组件方面与第一更新单元14A类似。因此,这里省略第二更新单元14B的描述。
观测元件16用于,基于第二存储胞142的电能Ec的降低,来判断第二存储胞142是否劣化,并且观察哪个更新单元包括被判断为劣化的第二存储胞142,并且将该观察结果通知控制元件12。控制元件12,基于该观察结果,增加包括被判断为劣化的第二存储胞142的更新单元的更新率。更详细地,当该观察结果指出第一更新单元14A中的第二存储胞142被判断为劣化时,控制元件12增加第一更新单元14A的更新率。或者,当该观察结果指出第二更新单元14B中的第二存储胞142被判断为劣化时,控制元件12增加第二更新单元14B的更新率。或者,当该观察结果指出第一更新单元14A和第二更新单元14B两者中的第二存储胞142均被判断为劣化时,控制元件12增加第一更新单元14A和第二更新单元14B两者的更新率。
因为具有观测元件16和第二存储胞12,可以识别出一更新单元,该更新单元包括劣化的第一存储胞14,劣化的第一存储胞14存储使用者数据。这样,可以增加这种更新单元的一更新率以防止使用者数据丢失。此外,由于可以识别出这种更新单元,所以不需要增加存储器阵列14的所有更新单元的一更新率。结果,具有相对有效率的功率消耗。
观测元件16包括一感测器160、一比较器162和一指示器164。
感测器160用于感测第一更新单元14A和第二更新单元14B的每一者的第二存储胞142的电能Ec,并且将指出电能Ec的感测结果发送到比较器162。
比较器162用于比较第一更新单元14A和第二更新单元14B两者的电能Ec与临界电能Eth。临界电能Eth高于标准电能,标准电能用于判断二进制逻辑。
二进制逻辑包括二进制数字1和二进制数字0。当一数据的一电能高于该标准电能时,该数据可以被视为二进制数字1或二进制数字0,取决于设计者的偏好。为了便于讨论,在下文中,当一数据的一电能高于该标准电能时,该数据被认为是二进制数字1;以及,当一数据的一电能低于该标准电能,该数据被视为二进制数字0。
临界电能Eth被设置为高于标准电能的原因在于:在电能Ec变得低于标准电能(这会导致数据不正确)之前,控制元件12可以及早增加包括劣化的第二存储胞142的一更新单元的一更新率以维持数据的正确性。
指示器164,基于来自比较器162的该比较结果,判断第二存储胞142是否劣化,并且如果存在被判断为劣化的第二存储胞142,则指示器164进一步判断哪个更新单元包括被判断为劣化的第二存储胞142。如前所述,基于来自指示器164的该判断,控制元件12增加包括被判断为劣化的第二存储胞142的一更新单元的一更新率。
以第一更新单元14A为例,在操作中,为了观察第二存储胞142是否劣化,第二存储胞142经由与第一存储胞140一同被程序化被初始提供一电能Ec(或,称为一存储电能Ec),电能Ec与电压电平Vc相关联。电能Ec高于临界电能Eth。在DRAM 10被长时间使用之后,第二存储胞142逐渐劣化,因此第二存储胞142的保持能力变差。结果,第二存储胞142的电能Ec逐渐降低。
在电能Ec降低之后,如果电能Ec仍保持高于临界电能Eth,则观测元件16判断第二存储胞142未劣化。结果,控制元件12实质上保持第一更新单元14A的更新率不变。
或者,在电能Ec降低之后,如果电能Ec变得低于临界电能Eth,则观测元件16判断第二存储胞142已劣化。结果,控制元件12将第一更新单元14A的更新率提高到一第一更新率。
在一个实施例中,控制元件12在增加一更新率之后不再降低该更新率。在一些现有的DRAM中,在某些情况下,例如在省电模式或温度下降的情况下,经增加的更新率可能会再次下降。然而,在本公开中,一旦一更新率被增加,该更新率在任何情况下都不再降低。结果,存储在劣化的第一存储胞140中的数据仍可靠,甚至还可靠。
第二更新单元14B的操作与第一更新单元14A的操作相同。因此,这里省略详细描述。
图2是根据本公开的一些实施例的一种DRAM的操作方法20的流程图。参考图2,操作方法20包括操作200、202、204、206、208、210和212。
操作方法20从操作200开始,提供一第一存储胞。该第一存储胞可由一列控制且用于存储数据。第一存储胞存储一使用者数据,因此可以称为一使用者存储胞。
操作方法20继续进行操作202,经由与该第一存储胞一同被程序化提供一第二存储胞提供一电能。该第一存储胞及该第二存储胞可由同一列控制。该第二存储胞不用于存储使用者数据,因此称为冗余存储胞。
操作方法20进行到操作204,监测由于该第二存储胞的劣化引起的该电能的减少。在该DRAM已经使用了很长时间后,该第二存储胞逐渐劣化,因此该第二存储胞的保持能力变差。结果,该电能逐渐减少。
操作方法20继续到操作206,判断该电能是否变得低于一临界电能Eth,临界电能Eth高于标准电能,标准电能用于判断二进制逻辑。二进制逻辑包括二进制数字1和二进制数字0。如果否定,则操作方法20进行到操作208,其中停止操作方法20。如果是肯定的,则操作方法20进行到操作210,增加一更新单元的一更新率到一第一更新率,该更新单元包括该列。
在操作210之后,在操作212中,在增加该更新率之后,不再降低该更新率。
在本公开中,可以由该第二存储胞识别出一更新单元,该更新单元包括劣化的该第一存储胞,劣化的该第一存储胞存储使用者数据。这样,可以增加该更新单元的一更新率以防止使用者数据丢失。而且,由于可以识别出这种更新单元,所以不需要增加该存储器阵列的所有更新单元的更新率。结果,功耗相对高效。而且,在本公开中,一旦该更新率增加,该更新率在任何情况下都不再降低。结果,存储在劣化的该第一存储胞中的数据更可靠。
图3的方框图,说明图1所示的DRAM 10的一操作。参考图3,图3显示的该操作类似于图1所示的操作,差别在于,在图3中,是感测一电压电平Vc。
如在图1的实施例中所提及的,第二存储胞142经由与第一存储胞140一同被程序化而被初始提供电压电平Vc。在DRAM 10已经使用了很长时间之后,第二存储胞142变得逐渐劣化并且因此电压电平Vc降低。感测器160感测电压电平Vc,并将指出电压电平Vc的一感测结果发送到比较器162。
比较器162比较电压电平Vc与一第一临界电压电平Vth1,第一临界电压电平Vth1高于标准电压电平,标准电压电平用于判断二进制逻辑。如果电压电平Vc变得低于第一临界电压电平Vth1,则比较器162将电压电平Vc与一第二临界电压电平Vth2进行比较,第二临界电压电平Vth2低于第一临界电压电平Vth1且高于标准电压电平。
指示器164,基于比较器162的该比较结果,判断第二存储胞142是否劣化。如果存在判断为劣化的第二存储胞142,则指示器164随后判断哪个更新单元包括被判断为劣化的第二存储胞142。指示器164还基于该比较结果判断劣化的程度。当电压电平Vc变得低于第一临界电压电平Vth1和第二临界电压电平Vth2时,劣化的程度相对较高。
如前所述,基于来自指示器164的所述判断,控制元件12增加一更新单元的一更新率,该更新单元包括被判断为劣化的第二存储胞142。此外,控制元件12,基于所述判断,将更新率提高到第一更新率,或第二更新率。
更详细地,当第二存储胞142的电压电平Vc变得低于第一临界电压电平Vth1并且高于第二临界电压电平Vth2时,控制元件12将更新率增加到第一更新率。或者,当电压电平Vc变得低于第一临界电压电平Vth1和第二临界电压电平Vth2时,控制元件12将更新率从第一更新率增加到第二更新率。
总的,电压电平Vc降低了一降低程度。该降低程度与一更新率呈正相关。也就是说,当该降低程度越大时,该更新率就越高。
第二更新单元14B的操作与第一更新单元14A的操作相同。因此,这里省略详细描述。
在本公开中,因为具有观测元件16和第二存储胞12,可以识别出一更新单元,该更新单元包括劣化的第一存储胞14,劣化的第一存储胞14用于存储使用者数据。这样,可以增加这种更新单元的更新率以防止使用者数据丢失。此外,由于可以识别出这种更新单元,所以不需要增加存储器阵列14的所有更新单元的更新率。结果,功耗相对高效。此外,由于可以基于第二存储胞142的劣化的程度来调整更新率的增加程度,所以DRAM 10的应用相对灵活。
图4是根据本公开的一些实施例的另一种DRAM的操作方法40的流程图。参考图4,操作方法40类似于参考图2描述和说明的操作方法20,差别在于,操作方法40包括操作402、404、406、410、412、414、416和418。
在操作402中,经由与该第一存储胞一同被程序化,提供一第二存储胞一电压电平。该第一存储胞和该第二存储胞可由同一列控制。
在操作404中,监视由于该第二存储胞的劣化而导致的该第二存储胞的该电压电平的下降。
在操作406中,判断该电压电平是否变得低于第一临界电压电平Vth1,第一临界电压电平Vth1高于标准电压电平,标准电压电平用于判断二进制逻辑。如果是否定的,则操作方法40进行到操作208。如果是肯定的,则操作方法40前进到操作410,增加一更新单元的一更新率到一第一更新率,该更新单元包括该列。
在操作414中,判断该电压电平是否变得低于第二临界电压电平Vth2,第二临界电压电平Vth2低于第一临界电压电平Vth1。如果否定,则操作方法40进行到操作416,其中保持该更新率在该第一更新率。如果是肯定的,则操作方法40进行到操作418,其中将该更新率从第一更新率增加到一第二更新率。
尽管在流程图中,更新率是以两个阶段增加,增加到第一更新率,然后再从第一更新率增加到第二更新率,但是本公开不限于此。更新率可以直接增加到第二更新率。
在本公开中,可以由该第二存储胞识别出一更新单元,该更新单元包括劣化的第一存储胞,劣化的第一存储胞存储使用者数据。这样,可以增加该更新单元的更新率以防止使用者数据丢失。而且,由于可以识别出这种更新单元,所以不需要增加存储器阵列的所有更新单元的更新率。结果,功耗相对高效。而且,由于可以基于该第二存储胞的劣化程度来调整更新率的增加程度,所以DRAM的应用相对灵活。
图5的方框图,说明图1所示的DRAM 10的另一操作。参考图5,图5显示的该另一操作类似于图1所示的操作,差别在于,在图5中,是感测来自第二存储胞142的漏电流的一量值Ik。
如在图1的实施例中所提及的,第二存储胞142经由与第一存储胞140一同被程序化被初始提供电压电平Vc。在一初始状态下,来自第二存储胞142的漏电流的量值为一量值Ik。在DRAM 10已经使用了很长时间之后,第二存储胞142逐渐劣化,因此第一存储胞140的保持能力变差。结果,来自劣化的第二存储胞142的漏电流的量值Ik逐渐增加。因此,第二存储胞142的电压电平Vc逐渐降低。
感测器160感测量值Ik,并将指出量值Ik的一感测结果发送到比较器162。
比较器162将量值Ik与一第一临界量值Ith1进行比较。如果量值Ik变得高于第一临界量值Ith1,则比较器162将量值Ik与一第二临界量值Ith2进行比较,第二临界量值Ith2高于第一临界量值Ith1。
指示器164,基于比较器162的该比较结果,判断第二存储胞142是否劣化。如果存在判断为劣化的第二存储胞142,则指示器164判断哪个更新单元包括被判断为劣化的第二存储胞142。接下来,指示器164,基于该比较结果,判断劣化的程度。当量值Ik变得高于第一临界量值Ith1和第二临界量值Ith2时,劣化的程度相对较高。
如前所述,基于来自指示器164的所述判断结果,控制元件12增加一更新单元的一更新率,该更新单元包括被判定为劣化的第二存储胞142。此外,控制元件12基于所述判断将更新率提高到第一更新率,或第二更新率。
更详细地,当量值Ik变得高于第一临界量值Ith1并且低于第二临界量值Ith2时,控制元件12将更新率增加到第一更新率。或者,当量值Ik变得高于第一临界量值Ith1和第二临界量值Ith2时,控制元件12将更新率从第一更新率增加到第二更新率。
总之,量值Ik增加了一增加程度。该增加程度与更新率呈正相关。也就是说,当该增加程度越高时,更新率就越高。
第二更新单元14B的操作与第一更新单元14A的操作相同。因此,这里省略详细描述。
在本公开中,因为具有观测元件16和第二存储胞12,可以识别出一更新单元,该更新单元包括劣化的第一存储胞14,劣化的第一存储胞14用于存储使用者数据。这样,可以增加这种更新单元的更新率以防止使用者数据丢失。此外,由于可以识别出这种更新单元,所以不需要增加存储器阵列14的所有更新单元的更新率。结果,功耗相对高效。此外,由于可以基于第二存储胞142的劣化程度来调整更新率的增加程度,所以DRAM 10的应用相对灵活。
图6是根据本公开的一些实施例的又另一种DRAM的操作方法60的流程图。参考图6,操作方法60类似于图4描述和说明的操作方法40,差别在于,操作方法60包括操作604、606和614。
在操作604中,监测由于该第二存储胞的劣化而导致的一漏电流的一量值的增加,该漏电流与该第二存储胞的该电压电平相关联。
在操作606中,判断该量值是否变得高于一第一临界量值Ith1。如果否定,则操作方法60进行到操作208。如果是肯定的,则操作方法60进行到操作410。
在操作614中,判断该量值是否变得高于一第二临界量值Ith2,第二临界量值Ith2高于第一临界量值Ith1。如果是否定的,则操作方法60进行到操作416。如果是肯定的,则操作方法60进行到操作418。
尽管在流程图中,更新率是以两个阶段增加,增加到第一更新率,然后再从第一更新率增加到第二更新率,但是本公开不限于此。更新率可以直接增加到第二更新率。
在本公开中,可以由该第二存储胞识别出一更新单元,该更新单元包括劣化的第一存储胞,劣化的第一存储胞存储使用者数据。这样,可以增加该更新单元的更新率以防止使用者数据丢失。而且,由于可以识别出这种更新单元,所以不需要增加存储器阵列的所有更新单元的更新率。结果,功耗相对高效。而且,由于可以基于该第二存储胞的劣化的程度来调整更新率的一增加程度,所以DRAM的应用相对灵活。
图7是根据本公开的一些实施例的另一种DRAM 70的方框图。参考图7,DRAM 70类似于参照图1描述和说明的DRAM 10,差别在于DRAM 70包括一存储器阵列74之外。存储器阵列74包括一第一更新单元74A和一第二更新单元74B,其与图1所描述的第一更新单元14A和第二更新单元14B类似,差别在于,第一更新单元74A和第二更新单元74B每一者还包括一第三存储胞144。第三存储胞144经由与第一存储胞140和第二存储胞140一同被程序化而被提供一电能Ec,电能Ec与一电压电平Vc相关联。
第三存储胞144的功能和操作类似于第二存储胞142的功能和操作。因此,在此省略详细描述。
当第二存储胞142的电能Ec变得低于该临界电能Eth并且当第三存储胞144的电能Ec保持高于临界电能Eth时,控制元件12将更新率增加到一第一更新率。或者,当第二存储胞142的电能Ec和第三存储胞144的电能Ec都变得低于临界电能Eth时,控制元件12将更新率从第一更新率增加到一第二更新率。
总而言之,一更新单元的一存储胞的一数量与更新率成正相关,该存储胞的电能变得低于临界电能。当该数量越多时,该更新单元的一劣化的一程度更高。因此,当该数量越多时,该更新率越高。
在本公开中,因为具有观测元件16和第二存储胞12,可以识别出一更新单元,该更新单元包括劣化的第一存储胞14,劣化的第一存储胞14存储使用者数据。这样,可以增加这种更新单元的更新率以防止使用者数据丢失。此外,由于可以识别出这种更新单元,所以不需要增加存储存储器阵列14的所有更新单元的更新率。结果,功耗相对高效。此外,由于可以基于更新单元的劣化程度来调整更新率的增加程度,所以DRAM 70的应用相对灵活。
图8是根据本公开的一些实施例的一种DRAM的操作方法80的流程图。参考图8,操作方法80包括操作800、802、804、806、808、810、812、814、816、818、820和822。
操作方法80从操作800开始,提供一第一存储胞,该第一存储胞可由一列控制且用于存储数据。
操作方法80进行到操作802,经由与该第一存储胞一同被程序化,提供一第二存储胞一第二电能。该第一存储胞和该第二存储胞可由同一列控制。
操作方法80进行到操作804,经由与该第一存储胞及该第二存储胞一同被程序化,提供一第三存储胞一第三电能。该第一存储胞、该第二存储胞、该第三存储胞可由同一列控制。在一个实施例中,该第二电能与该第三电能相同。在另一个实施例中,该第三电能不同于该第二电能。
操作方法80进行到操作806,监视由于该第二存储胞的劣化而导致的该第二电能的减少。
操作方法80进行到操作808,判断该第二电能是否变得低于一临界电能Eth,临界电能Eth高于标准电能,标准电能用于判断二进制逻辑。二进制逻辑包括二进制数字1和二进制数字0。如果否定,则操作方法80前进到操作810,停止操作方法80。如果是肯定的,则操作方法80进行到操作812,增加一更新单元的一更新率到一第一更新率,该更新单元包括该列。
操作方法80进行到操作814,在增加该更新率之后,不再降低该更新率。
操作方法80进行到操作816,监视由于该第三存储胞的劣化而引起的该第三电能的减少。
操作方法80进行到操作818,判断该第三电能是否变得低于临界电能Eth。如果否定,则操作方法80进行到操作820,保持该更新率在一第一更新率。如果是肯定的,则操作方法80进行到操作822,将该更新率从该第一更新率增加到该第二更新率。
在本公开中,可以由该第二存储胞和该第三存储胞来识别出一更新单元,该更新单元包括劣化的第一存储胞,劣化的第一存储胞存储使用者数据。这样,可以增加更新单元的更新率以防止使用者数据丢失。而且,由于可以识别出这种更新单元,所以不需要增加存储器阵列的所有更新单元的更新率。结果,功耗相对高效。此外,由于可以基于该第二存储胞和该第三存储胞的劣化程度来调整更新率的增加程度,所以DRAM的应用相对灵活。
图9的方框图,说明图7所示的DRAM 70的一操作。参考图9,图9的该操作与图7中所示的该操作类似,差别在于,在图9中,是感测第二存储胞142和第三存储胞144的电压电平Vc。
第三存储胞144的功能和操作类似于第二存储胞142的功能和操作。因此,在此省略详细描述。
当第二存储胞142的电压电平Vc变得低于临界电压电平Vth并且当第三存储胞144的电压电平Vc保持高于临界电压电平Vth时,控制元件12将更新率增加到第一更新率。或者,当第二存储胞142的电压电平Vc和第三存储胞144的电压电平Vc都变得低于临界电压电平Vth时,控制元件12将更新率从第一更新率增加到第二更新率。
总的,一更新单元的一存储胞的一数量与更新率成正相关,该存储胞的电压电平变得低于临界电压电平。当该数量越多时,该更新单元的劣化的程度更高;因此,当该数量越多时,更新率越高。
在本公开中,因为具有观测元件16和第二存储胞12,可以识别出一更新单元,该更新单元包括劣化的第一存储胞14,劣化的第一存储胞14存储使用者数据。这样,可以增加这种更新单元的更新率以防止使用者数据丢失。此外,由于可以识别出这种更新单元,所以不需要增加存储器阵列14的所有更新单元的更新率。结果,功耗相对高效。此外,由于可以基于更新单元的劣化程度来调整更新率的增加程度,所以DRAM 70的应用相对灵活。
图10是根据本公开的一些实施例的另一种DRAM的操作方法90的流程图。参考图10,操作方法90类似于参照图8描述和说明的操作方法80,差别在于,操作方法90包括操作902、904、906、908、916和918。
在操作902中,经由与该第一存储胞一同被程序化,提供一第二存储胞一第二电压电平。该第一存储胞及该第二存储胞可由同一列控制。
在操作904中,经由与该第一存储胞及该第二存储胞一同被程序化,提供一第三存储胞一第三电压电平。该第一存储胞、该第二存储胞、该第三存储胞可由同一列控制。
在操作906中,监控由于该第二存储胞的劣化而导致的该第二存储胞的该第二电压电平的下降。
在操作908中,判断该第二电压电平是否变得低于一临界电压电平Vth,临界电压电平Vth用于判断二进制逻辑。如果否定,则操作方法90进行到操作810。如果是肯定的,则操作方法90进行到操作812。
在操作916中,监视由于该第三存储胞的劣化而引起的该第三电压电平的减少。
在操作918中,判断该第三电压电平是否变得低于临界电压电平Vth,临界电压电平Vth高于标准电压电平。如果否定,则操作方法90进行到操作820。如果是肯定的,则操作方法90进行到操作822。
尽管在流程图中,更新率是以两个阶段增加,增加到第一更新率,然后再从第一更新率增加到第二更新率,但是本公开不限于此。更新率可以直接增加到第二更新率。
在本公开中,可以由该第二存储胞识别出一更新单元,该更新单元包括劣化的第一存储胞,劣化的第一存储胞存储使用者数据。这样,可以增加更新单元的更新率以防止使用者数据丢失。而且,由于可以识别出这种更新单元,所以不需要增加存储存储器阵列的所有更新单元的更新率。结果,功耗相对高效。此外,由于可以基于第二存储胞和第三存储胞的劣化程度调整更新率的增加程度,所以DRAM的应用相对灵活。
图11的方框图,说明图7所示的DRAM 70的另一操作。参照图11中,图11所示的该另一操作相似于图9所示的操作,差别在于,在图11中,是感测来自第二存储胞142和第三存储胞144每一者的漏电流的量值Ik。
第三存储胞144的功能和操作类似于第二存储胞142的功能和操作。因此,在此省略详细描述。
当来自第二存储胞142的漏电流的量值Ik变得高于临界量值Ith时并且当来自第三存储胞144的漏电流的量值Ik仍然低于临界量值Ith时,控制元件12将更新率增加到第一更新率。或者,当与第二存储胞142和第三存储胞144相关联的量值Ik两者均变得高于临界量值Ith时,控制元件12将更新率从第一更新率增加到第二更新率。
总而言的,一更新单元的一存储胞的一数量与更新率成正相关,该存储胞的一漏电流的一量值变得高于该临界量值。当该数量越多时,该更新单元的一劣化的一程度越高;因此,当该数量越多时,更新率越高。
在本公开中,因为具有观测元件16和第二存储胞12,可以识别出一更新单元,该更新单元包括劣化的第一存储胞14,劣化的第一存储胞14存储使用者数据。这样,可以增加这种更新单元的更新率以防止使用者数据丢失。此外,由于可以识别出这种更新单元,所以不需要增加存储器阵列14的所有更新单元的更新率。结果,功耗相对高效。此外,由于可以基于更新单元的劣化程度来调整更新率的增加程度,所以DRAM 70的应用相对灵活。
图12是根据本公开的一些实施例的又另一种DRAM的操作方法30的流程图。参考图12,操作方法30与参考图10描述和说明的操作方法90类似,差别在于,操作方法30包括操作306、308、316和318。
在操作306中,监测由于该第二存储胞的劣化而导致的一漏电流的一第二量值的增加,该漏电流与该第二存储胞的该第二电压电平相关联。
在操作308中,判断该第二量值是否变得高于一临界量值Ith。如果否定,则操作方法30进行到操作810。如果是肯定的,则操作方法30进行到操作812。
在操作316中,监测由于一第三存储胞的劣化而导致的一漏电流的一第三量值的增加,该漏电流与该第三存储胞的该第三电压电平相关联。
在操作318中,判断该第三量值是否变得高于临界量值Ith。如果否定,则操作方法30进行到操作820。如果是肯定的,则操作方法30进行到操作822。
尽管在流程图中,更新率是以两个阶段增加,增加到第一更新率,然后再从第一更新率增加到第二更新率,但是本公开不限于此。更新率可以直接增加到第二更新率。
在本公开中,可以由该第二存储胞识别出一更新单元,该更新单元包括劣化的第一存储胞,劣化的第一存储胞存储使用者数据。这样,可以增加更新单元的更新率以防止使用者数据丢失。而且,由于可以识别出这种更新单元,所以不需要增加存储器阵列的所有更新单元的更新率。结果,功耗相对高效。此外,由于可以基于第二存储胞和第三存储胞的劣化程度调整更新率的增加程度,所以DRAM的应用相对灵活。
本公开的一实施例中,提供一种动态随机存取存储器(dynamic random accessmemory,DRAM)。该DRAM包括一存储器阵列以及一控制元件。该存储器阵列包括一更新单元。该更新单元包括一第一存储胞以及一第二存储胞。该第一存储胞经配置以存储数据。该第二存储胞经配置以通过与该第一存储胞一同被程序化而具有一存储电能。该第一存储胞和该第二存储胞可由该存储存储器阵列的同一列控制。该控制元件,经配置以当该第二存储胞的该存储电能变得低于一临界电能时,将该更新单元的一更新率增加到一第一更新率。该临界电能高于一标准电能。该标准电能用于判断二进制逻辑。
在本公开的另一实施例中,提供一种动态随机存取存储器(dynamic randomaccess memory,DRAM)的操作方法。该操作方法包括:提供可由一列控制的一第一存储胞,该第一存储胞用于存储数据;提供可由该列控制的一第二存储胞一存储电能,该第二存储胞通过与该第一存储胞一同被程序化具有该存储电能;以及当该第二存储胞的该存储电能变得低于一临界电能时,将包括该列的一更新单元的一更新率增加到该第一更新率。该临界电能高于用于判断二进制逻辑的一标准电能。
虽然已详述本公开及其优点,然而应理解可进行各种变化、取代与替代而不脱离申请专利范围所定义的本公开的构思与范围。例如,可用不同的方法实施上述的许多制程,并且以其他制程或其组合替代上述的许多制程。
再者,本公开的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此,这些制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的申请专利范围内。
Claims (20)
1.一种动态随机存取存储存储器(dynamic random access memory,DRAM),包括:
一存储存储器阵列,包括:
一更新单元,包括:
一第一存储胞,经配置以存储数据;以及
一第二存储胞,经配置以经由与该第一存储胞一同被程序化而具有一存储电能,
其中,该第一存储胞和该第二存储胞可由该存储存储器阵列的同一列控制;以及
一控制元件,经配置以当该第二存储胞的该存储电能变得低于一临界电能时,将该更新单元的一更新率增加到一第一更新率,其中,该临界电能高于一标准电能,该标准电能用于判断二进制逻辑。
2.如权利要求1所述的DRAM,其中,该控制元件经配置以在增加该更新率之后不再降低该更新率。
3.如权利要求1所述的DRAM,其中,该更新单元的一存储胞的数量正相关于该更新率,该存储胞的该存储电能变的低于该临界电能。
4.如权利要求1所述的DRAM,其中该存储电能被降低一降低程度,其中,该降低程度与该更新率成正相关。
5.如权利要求1所述的DRAM,还包括:
一观测元件,经配置以监测由于该第二存储胞的劣化而导致的该第二存储胞的该存储电能的减少。
6.如权利要求1所述的DRAM,其中,该控制元件经配置以当该第二存储胞的一电压电平变得低于一临界电压电平时,将该更新率增加到该第一更新率,其中,该临界电压电平高于一标准电压电平,该标准电压电平用于判断二进制逻辑。
7.如权利要求6所述的DRAM,其中,该临界电压电平是一第一临界电压电平,
其中,该控制元件经配置以当该电压电平变得低于该第一临界电压电平和一第二临界电压电平时,将该更新率从该第一更新率增加至一第二更新率,
其中,该第二临界电压电平低于该第一临界电压电平并高于该标准电压电平。
8.如权利要求1所述的DRAM,其中,该控制元件经配置以当来自该第二存储胞的一漏电流的一量值变得高于一临界量值时,将该更新率增加到该第一更新率。
9.如权利要求8所述的DRAM,其中,该临界量值是一第一临界量值,
其中,该控制元件经配置以当该量值变得高于该第一临界量值及一第二临界量值时,将该更新率从该第一更新率增加到一第二更新率,
其中,该第二临界量值高于该第一临界量值。
10.如权利要求1所述的DRAM,其中该更新单元还包括一第三存储胞,
其中,该控制元件经配置以当该第二存储胞的该存储电能变得低于该临界电能时并且当该第三存储胞的一存储电能高于该临界电能时,将该更新率增加到该第一更新率。
11.如权利要求10所述的DRAM,其中,该控制元件经配置以当该第二存储胞的该存储电能和该第三存储胞的该存储电能均变得低于该临界电能时,将该更新率从该第一更新率增加到一第二更新率。
12.如权利要求11所述的DRAM,其中,该控制元件经配置以当该第二存储胞的一电压电平变得低于一临界电压电平时并且当该第三存储胞的一电压电平高于临界电压电平时,将该更新率增加到该第一更新率,
其中,该临界电压电平高于一标准电压电平,该标准电压电平用于判断二进制逻辑。
13.如权利要求12所述的DRAM,其中,该控制元件经配置以当该第二存储胞的该电压电平和该第三存储胞的该电压电平均变得低于该临界电压电平时,将该更新率从该第一更新率增加到该第二更新率。
14.如权利要求11所述的DRAM,其中,该控制元件经配置以当来自该第二存储胞的一漏电流的一量值变得高于一临界量值时以及当来自该第三存储胞的一漏电流的一量值低于该临界量值时,将该更新率增加至该第一更新率。
15.如权利要求14所述的DRAM,其中,该控制元件经配置以当来自该第二存储胞的该漏电流的该量值以及来自该第三存储胞的该漏电流的该量值均高于该临界量值时,将该更新率从该第一更新率提高到该第二更新率。
16.一种动态随机存取存储存储器的操作方法,包括:
提供可由一列控制的一第一存储胞,该第一存储胞用于存储数据;
提供可由该列控制的一第二存储胞一存储电能,该第二存储胞经由与该第一存储胞一同被程序化具有该存储电能;以及
当该第二存储胞的该存储电能变得低于一临界电能时,将一更新单元的一更新率增加到该第一更新率,该更新单元包括该列,
其中,该临界电能高于一标准电能,该标准电能用于判断二进制逻辑。
17.如权利要求16所述的操作方法,还包括:
监测由于该第二存储胞的劣化而导致的该存储电能的减少。
18.如权利要求16所述的操作方法,还包括:
提高该更新率后,不再降低该更新率。
19.如权利要求16所述的操作方法,
其中,提供可由该列控制的一第二存储胞一存储电能的该操作包括:
提供该第二存储胞一电压电平,以及
其中,当该第二存储胞的该存储电能变得低于一临界电能时,将一更新单元的一更新率增加到该第一更新率的该操作包括:
当该第二存储胞的该电压电平变得低于一临界电压电平时,将该更新率增加到该第一更新率,其中,该临界电压电平高于一标准电压电平,该标准电压电平用于判断二进制逻辑。
20.如权利要求16所述的操作方法,其中,当该第二存储胞的该存储电能变得低于一临界电能时,将一更新单元的一更新率增加到该第一更新率的该操作包括:
当来自该第二存储胞的一漏电流的一量值变得高于一临界量值时,将该更新率增加到该第一更新率。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762592536P | 2017-11-30 | 2017-11-30 | |
US62/592,536 | 2017-11-30 | ||
US15/900,421 | 2018-02-20 | ||
US15/900,421 US10332579B2 (en) | 2017-11-30 | 2018-02-20 | DRAM and method for operating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109859789A true CN109859789A (zh) | 2019-06-07 |
CN109859789B CN109859789B (zh) | 2020-12-18 |
Family
ID=66632613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810803951.0A Active CN109859789B (zh) | 2017-11-30 | 2018-07-20 | 动态随机存取存储器及其操作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10332579B2 (zh) |
CN (1) | CN109859789B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6118711A (en) * | 1996-04-16 | 2000-09-12 | Micron Technology, Inc. | Apparatus for testing redundant elements in a packaged semiconductor memory device |
US6269039B1 (en) * | 2000-04-04 | 2001-07-31 | International Business Machines Corp. | System and method for refreshing memory devices |
US20090316501A1 (en) * | 2008-06-18 | 2009-12-24 | Micron Technology, Inc. | Memory malfunction prediction system and method |
CN102456394A (zh) * | 2010-10-20 | 2012-05-16 | 三星电子株式会社 | 执行dram刷新操作的存储电路、系统和模块及其操作方法 |
CN103035281A (zh) * | 2011-09-29 | 2013-04-10 | 复旦大学 | 一种基于单元漏电检测的温度控制自刷新方法 |
CN103688311A (zh) * | 2011-06-30 | 2014-03-26 | 晶像股份有限公司 | 用于促进对动态存储器设备的精细自刷新控制的机制 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5652723A (en) | 1991-04-18 | 1997-07-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
US5511020A (en) * | 1993-11-23 | 1996-04-23 | Monolithic System Technology, Inc. | Pseudo-nonvolatile memory incorporating data refresh operation |
US6438057B1 (en) | 2001-07-06 | 2002-08-20 | Infineon Technologies Ag | DRAM refresh timing adjustment device, system and method |
KR100468720B1 (ko) | 2002-03-08 | 2005-01-29 | 삼성전자주식회사 | 메모리 셀들의 리프레쉬 방법 및 리프레쉬 제어회로 |
KR100921827B1 (ko) | 2008-04-21 | 2009-10-16 | 주식회사 하이닉스반도체 | 반도체 메모리장치 및 이의 동작 방법 |
US8743590B2 (en) | 2011-04-08 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device using the same |
KR101879442B1 (ko) | 2011-05-25 | 2018-07-18 | 삼성전자주식회사 | 휘발성 메모리 장치의 리프레쉬 방법, 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치 |
KR101932663B1 (ko) * | 2012-07-12 | 2018-12-26 | 삼성전자 주식회사 | 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법 |
KR102124987B1 (ko) | 2013-08-14 | 2020-06-22 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
US10373667B2 (en) * | 2013-08-28 | 2019-08-06 | Hewlett Packard Enterprise Development Lp | Refresh rate adjust |
WO2016004388A1 (en) * | 2014-07-03 | 2016-01-07 | Yale University | Circuitry for ferroelectric fet-based dynamic random access memory and non-volatile memory |
-
2018
- 2018-02-20 US US15/900,421 patent/US10332579B2/en active Active
- 2018-07-20 CN CN201810803951.0A patent/CN109859789B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6118711A (en) * | 1996-04-16 | 2000-09-12 | Micron Technology, Inc. | Apparatus for testing redundant elements in a packaged semiconductor memory device |
US6269039B1 (en) * | 2000-04-04 | 2001-07-31 | International Business Machines Corp. | System and method for refreshing memory devices |
US20090316501A1 (en) * | 2008-06-18 | 2009-12-24 | Micron Technology, Inc. | Memory malfunction prediction system and method |
CN102456394A (zh) * | 2010-10-20 | 2012-05-16 | 三星电子株式会社 | 执行dram刷新操作的存储电路、系统和模块及其操作方法 |
CN103688311A (zh) * | 2011-06-30 | 2014-03-26 | 晶像股份有限公司 | 用于促进对动态存储器设备的精细自刷新控制的机制 |
CN103035281A (zh) * | 2011-09-29 | 2013-04-10 | 复旦大学 | 一种基于单元漏电检测的温度控制自刷新方法 |
Non-Patent Citations (1)
Title |
---|
ISHWAR BHATI: "Flexible auto-refresh: Enabling scalable and energy-efficient DRAM refresh reductions", 《2015 ACM/IEEE 42ND ANNUAL INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE (ISCA)》 * |
Also Published As
Publication number | Publication date |
---|---|
US20190164589A1 (en) | 2019-05-30 |
CN109859789B (zh) | 2020-12-18 |
US10332579B2 (en) | 2019-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108242248B (zh) | 存储器件、包括存储器件的存储系统及其操作方法 | |
CN101065809B (zh) | 用于检测薄弱单元的sram测试方法和sram测试设备 | |
EP2399260B1 (en) | Dynamic random access memory (dram) refresh | |
US10078494B2 (en) | Secure true random number generation using 1.5-T transistor flash memory | |
US9224450B2 (en) | Reference voltage modification in a memory device | |
CN101752009A (zh) | 静态随机存取存储器的操作电压的调整方法 | |
CN106601285A (zh) | 存储器装置及其操作方法 | |
JPH06139786A (ja) | 電気的消去及び書込み可能rom | |
CN109961815A (zh) | 动态随机存取存储器及其操作方法 | |
CN109872742A (zh) | 动态随机存取存储器 | |
US20180033471A1 (en) | Memory devices with improved refreshing operation | |
US8289787B2 (en) | Semiconductor memory device and method for operating the same | |
CN109859789A (zh) | 动态随机存取存储器及其操作方法 | |
US9325321B2 (en) | Background auto-refresh apparatus and method for non-volatile memory array | |
CN104599716B (zh) | 闪存单元逻辑状态读取值的判断方法 | |
US10354713B2 (en) | DRAM and method for determining binary logic using a test voltage level | |
TWI652672B (zh) | 動態隨機存取記憶體及其操作方法 | |
CN105788643B (zh) | Rom单元及其读取方法和装置、存储器 | |
CN105976857A (zh) | 一种信号建立时间控制电路及基于该电路的动态存储器 | |
CN109961816B (zh) | 动态随机存取存储器及其操作方法 | |
CN205645281U (zh) | 一种信号建立时间控制电路及基于该电路的动态存储器 | |
CN109961813A (zh) | 动态随机存取存储器 | |
US8867292B2 (en) | Semiconductor device, method of retrieving data, and microcomputer | |
US9460779B2 (en) | Memory sensing method using one-time sensing table and associated memory device | |
TWI682402B (zh) | 應用於動態隨機存取記憶體的主動更新方法以及電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |