CN109841243A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109841243A
CN109841243A CN201810677683.2A CN201810677683A CN109841243A CN 109841243 A CN109841243 A CN 109841243A CN 201810677683 A CN201810677683 A CN 201810677683A CN 109841243 A CN109841243 A CN 109841243A
Authority
CN
China
Prior art keywords
transmitter
data
semiconductor device
byte
data byte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810677683.2A
Other languages
English (en)
Other versions
CN109841243B (zh
Inventor
金敬勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109841243A publication Critical patent/CN109841243A/zh
Application granted granted Critical
Publication of CN109841243B publication Critical patent/CN109841243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置包括被分配给第一数据字节的第一发射器和被分配给第二数据字节的第二发射器，其中被分配给第一数据字节和第二数据字节中的已去激活的字节的每个发射器的电源节点与接地端子耦接。

Description

半导体装置
相关申请的交叉引用
本申请要求2017年11月27日向韩国知识产权局提交的申请号为10-2017-0159522的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
各种实施例总体而言涉及一种半导体电路，并且更具体地，涉及一种能够转换数据输入/输出结构的半导体装置。
背景技术
半导体装置可以被划分为由一个裸片配置的单裸片封装体(SDP)和由两个裸片配置的双裸片封装体(DDP)。
半导体装置可以在多种数据输入/输出结构(诸如X64、X32、X16和X8结构)中操作，该多种数据输入/输出结构根据由一个命令输入/输出的数据的量或数量64、32、16和8来分类。
视情况需要，半导体装置可以以在数据输入/输出结构中转换的方式来使用。
也就是说，以X64结构配置的半导体装置可以被改变为以X32结构操作，并且在这种情况下，不使用与4字节(32比特位)的数据相对应的数据输入/输出电路(DQ)。
发明内容
各种实施例针对一种半导体装置，其能够通过存在由于数据输入/输出结构中的变化而不工作的电路配置来减少电流消耗。
在一个实施例中，一种半导体装置可以包括：第一发射器，其被分配给第一数据字节；以及第二发射器，其被分配给第二数据字节，其中被分配给第一数据字节和第二数据字节中的已去激活的字节的每个发射器的电源节点与接地端子耦接。
在一个实施例中，一种半导体装置可以包括：第一发射器，其被分配给第一数据字节；第二发射器，其被分配给第二数据字节；以及切换电路，其被配置为根据控制信号而将电源端子或接地端子与每个第二发射器的电源节点耦接。
在一个实施例中，半导体装置可以包括：第一裸片，其被划分为多个通道；以及第二裸片，其被划分为多个通道，其中第一裸片和第二裸片中的每个通道包括用于输出第一数据字节的第一发射器和用于输出第二数据字节的第二发射器，并且其中被分配给第一数据字节和第二数据字节中的已去激活的字节的每个发射器的电源节点与接地端子耦接。
附图说明
图1是示出根据一个实施例的双裸片封装体(DDP)类型的半导体装置100的示例性配置的代表的示图。
图2是示出根据一个实施例的半导体装置的数据输出电路110的示例性配置的代表的示图。
图3是示出图2中所示的发射器202的示例性配置的代表的示图。
图4是示出根据另一个实施例的半导体装置的数据输出电路120的示例性配置的代表的示图。
具体实施方式
在下文中，将参考附图通过各种示例性实施例来描述半导体装置。
图1是示出根据一个实施例的双裸片封装体(DDP)类型的半导体装置100的示例性配置的代表的示图。
参考图1，根据一个实施例的双裸片封装体(DDP)类型的半导体装置100示出如下示例：其中半导体装置100被配置为支持数据输入/输出结构(诸如X64结构、X32结构、X16结构和X8结构)之中的X64结构，并且可以包括第一裸片DIE0和第二裸片DIE1。
如果输入读取命令，则第一裸片DIE0可以输出根据X64结构而要输出的数据的8字节(64比特位)之中的数据的4字节(32比特位)，而第二裸片DIE1可以输出剩余的4字节。因此，数据输入/输出结构可以根据基于读取命令而要输出的数据的数量来分类。
第一裸片DIE0可以包括第一通道CH_A和第二通道CH_B。
第一通道CH_A和第二通道CH_B中的每一个通道可以输出2字节数据。
第一通道CH_A可以包括数据输入/输出电路DQ，即，用于输出2字节数据的第一字节(字节0)的数据输入/输出电路101，以及用于输出数据的第二字节(字节1)的数据输入/输出电路102。
此外，第二通道CH_B可以包括用于输出2字节数据的第一字节(字节0)的数据输入/输出电路103以及用于输出数据的第二字节(字节1)的数据输入/输出电路104。
第二裸片DIE1可以包括第一通道CH_A和第二通道CH_B。
因此，每个第一通道CH_A可以输出2数据字节，并且每个第二通道CH_B可以输出2数据字节。
第一通道CH_A可以包括用于输出2字节数据的第一字节(字节0)的数据输入/输出电路105以及用于输出数据的第二字节(字节1)的数据输入/输出电路106。
此外，第二通道CH_B可以包括用于输出2字节数据的第一字节(字节0)的数据输入/输出电路107以及用于输出数据的第二字节(字节1)的数据输入/输出电路108。
在下文中，为了便于解释起见，数据的第一字节(字节0)将被称为已激活的字节，而数据的第二字节(字节1)将被称为已去激活的字节。已去激活的字节可以指被去激活的字节或者被指定、分类或标记为已去激活的字节。
已激活的字节与在由半导体装置提供的能够输入/输出的数据的总共8个字节之中的根据X32数据输入/输出结构而要输入/输出的数据的4个字节相对应，而已去激活的字节可以是总共8个数据字节之中的根据X32数据输入/输出结构而不需要输入/输出的数据的4个字节。
根据一个实施例的半导体装置100可以通过去激活数据输入/输出电路102、104、106和108来将数据输入/输出结构从X64转换为X32，以输出数据输入/输出电路101至108之中的已去激活的数据字节。
本实施例示出了如下示例：其中第二数据字节(字节1)被设置为已去激活的字节，并且用于输出第二数据字节(字节1)的数据输入/输出电路102、104、106和108被去激活，并且可以通过去激活数据输入/输出电路101、103、105和107将数据输入/输出结构从X64转换为X32，以将第一数据字节(字节0)输出为已去激活的字节。因此，第一数据字节和第二数据字节中的任意一个可以基于数据输入/输出结构而被去激活。
图2是示出根据一个实施例的半导体装置的数据输出电路110的示例性配置的代表的示图。
为了便于说明，图2仅示出了第一裸片DIE0和第二裸片DIE1中的第一裸片DIE0。第二裸片DIE1可以与第一裸片DIE0配置基本相同。
根据一个实施例的半导体装置的数据输出电路110可以包括用于输出已激活的字节的第一发射器TX、用于输出已去激活的字节的第二发射器TX以及切换电路。
在第一通道CH_A和第二通道CH_B中的每一个通道中，数据输出电路110可以包括用于输出已激活的字节的第一发射器TX、用于输出已去激活的字节的第二发射器TX以及切换电路。
用于输出上面参考图1所述的第一字节(字节0)(即，已激活的字节)的第一发射器TX通过通信线路与接收设备(例如，物理层PHY)耦接。
用于输出第二字节(字节1)(即，已去激活的字节)的第二发射器TX与物理层PHY物理地/电地去耦接。换言之，通信线路不与第二发射器TX耦接。
在用于输出已去激活的字节的第二发射器TX中，通过将接地端子耦接到电源节点(电源端子耦接到的节点)，可以防止产生泄漏电流。
参考图2，第一通道CH_A中被分配或指配给已激活的字节的第一发射器(TX)201可以驱动并输出通过第一发射器201中的输入端子IN输入的数据。
第一发射器201的输出端子通过通信线路与物理层PHY耦接。
第一通道CH_A中被分配给已去激活的字节的第二发射器(TX)202与物理层PHY物理地/电地去耦接。换言之，通信线路不与第二发射器202耦接。
数据不被提供给第二发射器202的输入端子IN。
切换电路203可以根据控制信号CTR而将电源端子(例如，VDDQ)或接地端子(例如，VSSQ)与第二发射器202的电源节点耦接。
例如，如果控制信号CTR为高电平，则切换电路203可以将电源端子与第二发射器202的电源节点耦接，而如果控制信号CTR为低电平，则切换电路203可以将接地端子与第二发射器202的电源节点耦接。因此，如果第二数据字节根据数据输入/输出结构而被去激活，则切换电路203可以根据控制信号CTR将接地端子与每个第二发射器202的电源节点耦接。
由于切换电路203将接地端子与第二发射器202的电源节点耦接，所以可以防止从第二发射器202产生的泄漏电流。
控制信号CTR可以通过使用模式寄存器组(MRS)、熔丝组或选择焊盘来产生。
如果在模式寄存器组(MRS)中将对应的半导体装置(支持X64)的数据输入/输出结构设置为X64，则可以产生处于高电平的控制信号CTR，而如果数据输入/输出结构被设置为X32，则可以产生处于低电平的控制信号CTR。因此，控制信号CTR可以根据第二数据字节是否基于数据输入/输出结构来被激活而具有不同的值。
对应的半导体装置(支持X64)的数据输入/输出结构可以在熔丝组中被储存为X64或X32，并且所储存的信号可以用作控制信号CTR。
选择焊盘是被提供用以选择数据输入/输出结构的焊盘。例如，由于数据输入/输出结构可以根据选择焊盘是否被接地而改变，所以如果输入/输出结构被改变，则可以产生控制信号CTR。
第二通道CH_B中被分配给已激活的字节的第一发射器301可以驱动并输出通过第一发射器301的输入端子IN输入的数据。
第一发射器301的输出端子通过通信线路与物理层PHY耦接。
第二通道CH_B中被分配给已去激活的字节的第二发射器302与物理层PHY物理地/电地去耦接。换言之，通信线路不与第二发射器302耦接。
数据不被提供给第二发射器302的输入端子IN。
切换电路303可以根据控制信号CTR而将电源端子或接地端子与第二发射器302的电源节点耦接。
例如，如果控制信号CTR为高电平，则切换电路303可以将电源端子与第二发射器302的电源节点耦接，而如果控制信号CTR为低电平，则切换电路303可以将接地端子与第二发射器302的电源节点耦接。因此，如果第二数据字节可以根据数据输入/输出结构而被去激活，则切换电路303可以根据控制信号CTR而将接地端子与每个第二发射器302的电源节点耦接。
由于切换电路303将接地端子与第二发射器302的电源节点耦接，所以可以防止从第二发射器302产生的泄漏电流。
因为第二裸片DIE1可以被配置为与第一裸片DIE0相同，所以本文中将省略对第二裸片DIE1的配置的描述。
图3是示出图2中所示的第二发射器202的示例性配置的代表的示图。
参考图3，第二发射器202可以包括第一晶体管211和第二晶体管212。
第一晶体管211的栅极和第二晶体管212的栅极可以与输入端子IN耦接。
不是电源端子而是接地端子耦接到第二发射器202的电源节点213(即，第一晶体管211的源极端子)。
第一晶体管211的漏极端子可以与第二晶体管212的漏极端子耦接。
第二发射器202的接地节点214(即，第二晶体管212的源极端子)与接地端子耦接。
与第一晶体管211的漏极端子和第二晶体管212的漏极端子耦接的输出节点OUT被浮置。
因为当接地端子耦接到第一晶体管211的源极端子时不产生电势差，所以可以防止从第二发射器202产生的泄漏电流。
图4是示出根据另一个实施例的半导体装置的数据输出电路120的示例性配置的代表的示图。
为了方便说明，图4仅示出了第一裸片DIE0和第二裸片DIE1中的第一裸片DIE0。第二裸片DIE1可以与第一裸片DIE0配置基本相同。
根据一个实施例的半导体装置的数据输出电路120可以包括被分配给已激活的字节的第一发射器TX、被分配给已去激活的字节的第二发射器TX、切换电路和电压检测电路。
在第一通道CH_A和第二通道CH_B中的每一个通道中，数据输出电路120可以包括被分配给已激活的字节的第一发射器TX、被分配给已去激活的字节的第二发射器TX、切换电路和电压检测电路。
第一发射器TX通过通信线路与接收设备(例如，物理层PHY)耦接。
第二发射器TX与物理层PHY物理地/电地去耦接。换言之，通信线路不耦接到第二发射器TX。
在第二发射器TX中，通过将接地端子耦接到电源节点(电源端子将要耦接到的节点)，可以防止产生泄漏电流。
参考图4，第一通道CH_A中被分配给已激活的字节的第一发射器(TX)201可以驱动并输出通过第一发射器201的输入端子IN输入的数据。
第一发射器201的输出端子通过通信线路与物理层PHY耦接。
第一通道CH_A中被分配给已去激活的字节的第二发射器(TX)202与物理层PHY物理地/电地去耦接。换言之，通信线路不与第二发射器202耦接。
数据不被提供给第二发射器202的输入端子IN。
切换电路203可以根据控制信号CTR而将电源端子(例如，VDDQ)或接地端子(例如，VSSQ)与第二发射器202的电源节点耦接。
例如，如果控制信号CTR为高电平，则切换电路203可以将电源端子与第二发射器202的电源节点耦接，而如果控制信号CTR为低电平，则切换电路203可以将接地端子与第二发射器202的电源节点耦接。
由于切换电路203将接地端子与第二发射器202的电源节点耦接，所以可以防止从第二发射器202产生的泄漏电流。
电压检测电路204可以根据检测第二发射器202的输出节点的电压的结果来产生控制信号CTR。
如果第二发射器202被去激活，则第二发射器202的输出节点被浮置。换言之，当第二数据字节被去激活时，第二发射器202的输出节点可以被浮置。因此，如果第二发射器202的输出节点的电压是基于浮置状态的电压，则电压检测电路204可以产生处于低电平的控制信号CTR，而如果第二发射器202的输出节点的电压不是基于浮置状态的电压，则可以产生处于高电平的控制信号CTR。
第二通道CH_B中被分配给已激活的字节的第一发射器301可以驱动并输出通过第一发射器301的输入端子IN输入的数据。
第一发射器301的输出端子通过通信线路与物理层PHY耦接。
第二通道CH_B中被分配给已去激活的字节的第二发射器302与物理层PHY物理地/电地去耦接。换言之，通信线路不与第二发射器302耦接。
数据不被提供给第二发射器302的输入端子IN。
切换电路303可以根据控制信号CTR而将电源端子或接地端子与第二发射器302的电源节点耦接。
例如，如果控制信号CTR为高电平，则切换电路303可以将电源端子与第二发射器302的电源节点耦接，而如果控制信号CTR为低电平，则切换电路303可以将接地端子与第二发射器302的电源节点耦接。
由于切换电路303将接地端子与第二发射器302的电源节点耦接，所以可以防止从第二发射器302产生的泄漏电流。
电压检测电路304可以根据检测第二发射器302的输出节点的电压的结果来产生控制信号CTR。
如果第二发射器302被去激活，则第二发射器302的输出节点被浮置。换言之，当第二数据字节被去激活时，第二发射器302的输出节点可以被浮置。因此，如果第二发射器302的输出节点的电压是基于浮置状态的电压，则电压检测电路304可以产生处于低电平的控制信号CTR，而如果第二发射器302的输出节点的电压不是基于浮置状态的电压，则可以产生处于高电平的控制信号CTR。
因为第二裸片DIE1可以被配置为与第一裸片DIE0基本相同，所以本文中将省略对第二裸片DIE1的配置的描述。
尽管以上已经描述了各种实施例，但是本领域技术人员将会理解所描述的实施例仅是示例。因此，本文中所描述的半导体装置不应该基于所描述的实施例进行限制。

Claims (17)

1.一种半导体装置，包括：
第一发射器，其被分配给第一数据字节；以及
第二发射器，其被分配给第二数据字节，
其中，被分配给第一数据字节和第二数据字节中的已去激活的字节的每个发射器的电源节点与接地端子耦接。
2.根据权利要求1所述的半导体装置，其中，第一数据字节和第二数据字节中的任意一个数据字节根据数据输入/输出结构而被去激活。
3.根据权利要求2所述的半导体装置，其中，数据输入/输出结构根据基于一个读取命令而要输出的数据的数量来分类。
4.一种半导体装置，包括：
第一发射器，其被分配给第一数据字节；
第二发射器，其被分配给第二数据字节；以及
切换电路，其被配置为根据控制信号而将电源端子或接地端子与每个第二发射器的电源节点耦接。
5.根据权利要求4所述的半导体装置，其中，如果第二数据字节被去激活，则第二发射器的输出节点被浮置。
6.根据权利要求4所述的半导体装置，其中，控制信号根据第二数据字节是否基于数据输入/输出结构来被激活而具有不同的值。
7.根据权利要求4所述的半导体装置，其中，如果第二数据字节根据数据输入/输出结构而被去激活，则切换电路被配置为根据控制信号而将接地端子与每个第二发射器的电源节点耦接。
8.根据权利要求7所述的半导体装置，其中，数据输入/输出结构根据基于一个命令而要输出的数据的数量来分类。
9.根据权利要求4所述的半导体装置，其中，控制信号通过使用模式寄存器组、熔丝组或选择焊盘来产生。
10.根据权利要求4所述的半导体装置，还包括：
电压检测电路，其被配置为根据检测第二发射器的输出节点的电压的结果来产生控制信号。
11.一种半导体装置，包括：
第一裸片，其被划分为多个通道；以及
第二裸片，其被划分为多个通道，
其中，第一裸片和第二裸片中的每个通道包括用于输出第一数据字节的第一发射器和用于输出第二数据字节的第二发射器，以及
其中，被分配给第一数据字节和第二数据字节中的已去激活的字节的每个发射器的电源节点与接地端子耦接。
12.根据权利要求11所述的半导体装置，其中，第一数据字节和第二数据字节中的任意一个数据字节根据数据输入/输出结构而被去激活。
13.根据权利要求12所述的半导体装置，其中，数据输入/输出结构根据基于一个读取命令而要输出的数据的数量来分类。
14.根据权利要求11所述的半导体装置，其中，如果第二数据字节被去激活，则第二发射器的输出节点被浮置。
15.根据权利要求11所述的半导体装置，还包括：
切换电路，其被配置为根据控制信号而将电源节点与电源端子或接地端子耦接。
16.根据权利要求15所述的半导体装置，其中，控制信号通过使用模式寄存器组、熔丝组或选择焊盘来产生。
17.根据权利要求15所述的半导体装置，还包括：
电压检测电路，其被配置为根据检测第二发射器的输出节点的电压的结果来产生控制信号。
CN201810677683.2A 2017-11-27 2018-06-27 半导体装置 Active CN109841243B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0159522 2017-11-27
KR1020170159522A KR20190061298A (ko) 2017-11-27 2017-11-27 반도체 장치

Publications (2)

Publication Number Publication Date
CN109841243A true CN109841243A (zh) 2019-06-04
CN109841243B CN109841243B (zh) 2023-11-24

Family

ID=66634045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810677683.2A Active CN109841243B (zh) 2017-11-27 2018-06-27 半导体装置

Country Status (3)

Country Link
US (1) US10713191B2 (zh)
KR (1) KR20190061298A (zh)
CN (1) CN109841243B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160055802A1 (en) * 2014-08-25 2016-02-25 Samsung Display Co., Ltd. Organic light-emitting diode (oled) display and method of driving the same
CN106815177A (zh) * 2015-12-02 2017-06-09 爱思开海力士有限公司 具有多列的半导体装置
WO2017118221A1 (zh) * 2016-01-04 2017-07-13 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100060611A (ko) 2008-11-28 2010-06-07 삼성전자주식회사 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
KR102290559B1 (ko) * 2015-02-02 2021-08-18 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
KR102657544B1 (ko) 2016-09-05 2024-04-16 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160055802A1 (en) * 2014-08-25 2016-02-25 Samsung Display Co., Ltd. Organic light-emitting diode (oled) display and method of driving the same
CN106815177A (zh) * 2015-12-02 2017-06-09 爱思开海力士有限公司 具有多列的半导体装置
WO2017118221A1 (zh) * 2016-01-04 2017-07-13 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
KR20190061298A (ko) 2019-06-05
CN109841243B (zh) 2023-11-24
US10713191B2 (en) 2020-07-14
US20190163654A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
CN101779373A (zh) 用于输入/输出缓冲器的动态阻抗控制
US10580466B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
KR100656431B1 (ko) 트랜지스터를 이용한 온도 감지 장치
KR20100133192A (ko) 물리적으로 공유된 데이터 패스를 구비하는 반도체 메모리 장치 및 이에 대한 테스트 장치
CN106487375A (zh) 缓冲器电路、接收器和使用接收器的系统
KR100566302B1 (ko) 파워업 신호 발생 장치
KR20100077556A (ko) 반도체 메모리 장치
US7868667B2 (en) Output driving device
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US20140285231A1 (en) Semiconductor device and trimming method for the same
CN109841243A (zh) 半导体装置
KR102522006B1 (ko) 입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치
JP2016005075A (ja) 半導体装置
KR20150056804A (ko) 반도체 장치
JP6103815B2 (ja) 不揮発性メモリ回路、及び半導体装置
KR101190688B1 (ko) 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법
KR100772711B1 (ko) 내부전원 생성장치
US9240246B2 (en) Semiconductor device having fuse circuit
KR100853467B1 (ko) 반도체메모리소자
KR102675825B1 (ko) 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법
US8427882B2 (en) Voltage signals multiplexer
CN110164491B (zh) 缓冲电路以及包括缓冲电路的半导体装置和系统
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로
US20240242744A1 (en) Semiconductor memory device
KR20110072549A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant