CN109786258A - 薄膜晶体管的制备方法及显示装置 - Google Patents

薄膜晶体管的制备方法及显示装置 Download PDF

Info

Publication number
CN109786258A
CN109786258A CN201910051342.9A CN201910051342A CN109786258A CN 109786258 A CN109786258 A CN 109786258A CN 201910051342 A CN201910051342 A CN 201910051342A CN 109786258 A CN109786258 A CN 109786258A
Authority
CN
China
Prior art keywords
layer
electrode
tft
film transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910051342.9A
Other languages
English (en)
Inventor
何怀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201910051342.9A priority Critical patent/CN109786258A/zh
Publication of CN109786258A publication Critical patent/CN109786258A/zh
Priority to PCT/CN2019/130303 priority patent/WO2020147575A1/zh
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/20Acidic compositions for etching aluminium or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/26Acidic compositions for etching refractory metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管的制备方法,所述薄膜晶体管的制备方法包括以下步骤:利用物理气相沉积法在基板的半导体层上依次沉积第一钼金属层,铝金属层和第二钼金属层,得到源漏金属层,其中,沉积所述第一钼金属层和所述第二钼金属层时,通入的氮气流量为0sccm~1000sccm;利用蚀刻液对所述源漏金属层进行蚀刻,得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液;在所述源极和漏极上依次形成钝化层和电极层。本发明还公开了一种显示装置。本发明由于在沉积钼金属层时将氮气流量控制在1000sccm以下,从而降低了钼金属层的氮含量,提高了钼金属层与蚀刻液的反应速率,使得蚀刻得到的源极和漏极无钼金属残留。

Description

薄膜晶体管的制备方法及显示装置
技术领域
本发明涉及薄膜晶体管液晶显示技术领域,尤其涉及薄膜晶体管的制备方法及显示装置。
背景技术
薄膜晶体管(Thin Film Transistor,TFT)是目前液晶显示装置(Liquid CrystalDisplay,LCD)中的主要驱动元件,TFT的性能直接关系液晶显示装置的显示性能。
TFT阵列的制备过程中,源极和漏极一般通过对源漏金属层进行湿蚀刻得到,源漏金属层通常采用氮化钼/铝/氮化钼的多层金属结构,由于氮化钼与蚀刻液的反应速率较小,从而进行湿蚀刻后得到的源极和漏极容易出现钼金属钼残留,影响薄膜晶体管的性能。
上述内容仅用于辅助理解本发明的技术方案,并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供一种薄膜晶体管的制备方法及显示装置,旨在解决目前湿蚀刻制备得到的源极和漏极容易出现金属钼残留,影响薄膜晶体管的性能的问题。
为实现本发明的目的,本发明提供一种薄膜晶体管的制备方法,所述薄膜晶体管的制备方法包括以下步骤:
利用物理气相沉积法在基板的半导体层上依次沉积第一钼金属层,铝金属层和第二钼金属层,得到源漏金属层,其中,沉积所述第一钼金属层和所述第二钼金属层时,通入的氮气流量为0sccm~1000sccm;
利用蚀刻液对所述源漏金属层进行蚀刻,得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液;
在所述源极和漏极上依次形成钝化层和电极层。
可选地,所述利用物理气相沉积法在基板的半导体层上依次沉积第一钼金属层,铝金属层和第二钼金属层,得到源漏金属层的步骤之前,还包括:
提供基板;
在所述基板上形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层。
可选地,利用蚀刻液对所述源漏金属层进行蚀刻的过程中蚀刻温度为30℃~40℃。
可选地,所述蚀刻液中包括盐酸和硝酸,其中,所述硝酸重量百分比浓度为1.5%~3.5%。
可选地,所述利用蚀刻液对所述源漏金属层进行蚀刻,得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液的步骤包括:
在所述源漏金属层上涂覆光刻胶,利用掩膜版对所述光刻胶曝光,然后对所述光刻胶进行显影;
利用蚀刻液对涂覆有所述光刻胶的所述源漏金属层进行蚀刻,然后剥离所述光刻胶得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液。
可选地,所述栅极的材料包括铝、钼和铜中的至少一种。
可选地,其特征在于,所述栅极以及所述电极层采用物理气相沉积法制备,所述栅极绝缘层、所述半导体层以及所述钝化层采用化学气相沉积法制备。
为了实现上述目的,本申请还提出一种薄膜晶体管的制备方法,所述薄膜晶体管的制备方法包括以下步骤:
提供基板;
在所述基板上形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层;
利用物理气相沉积法在所述半导体层上依次沉积第一钼金属层,铝金属层和第二钼金属层,得到源漏金属层,其中,沉积所述第一钼金属层和所述第二钼金属层时,通入的氮气流量为0sccm~1000sccm;
利用蚀刻液在30℃~40℃下对所述源漏金属层进行蚀刻,得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液,其中,所述硝酸重量百分比浓度为1.5%~3.5%;
在所述源极和漏极上依次形成钝化层和电极层。
可选地,所述栅极以及所述电极层采用物理气相沉积法制备,所述栅极绝缘层、所述半导体层以及所述钝化层采用化学气相沉积法制备。
为了实现上述目的,本申请还提出一种显示装置,所述显示装置包括薄膜晶体管,所述薄膜晶体管包括依次层叠于基板上的栅极、栅极绝缘层、半导体层、源极和漏极、钝化层、电极层,所述薄膜晶体管通过如上任一项所述的薄膜晶体管的制备方法制备得到。
本发明实施例提供一种薄膜晶体管的制备方法及显示装置,利用物理气相沉积法在基板的半导体层上依次沉积第一钼金属层,铝金属层和第二钼金属层,得到源漏金属层,其中,沉积所述第一钼金属层和所述第二钼金属层时,通入的氮气流量为0sccm-1000sccm,然后利用蚀刻液对所述源漏金属层进行蚀刻,得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液,然后在所述源极和漏极上依次形成钝化层和电极层。由于在沉积钼金属层时将氮气流量控制在1000sccm以下,从而降低了钼金属层的氮含量,提高了钼金属层与蚀刻液的反应速率,蚀刻得到的源极和漏极无钼金属残留。
附图说明
图1为本申请薄膜晶体管的制备方法的步骤流程示意图;
图2为本申请薄膜晶体管的制备方法的又一步骤流程示意图。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
首先,对本发明实施例提供的薄膜晶体管的制备方法进行简要概述。
参照图1,图1为本申请薄膜晶体管的制备方法的步骤流程示意图,该薄膜晶体管的制备方法包括:
步骤S10,利用物理气相沉积法在基板的半导体层上依次沉积第一钼金属层,铝金属层和第二钼金属层,得到源漏金属层,其中,沉积所述第一钼金属层和所述第二钼金属层时,通入的氮气流量为0sccm~1000sccm;
提供已经沉积有半导体层的基板,对该基板进行清洗,然后在半导体层上物理气相沉积(Physical Vapor Deposition,PVD)法沉积源漏金属层,对源漏金属层进行湿蚀刻得到源极和漏极。具体地,对已经沉积有半体层的基板进行清洗后,将该基板送入PVD设备的真空室,利用物理气相沉积法在基板的半导体层上依次沉积第一钼金属层,铝金属层和第二钼金属层,得到源漏金属层,其中,沉积所述第一钼金属层和所述第二钼金属层时,通入的氮气流量为0sccm~1000sccm。具体地,先以纯钼作为靶材,控制通入的氮气流量为0sccm~1000sccm,利用物理气相沉积法在基板的半导体层上第一钼金属层;然后以纯铝作为靶材,在第一钼金属层上利用物理气相沉积法沉积铝金属层;以纯钼作为靶材,控制通入的氮气流量为0sccm~1000sccm,利用物理气相沉积法在铝金属层上沉积第二钼金属层。从而得到由第一钼金属层、铝金属层和第二钼金属层共同构成的源漏金属层。需要理解的是,本申请中的钼金属层的成分可包括纯钼,也可以包括氮化钼。
步骤S20,利用蚀刻液对所述源漏金属层进行蚀刻,得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液;
将沉积有源漏金属层的基板取出,在然后涂覆一层光刻胶,利用源极和漏极对应的掩膜版对光刻胶进行曝光,再进行显影后,利用蚀刻液对所述源漏金属层进行湿蚀刻,然后将基板放入剥离液中,剥离光刻胶得到源极和漏极。其中,蚀刻液包括盐酸和硝酸的混合溶液,蚀刻液可以选用常规的铝酸蚀刻所用的盐酸和硝酸组成的蚀刻液。其中,金属与蚀刻液的反应速率主要与蚀刻液中的硝酸浓度有关,通过调节蚀刻液中的硝酸浓度,可调节蚀刻液和源漏金属层的反应速率,以更好地解决源漏金属层蚀刻后金属钼的残留。可选地,蚀刻液中所述硝酸的重量百分比浓度可为1.5%~3.5%。此外,蚀刻的温度可选用常规铝酸蚀刻所用的蚀刻温度,可不做具体限制。可选地,利用蚀刻液对源漏金属层进行蚀刻的步骤在30℃~40℃条件下进行。
步骤S30,在所述源极和漏极上依次形成钝化层和电极层。
得到源极和漏极后,进行清洗,然后在源极和漏极上沉积钝化层薄膜,可选地,钝化层薄膜可利用化学气相沉积法进行沉积。然后涂覆一层光刻胶,利用钝化层对应的掩膜版对光刻胶进行曝光,再进行显影后,进行干蚀刻,然后剥离光刻胶得到钝化层,钝化层中包括过孔图案。
得到钝化层后,进行清洗,然后在钝化层上沉积像素电极层薄膜,可选地,像素电极层薄膜的材料成分可为氧化铟锡。然后涂覆一层光刻胶,利用像素电极层对应的掩膜版对光刻胶进行曝光,再进行显影后,进行湿蚀刻,然后将基板放入剥离液中,剥离光刻胶得到像素电极层(电极层)。
参照图2,图2为本申请薄膜晶体管的制备方法的又一步骤流程示意图,所述步骤S10之前,还包括:
步骤S40提供基板;
提供基板作为衬底,且在基板上制备栅极之前,需要对该基板进行清洁,以避免基板上的脏污物影响沉积的均匀性或在后续沉积过程中造成污染。
步骤S50在所述基板上形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层。
在清洗后的基板上沉积第一金属层,可选地,第一金属层可采用物理气相沉积法进行沉积;可选地,第一金属层的材料采用铜、铝或钼中的至少一种。然后在第一金属层上涂覆一层光刻胶,利用栅极层对应的掩膜版对光刻胶进行曝光,再对曝光后的光刻胶进行显影后,利用蚀刻液进行湿蚀刻,然后将基板放入剥离液中,剥离掉光刻胶后得到栅极。
得到栅极后,对包含栅极的基板进行清洗,然后在基板上沉积栅极绝缘层薄膜,然后再次对基板进行清洗后,在基板上沉积半导体层(包括本征层和掺杂层)薄膜。可选地,栅极绝缘层薄膜和半导体层薄膜可采用化学气相沉积法进行沉积。然后在半导体层上涂覆一层光刻胶,利用半导体层对应的掩膜版对光刻胶进行曝光,再对曝光后的光刻胶进行显影后,利用蚀刻液进行湿蚀刻,然后将基板放入剥离液中,剥离掉光刻胶后得到栅极。栅极绝缘层和半导体层。其中,栅极绝缘层用于将栅极和半导体层隔绝,以防止栅极和半导体层连通,而发生短路。
可选地,在沉积栅极绝缘层薄膜和半导体薄膜后,可不进行蚀刻,直接清洗后沉积源漏金属层,然后涂覆光刻胶,利用源极和漏极对应的掩膜版对光刻胶进行曝光,然后利用显影液进行显影后,再进行两次干蚀刻和两次湿蚀刻得到源极和漏极,以及的得到半导体层对应的图形。其中,湿蚀刻可按照上述条件进行。
根据上述方案制备得到的薄膜晶体管包括依次层叠于基板上的栅极、栅极绝缘层、半导体层、源极和漏极、钝化层、电极层,其中,源极和漏极无金属残留,在源极和漏极上沉积的钝化层无断线等不良状况。
进一步地,本发明还提供一种显示装置,该显示装置包括上述方案制备得到的薄膜晶体管,该显示装置可以是液晶面板、电子纸、OLED(Organic Light Emitting Diode,有机发光二极管)面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
在一实施例中,在基板上依次形成栅极、栅极绝缘层、半导体层后,制备源极和漏极的步骤具体如下:对已经沉积有半导体层的基板进行清洗后,将该基板送入PVD设备的真空室,以纯钼作为靶材,控制通入的氮气流量为1000sccm,利用物理气相沉积法在基板的半导体层上第一钼金属层;然后以纯铝作为靶材,在第一钼金属层上利用物理气相沉积法沉积铝金属层;以纯钼作为靶材,控制通入的氮气流量为1000sccm,利用物理气相沉积法在铝金属层上沉积第二钼金属层,得到源漏金属层。
将沉积有源漏金属层的基板取出,然后涂覆一层光刻胶,利用源极和漏极对应的掩膜版对光刻胶进行曝光,再进行显影。然后利用盐酸和硝酸组成的蚀刻液在40℃下对所述源漏金属层进行湿蚀刻,其中,蚀刻液中硝酸的重量百分比浓度为1.5%。蚀刻完成后,将基板放入剥离液中,剥离光刻胶得到源极和漏极。
将湿蚀刻后的基板至于扫描电子显微镜(scanning electron microscope,SEM)下观察,结果显示源极和漏极边缘平整,无金属残留,且源极和漏极两侧的倾斜角(Taperangle)在40°~60°范围内。
然后在所述源极和漏极上依次形成钝化层和电极层,得到薄膜晶体管。
在一实施例中,在基板上依次形成栅极、栅极绝缘层、半导体层后,制备源极和漏极的步骤具体如下:对已经沉积有半导体层的基板进行清洗后,将该基板送入PVD设备的真空室,以纯钼作为靶材,控制通入的氮气流量为750sccm,利用物理气相沉积法在基板的半导体层上第一钼金属层;然后以纯铝作为靶材,在第一钼金属层上利用物理气相沉积法沉积铝金属层;以纯钼作为靶材,控制通入的氮气流量为750sccm,利用物理气相沉积法在铝金属层上沉积第二钼金属层,得到源漏金属层。
将沉积有源漏金属层的基板取出,然后涂覆一层光刻胶,利用源极和漏极对应的掩膜版对光刻胶进行曝光,再进行显影。然后利用盐酸和硝酸组成的蚀刻液在37℃下对所述源漏金属层进行湿蚀刻,其中,蚀刻液中硝酸的重量百分比浓度为2%。蚀刻完成后,将基板放入剥离液中,剥离光刻胶得到源极和漏极。
将湿蚀刻后的基板至于扫描电子显微镜(scanning electron microscope,SEM)下观察,结果显示源极和漏极边缘平整,无金属残留,且源极和漏极两侧的倾斜角(Taperangle)在40°~60°范围内。
然后在所述源极和漏极上依次形成钝化层和电极层,得到薄膜晶体管。
在一实施例中,在基板上依次形成栅极、栅极绝缘层、半导体层后,制备源极和漏极的步骤具体如下:对已经沉积有半导体层的基板进行清洗后,将该基板送入PVD设备的真空室,以纯钼作为靶材,控制通入的氮气流量为500sccm,利用物理气相沉积法在基板的半导体层上第一钼金属层;然后以纯铝作为靶材,在第一钼金属层上利用物理气相沉积法沉积铝金属层;以纯钼作为靶材,控制通入的氮气流量为500sccm,利用物理气相沉积法在铝金属层上沉积第二钼金属层,得到源漏金属层。
将沉积有源漏金属层的基板取出,然后涂覆一层光刻胶,利用源极和漏极对应的掩膜版对光刻胶进行曝光,再进行显影。然后利用盐酸和硝酸组成的蚀刻液在35℃下对所述源漏金属层进行湿蚀刻,其中,蚀刻液中硝酸的重量百分比浓度为2.5%。蚀刻完成后,将基板放入剥离液中,剥离光刻胶得到源极和漏极。
将湿蚀刻后的基板至于扫描电子显微镜(scanning electron microscope,SEM)下观察,结果显示源极和漏极边缘平整,无金属残留,且源极和漏极两侧的倾斜角(Taperangle)在40°~60°范围内。
然后在所述源极和漏极上依次形成钝化层和电极层,得到薄膜晶体管。
在一实施例中,在基板上依次形成栅极、栅极绝缘层、半导体层后,制备源极和漏极的步骤具体如下:对已经沉积有半导体层的基板进行清洗后,将该基板送入PVD设备的真空室,以纯钼作为靶材,控制通入的氮气流量为250sccm,利用物理气相沉积法在基板的半导体层上第一钼金属层;然后以纯铝作为靶材,在第一钼金属层上利用物理气相沉积法沉积铝金属层;以纯钼作为靶材,控制通入的氮气流量为250sccm,利用物理气相沉积法在铝金属层上沉积第二钼金属层,得到源漏金属层。
将沉积有源漏金属层的基板取出,然后涂覆一层光刻胶,利用源极和漏极对应的掩膜版对光刻胶进行曝光,再进行显影。然后利用盐酸和硝酸组成的蚀刻液在32℃下对所述源漏金属层进行湿蚀刻,其中,蚀刻液中硝酸的重量百分比浓度为3%。蚀刻完成后,将基板放入剥离液中,剥离光刻胶得到源极和漏极。
将湿蚀刻后的基板至于扫描电子显微镜(scanning electron microscope,SEM)下观察,结果显示源极和漏极边缘平整,无金属残留,且源极和漏极两侧的倾斜角(Taperangle)在40°~60°范围内。
然后在所述源极和漏极上依次形成钝化层和电极层,得到薄膜晶体管。
在一实施例中,在基板上依次形成栅极、栅极绝缘层、半导体层后,制备源极和漏极的步骤具体如下:对已经沉积有半导体层的基板进行清洗后,将该基板送入PVD设备的真空室,以纯钼作为靶材,控制通入的氮气流量为0sccm,利用物理气相沉积法在基板的半导体层上第一钼金属层;然后以纯铝作为靶材,在第一钼金属层上利用物理气相沉积法沉积铝金属层;以纯钼作为靶材,控制通入的氮气流量为0sccm,利用物理气相沉积法在铝金属层上沉积第二钼金属层,得到源漏金属层。
将沉积有源漏金属层的基板取出,然后涂覆一层光刻胶,利用源极和漏极对应的掩膜版对光刻胶进行曝光,再进行显影。然后利用盐酸和硝酸组成的蚀刻液在30℃下对所述源漏金属层进行湿蚀刻,其中,蚀刻液中硝酸的重量百分比浓度为3.5%。蚀刻完成后,将基板放入剥离液中,剥离光刻胶得到源极和漏极。
将湿蚀刻后的基板至于扫描电子显微镜(scanning electron microscope,SEM)下观察,结果显示源极和漏极边缘平整,无金属残留,且源极和漏极两侧的倾斜角(Taperangle)在20°~40°范围内。
然后在所述源极和漏极上依次形成钝化层和电极层,得到薄膜晶体管。
由以上实施例结果可以看出,上述任一实施例得到的源极和漏极边缘平整,无金属残留,很好的解决了源极和漏极蚀刻后容易出现钼金属残留的问题。此外,上述实施例中,当制备源漏金属层中的钼金属层(第一钼金属层和第二钼金属层)的过程中,通入的氮气流量为0sccm时,得到的钼金属层的材料为纯钼,蚀刻得到的源极和漏极两侧的倾斜角(Taper angle)在20°~40°范围内;当制备源漏金属层中的钼金属层(第一钼金属层和第二钼金属层)的过程中,通入的氮气流量不为0sccm(通入的氮气流量为250sccm,500sccm,750sccm及1000sccm中的任意一种)时,得到的钼金属层的材料为氮化钼,蚀刻得到的源极和漏极两侧的倾斜角(Taper angle)在40°~60°范围内;由于蚀刻得到的源极和漏极两侧的倾斜角(Taper angle)均在60°以下,使得在源极和漏极上沉积的钝化层不会由于倾斜角过大而产生断线。此外,制备钼金属层时使用较低的氮气流量,还降低了薄膜晶体管的制备成本。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
另外,在本申请中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
以上仅为本发明的可选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效物品或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种薄膜晶体管的制备方法,其特征在于,所述薄膜晶体管的制备方法包括以下步骤:
利用物理气相沉积法在基板的半导体层上依次沉积第一钼金属层,铝金属层和第二钼金属层,得到源漏金属层,其中,沉积所述第一钼金属层和所述第二钼金属层时,通入的氮气流量为0sccm~1000sccm;
利用蚀刻液对所述源漏金属层进行蚀刻,得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液;
在所述源极和漏极上依次形成钝化层和电极层。
2.如权利要求1所述的薄膜晶体管的制备方法,其特征在于,所述利用物理气相沉积法在基板的半导体层上依次沉积第一钼金属层,铝金属层和第二钼金属层,得到源漏金属层的步骤之前,还包括:
提供基板;
在所述基板上形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层。
3.如权利要求1所述的薄膜晶体管的制备方法,其特征在于,利用蚀刻液对所述源漏金属层进行蚀刻的过程中蚀刻温度为30℃~40℃。
4.如权利要求1所述的薄膜晶体管制备方法,其特征在于,所述蚀刻液中包括盐酸和硝酸,其中,所述硝酸的重量百分比浓度为1.5%~3.5%。
5.如权利要求1所述的薄膜晶体管的制备方法,其特征在于,所述利用蚀刻液对所述源漏金属层进行蚀刻,得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液的步骤包括:
在所述源漏金属层上涂覆光刻胶,利用掩膜版对所述光刻胶曝光,然后对所述光刻胶进行显影;
利用蚀刻液对涂覆有所述光刻胶的所述源漏金属层进行蚀刻,然后剥离所述光刻胶得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液。
6.如权利要求1所述的薄膜晶体管的制备方法,其特征在于,所述栅极的材料包括铝、钼和铜中的至少一种。
7.如权利要求1所述的薄膜晶体管的制备方法,其特征在于,所述栅极以及所述电极层采用物理气相沉积法制备,所述栅极绝缘层、所述半导体层以及所述钝化层采用化学气相沉积法制备。
8.一种薄膜晶体管的制备方法,其特征在于,所述薄膜晶体管的制备方法包括以下步骤:
提供基板;
在所述基板上形成依次层叠于所述基板上的栅极、栅极绝缘层以及半导体层;
利用物理气相沉积法在所述半导体层上依次沉积第一钼金属层,铝金属层和第二钼金属层,得到源漏金属层,其中,沉积所述第一钼金属层和所述第二钼金属层时,通入的氮气流量为0sccm~1000sccm;
利用蚀刻液在30℃~40℃下对所述源漏金属层进行蚀刻,得到源极和漏极,其中,所述蚀刻液包括盐酸和硝酸的混合溶液,其中,所述硝酸重量百分比浓度为1.5%~3.5%;
在所述源极和漏极上依次形成钝化层和电极层。
9.如权利要求8所述的薄膜晶体管的制备方法,其特征在于,所述栅极以及所述电极层采用物理气相沉积法制备,所述栅极绝缘层、所述半导体层以及所述钝化层采用化学气相沉积法制备。
10.一种显示装置,其特征在于,所述显示装置包括薄膜晶体管,所述薄膜晶体管包括依次层叠于基板上的栅极、栅极绝缘层、半导体层、源极和漏极、钝化层、电极层,所述薄膜晶体管通过如权利要求1-9任一项所述的薄膜晶体管的制备方法制备得到。
CN201910051342.9A 2019-01-18 2019-01-18 薄膜晶体管的制备方法及显示装置 Pending CN109786258A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910051342.9A CN109786258A (zh) 2019-01-18 2019-01-18 薄膜晶体管的制备方法及显示装置
PCT/CN2019/130303 WO2020147575A1 (zh) 2019-01-18 2019-12-31 薄膜晶体管的制备方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910051342.9A CN109786258A (zh) 2019-01-18 2019-01-18 薄膜晶体管的制备方法及显示装置

Publications (1)

Publication Number Publication Date
CN109786258A true CN109786258A (zh) 2019-05-21

Family

ID=66501666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910051342.9A Pending CN109786258A (zh) 2019-01-18 2019-01-18 薄膜晶体管的制备方法及显示装置

Country Status (2)

Country Link
CN (1) CN109786258A (zh)
WO (1) WO2020147575A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020147575A1 (zh) * 2019-01-18 2020-07-23 惠科股份有限公司 薄膜晶体管的制备方法及显示装置
CN113421916A (zh) * 2021-05-27 2021-09-21 重庆惠科金渝光电科技有限公司 金属导电薄膜的制备方法、薄膜晶体管以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831281A (en) * 1995-11-28 1998-11-03 Sharp Kabushiki Kaisha Thin film transistor
US7029727B1 (en) * 1999-10-26 2006-04-18 Sharp Kabushiki Kaisha Patterned substrate and liquid crystal display provided therewith
CN104241345A (zh) * 2014-07-31 2014-12-24 京东方科技集团股份有限公司 铝电极、形成铝电极的方法及其电子设备
CN106601689A (zh) * 2016-12-08 2017-04-26 惠科股份有限公司 主动开关阵列基板及其制备方法
CN106601596A (zh) * 2016-12-30 2017-04-26 惠科股份有限公司 一种导线制程阵列蚀刻方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
WO2006051608A1 (ja) * 2004-11-09 2006-05-18 Advanced Display Inc. エッチング液及びエッチング方法
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
CN109786258A (zh) * 2019-01-18 2019-05-21 惠科股份有限公司 薄膜晶体管的制备方法及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831281A (en) * 1995-11-28 1998-11-03 Sharp Kabushiki Kaisha Thin film transistor
US7029727B1 (en) * 1999-10-26 2006-04-18 Sharp Kabushiki Kaisha Patterned substrate and liquid crystal display provided therewith
CN104241345A (zh) * 2014-07-31 2014-12-24 京东方科技集团股份有限公司 铝电极、形成铝电极的方法及其电子设备
CN106601689A (zh) * 2016-12-08 2017-04-26 惠科股份有限公司 主动开关阵列基板及其制备方法
CN106601596A (zh) * 2016-12-30 2017-04-26 惠科股份有限公司 一种导线制程阵列蚀刻方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020147575A1 (zh) * 2019-01-18 2020-07-23 惠科股份有限公司 薄膜晶体管的制备方法及显示装置
CN113421916A (zh) * 2021-05-27 2021-09-21 重庆惠科金渝光电科技有限公司 金属导电薄膜的制备方法、薄膜晶体管以及显示装置
CN113421916B (zh) * 2021-05-27 2024-03-01 重庆惠科金渝光电科技有限公司 金属导电薄膜的制备方法、薄膜晶体管以及显示装置

Also Published As

Publication number Publication date
WO2020147575A1 (zh) 2020-07-23

Similar Documents

Publication Publication Date Title
TWI674338B (zh) 用於銀薄層的蝕刻劑組合物,使用其形成金屬圖案的方法和使用其製作陣列基板的方法
CN103898509B (zh) 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法
US9818813B2 (en) Method for producing array substrate and array substrate
CN102881654B (zh) 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置
US10615284B2 (en) Thin film transistor and method for fabricating the same, display substrate, display apparatus
US9627414B2 (en) Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device
CN105428245B (zh) 像素结构及其制备方法、阵列基板和显示装置
US20210335964A1 (en) Organic light-emitting display panel and manufacturing method thereof
CN103985764B (zh) 氧化物tft及其制备方法、阵列基板、显示器件
CN106707649B (zh) 过孔的制备方法、阵列基板的制备方法及阵列基板
KR101423907B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN109786258A (zh) 薄膜晶体管的制备方法及显示装置
TWI586838B (zh) 金屬圖案的形成方法和陣列基板的製法
CN104392931B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN107706199A (zh) 一种薄膜晶体管阵列基板的制作方法
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
CN102738243B (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
CN106340457A (zh) 薄膜晶体管及制作方法、显示面板
CN102651399A (zh) 微晶非晶硅复合型薄膜晶体管及其制造方法
CN107275343B (zh) 底栅型tft基板的制作方法
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法
CN107146773B (zh) Tft基板的制作方法
JP6222218B2 (ja) 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
Rabbi et al. High Performance Amorphous In0. 5Ga0. 5O Thin‐Film Transistor Embedded with Nanocrystalline In2O3 Dots for Flexible Display Application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190521