CN109785800B - 一种微显示像素电路 - Google Patents

Abstract

一种实施例的微显示像素电路，采用“源极跟随”结构提取驱动晶体管的阈值电压，并且存储于耦合电容C1上，以补偿驱动晶体管阈值电压不均匀性。在阈值电压提取阶段，参考电位V_REF加于驱动晶体管的控制极(例如栅极)，驱动晶体管第二极(例如源极)电位被抬高直至驱动晶体管关断，于是驱动晶体管的阈值电压被存储在耦合电容C1的两端。在发光阶段，耦合电容C1两端存储的编程电压中包含的驱动晶体管阈值电压信息能够被消除，从而能够补偿驱动晶体管的阈值电压不均匀性。

Description

一种微显示像素电路

技术领域

本发明涉及微显示器件技术领域，具体涉及一种微显示像素电路。

背景技术

微显示技术作为显示技术的一个重要分支，在近眼显示(Near-to-Eye，NTE)领域起着关键作用。目前应用较为广泛的微显示技术包括：硅基液晶(Liquid Crystal onSilicon，LCoS)、硅基有机发光二极管(Organic Light-Emitting Diode-on Silicon，OLEDoS)和硅基LED(Light-Emitting Diode-on Silicon，LEDoS)等显示技术：

LCoS微显示器要求内置背光源，显示对比度较低(一般大于100:1)，功耗较高；此外其工作温度范围较窄(典型值为0～60℃)，响应速度较慢(典型值为10～15ms)；

OLED为全固态主动发光器件，无需背光源，对比度较高(一般大于10000:1)，且功耗低；工作温度范围较宽(典型值为-50～70℃)，响应速度快(μs量级)；

LEDoS微显示器可以达到较高的对比度(一般大于10000:1)，且工作温度范围(-100～120℃)、响应时间(ns量级)和寿命等特性优于OLEDoS微显示器，但是LEDoS微显示器的像素单元间距较大(典型值为20～50μm)，分辨率较低；此外其制备工艺复杂且良率低，显示均匀性较差。

综上所述，OLEDoS微显示器具有响应速度快、功耗低、对比度高、显示均匀好和分辨率高等优势，因而更适用于虚拟现实(Virtual Reality,VR)和增强现实(AugmentedReality,AR)等近眼显示的应用。

OLEDoS微显示技术能够通过标准的互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor,CMOS)工艺把像素电路做在单晶硅背板上，与多晶硅和其它背板技术相比能够实现较高的分辨率。此外，外围驱动电路和时序控制电路能够和像素阵列集成在一起，从而可以改变传统显示技术中驱动电路与显示屏幕分离的情况。

OLEDoS微显示器的尺寸一般小于1英寸，单个像素面积一般仅为几十平方微米。由于OLED的发光亮度和电流密度呈正比，与较小的像素电路面积对应地，OLED的发光电流一般为pA到nA量级。由于驱动晶体管一般工作在亚阈值区，其对工艺引起的阈值电压不均匀性较为敏感，这就使得数据电压范围较小，对低灰阶小电流的精确控制较为困难。此外，OLED在长时间工作后会产生老化现象，电学特性老化表现为在相同驱动电流下，OLED的开启电压会逐渐升高；光学特性老化表现为发光效率会随工作时间的增加而逐渐降低，从而导致显示屏出现亮度不均匀或者发光亮度下降等问题。因此，OLEDoS微显示器存在着若干问题：例如工艺引起的驱动晶体管阈值电压不均匀性，例如OLED长时间工作后的老化问题，例如如何精确控制低灰阶对应的小电流问题。

发明内容

本申请提供一种微显示像素电路，下面具体说明。

根据第一方面，一种实施例中提供一种微显示像素电路，包括：

发光器件；

驱动晶体管T10，所述驱动晶体管T10的第一极连接于第一电极V_DD，第二极连接于所述发光器件的阳极，其中所述发光器件的阴极连接于第二电极V_COM；

电容C1，所述电容C1连接于驱动晶体管T10的控制极与第二极之间；

开关晶体管T12，所述开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，第一极连接于驱动晶体管T10的控制极，第二极用于连接数据线V_DATA；

开关晶体管T13，所述开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，第一极通过一电容C2连接于驱动晶体管T10的控制极，第二极用于连接数据线V_DATA；以及

开关晶体管T14，所述开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，第一极接地，第二极连接于驱动晶体管T10的第二极。

一实施例中，所述微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，所述扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA被配置如下：

在所述初始化阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为高电平、高电平、高电平和参考电位V_REF；

在所述阈值电压提取阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为低电平、高电平、高电平和参考电位V_REF；

在所述数据电压写入阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为低电平、低电平、高电平和一包含显示数据的电压V_DATA；

在所述发光阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为低电平、低电平、低电平和所述包含显示数据的电压V_DATA。

一实施例中，所述微显示像素电路还包括开关晶体管T15，所述驱动晶体管T10的第二极通过该开关晶体管T15连接于所述发光器件的阳极；其中所述开关晶体管T15的控制极用于连接扫描线SCAN1[Y+3]，第一极连接于驱动晶体管T10的第二极，第二极连接于发光器件的阳极。

一实施例中，所述第二电极V_COM复用所述扫描线SCAN3[Y]的信号。

一实施例中，所述微显示像素电路还包括开关驱动晶体T11，所述开关晶体管T11的控制极用于连接扫描线SCAN2[Y]，第一极连接于开关晶体管T13的第一极，第二极连接于驱动晶体管T10的控制极。

一实施例中，所述微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，所述扫描线SCAN3[Y]的信号被配置为扫描线SCAN1[Y+2]的信号，所述扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线V_DATA被配置如下：

在所述初始化阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线V_DATA分别为高电平、高电平和参考电位V_REF；

在所述阈值电压提取阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、高电平和参考电位V_REF；

在所述数据电压写入阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、低电平和一包含显示数据的电压V_DATA；

在所述发光阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、低电平和所述包含显示数据的电压V_DATA。

根据第二方面，一种实施例中提供一种微显示像素电路，包括：

发光器件；

驱动晶体管T10，所述驱动晶体管T10的第一极连接于第一电极V_DD，第二极连接于所述发光器件的阳极，其中所述发光器件的阴极连接于第二电极V_COM；

电容C1，所述电容C1连接于驱动晶体管T10的控制极与第二极之间；

开关晶体管T12，所述开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，第一极连接于驱动晶体管T10的控制极，第二极用于连接参考电位极V_REF；

开关晶体管T13，所述开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，第一极通过一电容C2连接于驱动晶体管T10的控制极，第二极用于连接数据线V_DATA；

开关晶体管T14，所述开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，第一极接地，第二极连接于驱动晶体管T10的第二极；以及

开关驱动晶体T11，所述开关晶体管T11的控制极用于连接扫描线SCAN2[Y]，第一极连接于开关晶体管T13的第一极，第二极连接于驱动晶体管T10的控制极。

一实施例中，所述微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，所述扫描线SCAN3[Y]的信号被配置为扫描线SCAN1[Y+2]的信号，所述扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线V_DATA被配置如下：

在所述初始化阶段，扫描线SCAN1[Y]和扫描线SCAN2[Y]分别为高电平和高电平；

在所述阈值电压提取阶段，扫描线SCAN1[Y]和扫描线SCAN2[Y]分别为低电平和高电平；

在所述数据电压写入阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、低电平和一包含显示数据的电压V_DATA；

在所述发光阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、低电平和所述包含显示数据的电压V_DATA。

一实施例中，所述微显示像素电路还包括开关晶体管T15，所述驱动晶体管T10的第二极通过该开关晶体管T15连接于所述发光器件的阳极；其中所述开关晶体管T15的控制极用于连接扫描线SCAN1[Y+3]，第一极连接于驱动晶体管T10的第二极，第二极连接于发光器件的阳极。

一实施例中，所述第二电极V_COM在初始化阶段、阈值电压提取阶段和数据电压写入阶段为高电平，在发光阶段为低电平。

依据上述实施例的微显示像素电路，通过对电路结构进行设计和驱动，不仅能够通过扩大数据电压范围来精确控制发光器件低灰阶对应的微小电流，而且可以补偿驱动晶体管的阈值电压不均匀和发光元件的老化导致的显示不均匀性。

附图说明

图1为一种实施例的微显示像素电路的结构示意图；

图2为图1中微显示像素电路的一种时序图；

图3为一种实施例中2T1C的像素电路的结构示意图；

图4为一种实施例中3T1C的像素电路的结构示意图；

图5为图1中微显示像素电路的内部节点的一种电压瞬态响应图；

图6为图1中微显示像素电路的数据电压和灰阶的关系曲线，以及与2T1C的像素电路、3T1C的像素电路的对比图；

图7为图1中微显示像素电路当驱动晶体管阈值电压不均匀性为±5mV时，发光器件的发光电流的误差曲线；

图8为2T1C微显示像素电路中，当驱动晶体管阈值电压不均匀性为±5mV时，发光器件的发光电流的误差曲线；

图9为3T1C微显示像素电路中，当驱动晶体管阈值电压不均匀性为±5mV时，发光器件的发光电流的误差曲线；

图10为图1中微显示像素电路当发光器件的开启电压增加5mV-20mV时，发光器件的发光电流的最大误差范围；

图11为2T1C微显示像素电路中，当发光器件的开启电压增加5mV-20mV时，发光器件的发光电流的最大误差范围；

图12为3T1C微显示像素电路中，当发光器件的开启电压增加5mV-20mV时，发光器件的发光电流的最大误差范围；

图13为又一种实施例的微显示像素电路的结构示意图；

图14为图13中微显示像素电路的一种时序图；

图15为再一种实施例的微显示像素电路的结构示意图；

图16为图15中微显示像素电路的一种时序图；

图17为还一种实施例的微显示像素电路的结构示意图；

图18为图17中微显示像素电路的一种时序图；

图19为还又一种实施例的微显示像素电路的结构示意图；

图20为图19中微显示像素电路的一种时序图；

图21为还再一种实施例的微显示像素电路的结构示意图；

图22为图21中微显示像素电路的一种时序图；

图23为另一种实施例的微显示像素电路的结构示意图；

图24为图23中微显示像素电路的一种时序图；

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

本申请中的晶体管可指任何结构的晶体管，例如场效应晶体管(FET)或者双极型晶体管(BJT)。当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极；当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极。一实施例中，微显示器中的晶体管通常为一种场效应晶体管：金属氧化物半导体场效应晶体管(MOSFET)。本申请中的发光器件可以是有机发光二极管(OLED)，量子点发光二极管(QLED)，其他的无机发光二极管(LED)，也可以是其它发光元件。下面以晶体管为场效应晶体管，发光器件为有机发光二极管为例对本申请做详细的说明，在其它实施例中晶体管也可以是双极型晶体管，发光元件也可以是量子点发光二极管等其它发光器件。

为了解决OLEDoS微显示器存在着若干问题，发明人认为需要采取技术手段来补偿工艺引起的驱动晶体管阈值电压不均匀性，采取技术手段来补偿OLED的老化，以及采取技术手段扩大数据电压范围来精确控制低灰阶对应的小电流。

一般可以采用电流编程和电压编程的方法来设计像素电路。

采用电流编程方法设计的像素电路，能够很好地补偿驱动晶体管的阈值电压不均匀性，但是低灰阶小电流对应的编程时间较长。而为了缩短编程时间，可以采用的较大的编程电流，但需要在发光阶段再缩小到pA-nA量级才能够满足OLEDoS微显示像素电路的要求。

2002年，Cadence公司Levy等提出一种亚阈值电流源型像素驱动电路，在采样阶段，驱动晶体管的栅极连接到外部低参考电位V_BL，输入编程电流较大，能够对存储电容快速充电；在保持阶段，驱动晶体管的栅极连接到外部高参考电位V_BH，使得驱动晶体管栅极和源极电压差降低，以达到缩小编程电流的要求。但是这种像素电路需要增加控制驱动晶体管栅极连接外部参考电位V_BL和V_BH的开关和时序，而且版图所占面积较大。

与电流编程方式相比，电压编程方式较为简单，但是易受驱动晶体管阈值电压不均匀性的影响且数据电压范围较小，需要引入补偿机制来提高显示均匀性。

2016年，韩国汉阳大学采用电压编程方式，提出PMOS晶体管组成的源跟随型结构来补偿驱动晶体管阈值电压不均匀性；当驱动晶体管的阈值电压变化范围为±7.19mV时，OLED发光电流的误差范围仅为-1.63％～1.15％，数据电压范围是驱动管栅源电压的1.81倍，PPI值可以达到2822。

2017年，索尼公司采用电压编程方式，提出一种自放电补偿方法，采用连接在驱动晶体管栅极和源极间的负载电容和存储电容形成自放电通路，把驱动晶体管的阈值电压信息存储在存储电容的两端。当驱动晶体管的阈值电压变化范围为±50mV时，OLED发光电流的误差范围可以保持为±2％，实现了一款0.5-inch VGA分辨率的OLEDoS微显示器。但是其数据电压范围太小，不能够精确地控制OLED低灰阶对应的微小电流。

2017年，北京大学采用电压编程方式，提出串联的NMOS驱动晶体管和耦合电容组成的源跟随结构来扩大数据电压范围，并且能同时补偿驱动管阈值电压不均匀性。但是电路包含的MOS晶体管数目较多，所占版图面积较大，不利于更高分辨率微显示器的实现。此外，上述电路没有考虑OLED老化会导致的显示屏亮度不均匀或者发光亮度下降等问题。

综上所述，在实际应用中，OLEDoS微显示像素电路要求具有较宽的数据电压范围来精确控制发光元件低灰阶对应的微小电流，并且能够补偿驱动晶体管的阈值电压不均匀性和补偿OLED的老化，从而提高微显示器的显示均匀性。

像素电路的基本原理为数据线上的数据电压通过开关晶体管写入到驱动晶体管的控制极，驱动晶体管的控制极和第二极之间存储的编程电压能够使得驱动晶体管本身导通，形成驱动电流，以驱动发光器件发光。本发明的构思在于：通过降低驱动晶体管的控制极的电位来扩大数据电压范围，由于发光阶段驱动晶体管的控制电位降低，则编程阶段需要更高的数据电压才能够达到相同的驱动晶体管的控制极与第二极之间的电压差以产生要求的驱动电流。

本申请提出一种驱动晶体管控制极电位降低结构，在驱动晶体管的控制极连接两个串联的电容C1和C2，电容C1的上、下极板分别连接至驱动晶体管的控制极(例如栅极)和第二极(例如源极)，电容C2的下极板连接到驱动晶体管的控制极(例如栅极)。在阈值电压提取阶段，驱动晶体管的阈值电压存储在电容C1两端，而进入数据电压写入和发光阶段时，数据电压信息通过电容C2叠加在电容C1两端存储的阈值电压信息上，因此驱动晶体管的控制极(例如栅极)电位降低。

本申请采用“源极跟随”结构提取驱动晶体管的阈值电压，并且存储于耦合电容C1上，以补偿驱动晶体管阈值电压不均匀性。在阈值电压提取阶段，参考电位V_REF加于驱动晶体管的控制极(例如栅极)，抬高驱动晶体管第二极(例如源极)的电位直至驱动晶体管关断，于是驱动晶体管的阈值电压被提取并存储在耦合电容C1的两端，即驱动晶体管的栅极和源极之间。于是在发光阶段，驱动晶体管的过驱动电压与阈值电压无关，从而能够补偿驱动晶体管的阈值电压不均匀性。

此外，一些实施例中发光器件的阴极可以复用第二电极V_COM，在发光阶段之前为高电位，使得发光器件处于反向偏置状态，能够释放其阳极积累的电荷，延缓发光元件的老化。

实施例一

请参照图1，为本申请的微显示像素电路的一种结构示意图。微显示像素电路包括发光器件LD、驱动晶体管T10、开关晶体管T12、开关晶体管T13、开关晶体管T14、电容C1和电容C2，下面具体说明。

发光器件LD用于被驱动发光。驱动晶体管T10的第一极连接于第一电极V_DD，驱动晶体管T10的第二极连接于发光器件LD的阳极，其中发光器件LD的阴极连接于第二电极V_COM。电容C1连接于驱动晶体管T10的控制极与第二极之间。开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，开关晶体管T12的第一极连接于驱动晶体管T10的控制极，开关晶体管T12的第二极用于连接数据线V_DATA。开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，开关晶体管T13的第一极通过电容C2连接于驱动晶体管T10的控制极，开关晶体管T13的第二极用于连接数据线V_DATA。开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，开关晶体管T14的第一极接地，开关晶体管T14的第二极连接于驱动晶体管T10的第二极。

一实施例中微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，请参照图2，为扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA被配置的示意图，或者说是信号时序图，需要说明的是，本文中各附图中涉及到(1)、(2)、(3)和(4)时，图中(1)表示初始化阶段，(2)表示阈值电压提取阶段，(3)表示数据电压写入阶段，(4)表示发光阶段；可以看到，在所述初始化阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为高电平、高电平、高电平和参考电位V_REF；在所述阈值电压提取阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为低电平、高电平、高电平和参考电位V_REF；在所述数据电压写入阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为低电平、低电平、高电平和一包含显示数据的电压V_DATA；在所述发光阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为低电平、低电平、低电平和所述包含显示数据的电压V_DATA。下面结合图1和图2详细描述微显示像素电路的工作过程和驱动过程。

在初始化阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和扫描线SCAN3[Y]均为高电平，使得开关晶体管T12、开关晶体管T13和开关晶体管T14均处于导通状态。参考电位V_REF施加在驱动晶体管T10的控制极，电容C1和电容C2两端存储的电荷通过驱动晶体管T10和开关晶体管T14形成的支路进行放电。

在阈值电压提取阶段，扫描线SCAN2[Y]和扫描线SCAN3[Y]仍为高电平，这使得开关晶体管T12和开关晶体管T13仍处于导通状态；扫描线SCAN1[Y]变为低电平，这使得开关晶体管T14处于截止状态。参考电位V_REF通过电容C1对驱动晶体管T10的第二极进行充电，直至驱动晶体管T10的控制极和第二极之间的电压差达到其阈值电压而关断；则驱动晶体管的阈值电压信息存储在电容C1的两端，表示为下列式1：

其中，

表示在阈值电压提取阶段驱动晶体管T10的控制极与第二极之间的电压差，也即电容C1两端的电压；V_TH表示驱动晶体管T10的阈值电压。

在阈值电压提取阶段结束时，发光器件LD的阳极电位，表示为下列式2：

其中，

表示在阈值电压提取阶段发光器件LD的阳极电位；V_REF为参考电位V_REF。

在数据电压写入阶段，扫描线SCAN1[Y]保持低电平，使得开关晶体管T14保持截止状态；扫描线SCAN2[Y]变为低电平，使得开关晶体管T12处于截止状态；扫描线SCAN3[Y]保持高电平，使得开关晶体管T13保持导通状态。数据电压V_DATA开始对电容C1和电容C2进行充电，数据电压信息通过电容C2叠加在存储着驱动晶体管阈值电压信息的电容C1的两端，表示为下列式3：

其中

表示在数据电压写入阶段驱动晶体管T10的控制极与第二极之间的电压差，也即电容C1两端的电压；

C_P为与驱动晶体管T10的第二极连接的电容C1的那一极的寄生电容；

在数据电压写入阶段结束时，发光器件LD的阳极电位，表示为下列式4：

其中

表示在数据电压写入阶段发光器件LD的阳极电位。

在发光阶段，扫描线SCAN1[Y]和扫描线SCAN2[Y]均保持低电平，这使得开关晶体管T12和开关晶体管T14均处于截止状态；扫描线SCAN3[Y]变为低电平，这使得开关晶体管T13处于截止状态。电容C1两端存储的驱动晶体管T10的阈值电压和数据电压信息作为驱动晶体管T10的控制极和第二极之间的编程电压

使得驱动晶体管T10导通，并形成驱动电流I_DS，驱动发光器件LD发光。编程电压

和驱动电流I_DS分别表示为下列的式5和式6。

式5：

式6：

其中，

为发光阶段驱动晶体管T10的控制极和第二极之间的电位差；I_DS为流过驱动晶体管T10的第一极和第二极之间的驱动电流；

I₀，n和V_T分别为驱动晶体管T10的宽长比、漏电流、亚阈值斜率和热电压。

如果电容C2不存在，则发光阶段驱动晶体管T10的控制极和第二极之间的电位差可表示为下式7：

由式3，5和7可知，电容C2使得驱动晶体管的控制极电位降低，则驱动晶体管的控制极和第二极电位差降低；为了维持驱动晶体管的控制极和第二极之间的编程电压而产生相同的驱动电流，则驱动晶体管的控制极电位需要升高；相应地，与驱动晶体管的控制极相连的数据线上的电位升高，数据电压范围扩大，从而能够精确地控制发光器件低灰阶对应的微小电流。由式5和式6可知，在发光阶段，电容C1两端存储的驱动晶体管阈值电压和数据电压信息作为驱动晶体管的控制极和第二极之间的编程电压，导通驱动晶体管，形成驱动电流；驱动晶体管的阈值电压信息能够被消除，从而可以补偿驱动晶体管的阈值电压不均匀性。

下面对本实施例中的微显示像素电路进行仿真来说明其性能，将图3和图4中的微显示像素电路作为对比；其中图3为无补偿作用的2个NMOS晶体管和1个电容组成的微显示像素电路(简称2T1C微显示像素电路)，图4为有补偿作用的3个NMOS晶体管和1个电容组成的微显示像素电路(简称3T1C微显示像素电路)，需要说明的是图3和图4中DATA表示数据线，SCAN、SCAN1、SCAN2表示扫描线，VDD表示工作电压，VSS和COM表示两个用于配合的电极。采用SMIC 0.18μm CMOS工艺分别对实施例一中微显示像素电路和作对比的2T1C微显示像素电路、3T1C微显示像素电路进行仿真。

图5为在一个驱动周期内——一个驱动周期包括完整的初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，本实施例一的微显示像素电路内部节点的电压瞬态响应示意图。其中V_A指电容C1连接电容C2那一端的电压，V_B指电容C1不连接电容C2的那一端的电压，V_C指电容C2不连接电容C1的那一端的电压。

图6所示为实施例一即图1的微显示像素电路，2T1C微显示像素电路，3T1C微显示像素电路的数据电压范围-灰阶关系曲线对比图，gamma校正系数为2.2。从图中可以看出，实施例一中微显示像素电路数据电压范围为0.5V～3.12V，是作对比的2T1C像素电路数据电压范围(0.5V～1.78V)的4.37倍，是3T1C像素电路数据电压范围(0.5V～2.13V)的1.61倍。此外，对比Kwak等提出的数据电压范围为1.289V的微显示像素电路结构，本发明能够通过电容C1和电容C2的作用，进一步扩大数据电压范围。当驱动晶体管的阈值电压不均匀性为±5mV时，实施例一、2T1C和3T1C微显示像素电路中发光器件的发光电流的误差曲线分别如图7，图8和图9所示。具体地，实施例一中微显示像素电路发光器件的电流的误差范围为：-2.1％～2.08％，与作对比的2T1C微显示像素电路(-8.42％～8.92％)和3T1C微显示像素电路(-2.98％～3.1％)的电流误差范围相比，能够减小驱动晶体管的阈值电压不均匀性引起的电流误差。此外，当驱动晶体管的阈值电压不均匀性变化相同范围时，对比Liu和Hong等分别在微显示像素电路文献中提到的-4.7％～4.2％和-2.85％～2.96％的发光元件电流误差范围，此本发明能够较好地补偿驱动晶体管的阈值电压不均匀性。

实施例一即图3中的微显示像素电路，其第二电极V_COM在初始化阶段、阈值电压提取阶段和数据电压写入阶段为高电平，在发光阶段为低电平；在一实施例中，第二电极V_COM还可以复用所述扫描线SCAN3[Y]的信号，因为这两者的信号在初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段相同。由于发光器件LD的阴极连接于第二电极V_COM，因此在初始化阶段、阈值电压提取阶段和数据电压写入阶段均为高电位，这使得发光器件LD处于反向偏置状态，能够释放积累在其阳极的电荷，在一定程度上延缓发光器件的老化。当发光器件的开启电压V_TH，OLED增加量为5mV-20mV时，实施例一即图3、2T1C和3T1C的微显示像素电路中发光器件的发光电流的最大误差范围分别如图10，图11和图12所示。实施例一中微显示像素电路发光器件的电流的最大误差范围为：-10.36％～-2.62％，与作对比的2T1C微显示像素电路(-28.62％～-9.46％)和3T1C微显示像素电路(-12.66％～-3.27％)电流的误差范围相比，能够减小发光元件老化导致的发光电流不均匀性，从而进一步提高显示均匀性。

实施例二

请参照图13，为本申请的微显示像素电路的一种结构示意图。微显示像素电路包括发光器件LD、驱动晶体管T10、开关晶体管T12、开关晶体管T13、开关晶体管T14、开关晶体管T15、电容C1和电容C2，下面具体说明。

发光器件LD用于被驱动发光。驱动晶体管T10的第一极连接于第一电极V_DD，驱动晶体管T10的第二极通过开关晶体管T15连接于发光器件LD的阳极，具体地，开关晶体管T15的控制极用于连接扫描线SCAN1[Y+3]，第一极连接于驱动晶体管T10的第二极，第二极连接于发光器件的阳极，其中发光器件LD的阴极连接于第二电极V_COM。电容C1连接于驱动晶体管T10的控制极与第二极之间。开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，开关晶体管T12的第一极连接于驱动晶体管T10的控制极，开关晶体管T12的第二极用于连接数据线V_DATA。开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，开关晶体管T13的第一极通过电容C2连接于驱动晶体管T10的控制极，开关晶体管T13的第二极用于连接数据线V_DATA。开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，开关晶体管T14的第一极接地，开关晶体管T14的第二极连接于驱动晶体管T10的第二极。

一实施例中微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，请参照图14，为扫描线SCAN1[Y]、扫描线SCAN1[Y+3]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA被配置的示意图，或者说是信号时序图，可以看到，在所述初始化阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+3]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为高电平、低电平、高电平、高电平和参考电位V_REF；在所述阈值电压提取阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+3]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为低电平、低电平、高电平、高电平和参考电位V_REF；在所述数据电压写入阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+3]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为低电平、低电平、低电平、高电平和一包含显示数据的电压V_DATA；在所述发光阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+3]、扫描线SCAN2[Y]、扫描线SCAN3[Y]和数据线V_DATA分别为低电平、高电平、低电平、低电平和所述包含显示数据的电压V_DATA。下面结合图13和图14详细描述微显示像素电路的工作过程和驱动过程。

在初始化阶段，数据线V_DATA上提供参考电位V_REF，电容C1和电容C2两端存储的电荷通过驱动晶体管T10和开关晶体管T14形成的支路进行放电。

在阈值电压提取阶段，驱动晶体管T10的阈值电压信息存储在电容C1的两端：

在数据电压写入阶段，数据电压信息通过电容C2叠加在存储着驱动晶体管T10阈值电压信息的电容C1的两端，表示为：

在发光阶段，由于扫描线SCAN1[Y]、扫描线SCAN2[Y]和扫描线SCAN3[Y]均为低电平，这使得开关晶体管T12、开关晶体管T13和开关晶体管T14均处于截止状态；扫描线SCAN1[Y+3]为高电平，这使得开关晶体管T15处于导通状态。因此电容C1两端存储的驱动晶体管T10的阈值电压和数据电压信息作为驱动晶体管T10的控制极和第二极之间的编程电压

使得驱动晶体管T10导通，并形成驱动电流I_DS，驱动发光器件LD发光。编程电压

和驱动电流I_DS分别表示为：

如果电容C2不存在，则发光阶段驱动晶体管控制极和第二极之间的电位差：

需要说明的是，本实施例中式中各参数的含义与实施例一中相同，在此不再赘述。从本实施例二中各式可以看到，电容C2使得驱动晶体管的控制极电位降低，则驱动晶体管的控制极和第二极电位差降低；为了维持驱动晶体管的控制极和第二极之间的编程电压而产生相同的驱动电流，则驱动晶体管的控制极电位需要升高；相应地，与驱动晶体管的控制极相连的数据线上的电位升高，数据电压范围扩大，从而能够精确地控制发光器件低灰阶对应的微小电流；在发光阶段，电容C1两端存储的驱动晶体管阈值电压和数据电压信息作为驱动晶体管的控制极和第二极之间的编程电压，导通驱动晶体管，形成驱动电流；驱动晶体管的阈值电压信息能够被消除，从而可以补偿驱动晶体管的阈值电压不均匀性。

本实施例即图13中的微显示像素电路，其第二电极V_COM在初始化阶段、阈值电压提取阶段和数据电压写入阶段为高电平，在发光阶段为低电平；在一实施例中，第二电极V_COM还可以复用所述扫描线SCAN3[Y]的信号，因为这两者的信号在初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段相同。由于发光器件LD的阴极连接于第二电极V_COM，因此在初始化阶段、阈值电压提取阶段和数据电压写入阶段均为高电位，这使得发光器件LD处于反向偏置状态，能够释放积累在其阳极的电荷，在一定程度上延缓发光器件的老化。

实施例三

请参照图15，为本申请的微显示像素电路的一种结构示意图。微显示像素电路包括发光器件LD、驱动晶体管T10、开关驱动晶体T11、开关晶体管T12、开关晶体管T13、开关晶体管T14、电容C1和电容C2，下面具体说明。

发光器件LD用于被驱动发光。驱动晶体管T10的第一极连接于第一电极V_DD，驱动晶体管T10的第二极连接于发光器件LD的阳极，其中发光器件LD的阴极连接于第二电极V_COM。电容C1连接于驱动晶体管T10的控制极与第二极之间。开关晶体管T11的控制极用于连接扫描线SCAN2[Y]，第一极连接于开关晶体管T13的第一极，第二极连接于驱动晶体管T10的控制极。开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，开关晶体管T12的第一极连接于驱动晶体管T10的控制极，开关晶体管T12的第二极用于连接数据线V_DATA。开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，开关晶体管T13的第一极通过电容C2连接于驱动晶体管T10的控制极，开关晶体管T13的第二极用于连接数据线V_DATA。开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，开关晶体管T14的第一极接地，开关晶体管T14的第二极连接于驱动晶体管T10的第二极。

一实施例中微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，扫描线SCAN3[Y]的信号被配置为扫描线SCAN1[Y+2]的信号，请参照图16，为扫描线SCAN1[Y]、SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA被配置的示意图，或者说是信号时序图，可以看到，在所述初始化阶段，扫描线SCAN1[Y]、SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA分别为高电平、低电平、高电平和参考电位V_REF；在所述阈值电压提取阶段，扫描线SCAN1[Y]、SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、低电平、高电平和参考电位V_REF；在所述数据电压写入阶段，扫描线SCAN1[Y]、SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、高电平、低电平和一包含显示数据的电压V_DATA；在所述发光阶段，扫描线SCAN1[Y]、SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、低电平、低电平和所述包含显示数据的电压V_DATA。下面结合图15和图16详细描述微显示像素电路的工作过程和驱动过程。

在初始化阶段，数据线V_DATA上提供参考电位V_REF，电容C1和电容C2两端存储的电荷通过驱动晶体管T10和开关晶体管T14形成的支路进行放电。

在阈值电压提取阶段，驱动晶体管T10的阈值电压信息存储在电容C1的两端：

在阈值电压提取阶段结束时，发光器件LD的阳极电位，表示为：

在数据电压写入阶段，数据电压信息通过电容C2叠加在存储着驱动晶体管T10阈值电压信息的电容C1的两端，表示为：

在数据电压写入阶段结束时，发光器件LD的阳极电位，表示为：

在阈值电压提取阶段和数据电压写入阶段，第二电极V_COM为高电位，因此没有电流流过发光器件LD。

在发光阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]和扫描线SCAN2[Y]均为低电平，使得开关晶体管T11、开关晶体管T12、开关晶体管T13和开关晶体管T14均处于截止状态；第二电极V_COM为低电位。电容C1两端存储的驱动晶体管T10阈值电压和数据电压信息作为驱动晶体管T10控制极和第二极之间的编程电压

使得驱动晶体管T10导通，并形成驱动电流I_DS，驱动发光器件LD发光。编程电压

和驱动电流I_DS分别表示为：

如果电容C2不存在，则发光阶段驱动晶体管控制极和第二极之间的电位差：

需要说明的是，本实施例中式中各参数的含义与实施例一中相同，在此不再赘述。从本实施例三中各式可以看到，电容C2使得驱动晶体管的控制极电位降低，则驱动晶体管的控制极和第二极电位差降低；为了维持驱动晶体管的控制极和第二极之间的编程电压而产生相同的驱动电流，则驱动晶体管的控制极电位需要升高；相应地，与驱动晶体管的控制极相连的数据线上的电位升高，数据电压范围扩大，从而能够精确地控制发光器件低灰阶对应的微小电流；在发光阶段，电容C1两端存储的驱动晶体管阈值电压和数据电压信息作为驱动晶体管的控制极和第二极之间的编程电压，导通驱动晶体管，形成驱动电流；驱动晶体管的阈值电压信息能够被消除，从而可以补偿驱动晶体管的阈值电压不均匀性。

本实施例即图15中的微显示像素电路，其第二电极V_COM在初始化阶段、阈值电压提取阶段和数据电压写入阶段为高电平，在发光阶段为低电平。由于发光器件LD的阴极连接于第二电极V_COM，因此在初始化阶段、阈值电压提取阶段和数据电压写入阶段均为高电位，这使得发光器件LD处于反向偏置状态，能够释放积累在其阳极的电荷，在一定程度上延缓发光器件的老化。

实施例四

将实施例二和实施例三进行一个简单的合并，就可以得到本实施例四。请参照图17，为本申请的微显示像素电路的一种结构示意图。微显示像素电路包括发光器件LD、驱动晶体管T10、开关驱动晶体T11、开关晶体管T12、开关晶体管T13、开关晶体管T14、开关晶体管T15、电容C1和电容C2，下面具体说明。

发光器件LD用于被驱动发光。驱动晶体管T10的第一极连接于第一电极V_DD，驱动晶体管T10的第二极通过开关晶体管T15连接于发光器件LD的阳极，具体地，开关晶体管T15的控制极用于连接扫描线SCAN1[Y+3]，第一极连接于驱动晶体管T10的第二极，第二极连接于发光器件的阳极，其中发光器件LD的阴极连接于第二电极V_COM。电容C1连接于驱动晶体管T10的控制极与第二极之间。开关晶体管T11的控制极用于连接扫描线SCAN2[Y]，第一极连接于开关晶体管T13的第一极，第二极连接于驱动晶体管T10的控制极。开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，开关晶体管T12的第一极连接于驱动晶体管T10的控制极，开关晶体管T12的第二极用于连接数据线V_DATA。开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，开关晶体管T13的第一极通过电容C2连接于驱动晶体管T10的控制极，开关晶体管T13的第二极用于连接数据线V_DATA。开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，开关晶体管T14的第一极接地，开关晶体管T14的第二极连接于驱动晶体管T10的第二极。

一实施例中微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，扫描线SCAN3[Y]的信号被配置为扫描线SCAN1[Y+2]的信号，请参照图18，为扫描线SCAN1[Y]、SCAN1[Y+2]、SCAN1[Y+3]、扫描线SCAN2[Y]和数据线V_DATA被配置的示意图，或者说是信号时序图，可以看到，在所述初始化阶段，扫描线SCAN1[Y]、SCAN1[Y+2]、SCAN1[Y+3]、扫描线SCAN2[Y]和数据线V_DATA分别为高电平、低电平、低电平、高电平和参考电位V_REF；在所述阈值电压提取阶段，扫描线SCAN1[Y]、SCAN1[Y+2]、SCAN1[Y+3]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、低电平、低电平、高电平和参考电位V_REF；在所述数据电压写入阶段，扫描线SCAN1[Y]、SCAN1[Y+2]、SCAN1[Y+3]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、高电平、低电平、低电平和一包含显示数据的电压V_DATA；在所述发光阶段，扫描线SCAN1[Y]、SCAN1[Y+2]、SCAN1[Y+3]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、低电平、高电平、低电平和所述包含显示数据的电压V_DATA。下面结合图17和图18详细描述微显示像素电路的工作过程和驱动过程。

在初始化阶段，数据线V_DATA上提供参考电位V_REF，电容C1和电容C2两端存储的电荷通过驱动晶体管T10和开关晶体管T14形成的支路进行放电。

在阈值电压提取阶段，驱动晶体管T10的阈值电压信息存储在电容C1的两端：

在数据电压写入阶段，数据电压信息通过电容C2叠加在存储着驱动晶体管T10阈值电压信息的电容C1的两端，表示为：

在发光阶段，由于扫描线SCAN1[Y]、扫描线SCAN1[Y+2]和扫描线SCAN2[Y]均为低电平，这使得开关晶体管T11、开关晶体管T12、开关晶体管T13和开关晶体管T14均处于截止状态；扫描线SCAN1[Y+3]为高电平，这使得开关晶体管T15处于导通状态。因此电容C1两端存储的驱动晶体管T10的阈值电压和数据电压信息作为驱动晶体管T10的控制极和第二极之间的编程电压

使得驱动晶体管T10导通，并形成驱动电流I_DS，驱动发光器件LD发光。编程电压

和驱动电流I_DS分别表示为：

如果电容C2不存在，则发光阶段驱动晶体管控制极和第二极之间的电位差：

需要说明的是，本实施例中式中各参数的含义与实施例一中相同，在此不再赘述。从本实施例二中各式可以看到，电容C2使得驱动晶体管的控制极电位降低，则驱动晶体管的控制极和第二极电位差降低；为了维持驱动晶体管的控制极和第二极之间的编程电压而产生相同的驱动电流，则驱动晶体管的控制极电位需要升高；相应地，与驱动晶体管的控制极相连的数据线上的电位升高，数据电压范围扩大，从而能够精确地控制发光器件低灰阶对应的微小电流；在发光阶段，电容C1两端存储的驱动晶体管阈值电压和数据电压信息作为驱动晶体管的控制极和第二极之间的编程电压，导通驱动晶体管，形成驱动电流；驱动晶体管的阈值电压信息能够被消除，从而可以补偿驱动晶体管的阈值电压不均匀性。

本实施例即图17中的微显示像素电路，其第二电极V_COM在初始化阶段、阈值电压提取阶段和数据电压写入阶段为高电平，在发光阶段为低电平。由于发光器件LD的阴极连接于第二电极V_COM，因此在初始化阶段、阈值电压提取阶段和数据电压写入阶段均为高电位，这使得发光器件LD处于反向偏置状态，能够释放积累在其阳极的电荷，在一定程度上延缓发光器件的老化。

实施例五

请参照图19，为本申请的微显示像素电路的一种结构示意图。微显示像素电路包括发光器件LD、驱动晶体管T10、开关晶体管T11、开关晶体管T12、开关晶体管T13、开关晶体管T14、电容C1和电容C2，下面具体说明。

发光器件LD用于被驱动发光。驱动晶体管T10的第一极连接于第一电极V_DD，驱动晶体管T10的第二极连接于所述发光器件的阳极，其中发光器件LD的阴极连接于第二电极V_COM。电容C1连接于驱动晶体管T10的控制极与第二极之间。开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，开关晶体管T12的第一极连接于驱动晶体管T10的控制极，开关晶体管T12的第二极用于连接参考电位极V_REF。开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，开关晶体管T13的第一极通过一电容C2连接于驱动晶体管T10的控制极，开关晶体管T13的第二极用于连接数据线V_DATA。开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，开关晶体管T14的第一极接地，开关晶体管T14的第二极连接于驱动晶体管T10的第二极。开关晶体管T11的控制极用于连接扫描线SCAN2[Y]，开关驱动晶体T11的第一极连接于开关晶体管T13的第一极，开关驱动晶体T11的第二极连接于驱动晶体管T10的控制极。

一实施例中微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，扫描线SCAN3[Y]的信号被配置为扫描线SCAN1[Y+2]的信号，请参照图20，为扫描线SCAN1[Y]、SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA被配置的示意图，或者说是信号时序图，可以看到，在所述初始化阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]和扫描线SCAN2[Y]分别为高电平、低电平和高电平；在所述阈值电压提取阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]和扫描线SCAN2[Y]分别为低电平、低电平和高电平；在所述数据电压写入阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、高电平、低电平和一包含显示数据的电压V_DATA；在所述发光阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、低电平、低电平和所述包含显示数据的电压V_DATA。下面结合图19和图20详细描述微显示像素电路的工作过程和驱动过程。

在初始化阶段，扫描线SCAN1[Y]和扫描线SCAN2[Y]均为高电平，这使得开关晶体管T11，开关晶体管T12和开关晶体管T14均处于导通状态；扫描线SCAN1[Y+2]为低电平，这使得开关晶体管T13处于截止状态。参考电位极V_REF施加在驱动晶体管T10的控制极，电容C1和电容C2两端存储的电荷通过驱动晶体管T10和开关晶体管T14形成的支路进行放电。

在阈值电压提取阶段，扫描线SCAN2[Y]仍为高电平，这使得开关晶体管T11和开关晶体管T12仍处于导通状态；扫描线SCAN1[Y]变为低电平，这使得开关晶体管T14处于截止状态。扫描线SCAN1[Y+2]保持低电平，这使得开关晶体管T13仍处于截止状态。参考电位极V_REF通过电容C1对驱动晶体管T10的第二极进行充电，直至驱动晶体管T10的控制极和第二极之间的电压差达到其阈值电压而关断；则驱动晶体管的阈值电压信息存储在电容C1的两端，表示为：

在阈值电压提取阶段结束时，发光器件LD的阳极电位，表示为：

在数据电压写入阶段，扫描线SCAN1[Y]保持低电平，使得开关晶体管T14保持截止状态；扫描线SCAN2[Y+2]变为高电平，这使得开关晶体管T13处于导通状态；扫描线SCAN2[Y]变为低电平，使得开关晶体管T11和开关晶体管T12处于截止状态。数据电压V_DATA开始对电容C1和电容C2进行充电，数据电压信息通过电容C2叠加在存储着驱动晶体管阈值电压信息的电容C1的两端，表示为：

在数据电压写入阶段结束时，发光器件LD的阳极电位，表示为：

在发光阶段，扫描线SCAN1[Y]和扫描线SCAN2[Y]均保持低电平，这使得开关晶体管T11、开关晶体管T12和开关晶体管T14均处于截止状态；扫描线SCAN1[Y+2]变为低电平，这使得开关晶体管T13处于截止状态。电容C1两端存储的驱动晶体管T10的阈值电压和数据电压信息作为驱动晶体管T10的控制极和第二极之间的编程电压

使得驱动晶体管T10导通，并形成驱动电流I_DS，驱动发光器件LD发光。编程电压

和驱动电流I_DS分别表示为下列的式5和式6。

如果电容C2不存在，则发光阶段驱动晶体管T10的控制极和第二极之间的电位差可表示为：

需要说明的是，本实施例中式中各参数的含义与实施例一中相同，在此不再赘述。从本实施例五中各式可以看到，电容C2使得驱动晶体管的控制极电位降低，则驱动晶体管的控制极和第二极电位差降低；为了维持驱动晶体管的控制极和第二极之间的编程电压而产生相同的驱动电流，则驱动晶体管的控制极电位需要升高；相应地，与驱动晶体管的控制极相连的数据线上的电位升高，数据电压范围扩大，从而能够精确地控制发光器件低灰阶对应的微小电流；在发光阶段，电容C1两端存储的驱动晶体管阈值电压和数据电压信息作为驱动晶体管的控制极和第二极之间的编程电压，导通驱动晶体管，形成驱动电流；驱动晶体管的阈值电压信息能够被消除，从而可以补偿驱动晶体管的阈值电压不均匀性。

本实施例即图19中的微显示像素电路，其第二电极V_COM在初始化阶段、阈值电压提取阶段和数据电压写入阶段为高电平，在发光阶段为低电平。由于发光器件LD的阴极连接于第二电极V_COM，因此在初始化阶段、阈值电压提取阶段和数据电压写入阶段均为高电位，这使得发光器件LD处于反向偏置状态，能够释放积累在其阳极的电荷，在一定程度上延缓发光器件的老化。

实施例六

请参照图21，为本申请的微显示像素电路的一种结构示意图。微显示像素电路包括发光器件LD、驱动晶体管T10、开关驱动晶体T11、开关晶体管T12、开关晶体管T13、开关晶体管T14、开关晶体管T15、电容C1和电容C2，下面具体说明。

发光器件LD用于被驱动发光。驱动晶体管T10的第一极连接于第一电极V_DD，驱动晶体管T10的第二极通过开关晶体管T15连接于发光器件LD的阳极，具体地，开关晶体管T15的控制极用于连接扫描线SCAN1[Y+3]，第一极连接于驱动晶体管T10的第二极，第二极连接于发光器件的阳极，其中发光器件LD的阴极连接于第二电极V_COM。。电容C1连接于驱动晶体管T10的控制极与第二极之间。开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，开关晶体管T12的第一极连接于驱动晶体管T10的控制极，开关晶体管T12的第二极用于连接参考电位极V_REF。开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，开关晶体管T13的第一极通过一电容C2连接于驱动晶体管T10的控制极，开关晶体管T13的第二极用于连接数据线V_DATA。开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，开关晶体管T14的第一极接地，开关晶体管T14的第二极连接于驱动晶体管T10的第二极。开关晶体管T11的控制极用于连接扫描线SCAN2[Y]，开关驱动晶体T11的第一极连接于开关晶体管T13的第一极，开关驱动晶体T11的第二极连接于驱动晶体管T10的控制极。

一实施例中微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，扫描线SCAN3[Y]的信号被配置为扫描线SCAN1[Y+2]的信号，请参照图22，为扫描线SCAN1[Y]、SCAN1[Y+2]、SCAN1[Y+3]、扫描线SCAN2[Y]和数据线V_DATA被配置的示意图，或者说是信号时序图，可以看到，在所述初始化阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]、SCAN1[Y+3]和扫描线SCAN2[Y]分别为高电平、低电平、低电平和高电平；在所述阈值电压提取阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]、SCAN1[Y+3]和扫描线SCAN2[Y]分别为低电平、低电平、低电平和高电平；在所述数据电压写入阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]、SCAN1[Y+3]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、高电平、低电平、低电平和一包含显示数据的电压V_DATA；在所述发光阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]、SCAN1[Y+3]、扫描线SCAN2[Y]和数据线V_DATA分别为低电平、低电平、高电平、低电平和所述包含显示数据的电压V_DATA。下面结合图21和图22详细描述微显示像素电路的工作过程和驱动过程。

在初始化阶段，参考电位极V_REF通过开关晶体管T12连接至驱动晶体管T10的控制极，电容C1和电容C2两端存储的电荷通过驱动晶体管T10和开关晶体管T14形成的支路进行放电。

在阈值电压提取阶段，驱动晶体管T10的阈值电压信息存储在电容C1的两端：

在数据电压写入阶段，数据电压信息通过电容C2叠加在存储着驱动晶体管T10阈值电压信息的电容C1的两端，表示为：

在发光阶段，开关晶体管T13截止，开关晶体管T15导通，电容C1两端存储的驱动晶体管T10的阈值电压和数据电压信息作为驱动晶体管T10的控制极和第二极之间的编程电压

使得驱动晶体管T10导通，并形成驱动电流I_DS，驱动发光器件LD发光。编程电压

和驱动电流I_DS分别表示为：

流I_DS分别表示为：

如果电容C2不存在，则发光阶段驱动晶体管控制极和第二极之间的电位差：

需要说明的是，本实施例中式中各参数的含义与实施例一中相同，在此不再赘述。从本实施例六中各式可以看到，电容C2使得驱动晶体管的控制极电位降低，则驱动晶体管的控制极和第二极电位差降低；为了维持驱动晶体管的控制极和第二极之间的编程电压而产生相同的驱动电流，则驱动晶体管的控制极电位需要升高；相应地，与驱动晶体管的控制极相连的数据线上的电位升高，数据电压范围扩大，从而能够精确地控制发光器件低灰阶对应的微小电流；在发光阶段，电容C1两端存储的驱动晶体管阈值电压和数据电压信息作为驱动晶体管的控制极和第二极之间的编程电压，导通驱动晶体管，形成驱动电流；驱动晶体管的阈值电压信息能够被消除，从而可以补偿驱动晶体管的阈值电压不均匀性。

本实施例即图21中的微显示像素电路，其第二电极V_COM在初始化阶段、阈值电压提取阶段和数据电压写入阶段为高电平，在发光阶段为低电平。由于发光器件LD的阴极连接于第二电极V_COM，因此在初始化阶段、阈值电压提取阶段和数据电压写入阶段均为高电位，这使得发光器件LD处于反向偏置状态，能够释放积累在其阳极的电荷，在一定程度上延缓发光器件的老化。

实施例七

可以采用互补型金属氧化物半导体(CMOS)晶体管来实现微显示像素电路的设计和驱动——例如图1、图13、图15、图17、图19和图21所示的电路图，其图中所画的晶体管都为N型晶体管，正如本文中所述，本文中的微显示像素电路也可以用P型晶体管来实现，例如请参照图23，其与实施例五中的图19不同之处在于，图19中开关晶体管T11、开关晶体管T12、开关晶体管T13和开关晶体管T14为N型晶体管，而图23中开关晶体管T11、开关晶体管T12、开关晶体管T13和开关晶体管T14为P型晶体管。

与实施例五类似，实施例七中微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，扫描线SCAN3[Y]的信号被配置为扫描线SCAN1[Y+2]的信号，请参照图24，为扫描线SCAN1[Y]、SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA被配置的示意图，或者说是信号时序图，可以看到，在所述初始化阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]和扫描线SCAN2[Y]分别为低电平、高电平和低电平；在所述阈值电压提取阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]和扫描线SCAN2[Y]分别为高电平、高电平和低电平；在所述数据电压写入阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA分别为高电平、低电平、高电平和一包含显示数据的电压V_DATA；在所述发光阶段，扫描线SCAN1[Y]、扫描线SCAN1[Y+2]、扫描线SCAN2[Y]和数据线V_DATA分别为高电平、高电平、高电平和所述包含显示数据的电压V_DATA。

本申请中各实施例的微显示像素电路在设计时，在初始化阶段和阈值电压提取阶段，参考电位V_REF满足V_REF＞V_TH+V_LD,open+V_COM；在数据电压写入阶段，数据线上的数据电压V_DATA满足V_DATA＞V_TH+V_LD,open+V_COM；其中V_TH为驱动晶体管T10的阈值电压，V_15,open为发光器件LD的开启电压，V_COM为第二电极V_COM的参考电位。

微显示像素电路可主要构成微显示装置，例如微显示装置包括N行M列的微显示像素电路，通过M列数据线分别向每列的微显示像素电路提供显示数据，通过N行的扫描线SCAN1、N行的扫描线SCAN2和N行的扫描线SCAN3向本申请中的微显示像素电路提供扫描信号，当然在一些实施例中，扫描线SCAN3[Y]被配置为SCAN1[Y+2]，这时候可以不需要这N行的扫描线SCAN3，因为SCAN3[Y]表示当Y行微显示像素电路的扫描线SCAN3，可以使用第Y+2行的扫描线SCAN1来替代；类似地，一些实施例中在第Y行微显示像素电路需要使用到SCAN1[Y+3]的信号，这时直接通过第第Y+3行的扫描线SCAN1来提供信号即可，因此在一些实施例中可以仅采用两种类型的扫描线即扫描线SCAN1和扫描线SCAN2就可以实现微显示像素电路和微显示装置的功能，可以极大减少微显示装置中的扫描线的数目，简化通过栅极扫描信号线向像素电路提供扫描脉冲信号的栅极驱动电路的设计。并且，可以理解地，本申请中微显示装置中各微显示像素电路都可以共用第一电极V_DD，并且本申请中微显示装置中同一行的显示像素电路都可以共用第二电极V_COM。

综上所述，本申请通过提出驱动晶体管控制极电位降低结构，在数据电压写入阶段和发光阶段，数据电压通过电容C2叠加在存储驱动晶体管阈值电压信息的电容C1两端，驱动晶体管控制极电位降低，为了产生相同的驱动电流，需要维持驱动晶体管控制极和第二极之间的编程电压；相应地，与驱动晶体管控制极相连的数据线上的数据电压范围扩大，从而能够更加精确地控制发光元件各灰阶对应的微小电流。本申请利用“源极跟随”结构提取驱动晶体管的阈值电压信息来补偿驱动晶体管的阈值电压不均匀性；在阈值电压提取阶段，数据线上的参考电位通过电容C1对驱动晶体管的第二极进行充电，直至驱动晶体管控制极和第二极电位差达到其阈值电压而关闭；则驱动晶体管的阈值电压信息存储在电容C1两端；在发光阶段，电容C1两端存储的编程电压中包含的驱动晶体管阈值电压信息能够被消除，从而可以补偿驱动晶体管的阈值电压不均匀性。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (9)

1.一种微显示像素电路，其特征在于，包括：

发光器件；

驱动晶体管T10，所述驱动晶体管T10的第一极连接于第一电极VDD，第二极连接于所述发光器件的阳极，其中所述发光器件的阴极连接于第二电极VCOM；

电容C1，所述电容C1连接于驱动晶体管T10的控制极与第二极之间；

开关晶体管T12，所述开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，第一极连接于驱动晶体管T10的控制极，第二极用于连接数据线VDATA；

开关晶体管T13，所述开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，第一极通过一电容C2连接于驱动晶体管T10的控制极，第二极用于连接数据线VDATA；以及

开关晶体管T14，所述开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，第一极接地，第二极连接于驱动晶体管T10的第二极；

所述微显示像素电路的工作过程依次包括初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段；

在所述初始化阶段，开关晶体管T12、开关晶体管T13和开关晶体管T14分别被扫描线SCAN2[Y]、扫描线SCAN3[Y]和扫描线SCAN1[Y]选通均处于导通状态，数据线VDATA上为参考电位VREF，参考电位VREF施加在驱动晶体管T10的控制极，电容C1和电容C2两端存储的电荷通过驱动晶体管T10和开关晶体管T14形成的支路进行放电；

在所述阈值电压提取阶段，开关晶体管T12和开关晶体管T13仍处于导通状态，开关晶体管T14则变为截止状态，数据线VDATA上仍为参考电位VREF，参考电位VREF通过电容C1对驱动晶体管T10的第二极进行充电，直至驱动晶体管T10的控制极和第二极之间的电压差达到驱动晶体管T10的阈值电压而关断，从而使得驱动晶体管T10的阈值电压信息存储在电容C1的两端；

在所述数据电压写入阶段，开关晶体管T12和开关晶体管T14变为截止状态，开关晶体管T13仍处于导通状态，数据线VDATA的数据电压信息VDATA通过电容C2叠加在电容C1的两端；

在所述发光阶段，开关晶体管T12、开关晶体管T13和开关晶体管T14均处于截止状态，电容C1两端存储的驱动晶体管T10的阈值电压和数据电压信息作为驱动晶体管T10的控制极和第二极之间的编程电压使得驱动晶体管T10导通，并形成驱动电流，以驱动发光器件发光。

2.如权利要求1所述的微显示像素电路，其特征在于，所述扫描线SCAN1[Y]、扫描线SCAN2[Y]和扫描线SCAN3[Y]被配置如下：

在所述初始化阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]、扫描线SCAN3[Y]分别为高电平、高电平和高电平；

在所述阈值电压提取阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和扫描线SCAN3[Y]分别为低电平、高电平和高电平；

在所述数据电压写入阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和扫描线SCAN3[Y]分别为低电平、低电平和高电平；

在所述发光阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和扫描线SCAN3[Y]分别为低电平、低电平和低电平。

3.如权利要求1或2所述的微显示像素电路，其特征在于，还包括开关晶体管T15，所述驱动晶体管T10的第二极通过该开关晶体管T15连接于所述发光器件的阳极；其中所述开关晶体管T15的控制极用于连接扫描线SCAN1[Y+3]，第一极连接于驱动晶体管T10的第二极，第二极连接于发光器件的阳极。

4.如权利要求1所述的微显示像素电路，其特征在于，所述第二电极VCOM复用所述扫描线SCAN3[Y]的信号。

5.一种微显示像素电路，其特征在于，包括：

发光器件；

驱动晶体管T10，所述驱动晶体管T10的第一极连接于第一电极VDD，第二极连接于所述发光器件的阳极，其中所述发光器件的阴极连接于第二电极VCOM；

电容C1，所述电容C1连接于驱动晶体管T10的控制极与第二极之间；

开关晶体管T12，所述开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，第一极连接于驱动晶体管T10的控制极，第二极用于连接数据线VDATA；

开关晶体管T13，所述开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，第一极通过一电容C2连接于驱动晶体管T10的控制极，第二极用于连接数据线VDATA；以及

开关晶体管T14，所述开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，第一极接地，第二极连接于驱动晶体管T10的第二极；

开关驱动晶体管T11，所述开关晶体管T11的控制极用于连接扫描线SCAN2[Y]，第一极连接于开关晶体管T13的第一极，第二极连接于驱动晶体管T10的控制极；

所述微显示像素电路的工作过程依次包括初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段；

所述微显示像素电路依次具有初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段，所述扫描线SCAN3[Y]的信号被配置为扫描线SCAN1[Y+2]的信号，所述扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线VDATA被配置如下：

在所述初始化阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线VDATA分别为高电平、高电平和参考电位VREF；

在所述阈值电压提取阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线VDATA分别为低电平、高电平和参考电位VREF；

在所述数据电压写入阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线VDATA分别为低电平、低电平和一包含显示数据的电压VDATA；

在所述发光阶段，扫描线SCAN1[Y]、扫描线SCAN2[Y]和数据线VDATA分别为低电平、低电平和所述包含显示数据的电压VDATA。

6.一种微显示像素电路，其特征在于，包括：

发光器件；

驱动晶体管T10，所述驱动晶体管T10的第一极连接于第一电极VDD，第二极连接于所述发光器件的阳极，其中所述发光器件的阴极连接于第二电极VCOM；

电容C1，所述电容C1连接于驱动晶体管T10的控制极与第二极之间；

开关晶体管T12，所述开关晶体管T12的控制极用于连接扫描线SCAN2[Y]，第一极连接于驱动晶体管T10的控制极，第二极用于连接参考电位极VREF；

开关晶体管T13，所述开关晶体管T13的控制极用于连接扫描线SCAN3[Y]，第一极通过一电容C2连接于驱动晶体管T10的控制极，第二极用于连接数据线VDATA；

开关晶体管T14，所述开关晶体管T14的控制极用于连接扫描线SCAN1[Y]，第一极接地，第二极连接于驱动晶体管T10的第二极；以及

开关驱动晶体管T11，所述开关晶体管T11的控制极用于连接扫描线SCAN2[Y]，第一极连接于开关晶体管T13的第一极，第二极连接于驱动晶体管T10的控制极；

所述微显示像素电路的工作过程依次包括初始化阶段、阈值电压提取阶段、数据电压写入阶段和发光阶段；

在所述初始化阶段，开关晶体管T11和开关晶体管T12分别被扫描线SCAN2[Y]选通处于导通状态，开关晶体管T14被扫描线SCAN1[Y]选通处于导通状态，开关晶体管T13处于截止状态，参考电位极VREF施加在驱动晶体管T10的控制极，电容C1和电容C2两端存储的电荷通过驱动晶体管T10和开关晶体管T14形成的支路进行放电；

在所述阈值电压提取阶段，开关晶体管T11和开关晶体管T12仍处于导通状态，开关晶体管T13仍处于截止状态，开关晶体管T14则变为截止状态，参考电位极VREF通过电容C1对驱动晶体管T10的第二极进行充电，直至驱动晶体管T10的控制极和第二极之间的电压差达到驱动晶体管T10的阈值电压而关断，使得驱动晶体管的阈值电压信息存储在电容C1的两端；

在所述数据电压写入阶段，开关晶体管T11和开关晶体管T12均变为截止状态，开关晶体管T14则仍处于截止状态，开关晶体管T13处于导通状态，数据线的数据电压信息VDATA通过电容C2叠加在存储着驱动晶体管阈值电压信息的电容C1的两端；

在所述发光阶段，开关晶体管T11、开关晶体管T12、开关晶体管T13和开关晶体管T14则均处于截止状态，电容C1两端存储的驱动晶体管T10的阈值电压和数据电压信息作为驱动晶体管T10的控制极和第二极之间的编程电压使得驱动晶体管T10导通，并形成驱动电流，以驱动发光器件发光。

7.如权利要求6所述的微显示像素电路，其特征在于，所述扫描线SCAN3[Y]的信号被配置为扫描线SCAN1[Y+2]的信号，所述扫描线SCAN1[Y]和扫描线SCAN2[Y]被配置如下：

在所述初始化阶段，扫描线SCAN1[Y]和扫描线SCAN2[Y]分别为高电平和高电平；

在所述阈值电压提取阶段，扫描线SCAN1[Y]和扫描线SCAN2[Y]分别为低电平和高电平；

在所述数据电压写入阶段，扫描线SCAN1[Y]和扫描线SCAN2[Y]分别为低电平和低电平；

在所述发光阶段，扫描线SCAN1[Y]和扫描线SCAN2[Y]分别为低电平和低电平。

8.如权利要求6或7所述的微显示像素电路，其特征在于，还包括开关晶体管T15，所述驱动晶体管T10的第二极通过该开关晶体管T15连接于所述发光器件的阳极；其中所述开关晶体管T15的控制极用于连接扫描线SCAN1[Y+3]，第一极连接于驱动晶体管T10的第二极，第二极连接于发光器件的阳极。

9.如权利要求2或5所述的微显示像素电路，其特征在于，所述第二电极VCOM在初始化阶段、阈值电压提取阶段和数据电压写入阶段为高电平，在发光阶段为低电平。

Images