CN109749743A - 蚀刻组合物、蚀刻氮化硅层的方法和半导体器件制造方法 - Google Patents

蚀刻组合物、蚀刻氮化硅层的方法和半导体器件制造方法 Download PDF

Info

Publication number
CN109749743A
CN109749743A CN201811319973.6A CN201811319973A CN109749743A CN 109749743 A CN109749743 A CN 109749743A CN 201811319973 A CN201811319973 A CN 201811319973A CN 109749743 A CN109749743 A CN 109749743A
Authority
CN
China
Prior art keywords
silicon
carbon atom
layer
silicon nitride
formula
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811319973.6A
Other languages
English (en)
Inventor
韩勋
裴相元
洪荣泽
朴宰完
李珍旭
林廷训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Soulbrain Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Soulbrain Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Soulbrain Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109749743A publication Critical patent/CN109749743A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了蚀刻组合物、蚀刻氮化硅层的方法和半导体器件制造方法。用于蚀刻的组合物可以包括磷酸、铵类化合物、盐酸和多磷酸盐类化合物二者中的至少一种以及含硅化合物。

Description

蚀刻组合物、蚀刻氮化硅层的方法和半导体器件制造方法
相关申请的交叉引用
本专利申请要求于2017年11月7日提交的第10-2017-0147532号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用并入此。
技术领域
本公开这里涉及用于蚀刻的组合物、使用其制造半导体器件的方法，更具体地涉及用于蚀刻氮化硅层的用于蚀刻的组合物和使用其制造半导体器件的方法。
背景技术
半导体器件需要增加其集成度和可靠性以满足消费者需求的优异性能和低价格。随着半导体的集成度的增加，半导体器件的可靠性和/或电特性可能更受到在半导体器件的制造工艺期间对构成半导体器件的元件的损害的影响。
具体地，在半导体器件的制造工艺期间，需要在保持待被蚀刻的层材料相对于另一层材料的高蚀刻选择性的同时使得通过蚀刻工艺形成的副产物最少化，这是因为副产物可能引起层材料的缺陷。因此，近来，正在进行对具有高蚀刻选择性且减少副产物的产生的用于蚀刻的组合物的研究。
发明内容
本公开提供对于氮化物层具有高蚀刻选择性的用于蚀刻的组合物和使用该用于蚀刻的组合物蚀刻氮化硅层的方法。
本公开还提供用于制造具有改善的可靠性的半导体器件的方法。
本公开涉及用于蚀刻的组合物和使用该用于蚀刻的组合物制造半导体器件的方法。根据本公开的用于蚀刻的组合物可以包括磷酸、铵类化合物、盐酸或多磷酸盐类化合物以及由式2表示的含硅化合物：
[式2]
在式2中，R2是从氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基和1至10个碳原子的烷氧基氨基中选择的任意一个。
R3、R4和R5均独立地为氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基、1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基。R3、R4和R5中的至少一个是1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基，n是2或3。
在本公开的实施例中，一种蚀刻氮化硅层的方法可以包括：准备其上形成有氮化硅层的衬底；以及使用用于蚀刻的组合物对所述氮化硅层执行蚀刻工艺以去除所述氮化硅层。所述用于蚀刻的组合物包括磷酸、铵类化合物、盐酸或多磷酸盐类化合物以及由式2表示的含硅化合物：
[式2]
在式2中，R2是从氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基和1至10个碳原子的烷氧基氨基中选择的任意一个。
R3、R4和R5均独立地为氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基、1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基。R3、R4和R5中的至少一个是1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基，n是2或3。
在本公开的实施例中，一种用于制造半导体器件的方法可以包括：(1)通过在衬底上交替地且重复地形成绝缘层和牺牲层来形成堆叠结构，(2)形成穿过所述堆叠结构的沟槽，(3)使用用于蚀刻的组合物通过执行蚀刻工艺去除所述牺牲层。所述用于蚀刻的组合物包括磷酸、铵类化合物、盐酸或多磷酸盐类化合物以及由式2表示的含硅化合物：
[式2]
在式2中，R2是从氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基和1至10个碳原子的烷氧基氨基中选择的任意一个。
R3、R4和R5均独立地为氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基、1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基。R3、R4和R5中的至少一个是1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基，n是2或3。
在本公开的实施例中，一种蚀刻氮化硅层的方法包括：(1)准备衬底，在所述衬底上形成有氮化硅层和氧化硅层，所述氧化硅层形成在所述氮化硅层的遮掩部分上方，但不形成在所述氮化硅层的未遮掩部分上方；(2)通过蚀刻工艺，将蚀刻组合物施用到所述氮化硅层和所述氧化硅层，以去除所述氮化硅层的所述未遮掩部分，但不去除所述氮化硅层的所述遮掩部分。所述蚀刻组合物包括：(a)磷酸，所述磷酸与所述氮化硅层反应以去除氮化硅并与所述氧化硅层反应以去除氧化硅，(b)含硅化合物，所述含硅化合物与所述氧化硅层反应以降低通过所述蚀刻工艺去除的氧化硅的量，但是不容易与所述氮化硅层反应，从而不容易降低通过所述蚀刻工艺去除的氮化硅的量。
附图说明
包括附图以提供对本公开的进一步理解，并且附图被并入本说明书且构成本说明书的一部分。附图示出本公开的示例性实施例，并且与描述一起用于解释本公开的原理。在附图中：
图1是根据示例性实施例的半导体器件的俯视图；
图2至图8被示出以用于解释根据示例性实施例的用于制造半导体器件的方法；
图9是图8的区域A的放大图。
具体实施方式
在描述中，术语“取代的或未取代的”可以意指被至少一个取代基取代或者未被取代，所述至少一个取代基选自于由氢原子、氘原子、卤素原子、氰基、硝基、氨基、甲硅烷基、硼基、氧化膦基、硫化膦基、烷基、烯基、芳基和杂环基组成的组。详细地，术语“取代的或未取代的”可以意指被至少一个取代基取代或者未被取代，所述至少一个取代基选自于由氢原子、氘原子、烷基、氨基、甲硅烷基和烷氧基组成的组。另外，每个取代基可以是被取代的或未被取代的。例如，甲基氨基可以被解释为氨基。
在描述中，卤素原子的示例可以包括氟原子、氯原子、溴原子和碘原子。
在描述中，烷基可以是直链烷基、支链烷基或环烷基。烷基的碳数不特别限定，但可以是从1至10。
在描述中，烷基可以是直链烷基、支链烷基或环烷基。烷基的示例可以包括，但不限于，甲基、乙基、正丙基、异丙基、正丁基、叔丁基、异丁基、2-乙基丁基、3,3-二甲基丁基、正戊基、异戊基、新戊基、叔戊基、环戊基、1-甲基戊基、3-甲基戊基、2-乙基戊基、4-甲基-戊基、正己基、1-甲基己基、2-乙基己基、2-丁基己基、环己基、4-甲基环己基、4-叔丁基环己基、正庚基、1-甲基庚基、2,2-二甲基庚基、2-乙基庚基、2-丁基庚基、正辛基、叔辛基、2-乙基辛基、2-丁基辛基、2-己基辛基、3,7-二甲基辛基、环辛基、正壬基和/或正癸基等。
在描述中，甲硅烷基可以包括烷基甲硅烷基和芳基甲硅烷基。甲硅烷基的示例可以包括，但不限于，三甲基甲硅烷基、三乙基甲硅烷基、叔丁基二甲基甲硅烷基、乙烯基二甲基甲硅烷基、丙基二甲基甲硅烷基、三苯基甲硅烷基、二苯基甲硅烷基和/或苯基甲硅烷基等。
在描述中，氨基的碳数不特别限定，并且可以是1至10。氨基可以包括，但不限于，烷基氨基和芳基氨基。氨基的示例可以包括甲基氨基、乙基氨基、二甲基氨基、二乙基氨基和/或乙基甲基氨基。
在描述中，氨基烷基的碳数可以是1至10。
在描述中，烷氧基的碳数不特别限定，并且可以是1至10。烷氧基可以包括烷基烷氧基和芳基烷氧基。烷氧基的示例可以包括，但不限于，甲基烷氧基、乙基烷氧基、丙基烷氧基、丁基烷氧基、戊基烷氧基、己基烷氧基、庚基烷氧基、辛基烷氧基、壬基烷氧基和/或癸基烷氧基等。
在下文中，将解释根据本公开的用于蚀刻的组合物。
根据本公开，用于蚀刻的组合物(在下文中，称作“蚀刻组合物”)可以包括磷酸、铵类化合物、含硅化合物、盐酸和含多磷酸盐化合物。蚀刻组合物可以用于蚀刻含硅材料。例如，蚀刻组合物可以用于蚀刻氮化硅层或氧化硅层。可以根据下面的反应1-1来执行使用蚀刻组合物对氮化硅层的蚀刻。可以根据下面的反应2-1来执行使用蚀刻组合物对氧化硅层的蚀刻。然而，在使用蚀刻组合物的蚀刻工艺中，氮化硅层的蚀刻速率可以大于氧化硅层的蚀刻速率。在描述中，氮化硅层的蚀刻可以意指氮化硅的去除，氧化硅层的蚀刻可以意指氧化硅的去除。氮化硅可以由SixNy表示。氧化硅可以由SixOy表示(其中，x和y均独立地为正整数)。
[反应1-1]
3Si3N4+4H3PO4+27H2O→4(NH4)3PO4+9SiO2H2O
[反应2-1]
SiO2+4H++4e-→Si+2H2O
参照反应1-1，磷酸与氮化硅反应，并且可以去除氮化硅。磷酸的组成比可以为从大约65wt％至大约97wt％。在本说明书中，组成比意指相对于组合物的组成比。如果磷酸的量小于蚀刻组合物的大约65wt％，则氮化硅可能不易被去除，或者在蚀刻工艺期间可能形成蚀刻副产物。在描述中，磷酸的组成比可以意指85％磷酸的水溶液的组成比。即，“大约65wt％的磷酸的组成比”可以意指“基于蚀刻组合物的大约65wt％的85％磷酸的水溶液”。
参照反应2-1，磷酸提供氢离子并且可以与氧化硅反应。如果磷酸的量大于蚀刻组合物的大约97wt％，则磷酸和氧化硅的反应速率可以增大。在这种情况下，氮化硅层相对于氧化硅层的蚀刻选择性可能是低的。
含硅化合物可以包括由下面的式1和式2表示的材料中的至少一种。在实施例中，由式1表示的含硅化合物可以是氨丙基三羟基硅烷。
[式1]
在式1中，R1可以是从1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基和1至10个碳原子的烷氧基氨基中选择的任意一个。
[式2]
在式2中，R2可以是从氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基和1至10个碳原子的烷氧基氨基中选择的任意一个，R3、R4和R5均独立地为氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基、1至10个碳原子的烷氧基氨基或者取代的或未取代的氨基。取代的氨基可以是烷基取代的氨基，烷基可以是1至10个碳原子的直链或支链烷基，并且n可以是2或3。在式2中，R3、R4和R5中的至少一个可以是1至10个碳原子的烷氧基氨基或者取代的或未取代的氨基。
根据实施例，在式1和式2中，烷氧基氨基可以由式3a表示，氨基烷氧基可以由式3b表示。
[式3a]
[式3b]
(在式3a和式3b中，R6是1至10个碳原子的烷基，R7和R8均独立地为从氢和1至10个碳原子的烷基中选择的任意一个，R6、R7和R8的总碳数可以是1至10。烷基可以是直链烷基、支链烷基或环烷基。*意指与Si的结合部分。)
在一个实施例中，由式2表示的含硅化合物可以由下面的式4或式5表示，但是可以不限于此。
[式4]
[式5]
由式2表示的含硅化合物可以通过如下面的反应1中示出的硅烷醇(a)和氯硅烷类化合物(b)的硅烷化反应来获得。
[反应1]
在反应1中，R2、R3、R4、R5和n与式2中限定的相同。由式4表示的含硅化合物可以通过下面的反应2来合成。
[反应2]
由式5表示的含硅化合物可以通过下面的反应3来合成。
[反应3]
含硅化合物可以起到增大氮化硅层相对于氧化硅层的蚀刻选择性的作用。根据示例性实施例，含硅化合物的氧原子可以与氧化硅层的表面发生相互作用(例如，氢键)。在这种情况下，含硅化合物的氧原子可以是直接结合到硅原子的氧原子。通过氢键，可以防止或减少氧化硅层的蚀刻。含硅化合物的氧原子不会与氮化硅层的表面发生相互作用(例如，氢键)。因此，氮化硅层相对于氧化硅层的蚀刻选择性可以增大。
如果含硅化合物的量小于蚀刻组合物的大约0.01wt％，则氧化硅层的蚀刻速率可能增大。在这种情况下，氮化硅层相对于氧化硅层的蚀刻选择性可能减小。如果含硅化合物的量大于蚀刻组合物的大约15wt％，则氮化硅层的蚀刻速率可能减小。根据示例性实施例，含硅化合物的组成比可以是从大约0.01wt％至大约15wt％。
硅和氧之间的键是相对不稳定的并且可能容易断裂。根据示例性实施例，由式1或式2表示的含硅化合物包括氮，并且硅原子和氧原子之间的键可以被稳定。例如，在式2的含硅化合物中，硅原子和氧原子之间的键可以通过硅原子和氮原子之间的键来稳定。因此，氮化硅层相对于氧化硅层的蚀刻选择性可以进一步增大。另外，可以防止或减少通过硅原子和氧原子之间的键断开形成的副产物的产生。
在水溶液条件下，铵类化合物可以意指产生铵(NH4 +)的化合物。例如，铵类化合物可以包括氨、氯化铵、磷酸铵、醋酸铵、硫酸铵、甲酸铵和金属胺络合物中的至少一种。金属胺络合物可以是包括至少一个氨(NH3)配体的金属络合物。如果长时间地执行氮化硅的蚀刻工艺，则硅离子的浓度会增加。在实施例中，硅离子可以通过反应1-1的产物SiO2H2O来产生。由于硅离子，可能引起氧化硅层的异常生长。根据示例性实施例，铵类化合物可以在蚀刻工艺期间解离以产生铵(NH4 +)。铵与硅离子的前驱体(例如，SiO2)反应并且可以去除硅离子的前驱体。因此，可以防止氧化硅层的异常生长。铵类化合物可以使蚀刻速率依据蚀刻时间保持恒定。
如果铵类化合物的量小于蚀刻组合物的大约0.01wt％，则氧化硅层可能异常生长，或者氮化硅层相对于氧化硅层的蚀刻选择性可能会依据时间而改变。如果铵类化合物的量大于蚀刻组合物的大约10wt％，则氮化硅层和氧化硅层的蚀刻速率可能会依据时间而改变。根据一个实施例，铵类化合物的组成比可以是从大约0.01wt％至大约10wt％。
在蚀刻工艺中，盐酸可以去除作为反应1-1的产物的SiO2H2O。例如，SiO2H2O(其是反应1-1的产物)可以形成SiO2，如下面的反应4，盐酸可以与SiO2反应以去除SiO2。因此，可以进一步防止氧化硅层的异常生长。
[反应4]
4HCl+SiO2→SiCl2(↑)+2H2O
多磷酸盐类化合物可以由下面的式6表示。
[式6]
在式6中，m是在1和5之间的整数。
多磷酸盐类化合物可以包括焦磷酸、焦磷酸盐、三聚磷酸和三聚磷酸盐中的至少一种。如果长时间地执行蚀刻工艺，则会消耗磷酸。在这种情况下，多磷酸盐类化合物可以形成磷酸。例如，如果多磷酸盐类化合物包括焦磷酸，则焦磷酸可以与水反应以形成磷酸，如下面的反应5。
[反应5]
在蚀刻工艺中，由于多磷酸盐类化合物，可以使磷酸的浓度依据时间保持恒定。因此，氮化硅层和氧化硅层的蚀刻速率可以保持恒定。
根据示例性实施例，盐酸和多磷酸盐类化合物的总的组成比可以是从大约1wt％至大约10wt％。如果盐酸和多磷酸盐类化合物的总的组成比小于大约1wt％，则蚀刻速率的恒定保持可能是困难的。如果盐酸和多磷酸盐类化合物的总的组成比大于大约10wt％，则磷酸、铵类化合物或含硅化合物的量比例可能减小。在这种情况下，氮化硅层相对于氧化硅层的蚀刻选择性可能降低。如果包括过量的盐酸(例如，大于蚀刻组合物的大约10wt％)，则用于蚀刻工艺的装置可能受损，或者氮化硅层的蚀刻速率可能减小。如果过量地包括多磷酸盐类化合物(例如，大于蚀刻组合物的大约10wt％)，则蚀刻组合物的沸点可能增大。在这种情况下，在蚀刻工艺中，氮化硅层的蚀刻速率可能减小。
在下文中，将解释根据本公开的用于制造半导体器件的方法。
图1是根据示例性实施例的半导体器件的俯视图。图2至图8被示出以用于解释根据示例性实施例的用于制造半导体器件的方法并且对应于沿图1的线I-I'截取的剖视图。在下文中，为了容易和方便解释的目的，将省略或简要地阐述对与以上实施例相同的要素的描述。
参照图1和图2，可以在衬底100上形成堆叠结构200。衬底100可以是体硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅-锗衬底或者通过进行选择性外延生长(SEG)获得的外延薄膜的衬底。第一方向D1和第二方向D2可以平行于衬底100的顶表面100a。第二方向D2可以与第一方向D1交叉。第三方向D3可以垂直于衬底100的顶表面100a。
堆叠结构200可以包括牺牲层SC和绝缘层IL。堆叠结构200的形成可以包括在衬底100上交替地且重复地形成牺牲层SC和绝缘层IL。牺牲层SC可以形成在绝缘层IL之间。牺牲层SC可以相对于绝缘层IL具有蚀刻选择性。牺牲层SC可以包括例如氮化硅(例如，SixNy)。绝缘层IL可以包括氧化硅(例如，SixOy)。绝缘层IL可以使用正硅酸乙酯(TEOS)形成，正硅酸乙酯可以由(C2H5O)4Si表示。
在示例性实施例中，牺牲层SC可以具有基本上相同的厚度。可选择地，牺牲层SC中的最下面的牺牲层SC和最上面的牺牲层SC的厚度可以大于位于它们之间的牺牲层SC的厚度。另外，绝缘层IL可以具有相同的厚度，或者绝缘层IL中的至少两个绝缘层IL的厚度可以不同。绝缘层IL中的最下面的绝缘层IL的厚度可以小于形成在其上的牺牲层SC和绝缘层IL的厚度。最下层的绝缘层IL可以是通过热氧化工艺形成的氧化硅层。在描述中，特定元件的厚度可以意指该元件的在第三方向D3上的距离。
参照图1和图3，可以在堆叠结构200中形成开口201和垂直结构300。开口201的形成可以包括在堆叠结构200上形成限定开口201的平面位置的掩模图案(未示出)，以及使用掩模图案作为蚀刻掩模来蚀刻堆叠结构200。堆叠结构200的蚀刻可以通过各向异性蚀刻工艺来执行。
开口201可以穿过堆叠结构200。开口201的侧壁可以暴露牺牲层SC和绝缘层IL。开口201可以暴露衬底100。在形成开口201的过程中，衬底100的顶表面100a可以被过蚀刻。在这种情况下，通过开口201暴露的衬底100的顶表面100a可以凹陷至特定深度。
每个开口201可以以圆柱形形状或矩形孔形状形成。开口201的下部的宽度可以比开口201的上部的宽度窄。如图1所示，在俯视图中，开口201可以形成平行于第二方向D2的行。两个相邻的行之间的开口201可以在第二方向D2上以之字形形式布置。不同于图1，开口201可以形成沿第一方向D1和第二方向D2布置的阵列。例如，相邻两行的开口201可以在第一方向D1上布置以形成阵列。
可以在开口201中形成第一介电图案310。第一介电图案310可以覆盖开口201的侧壁。第一介电图案310可以暴露衬底100的顶表面100a。第一介电图案310可以包括单个绝缘层或复数个绝缘层。第一介电图案310可以用作电荷捕获型闪存晶体管的数据存储层的一部分。后面将参照图9解释第一介电图案310的示例性实施例。
可以在开口201中形成半导体图案320。半导体图案320可以包括例如硅(Si)、锗(Ge)或它们的混合物。半导体图案320可以具有包括单晶结构、非晶结构和多晶结构中至少之一的晶体结构。半导体图案320还可以包括掺杂的杂质。在另一实施例中，半导体图案320可以是处于未掺杂状态的本征半导体。半导体图案320可以通过使用热化学气相沉积(CVD)、等离子体增强CVD、物理CVD或原子层沉积(ALD)法形成。
半导体图案320可以形成在开口201的侧壁上以覆盖第一介电图案310。半导体图案320可以延伸到衬底100上并且可以与衬底100的顶表面100a的由开口201暴露的部分接触。每个半导体图案320可以对应于一个开口201形成为管形状、中空的圆柱形状或杯形状。半导体图案320可以在开口201的中心部分中限定空区域321。
空区域321可以分别被埋置绝缘图案330填充。埋置绝缘图案330可以使用具有优异的间隙填充性质的绝缘材料形成。埋置绝缘图案330可以形成为例如高密度等离子体氧化物层、旋涂玻璃(SOG)层和/或VCD氧化物层。
可以在垂直结构300上形成垫340。垫340可以使用掺杂有杂质的半导体材料或诸如金属的导电材料形成。垫340的底表面可以设置在比最上面的牺牲层SC的顶表面高的水平处。可以在垂直结构300和堆叠结构200的顶表面上形成下覆盖层510。下覆盖层510可以包括诸如氧化硅、氮化硅和氮氧化硅的绝缘材料。
参照图4，可以形成沟槽600使其穿过堆叠结构200和下覆盖层510。形成沟槽600可以包括在下覆盖层510上形成限定沟槽600的平面位置的掩模图案(未示出)以及使用掩模图案作为蚀刻掩模来蚀刻堆叠结构200。堆叠结构200的蚀刻可以通过各向异性蚀刻工艺来执行。
沟槽600可以形成在相邻的垂直结构300之间。沟槽600可以与垂直结构300分开以暴露牺牲层SC的侧壁和绝缘层IL的侧壁。沟槽600的上部的宽度可以大于沟槽600的下部的宽度。沟槽600可以暴露衬底100的顶表面100a。在形成沟槽600的过程中，通过沟槽600暴露的衬底100的顶表面100a可以由于过蚀刻而凹陷至特定深度。如图1所示，在俯视图中，沟槽600可以具有平行于第二方向D2的主轴。沟槽600可以在第一方向D1上是分开的。
参照图5，可以蚀刻牺牲层SC以形成栅极区250。栅极区250可以是空的，栅极区250可以成为用于形成图7中的栅电极图案450的区域。栅极区250可以形成在绝缘层IL之间并且可以连接到沟槽600。栅极区250可以暴露垂直结构300的侧壁300c的一部分。栅极区250的厚度可以基本上与牺牲层SC的厚度相同。可以使用蚀刻组合物通过蚀刻工艺执行牺牲层SC的蚀刻。蚀刻工艺可以是湿蚀刻工艺。
蚀刻组合物可以包括磷酸、铵类化合物、盐酸和含硅化合物。牺牲层SC可以包括氮化硅，因此可以如在反应1-1中那样被磷酸蚀刻。即使长时间地执行蚀刻工艺且消耗了磷酸，磷酸的浓度也会由于多磷酸盐类化合物而保持恒定。因此，牺牲层SC和绝缘层IL的蚀刻速率可以保持恒定。
在一个实施例中，可以将大约150℃至200℃(具体地，大约155℃至170℃)的蚀刻组合物供应到衬底100。在上述温度条件下，除了牺牲层SC，磷酸还可以蚀刻氧化硅。绝缘层IL可以包括氧化硅。根据示例性实施例，蚀刻组合物可以包括含硅化合物，并且可以防止或减少绝缘层IL被磷酸蚀刻。例如，在蚀刻工艺中，含硅化合物的氧可以结合到绝缘层IL的表面并且可以保护绝缘层IL。因此，在蚀刻工艺期间，绝缘层IL的蚀刻速率可以是低的。含硅化合物的氧原子可以不与牺牲层SC的表面进行反应(例如，氢键)。因此，可以增加牺牲层SC相对于绝缘层IL的蚀刻选择性。如果含硅化合物是不稳定的，则可能形成副产物，并且副产物可能形成颗粒。在半导体器件的制造工艺期间，副产物和/或颗粒可能引起缺陷。例如，副产物和/或颗粒可能被吸附到绝缘层IL上。由于含硅化合物的硅原子和氧原子的键是稳定的，所以可以防止在蚀刻工艺期间的副产物的形成。牺牲层SC可以被蚀刻以形成硅离子(例如，SiO2H2O)。铵类化合物和盐酸可以去除在蚀刻牺牲层SC期间产生的硅离子。因此，可以防止或减少由于硅离子导致的绝缘层IL的异常生长。
在蚀刻工艺期间，可以通过涂覆、浸渍、喷涂或注入方法将蚀刻组合物供应到衬底100上。如果通过浸渍方法将蚀刻组合物供应到衬底100上，则批量型设备可以用于蚀刻工艺中。如果通过喷涂方法将蚀刻组合物供应到衬底100上，则单晶片型设备可以用于蚀刻工艺中。在完成蚀刻工艺之后，可以对衬底100执行使用超纯水的清洗工艺以及干燥工艺。超纯水可以意指包括大约100ppb或更少的杂质的水。
参照图6，可以在堆叠结构200上和沟槽600中形成第二介电图案410和栅极导电层451。第二介电图案410可以基本上共形地形成在堆叠结构200上和沟槽600中。第二介电图案410可以延伸到沟槽600和栅极区250中。第二介电图案410可以基本上共形地覆盖绝缘层IL中的最上面的绝缘层IL的顶表面、通过沟槽600暴露的绝缘层IL的侧壁、通过栅极区250暴露的绝缘层IL的顶表面和底表面、通过栅极区250暴露的垂直结构300的侧壁300c和衬底100的顶表面100a。第二介电图案410可以通过沉积工艺形成。可以控制沉积方法和沉积条件以形成具有优异的台阶覆盖的第二介电图案410。例如，可以通过化学气相沉积方法或原子层沉积方法执行第二介电图案410的沉积工艺。第二介电图案410可以是单层或者可以是复数层。第二介电图案410可以是电荷捕获型闪存晶体管的数据存储层DS的一部分。稍后将参照图9解释第二介电图案410的示例性实施例。
栅极导电层451可以形成在第二介电图案410上。沟槽600和栅极区250中的每一者的至少一部分可以被栅极导电层451填充。不同于图6，每个沟槽600可以完全地被栅极导电层451填充。即使未示出，可以顺序地沉积金属阻挡层和金属层以形成栅极导电层451。例如，金属阻挡层可以包括诸如氮化钛(TiN)、氮化钽(TaN)或氮化钨(WN)的金属氮化物。例如，金属层可以包括钨(W)、铝(Al)、钛(Ti)、钽(Ta)、钴(Co)或铜(Cu)。
参照图1和图7，可以将栅极导电层451图案化，并且可以在栅极区250上分别形成栅电极图案450。可以通过蚀刻工艺执行栅极导电层451的图案化。在这种情况下，还可以蚀刻第二介电图案410。在栅极导电层451的蚀刻工艺期间，可以去除衬底100上的栅极导电层451。可以执行栅极导电层451的蚀刻直到侧壁上的绝缘层IL被去除，并且绝缘层IL的侧壁被暴露。因此，栅电极图案450和第二介电图案410可以定位在栅极区250中以形成栅极结构400。每个栅极结构400可以形成在两个相邻的沟槽600之间。栅极结构400的侧壁可以暴露于沟槽600。栅极结构400可以暴露沟槽600中的衬底100的顶表面100a。衬底100的被暴露的顶表面100a还可以被蚀刻。如图1所示，在俯视图中，栅极结构400可以具有与第二方向D2平行的主轴。栅极结构400可以在第一方向D1上是分开的。
每个栅极结构400可以包括堆叠的栅电极图案450、第二介电图案410和绝缘层IL。在每个栅极结构400中，栅电极图案450可以置于绝缘层IL之间。栅电极图案450可以用作串选择线、地选择线和字线。例如，堆叠的栅电极图案450中的最上面和最下面的栅电极图案450可以分别用作串选择线和地选择线。在最上面的栅电极图案450和最下面的栅电极图案450之间的栅电极图案450可以用作字线。
在栅极结构400中，第二介电图案410可以置于栅电极图案450与绝缘层IL之间，以及垂直结构300与绝缘层IL之间。
共源极区CSR可以形成在暴露于沟槽600的衬底100中。共源极区CSR可以在第一方向D1上是分开的。可以使用栅极结构400作为离子掩模通过离子注入工艺形成共源极区CSR。由于杂质的扩散，在俯视图中共源极区CSR可以与栅极结构400的底部叠置。共源极区CSR可以具有与衬底100的导电类型不同的导电类型。在不同的实施例中，可以在形成图4的沟槽600之后形成共源极区CSR。
参照图1和图8，可以在沟槽600中分别形成间隔物550和共源极塞CSP。间隔物550可以覆盖栅极结构400的侧壁。间隔物550可以包括绝缘材料。例如，可以使用氧化硅、氮化硅、氮氧化硅或低k材料形成间隔物550。间隔物550的形成可以包括通过在衬底100上以均匀的厚度沉积间隔物层(未示出)来覆盖栅极结构400以及通过相对于间隔物层执行回蚀刻工艺暴露共源极区CSR。
共源极塞CSP可以形成在间隔物550上以填充沟槽600。共源极塞CSP可以分别与共源极区CSR连接。共源极塞CSP的形成可以包括沉积覆盖间隔物550的侧壁的金属阻挡层(未示出)以及在金属阻挡层上沉积金属层(未示出)。例如，金属阻挡层可以包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钨(W)、氮化钨(WN)和它们的组合中的至少一种。金属层可以包括钨(W)、铝(Al)、钛(Ti)、钽(Ta)、钴(Co)或铜(Cu)。在如图1中的俯视图中，共源极塞CSP的主轴可以平行于第二方向D2延伸。
可以在下覆盖层510上形成上覆盖层520以覆盖共源极塞CSP的顶表面。上覆盖层520可以包括绝缘材料。
可以在上覆盖层520中形成位线接触塞530。位线接触塞530可以穿透上覆盖层520和下覆盖层510以分别与垫340接触。位线接触塞530可以分别通过垫340电接触垂直结构300(例如，半导体图案320)。位线BL可以形成在上覆盖层520上以与位线接触塞530接触。如图1所示，在俯视图中位线可以在第一方向D1上延伸。位线接触塞530和位线BL可以包括诸如金属的导电材料。因此，可以完成半导体器件1。半导体器件1可以是三维存储器件。
图9是用于解释根据示例性实施例的半导体器件的绝缘图案的图，并且示出了图8的区域A的放大图。在下文中，为了解释简洁起见，将在图9的说明中描述单个绝缘层、复数个栅电极图案和单个垂直结构。
参照图8和图9，第一介电图案310可以包括隧道绝缘层311、电荷存储层312和第一阻挡绝缘层313。隧道绝缘层311可以沿垂直结构300延伸。电荷存储层312和第一阻挡绝缘层313可以堆叠在隧道绝缘层311上。隧道绝缘层311可以使用介电常数比第一阻挡绝缘层313的介电常数低的材料形成。隧道绝缘层311可以包括例如从氧化物、氮化物和氮氧化物中选择的至少一种。可选择地，隧道绝缘层311可以包括高k材料。高k材料意指介电常数比氧化硅的介电常数高的绝缘材料，并且可以包括氧化锆、氧化铝和/或氧化铪。电荷存储层312可以置于隧道绝缘层311与第一阻挡绝缘层313之间。电荷存储层312可以包括电荷捕获绝缘层、浮栅电极和导电纳米点中的至少一种。第一阻挡绝缘层313可以包括高k材料。
第二介电图案410可以包括第二阻挡绝缘层。第二阻挡绝缘层可以置于栅电极图案450与第一介电图案310之间以及栅电极图案450与绝缘层IL之间。第二阻挡绝缘层可以包括高k材料。在一个实施例中，第一阻挡绝缘层313可以包括高k材料，第二阻挡绝缘层可以是介电常数比第一阻挡绝缘层313的介电常数低的材料。在另一实施例中，第二阻挡绝缘层可以包括高k材料中的一种，第一阻挡绝缘层313可以是介电常数比第二阻挡绝缘层的介电常数低的材料。
第一介电图案310和第二介电图案410可以用作数据存储层。存储在数据存储层中的数据可以使用富勒-诺德海姆隧穿(Fowler-Nordheim tunneling)而改变。富勒-诺德海姆隧穿可以由垂直结构300与栅电极图案450之间的电压差引起。
不同于附图，可以不形成第二介电图案410。在另一实施例中，可以不形成第一阻挡绝缘层313。
在下文中，将参照实验实施例和对比实施例解释蚀刻组合物和使用该蚀刻组合物的蚀刻方法。
蚀刻组合物的制备
1、式4的化合物的制备
将3-氨丙基三羟基硅烷(CAS号58160-99-9)和三(乙基甲基氨基)氯硅烷(CAS号1378825-94-5)混合并搅拌以合成式4的化合物(三(三(乙基甲基氨基)硅烷)氨基丙基硅氧烷)。
式4的化合物的制备的鉴别(FT-IR)
通过使用红外光谱测量设备通过傅里叶变换红外光谱来分析反应物和产物。
通过反应物的分析结果，3-氨丙基三羟基硅烷的Si-OH峰出现在大约835-955cm-1和大约3200-3700cm-1处，三(乙基甲基氨基)氯硅烷的Si-Cl峰出现在大约470-550cm-1处。通过产物的分析结果，Si-OH峰和Si-Cl峰消失，并且在大约1100cm-1处检测到峰。1100cm-1处的峰对应于Si-O-Si的峰。通过该结果，可以发现的是反应物3-氨丙基三羟基硅烷的Si-OH键和反应物三(乙基甲基氨基)氯硅烷的Si-Cl键断裂，并且形成了具有Si-O-Si键的式4的化合物。
2、式5的化合物的制备和鉴别
将3-氨丙基三羟基硅烷和三(二乙基氨基)氯硅烷混合并搅拌以合成式5的化合物。三(二乙基氨基)氯硅烷可从Gelest公司购买(产品代码SIT8710.6)。
式5的化合物的制备的鉴别(FT-IR)
通过变换红外光谱来分析反应物和产物。通过反应物的分析结果，3-氨丙基三羟基硅烷的Si-OH峰出现在大约835-955cm-1和大约3200-3700cm-1处，三(二乙基氨基)氯硅烷的Si-Cl峰出现在大约470-550cm-1处。通过产物的分析结果，Si-OH峰和Si-Cl峰消失，并且在大约1100cm-1处检测到峰。通过该结果，可以发现的是反应物3-氨丙基三羟基硅烷的Si-OH键和反应物三(二乙基氨基)氯硅烷的Si-Cl键断裂，并且形成了具有Si-O-Si键的式5的化合物。
3、蚀刻组合物的制备
[实验示例]
如下面的表1所示，将磷酸、含硅化合物、铵类化合物、盐酸和多磷酸盐类化合物混合以制备蚀刻组合物。在这种情况下，磷酸是85％的磷酸的水溶液。氯化铵用作铵类化合物。焦磷酸用作多磷酸盐类化合物。
[表1]
[对比示例]
如下面的表2所示，将磷酸、含硅化合物、铵类化合物、盐酸和多磷酸盐类化合物中的一种或更多种混合以制备蚀刻组合物。在这种情况下，磷酸是85％的磷酸的水溶液。
[表2]
4、使用蚀刻组合物的蚀刻
(1)氮化硅层的蚀刻
形成了包括SixNy(x和y均独立地是正整数)的氮化硅层。将蚀刻组合物加入到烧杯，加热烧杯直到蚀刻组合物的温度达到大约165℃。将大约165℃的蚀刻组合物供应到氮化硅层大约60分钟。当蚀刻组合物供应到氮化硅层时，测量蚀刻速率(在下文中，称为初始蚀刻速率)。收集来自氮化硅层的溶液。当溶液中的硅离子的浓度达到大约100ppm时，测量蚀刻速率(在下文中，将称为虚设蚀刻速率)。使用薄膜厚度测量设备执行蚀刻速率的测量，薄膜厚度测量设备是椭偏仪(Ellipsometer，NANO VIEW，SE MG-1000)。
使用实验示例1至实验示例14和对比示例1至对比示例6的每种蚀刻组合物来蚀刻氮化硅层。
(2)氧化硅层的蚀刻
使用正硅酸乙酯(TEOS)形成由SixOy(其中，x和y均独立地是正整数)表示的氧化硅层。通过与用于蚀刻氮化硅层的方法相同的方法使用实验示例1至实验示例14和对比示例1至对比示例6的每种蚀刻组合物来蚀刻氧化硅层。测量氧化硅层的初始蚀刻速率和虚设蚀刻速率。
表3示出了使用本公开的实验示例和对比示例的蚀刻组合物的氧化硅层和氮化硅层的蚀刻速率的测量结果。
[表3]
参照表3，在实验示例和对比示例中，氮化硅层的蚀刻速率依据时间保持恒定。在实验示例中，氧化硅层的蚀刻速率依据时间保持相对恒定，但是在对比示例1至对比示例3中，氧化硅层的蚀刻速率根据时间的消逝极大地减小。在对比示例1和对比示例4中，氧化硅层的初始蚀刻速率相对高。即，在对比示例1和对比示例4中在初始蚀刻过程中氮化硅层相对于氧化硅层的蚀刻选择性比实验示例的氮化硅层相对于氧化硅层的蚀刻选择性低。在对比示例5和对比示例6中，氮化硅层的蚀刻速率小于实验示例的氮化硅层的蚀刻速率。
根据本公开，在使用蚀刻组合物的蚀刻工艺中，氮化硅层相对于氧化硅层的蚀刻选择性可以是高的。另外，即使长时间地执行蚀刻工艺，也可以保持蚀刻速率恒定。
尽管已经描述了本公开的示例性实施例，但是理解的是，本公开不应限于这些示例性实施例，本领域普通技术人员可以在如要求保护的本公开的精神和范围内做出各种改变和修改。

Claims (24)

1.一种用于蚀刻的组合物，所述组合物包括：
磷酸；
铵类化合物；
盐酸或多磷酸盐类化合物；以及
由式2表示的含硅化合物：
[式2]
其中，在式2中：
R2是从氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基和1至10个碳原子的烷氧基氨基中选择的任意一个，
R3、R4和R5中的每个是氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基、1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基，
R3、R4和R5中的至少一个是1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基，
n是2或3。
2.根据权利要求1所述的用于蚀刻的组合物，其中：
基于所述用于蚀刻的组合物的总重量，
所述磷酸的组成比为从65wt％至97wt％，
所述铵类化合物的组成比为从0.01wt％至10wt％，
所述盐酸和所述多磷酸盐类化合物的总的组成比为从1wt％至10wt％，
所述含硅化合物的组成比为从0.01wt％至15wt％。
3.根据权利要求1所述的用于蚀刻的组合物，其中，所述含硅化合物由式4表示：
[式4]
4.根据权利要求1所述的用于蚀刻的组合物，其中，所述含硅化合物由式5表示：
[式5]
5.根据权利要求1所述的用于蚀刻的组合物，其中，所述铵类化合物包括氯化铵、磷酸铵、醋酸铵、硫酸铵、甲酸铵或金属胺络合物。
6.根据权利要求1所述的用于蚀刻的组合物，其中，所述多磷酸盐类化合物包括焦磷酸、焦磷酸盐、三聚磷酸或三聚磷酸盐。
7.一种蚀刻氮化硅层的方法，所述方法包括：
准备衬底，所述衬底上形成有氮化硅层；以及
使用用于蚀刻的组合物对所述氮化硅层执行蚀刻工艺以去除所述氮化硅层，其中，所述用于蚀刻的组合物包括：
磷酸；
铵类化合物；
盐酸或多磷酸盐类化合物；以及
由式2表示的含硅化合物：
[式2]
其中，在式2中：
R2是从氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基和1至10个碳原子的烷氧基氨基中选择的任意一个，
R3、R4和R5中的每个是氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基、1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基，
R3、R4和R5中的至少一个是1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基，
n是2或3。
8.根据权利要求7所述的蚀刻氮化硅层的方法，所述方法还包括：
在所述蚀刻工艺之前在所述衬底上形成氧化硅层，
其中，
所述蚀刻工艺包括将所述用于蚀刻的组合物施用在所述氧化硅层和所述氮化硅层上。
9.根据权利要求8所述的蚀刻氮化硅层的方法，其中，在所述蚀刻工艺期间，所述氮化硅层的蚀刻速率大于所述氧化硅层的蚀刻速率。
10.根据权利要求7所述的蚀刻氮化硅层的方法，其中：
基于所述用于蚀刻的组合物的总重量，
所述磷酸的组成比为从65wt％至97wt％，
所述铵类化合物的组成比为从0.01wt％至10wt％，
所述盐酸和所述多磷酸盐类化合物的组成比为从1wt％至10wt％，
所述含硅化合物的组成比为从0.01wt％至15wt％。
11.根据权利要求7所述的蚀刻氮化硅层的方法，其中，所述含硅化合物由式4或式5表示：
[式4]
[式5]
12.根据权利要求7所述的蚀刻氮化硅层的方法，其中，所述铵类化合物包括氯化铵、磷酸铵、醋酸铵、硫酸铵、甲酸铵或金属胺络合物。
13.根据权利要求7所述的蚀刻氮化硅层的方法，其中，所述多磷酸盐类化合物包括焦磷酸、焦磷酸盐、三聚磷酸或三聚磷酸盐。
14.一种用于制造半导体器件的方法，所述方法包括：
通过在衬底上交替地且重复地形成绝缘层和牺牲层来形成堆叠结构；
形成穿过所述堆叠结构的沟槽；以及
通过使用用于蚀刻的组合物执行蚀刻工艺来去除所述牺牲层，其中，所述用于蚀刻的组合物包括：
磷酸；
铵类化合物；
盐酸或多磷酸盐类化合物；以及
由式2表示的含硅化合物：
[式2]
其中，在式2中：
R2是从氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基和1至10个碳原子的烷氧基氨基中选择的任意一个，
R3、R4和R5中的每个是氢、1至10个碳原子的烷基、1至10个碳原子的氨基烷基、1至10个碳原子的氨基烷氧基、1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基，
R3、R4和R5中的至少一个是1至10个碳原子的烷氧基氨基或者具有至多10个碳原子的取代的或未取代的氨基，
n是2或3。
15.根据权利要求14所述的用于制造半导体器件的方法，其中：
基于所述用于蚀刻的组合物的总重量，
所述磷酸的组成比为从65wt％至97wt％，
所述铵类化合物的组成比为从0.01wt％至10wt％，
所述盐酸和所述多磷酸盐类化合物的总的组成比为从1wt％至10wt％，
所述含硅化合物的组成比为从0.01wt％至15wt％。
16.根据权利要求14所述的用于制造半导体器件的方法，其中，所述牺牲层包括氮化硅，所述绝缘层包括氧化硅。
17.根据权利要求16所述的用于制造半导体器件的方法，其中，在所述蚀刻工艺期间，所述牺牲层的蚀刻速率高于所述绝缘层的蚀刻速率。
18.根据权利要求14所述的用于制造半导体器件的方法，其中，所述含硅化合物由式4或式5表示：
[式4]
[式5]
19.根据权利要求14所述的用于制造半导体器件的方法，所述方法还包括：
在所述蚀刻工艺之后在所述绝缘层之间形成栅极区，
其中，
所述栅极区与所述沟槽连接。
20.根据权利要求14所述的用于制造半导体器件的方法，所述方法还包括：
形成穿过所述堆叠结构的开口；以及
在所述开口中形成与所述沟槽分开的半导体图案，
其中，
在形成所述沟槽之前执行形成所述半导体图案的步骤。
21.一种蚀刻氮化硅层的方法，所述方法包括：
准备衬底，所述衬底上形成有氮化硅层和氧化硅层，所述氧化硅层形成在所述氮化硅层的遮掩部分上方，但不形成在所述氮化硅层的未遮掩部分上方；以及
通过蚀刻工艺，将蚀刻组合物施用到所述氮化硅层和所述氧化硅层，以去除所述氮化硅层的所述未遮掩部分，但不去除所述氮化硅层的所述遮掩部分，其中，所述蚀刻组合物包括：
磷酸，所述磷酸与所述氮化硅层反应以去除氮化硅并与所述氧化硅层反应以去除氧化硅，以及
含硅化合物，所述含硅化合物与所述氧化硅层反应以降低通过所述蚀刻工艺去除的氧化硅的量，但是不容易与所述氮化硅层反应，从而不容易降低通过所述蚀刻工艺去除的氮化硅的量。
22.根据权利要求21所述的方法，其中，所述蚀刻组合物包括多磷酸盐类化合物，所述多磷酸盐类化合物保持所述氮化硅层和所述氧化硅层的基本恒定的蚀刻速率。
23.根据权利要求21所述的方法，其中，所述蚀刻组合物包括用于去除所述蚀刻工艺的副产物的盐酸。
24.根据权利要求21所述的方法，其中，所述蚀刻组合物包括铵类化合物，所述铵类化合物削弱所述氧化硅层的生长并保持所述氮化硅层和所述氧化硅层的基本恒定的蚀刻速率。
CN201811319973.6A 2017-11-07 2018-11-07 蚀刻组合物、蚀刻氮化硅层的方法和半导体器件制造方法 Pending CN109749743A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0147532 2017-11-07
KR1020170147532A KR20190051656A (ko) 2017-11-07 2017-11-07 식각 조성물, 실리콘 질화막의 식각 방법, 및 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN109749743A true CN109749743A (zh) 2019-05-14

Family

ID=66328343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811319973.6A Pending CN109749743A (zh) 2017-11-07 2018-11-07 蚀刻组合物、蚀刻氮化硅层的方法和半导体器件制造方法

Country Status (3)

Country Link
US (1) US20190136132A1 (zh)
KR (1) KR20190051656A (zh)
CN (1) CN109749743A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110804441A (zh) * 2019-11-08 2020-02-18 湖北兴福电子材料有限公司 一种抑制二氧化硅蚀刻的磷酸蚀刻液
CN110846040A (zh) * 2019-11-08 2020-02-28 湖北兴福电子材料有限公司 一种高容硅量磷酸基蚀刻液及其配制方法
CN112210380A (zh) * 2019-07-10 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN112210378A (zh) * 2019-07-12 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法
CN112210379A (zh) * 2019-07-09 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN114269884A (zh) * 2019-08-21 2022-04-01 恩特格里斯公司 用于高选择性氮化硅蚀刻的改良调配物

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037792B2 (en) * 2018-10-25 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure etching solution and method for fabricating a semiconductor structure using the same etching solution
JP2021136410A (ja) * 2020-02-28 2021-09-13 キオクシア株式会社 半導体装置の製造方法
KR102278410B1 (ko) 2020-11-17 2021-07-19 주식회사 클레스앤피 개인 건강 상태 동시 측정이 가능한 고성능 딥러닝 지정맥 인증 시스템 및 방법
KR102325905B1 (ko) * 2021-03-22 2021-11-12 연세대학교 산학협력단 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
KR102389567B1 (ko) * 2021-05-04 2022-04-25 연세대학교 산학협력단 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
CN115287069B (zh) * 2022-07-06 2023-06-09 湖北兴福电子材料股份有限公司 一种抑制二氧化硅蚀刻的无c蚀刻液

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047796A (ja) * 2006-08-21 2008-02-28 Tosoh Corp エッチング用組成物及びエッチング方法
US20130092872A1 (en) * 2011-10-18 2013-04-18 Soulbrain Co., Ltd. Compositions for etching and methods of forming a semiconductor device using the same
US20140231013A1 (en) * 2013-02-15 2014-08-21 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US20150348799A1 (en) * 2011-10-18 2015-12-03 Samsung Electronics Co., Ltd. Compositions for etching
US20160017224A1 (en) * 2014-07-17 2016-01-21 Soulbrain Co., Ltd. Composition for etching

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4216310A (en) * 1979-04-19 1980-08-05 National Starch And Chemical Corporation Continuous process for phosphorylating starch
JPH0270084A (ja) * 1988-09-06 1990-03-08 C Uyemura & Co Ltd 金めっき浴及び金めっき方法
KR20020002748A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 실리콘 질화막 식각 방법
US20030011774A1 (en) * 2001-06-05 2003-01-16 Dibello Gerald N. Methods and systems for monitoring process fluids
JP2007510065A (ja) * 2003-10-31 2007-04-19 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 膜介在電解研磨
JP2007012640A (ja) * 2005-06-03 2007-01-18 Tosoh Corp エッチング用組成物
JP5493617B2 (ja) * 2009-09-14 2014-05-14 信越化学工業株式会社 非水電解質二次電池用負極及びリチウムイオン二次電池
JP5490071B2 (ja) * 2011-09-12 2014-05-14 株式会社東芝 エッチング方法
US9012318B2 (en) * 2012-09-21 2015-04-21 Micron Technology, Inc. Etching polysilicon
US8603352B1 (en) * 2012-10-25 2013-12-10 Rohm and Haas Electroncis Materials LLC Chrome-free methods of etching organic polymers
WO2016038596A1 (en) * 2014-09-09 2016-03-17 Ramot At Tel-Aviv University Ltd. AGROCHEMICAL DELIVERY SYSTEM BASED ON ENZYME- OR pH- RESPONSIVE AMPHIPHILIC PEG-DENDRON HYBRIDS
US9840781B2 (en) * 2014-12-02 2017-12-12 Texas Instruments Incorporated Process for NiFe fluxgate device
KR102369551B1 (ko) * 2014-12-24 2022-03-03 솔브레인 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
US10167425B2 (en) * 2016-05-04 2019-01-01 Oci Company Ltd. Etching solution capable of suppressing particle appearance
JP6821167B2 (ja) * 2016-05-25 2021-01-27 ホーユー株式会社 毛髪化粧料組成物
JP7348615B2 (ja) * 2016-07-22 2023-09-21 ホーユー株式会社 酸化染毛剤第１剤及び酸化染毛剤組成物の色調安定化方法
US10995269B2 (en) * 2016-11-24 2021-05-04 Samsung Electronics Co., Ltd. Etchant composition and method of fabricating integrated circuit device using the same
JP7078616B2 (ja) * 2016-12-26 2022-05-31 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物およびこれを用いた半導体素子の製造方法
US10551758B2 (en) * 2017-05-15 2020-02-04 Canon Kabushiki Kaisha Toner
US11186771B2 (en) * 2017-06-05 2021-11-30 Versum Materials Us, Llc Etching solution for selectively removing silicon nitride during manufacture of a semiconductor device
KR102336865B1 (ko) * 2017-07-06 2021-12-09 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
SG11202001854VA (en) * 2017-09-06 2020-03-30 Entegris Inc Compositions and methods for etching silicon nitride-containing substrates
KR102467456B1 (ko) * 2017-10-13 2022-11-17 에스케이하이닉스 주식회사 식각액 조성물, 이를 이용한 반도체 장치의 제조 방법 및 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047796A (ja) * 2006-08-21 2008-02-28 Tosoh Corp エッチング用組成物及びエッチング方法
US20130092872A1 (en) * 2011-10-18 2013-04-18 Soulbrain Co., Ltd. Compositions for etching and methods of forming a semiconductor device using the same
US20150348799A1 (en) * 2011-10-18 2015-12-03 Samsung Electronics Co., Ltd. Compositions for etching
US20140231013A1 (en) * 2013-02-15 2014-08-21 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US20160017224A1 (en) * 2014-07-17 2016-01-21 Soulbrain Co., Ltd. Composition for etching

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112210379A (zh) * 2019-07-09 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN112210379B (zh) * 2019-07-09 2023-10-27 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN112210380A (zh) * 2019-07-10 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN112210380B (zh) * 2019-07-10 2023-10-27 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN112210378A (zh) * 2019-07-12 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法
CN112210378B (zh) * 2019-07-12 2024-04-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法
CN114269884A (zh) * 2019-08-21 2022-04-01 恩特格里斯公司 用于高选择性氮化硅蚀刻的改良调配物
CN110804441A (zh) * 2019-11-08 2020-02-18 湖北兴福电子材料有限公司 一种抑制二氧化硅蚀刻的磷酸蚀刻液
CN110846040A (zh) * 2019-11-08 2020-02-28 湖北兴福电子材料有限公司 一种高容硅量磷酸基蚀刻液及其配制方法

Also Published As

Publication number Publication date
US20190136132A1 (en) 2019-05-09
KR20190051656A (ko) 2019-05-15

Similar Documents

Publication Publication Date Title
CN109749743A (zh) 蚀刻组合物、蚀刻氮化硅层的方法和半导体器件制造方法
KR102545799B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP7078616B2 (ja) エッチング用組成物およびこれを用いた半導体素子の製造方法
CN109913220B (zh) 蚀刻用组合物
KR20160010267A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102534841B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102599378B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20180074951A (ko) 식각용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자의 제조방법
KR20240061398A (ko) 식각 조성물 및 이를 이용한 집적회로 소자의 제조방법
KR20220061861A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220019642A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220019585A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220169359A (ko) 식각 조성물 및 이를 이용한 집적회로 소자의 제조방법
KR20230149801A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190514

WD01 Invention patent application deemed withdrawn after publication