CN109727979B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN109727979B
CN109727979B CN201811260335.1A CN201811260335A CN109727979B CN 109727979 B CN109727979 B CN 109727979B CN 201811260335 A CN201811260335 A CN 201811260335A CN 109727979 B CN109727979 B CN 109727979B
Authority
CN
China
Prior art keywords
layer
gate electrode
active region
electrode structure
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811260335.1A
Other languages
English (en)
Other versions
CN109727979A (zh
Inventor
洪世基
金柱然
金辰昱
尹泰应
河泰元
徐正埙
尹涩琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109727979A publication Critical patent/CN109727979A/zh
Application granted granted Critical
Publication of CN109727979B publication Critical patent/CN109727979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件包括：基板，所述基板具有其间具有场绝缘层的第一有源区和第二有源区，所述场绝缘层接触所述第一有源区和所述第二有源区；以及栅电极，所述栅电极在所述基板上并且横贯所述第一有源区、所述第二有源区和所述场绝缘层。所述栅电极包括在所述第一有源区上方的第一部分、在所述第二有源区上方的第二部分和与第一部分和第二部分接触的第三部分。栅电极包括分别在第一部分、第二部分和第三部分中具有第一厚度、第二厚度和第三厚度的上栅电极，其中，第三厚度大于第一厚度并且小于第二厚度。

Description

半导体器件
相关申请的交叉引用
于2017年10月27日在韩国知识产权局提交的标题为“Semiconductor Device”的韩国专利申请No.10-2017-0141002的全部内容以引用方式并入本文中。
技术领域
本公开涉及半导体器件。
背景技术
最近，随着信息媒体的快速供应，半导体器件的功能发展迅猛。在最近的半导体产品中，为了确保竞争力，需要用高产品集成度来实现低成本和高质量。为了高集成度，半导体器件一直在按比例缩小。
正在进行提高半导体器件的运行速度和集成度的研究。半导体器件可包括分立器件，例如，MOS晶体管。随着半导体器件的集成，MOS晶体管的栅极尺寸逐渐按比例缩小，并且栅极下的沟道区也正变得越来越窄。
晶体管的栅极区的临界尺寸对晶体管电特性的影响很大。也就是说，当栅极区的宽度随着半导体器件高度集成而减小时，源区和漏区(栅极区形成在其间)之间的距离也减小。
发明内容
根据实施例的一些方面，提供了一种半导体器件，所述半导体器件包括：基板，所述基板包括第一有源区、第二有源区和在所述第一有源区和所述第二有源区之间的场绝缘层，所述场绝缘层与所述第一有源区和所述第二有源区接触；以及栅电极结构，所述栅电极结构在所述基板上，所述栅电极结构横贯所述第一有源区、所述第二有源区和所述场绝缘层，其中，所述栅电极结构包括形成在所述第一有源区和所述场绝缘层上方的第一部分、形成在所述第二有源区和所述场绝缘层上方的第二部分以及所述场绝缘层上的与所述第一部分和所述第二部分接触的第三部分，其中，所述栅电极结构包括上栅电极，所述上栅电极包括横贯所述第一有源区、所述场绝缘层和所述第二有源区的插入层以及所述插入层上的填充层，其中，所述栅电极结构的所述第三部分中的所述上栅电极的厚度大于所述栅电极结构的所述第一部分中的所述上栅电极的厚度，并且其中，所述栅电极结构的所述第三部分中的所述上栅电极的厚度小于所述栅电极结构的所述第二部分中的所述上栅电极的厚度。
根据实施例的一些方面，提供了一种半导体器件，所述半导体器件包括：第一鳍形图案和第二鳍形图案，所述第一鳍形图案和所述第二鳍形图案在基板上彼此相邻；场绝缘层，所述场绝缘层在所述第一鳍形图案和所述第二鳍形图案之间，所述场绝缘层覆盖所述第一鳍形图案的一部分和所述第二鳍形图案的一部分；层间绝缘层，所述层间绝缘层在所述基板上，所述层间绝缘层包括横贯所述第一鳍形图案、所述场绝缘层和所述第二鳍形图案的沟槽；栅极绝缘层，所述栅极绝缘层沿着所述沟槽的侧壁和底表面延伸；以及栅电极结构，所述栅电极结构在所述栅极绝缘层上，所述栅电极结构横贯所述第一鳍形图案、所述场绝缘层和所述第二鳍形图案，其中，所述栅电极结构包括形成在所述第一鳍形图案和所述场绝缘层上方的第一部分、形成在所述第二鳍形图案和所述场绝缘层上方的第二部分以及所述场绝缘层上的与所述第一部分和所述第二部分接触的第三部分，其中，所述栅电极结构包括形成在所述第一鳍形图案和所述场绝缘层上方的功函数调节层以及在所述功函数调节层上的上栅电极，其中，所述上栅电极包括在所述功函数调节层上并且横贯所述第一鳍形图案、所述场绝缘层和所述第二鳍形图案的插入层和在所述插入层上的填充层，其中，所述栅电极结构的所述第三部分中的所述上栅电极的厚度大于所述栅电极结构的所述第一部分中的所述上栅电极的厚度，并且其中，所述栅电极结构的所述第三部分中的所述上栅电极的厚度小于所述栅电极结构的所述第二部分中的所述上栅电极的厚度。
根据实施例的一些方面，提供了一种半导体器件，所述半导体器件包括：基板，所述基板包括第一有源区、第二有源区、在所述第一有源区和所述第二有源区之间与所述第一有源区和所述第二有源区接触的第一场绝缘层、第三有源区、第四有源区、在所述第三有源区和所述第四有源区之间与所述第三有源区和所述第四有源区接触的第二场绝缘层；第一栅电极结构，所述第一栅电极结构在所述基板上，所述第一栅电极结构横贯所述第一有源区、所述第二有源区和所述第一场绝缘层；以及第二栅电极结构，所述第二栅电极结构在所述基板上，所述第二栅电极结构横贯所述第三有源区、所述第四有源区和所述第二场绝缘层，其中，所述第一栅电极结构包括形成在所述第一有源区和所述第一场绝缘层上方的第一部分、形成在所述第二有源区和所述第一场绝缘层上方的第二部分以及所述第一场绝缘层上的与所述第一部分和所述第二部分接触的第三部分，其中，所述第二栅电极结构包括形成在所述第三有源区和所述第二场绝缘层上方的第四部分以及在所述第四有源区和所述第二场绝缘层上方的第五部分，其中，所述第一栅电极结构包括第一插入层和所述第一插入层上的包括所述第一填充层的第一上栅电极，所述第一插入层横贯所述第一有源区、所述第一场绝缘层和所述第二有源区，其中，所述第二栅电极结构包括第二插入层和所述第二插入层上的包括第二填充层的第二上栅电极，所述第二插入层横贯所述第三有源区、所述第二场绝缘层和所述第四有源区，所述第二上栅电极，其中，所述第一栅电极结构的所述第三部分中的所述第一上栅电极的厚度大于所述第一栅电极结构的所述第一部分中的所述第一上栅电极的厚度，其中，所述第一栅电极结构的所述第三部分中的所述第一上栅电极的厚度小于所述第一栅电极结构的所述第二部分中的所述第一上栅电极的厚度，并且其中，所述第二栅电极结构的所述第五部分中的所述第二上栅电极的厚度不同于所述第二栅电极结构的所述第四部分中的所述第二上栅电极的厚度。
根据实施例的一些方面，提供了一种半导体器件，该半导体器件包括：基板，所述基板包括第一有源区、第二有源区和在所述第一有源区和所述第二有源区之间的场绝缘层，所述场绝缘层与所述第一有源区和所述第二有源区接触；栅极绝缘层，所述栅极绝缘层在所述基板上，所述栅极绝缘层横贯所述第一有源区、所述场绝缘层和所述第二有源区；以及栅电极结构，所述栅电极结构在所述栅极绝缘层上，所述栅电极结构横贯所述第一有源区、所述场绝缘层和所述第二有源区，其中，所述栅电极结构包括形成在所述第一有源区和所述场绝缘层上方的第一部分以及形成在所述第二有源区和所述场绝缘层上方的第二部分，其中，所述栅电极结构包括沿着所述栅极绝缘层的轮廓延伸的功函数调节层以及在所述功函数调节层上的上栅电极，其中，所述功函数调节层包括下功函数调节层和在所述下功函数调节层上的上功函数调节层，所述上功函数调节层与所述下功函数调节层接触，其中，所述下功函数调节层被包括在所述栅电极结构的所述第一部分中，而没有被包括在所述栅电极结构的所述第二部分中，其中，所述上功函数调节层被包括在所述栅电极结构的所述第一部分和所述栅电极结构的所述第二部分中，并且其中，所述下功函数调节层和所述上功函数调节层包含相同的材料。
附图说明
通过参照附图详细描述示例性实施例，对于本领域的技术人员而言，特征将变得显而易见，其中：
图1例示了根据本公开的一些实施例的半导体器件的俯视图；
图2A和图2B例示了沿着图1的线A-A的横截面图；
图3A和图3B分别例示了沿着图1的线B-B和C-C的横截面图；
图4和图5例示了根据本公开的一些实施例的半导体器件的视图；
图6至图8例示了根据本公开的一些实施例的半导体器件的视图；
图9和图10例示了根据本公开的一些实施例的半导体器件的视图；
图11例示了根据本公开的一些实施例的半导体器件的俯视图；
图12例示了沿着图11的线A-A的横截面图；
图13至图15例示了根据本公开的一些实施例的半导体器件的视图；
图16例示了根据本公开的一些实施例的半导体器件的平面图；
图17例示了沿着图16的线A-A和D-D的横截面图；
图18例示了根据本公开的一些实施例的半导体器件的视图；
图19和图20例示了根据本公开的一些实施例的半导体器件的视图；以及
图21至图28例示了根据本公开的一些实施例的制造半导体器件的方法中的中间阶段。
具体实施方式
在涉及根据本公开的一些实施例的半导体器件的附图中，已经示出了包括具有鳍形图案的沟道区的鳍型晶体管(FinFET)或平面晶体管作为示例，但是本公开不限于此。根据本公开的一些实施例的半导体器件可包括隧穿FET、包括纳米线的晶体管、包括纳米片的晶体管或三维(3D)晶体管。
图1是例示了根据本公开的一些实施例的半导体器件的平面图。图2A和图2B是沿着图1的线A-A截取的横截面图。图3A和图3B分别是例示了沿着图1的线B-B和C-C截取的横截面图。作为参考，为了简化描述，图1仅示意性示出了包括第一有源区10、第二有源区20和第一栅电极结构120的半导体器件的一部分。
参照图1至图3B，根据本公开的一些实施例的半导体器件可包括基板100，基板100具有第一有源区10、第二有源区20、第一场绝缘层105和横贯第一有源区10、第二有源区20和第一场绝缘层105的第一栅电极结构120。
例如，基板100可以是体硅或绝缘体上硅(SOI)。在另一个示例中，基板100可以是硅基板，或者可包含其他材料，例如，硅锗、绝缘体上硅锗(SGOI)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓，但是本公开不限于此。在以下描述中，假定基板100是包含硅的基板。
第一有源区10和第二有源区20可由第一场绝缘层105限定。第一有源区10和第二有源区20在空间上分离，但是彼此相邻。第一有源区10和第二有源区20可具有在第一方向X1上伸长的矩形形状，但是本公开不限于此。第一有源区10和第二有源区20可并排布置，以在长边方向上彼此相邻，例如，第一有源区10的长边和第二有源区20的长边可彼此相邻并且彼此面对，使第一场绝缘层105处于其间。
第一有源区10和第二有源区20可包括相同导电类型的晶体管或不同导电类型的晶体管。例如，通过一个栅电极结构被施加栅电压的彼此相邻的有源区，可以是第一有源区10和第二有源区20。在根据本公开的一些实施例的半导体器件中，第一有源区10可以是形成有PMOS的区域，第二有源区20可以是形成有NMOS的区域。第一有源区10可包括p型晶体管的沟道区，第二有源区20可包括n型晶体管的沟道区。
第一场绝缘层105可围绕例如第一有源区10和第二有源区20中的每个有源区形成。然而，在根据本公开的一些实施例的半导体器件中，第一场绝缘层105指的是位于第一有源区10和第二有源区20之间的部分。
第一场绝缘层105可设置在第一有源区10和第二有源区20之间，并且可与第一有源区10和第二有源区20接触。第一场绝缘层105与第一有源区10和第二有源区20接触意味着，在第一有源区10和第二有源区20之间没有插入用作沟道区的有源区。
第一场绝缘层105可包含例如氧化物层、氮化物层、氮氧化物层及其组合中的至少一种。另外，第一场绝缘层105还可包括形成在第一有源区10和第一场绝缘层105之间以及在第二有源区20和第一场绝缘层105之间的至少一个场衬垫膜。当第一场绝缘层105还包括场衬垫膜时，场衬垫膜可包含例如多晶硅、非晶硅、氮氧化硅、氮化硅和氧化硅中的至少一种。
第一栅电极结构120可形成在基板100上。第一栅电极结构120可横贯第一有源区10、第二有源区20和第一场绝缘层105。第一栅电极结构120可在第二方向Y1上伸长。第一栅电极结构120可包括短侧壁和长侧壁，短侧壁包括在第一方向X1上延伸的短侧面，长侧壁包括在第二方向Y1上延伸的长侧面。
第一栅电极结构120可包括第一部分120a和第二部分120b以及在第一部分120a和第二部分120b之间的第三部分120c。第一栅电极结构的第三部分120c与第一栅电极结构的第一部分120a和第一栅电极结构的第二部分120b接触。
第一栅电极结构的第一部分120a可以是p型金属栅电极。第一栅电极结构的第一部分120a可形成在第一有源区10和第一场绝缘层105上。第一栅电极结构的第一部分120a可形成在第一有源区10和第一场绝缘层105上方。
第一栅电极结构的第二部分120b可以是n型金属栅电极。第一栅电极结构的第二部分120b可形成在第二有源区20和第一场绝缘层105上。第一栅电极结构的第二部分120b可形成在第二有源区20和第一场绝缘层105上方。
第三部分120c可将第一部分120a和第二部分120b彼此连接。例如，第一栅电极结构的第三部分120c可以是连接p型金属栅电极和n型金属栅电极的连接栅电极。在另一个示例中，第一栅电极结构的第三部分120c可以是p型金属栅电极或n型金属栅电极的一部分。
在第一有源区10和第一栅电极结构120彼此交叉的区域中可形成p型第一晶体管10p。在第二有源区20和第一栅电极结构120彼此交叉的区域中可形成n型第二晶体管10n。不同导电类型的第一晶体管10p和第二晶体管10n可共用第一栅电极结构120。
由于第一栅电极结构的第一部分120a在第一场绝缘层105上方延伸，因此它与第一场绝缘层105以及第一有源区10的一部分交叠。由于第一栅电极结构的第二部分120b在第一场绝缘层105上方延伸，因此它与第一场绝缘层105以及第二有源区20的一部分交叠。
第一栅电极结构的第三部分120c没有在第一有源区10和第二有源区20上方延伸。第一栅电极结构的第三部分120c可不与第一有源区10和第二有源区20交叠，例如，第一栅电极结构的第三部分120c可只与第一有源区10和第二有源区20之间的第一场绝缘层105的一部分交叠。第一栅电极结构的第三部分120c与第一场绝缘层105上的第一栅电极结构的第一部分120a和第一栅电极结构的第二部分120b接触。
层间绝缘层190可形成在基板100上。层间绝缘层190可包括第一沟槽120t。第一沟槽120t可横贯第一有源区10、第一场绝缘层105和第二有源区20。第一沟槽120t可在第二方向Y1上伸长。层间绝缘层190可包含例如氧化硅、氮化硅、氮氧化硅和介电常数比氧化硅的介电常数小的低介电常数材料中的至少一种。
第一短侧间隔物140和第一长侧间隔物141可形成在基板100上。第一短侧间隔物140和第一长侧间隔物141可限定第一沟槽120t。第一短侧间隔物140可形成在第一栅电极结构120的短侧壁上(图2A至图2B)，第一长侧间隔物141可形成在第一栅电极结构120的长侧壁上(图3A至图3B)。
在图2A至图3B中，第一短侧间隔物140被例示为形成在第一栅电极结构120的短侧壁上，但是本公开不限于此。与例示不同，第一短侧间隔物140可不形成在第一栅电极结构120的包括短侧面的短侧壁上。例如，第一栅电极结构120的长侧壁上的第一长侧间隔物141的厚度(例如，沿着X1方向)可不同于第一栅电极结构120的短侧壁上的第一短侧间隔物140的厚度(例如，沿着Y1方向)。
第一短侧间隔物140和第一长侧间隔物141均可包含氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)、氮碳氧化硅(silicon oxycarbonitride，SiOCN)及其组合中的至少一种。第一短侧间隔物140可包含与第一长侧间隔物141相同的材料，或者它们可包含不同的材料。
第一栅极绝缘层130可形成在基板100上。第一栅极绝缘层130可形成在第一有源区10、第二有源区20和第一场绝缘层105上。第一栅极绝缘层130可沿着由第一短侧间隔物140限定的第一沟槽120t的侧壁和由第一长侧间隔物141限定的第一沟槽120t的侧壁以及第一沟槽120t的底表面延伸。沿着第一沟槽120t的底表面延伸的第一栅极绝缘层130可横贯第一有源区10、第一场绝缘层105和第二有源区20。
第一栅极绝缘层130可包括高介电常数绝缘层。高介电常数绝缘层可包含例如氧化铪、氧化铪硅、氧化铪铝、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌锌酸铅中的至少一种。
与图2A和图3A的例示不同，在图2B和图3B中，可在第一栅极绝缘层130和第一有源区10之间以及在第一栅极绝缘层130和第二有源区20之间分别形成第一界面层131和第二界面层132。根据形成方法，第一界面层131和第二界面层132可分别只形成在第一有源区10和第二有源区20上，或者可沿着第一沟槽120t的侧壁和底表面(即，第一场绝缘层105的上表面、第一短侧间隔物140的侧壁和第一长侧间隔物141的侧壁)形成。根据基板100的类型或第一栅极绝缘层130的类型，第一界面层131和第二界面层132可包含不同的材料。当基板100是硅基板时，第一界面层131和第二界面层132可包含例如氧化硅。在图2B和图3B中，示出第一界面层131和第二界面层132的上表面与第一场绝缘层105的上表面共面，但是本公开不限于此。
第一栅电极结构120可形成在第一栅极绝缘层130上。第一栅极绝缘层130可形成在第一栅电极结构120和基板100之间。第一栅电极结构120可填充第一沟槽120t。第一栅电极结构120的上表面可与第一短侧间隔物140的上表面、第一长侧间隔物141的上表面和层间绝缘层190的上表面共面。
第一栅电极结构120可包括顺序形成在第一栅极绝缘层130上的第一功函数调节层121、第一插入层122和第一填充层123。
第一功函数调节层121可形成在第一栅极绝缘层130上。第一功函数调节层121可形成在第一有源区10、第二有源区20和第一场绝缘层105上。例如，第一功函数调节层121可与第一栅极绝缘层130接触。第一功函数调节层121可沿着第一沟槽120t的侧壁和底表面延伸。第一功函数调节层121可沿着第一栅极绝缘层130的轮廓延伸。沿着第一沟槽120t的底表面延伸的第一功函数调节层121可横贯第一有源区10、第一场绝缘层105和第二有源区20。第一功函数调节层121可包含例如氮化钛(TiN)。
第一栅电极结构的第三部分120c中的例如沿着Z1方向的第一功函数调节层121的厚度t32可小于第一栅电极结构的第一部分120a中的第一功函数调节层121的厚度t12。另外，第一栅电极结构的第三部分120c中的第一功函数调节层121的厚度t32可大于第一栅电极结构的第二部分120b中的第一功函数调节层121的厚度t22。
第一功函数调节层121可包括与第一栅极绝缘层130接触的下表面和与下表面对应(例如，相对)的上表面。第一功函数调节层121的上表面可面对第一插入层122。例如，在第一场绝缘层105上，第一功函数调节层121的上表面可具有阶梯状形状。在第一场绝缘层105上，可在第一功函数调节层121中形成多个台阶。例如，如图2A和图2B中例示的，第一功函数调节层121的下表面可以是基本上平坦的，并且第一功函数调节层121的上表面可具有从第一栅电极结构的第一部分120a向着第一栅电极结构的第二部分120b逐渐减小的厚度，所以第一功函数调节层121可具有台阶从第一部分120a向着第二部分120b逐渐减小(例如，厚度相对于第一功函数调节层121的下表面逐渐减小)的阶梯状形状。
在图2A和图2B中，可通过改变第一功函数调节层121的厚度来限定和区分包括在第一栅电极结构120中的第一部分120a、第二部分120b和第三部分120c。第一有源区10和第二有源区20之间的第一功函数调节层121的厚度可保持在恒定厚度t32，然后减小。另外，第一功函数调节层121的厚度可减小，然后保持在另一个恒定厚度t22。
第一插入层122可例如共形地形成在第一功函数调节层121上。第一插入层122可形成在第一有源区10、第二有源区20和第一场绝缘层105上。
第一插入层122可沿着第一沟槽120t的侧壁和底表面延伸。第一插入层122可沿着第一功函数调节层121的轮廓延伸。沿着第一沟槽120t的底表面延伸的第一插入层122可横贯第一有源区10、第一场绝缘层105和第二有源区20。
第一插入层122可包含例如钛(Ti)、钛铝(TiAl)、氮化铝钛(TiAlN)、碳化铝钛(TiAlC)和碳氮化铝钛(TiAlCN)中的至少一种。在根据本公开的一些实施例的半导体器件中，第一插入层122被描述为包括钛铝(TiAl)或碳化铝钛(TiAlC)的层。
第一填充层123可形成在第一插入层122上，例如，第一填充层123的底部可共形地处于第一插入层122上，以跟踪第一功函数调节层121的上表面的阶梯状形状。第一填充层123可形成在第一有源区10、第二有源区20和第一场绝缘层105上。第一填充层123可包含例如钨(W)、铝(Al)、钴(Co)、铜(Cu)、钌(Ru)、镍(Ni)、铂(Pt)，镍-铂(Ni-Pt)和氮化钛(TiN)中的至少一种。
第一插入层122和第一填充层123可以是第一栅电极结构120的第一上栅电极127。例如，如图2A和图2B中例示的，第一插入层122、第一填充层123、第一功函数调节层121和第一栅极绝缘层130的最上面的表面可彼此齐平。
第一栅电极结构的第三部分120c中的第一上栅电极127的厚度t31可大于第一栅电极结构的第一部分120a中的第一上栅电极127的厚度t11。另外，第一栅电极结构的第三部分120c中的第一上栅电极127的厚度t31可小于第一栅电极结构的第二部分120b中的第一上栅电极127的厚度t21。第一上栅电极127的厚度t11、t21和t31可以是从层间绝缘层190的上表面到第一沟槽120t的底表面的第一功函数调节层121的上表面的距离，从而例如测得从同一高度到第一功函数调节层121的上表面的阶梯状形状的不同厚度t11、t21和t31。
如图3A和图3B中例示的，第一源/漏150可形成在第一栅电极结构的第一部分120a的两侧，第二源/漏155可形成在第一栅电极结构的第二部分120b的两侧。第一源/漏150和第二源/漏155可包括形成在基板100中的外延层，但是本公开不限于此。第一源/漏150和第二源/漏155可以是通过将杂质注入基板100中而形成的杂质区。第一源/漏150和第二源/漏155可以是包括从基板100的上表面向上突出的上表面的升高的源/漏。
图4和图5是例示了根据本公开的一些实施例的半导体器件的视图。为了简化描述，以下将主要描述相对于图1至图3B的描述的差异。
参照图4和图5，在根据本公开的一些实施例的半导体器件中，第一栅电极结构120还可包括在第一栅极绝缘层130和第一功函数调节层121之间的下导电层125和蚀刻停止层124。下导电层125、蚀刻停止层124和第一功函数调节层121可顺序地形成在基板100上。
下导电层125可以形成在第一栅极绝缘层130上。下导电层125可形成在第一有源区10、第二有源区20和第一场绝缘层105上。下导电层125可沿着第一沟槽120t的侧壁和底表面延伸。下导电层125可沿着第一栅极绝缘层130的轮廓延伸。下导电层125可包含例如氮化钛(TiN)、碳化钽(TaC)、氮化钽(TaN)、氮化钛硅(TiSiN)、氮化钽硅(TaSiN)、氮化钽钛(TaTiN)、氮化钛铝(TiAlN)和氮化钽铝(TaAlN)中的至少一种。在根据本公开的一些实施例的半导体器件中，下导电层125被描述为包含氮化钛(TiN)。
蚀刻停止层124可形成在下导电层125上。蚀刻停止层124可形成在第一有源区10、第二有源区20和第一场绝缘层105上。蚀刻停止层124可沿着第一沟槽120t的侧壁和底表面延伸。蚀刻停止层124可沿着下导电层125的轮廓形成。蚀刻停止层124可包含例如氮化钛(TiN)、碳化钽(TaC)、氮化钽(TaN)、氮化钛硅(TiSiN)、氮化钽硅(TaSiN)、氮化钽钛(TaTiN)、氮化钛铝(TiAlN)和氮化钽铝(TaAlN)中的至少一种。在根据本公开的一些实施例的半导体器件中，蚀刻停止层124被描述为包含氮化钽(TaN)。
沿着第一沟槽120t的底表面延伸的下导电层125和蚀刻停止层124可横贯第一有源区10、第一场绝缘层105和第二有源区20。
第一功函数调节层121可不形成在第二有源区20上。第一功函数调节层121可形成在第一有源区10和第一场绝缘层105上方，但是可不与第二有源区20交叠。第一功函数调节层121可不延伸到第二有源区20上。换句话讲，形成在第二有源区20和第一场绝缘层105上的第一栅电极结构的第二部分120b可不包括第一功函数调节层121。
在第一栅电极结构的第二部分120b中，蚀刻停止层124可与第一插入层122接触。在第一栅电极结构的第二部分120b中，蚀刻停止层124可与第一上栅电极127接触。
图6至图8是例示了根据本公开的一些实施例的半导体器件的视图。为了简化描述，以下将主要描述相对于图1至图3B的差异。
参照图6，在根据本公开的一些实施例的半导体器件中，第一功函数调节层121可包括下功函数调节层121L和上功函数调节层121U。
下功函数调节层121L可不形成在第二有源区20上。下功函数调节层121L可形成在第一有源区10和第一场绝缘层105上方，但是可不与第二有源区20交叠。下功函数调节层121L可不延伸到第二有源区20上。
下功函数调节层121L可被包括在第一栅电极结构的第一部分120a中，但是可不被包括在第一栅电极结构的第二部分120b和第一栅电极结构的第三部分120c中。
上功函数调节层121U可形成在下功函数调节层121L上。上功函数调节层121U可与下功函数调节层121L接触。上功函数调节层121U可形成在第一有源区10、第二有源区20和第一场绝缘层105上。上功函数调节层121U可被包括在第一栅电极结构的第一部分120a、第一栅电极结构的第二部分120b和第一栅电极结构的第三部分120c中。
第一栅电极结构的第一部分120a中的第一功函数调节层121的厚度t12可以是下功函数调节层121L的厚度和上功函数调节层121U的厚度之和。另一方面，第一栅电极结构的第二部分120b中的第一功函数调节层121的厚度t22和第一栅电极结构的第三部分120c中的第一功函数调节层121的厚度t32可以是上功函数调节层121U的厚度。第一栅电极结构的第一部分120a中的上功函数调节层121U的厚度大于第一栅电极结构的第二部分120b中的上功函数调节层121U的厚度。
下功函数调节层121L和上功函数调节层121U可包含相同的材料。例如，下功函数调节层121L和上功函数调节层121U可包含氮化钛(TiN)。
在形成上功函数调节层121U之前，可对下功函数调节层121L执行热退火处理等。因此，可发现下功函数调节层121L和上功函数调节层121U之间的界面包含相同的材料。
参照图7，在根据本公开的一些实施例的半导体器件中，第一栅极绝缘层130、第一功函数调节层121和第一插入层122可不沿着由第一短侧间隔物140限定的第一沟槽120t的侧壁形成。
另一方面，第一栅极绝缘层130、第一功函数调节层121和第一插入层122可沿着由第一长边间隔物141限定的第一沟槽120t的侧壁形成(参见图3A)。
例如，在通过替换工艺(或后栅极工艺)形成栅电极和栅极绝缘层之后，当去除了沿着由第一短侧间隔物140限定的第一沟槽120t的侧壁形成的栅极绝缘层的一部分和栅电极的一部分时，可形成如图7中所示的第一栅极绝缘层130和第一栅电极结构120。
参照图8，根据本公开的一些实施例的半导体器件还可包括覆盖图案160。第一栅电极结构120可填充第一沟槽120t的一部分。第一栅电极结构120的上表面可从层间绝缘层190的上表面凹进。
覆盖图案160可形成在第一栅电极结构120上。覆盖图案160可形成在第一上栅电极127上。覆盖图案160可在第一沟槽120t被填充了第一栅电极结构120之后填充第一沟槽120t的剩余部分。由于覆盖图案160通过填充第一沟槽120t的一部分形成，因此覆盖图案160的上表面可与第一短侧间隔物140的上表面、第一长侧间隔物141的上表面(参见图3A)和层间绝缘层190的上表面共面。
覆盖图案160可包含例如氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)、氮碳化硅(SiCN)、氮碳氧化硅(SiOCN)及其组合中的至少一种。
与例示不同，第一栅极绝缘层130可在第一短侧间隔物140和覆盖图案160之间延伸。也就是说，第一栅极绝缘层130的一部分可在彼此面对的第一短侧间隔物140的内侧壁和覆盖图案160之间延伸。
图9和图10是例示了根据本公开的一些实施例的半导体器件的视图。为了简化描述，将主要描述相对于图6的差异。图10是沿着图9的线A-A的横截面图。
参照图9和图10，在根据本公开的一些实施例的半导体器件中，第一栅电极结构120可不包括第一栅电极结构的第三部分120c(参见图6)。例如，第一栅电极结构的第一部分120a可与第一栅电极结构的第二部分120b(例如，直接地)接触。
图11是例示了根据本公开的一些实施例的半导体器件的平面图。图12是沿着图11的线A-A截取的横截面图。为了简化描述，将主要描述相对于图1至图3B的差异。
作为参考，由于除了对鳍形图案的描述之外，图12与图2A基本上相同，因此将省略或简要说明重复的描述。也就是说，第一鳍形图案110可对应于第一有源区10，第二鳍形图案115可对应于第二有源区20。另外，虽然图12被表示为与图2A类似的图，但是不限于此。图12可类似于图2B、图6至图8和图10中的一个。
参照图11和图12，根据本公开的一些实施例的半导体器件包括第一鳍形图案110、与第一鳍形图案110相邻的第二鳍形图案115、在第一鳍形图案110和第二鳍形图案115之间的第一场绝缘层105以及横贯第一鳍形图案110、第一场绝缘层105和第二鳍形图案115的第一栅电极结构120。
第一鳍形图案110和第二鳍形图案115可从基板100突出。第一鳍形图案110和第二鳍形图案115均可在第一方向X1上伸长。例如，第一鳍形图案110可以是其中形成有PMOS的区域，第二鳍形图案115可以是其中形成有NMOS的区域。
第一鳍形图案110和第二鳍形图案115可以是基板100的一部分，并且可包括从基板100生长的外延层。第一鳍形图案110和第二鳍形图案115均可包含例如作为主要半导体材料的硅或锗。另外，第一鳍形图案110和第二鳍形图案115均可包含化合物半导体，并且可包含例如IV-IV族化合物半导体或III-V族化合物半导体。例如，在包含IV-IV族化合物半导体的情况下，第一鳍形图案110和第二鳍形图案115均可以是二元化合物、三元化合物或掺杂有IV族元素的化合物，该化合物含有碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的至少两种。在包含III-V族化合物半导体的情况下，第一鳍形图案110和第二鳍形图案115均可以是通过将III族元素铝(Al)、镓(Ga)和铟(In)中的至少一种与V族元素磷(P)、砷(As)和锑(Sb)中的一种组合而形成的二元化合物、三元化合物或四元化合物。下文中，将描述第一鳍形图案110和第二鳍形图案115均是硅鳍形图案的情况。
由于第一场绝缘层105覆盖第一鳍形图案110的侧壁的一部分和第二鳍形图案115的侧壁的一部分，因此第一鳍形图案110和第二鳍形图案115可突出超过形成在基板100上的第一场绝缘层105的上表面。第一鳍形图案110和第二鳍形图案115在空间上分离，但是彼此相邻。
第一场绝缘层105可设置在第一鳍形图案110和第二鳍形图案115之间，并且可与第一鳍形图案110和第二鳍形图案115接触。第一场绝缘层105与第一鳍形图案110和第二鳍形图案115接触意味着，在第一鳍形图案110和第二鳍形图案115之间没有插入突出超过第一场绝缘层105的上表面的鳍形图案。
第一栅电极结构120可横贯第一鳍形图案110、第二鳍形图案115和第一场绝缘层105。第一栅电极结构120可在第二方向Y1上伸长。第一栅电极结构120可与第一鳍形图案110和第二鳍形图案115交叉。
第一栅电极结构的第一部分120a可形成在第一鳍形图案110和第一场绝缘层105上。第一栅电极结构的第一部分120a可形成在第一鳍形图案110和第一场绝缘层105上方。第一栅电极结构的第二部分120b可形成在第二鳍形图案115和第一场绝缘层105上方。第一栅电极结构的第三部分120c与第一鳍形图案110和第二鳍形图案115不交叉。第一栅电极结构的第三部分120c没有形成在第一鳍形图案110和第二鳍形图案115上。
第一栅极绝缘层130可形成在第一鳍形图案110、第二鳍形图案115和第一场绝缘层105上。沿着第一沟槽120t的底表面延伸的第一栅极绝缘层130可形成在第一场绝缘层105的上表面、第一鳍形图案110的轮廓和第二鳍形图案115的轮廓上。
第一栅电极结构120可形成在第一栅极绝缘层130上。第一功函数调节层121和第一插入层122可沿着第一栅极绝缘层130的轮廓形成。
在图12中，可分别测量第一鳍形图案110和第二鳍形图案115之间的第一场绝缘层105上的第一功函数调节层121的厚度和第一上栅电极127的厚度。
图13至图15是例示了根据本公开的一些实施例的半导体器件的视图。为了简化描述，将主要描述相对于图11和图12的差异。
参照图13，在根据本公开的一些实施例的半导体器件中，第一栅电极结构120还可包括在第一栅极绝缘层130和第一功函数调节层121之间的下导电层125和蚀刻停止层124。下导电层125和蚀刻停止层124可沿着第一栅极绝缘层130的轮廓形成。
第一功函数调节层121可不形成在第二鳍形图案115上。第一功函数调节层121可不沿着突出超过第一场绝缘层105的上表面的第二鳍形图案115的轮廓延伸。第一栅电极结构的第二部分120b可不包括第一功函数调节层121。在第一栅电极结构的第二部分120b中，蚀刻停止层124可与第一插入层122接触。
参照图14，根据本公开的一些实施例的半导体器件还可包括位于第一鳍形图案110和第二鳍形图案115之间的鳍形突出部110p。
与第一鳍形图案110和第二鳍形图案115类似，鳍形突出部110p可在第一方向X1上延伸。鳍形突出部110p可包含与第一鳍形图案110和第二鳍形图案115相同的材料。第一场绝缘层105可覆盖鳍形突出部110p的上表面。
参照图15，根据本公开的一些实施例的半导体器件中，可在第一鳍形图案110和第二鳍形图案115之间形成深沟槽DT。
第一鳍形图案110可由第一浅沟槽ST1限定，第二鳍形图案115可由第二浅沟槽ST2限定。深沟槽DT可比第一浅沟槽ST1和第二浅沟槽ST2深。
图16是例示了根据本公开的一些实施例的半导体器件的平面图。图17是沿着图16的线A-A和D-D截取的横截面图。由于图16和图17的第一区域I中示出的第一有源区10、第二有源区20和第一栅电极结构120与参照图1至图3B描述的那些相同，因此对图16和图17的描述将重点放在第二区域II中示出的那些。
参照图16和图17，根据本公开的一些实施例的半导体器件可包括具有第一区域I和第二区域II的基板100、形成在第一区域I中的第一栅电极结构120和形成在第二区域II中的第二栅电极结构220。
基板100可包括第一有源区10、第二有源区20、第三有源区30、第四有源区40、第一场绝缘层105和第二场绝缘层106。第一区域I的基板100可包括第一有源区10、第二有源区20和第一场绝缘层105。第二区域II的基板100可包括第三有源区30、第四有源区40和第二场绝缘层106。
第三有源区30和第四有源区40可由第二场绝缘层106限定。第三有源区30和第四有源区40在空间上分离，但是彼此相邻。第三有源区30和第四有源区40可具有在第三方向X2上伸长的矩形形状，但是本公开不限于此。在根据本公开的一些实施例的半导体器件中，第三有源区30可以是其中形成有PMOS的区域，第四有源区40可以是其中形成有NMOS的区域。
第二场绝缘层106可围绕第三有源区30和第四有源区40形成。然而，在根据本公开的一些实施例的半导体器件中，第二场绝缘层106指的是位于第三有源区30和第四有源区40之间的部分。第二场绝缘层106可设置在第三有源区30和第四有源区40之间，并且可与第三有源区30和第四有源区40接触。
第二栅电极结构220可横贯第三有源区30、第四有源区40和第二场绝缘层106。第二栅电极结构220可在第四方向Y2上伸长。第二栅电极结构220可包括短侧壁和长侧壁，短侧壁包括在第三方向X2上延伸的短侧面，长侧壁包括在第四方向Y2上延伸的长侧面。第二栅电极结构220可包括第一部分220a和第二部分220b。第二栅电极结构的第一部分220a与第二栅电极结构的第二部分220b接触。
第二栅电极结构的第一部分220a可以是p型金属栅电极。第二栅电极结构的第一部分220a可形成在第三有源区30和第二场绝缘层106上。第二栅电极结构的第一部分220a可形成在第三有源区30和第二场绝缘层106上方。第二栅电极结构的第二部分220b可以是n型金属栅电极。第二栅电极结构的第二部分220b可形成在第四有源区40和第二场绝缘层106上。第二栅电极结构的第二部分220b可形成在第四有源区40和第二场绝缘层106上方。可在第三有源区30和第二栅电极结构220彼此交叉的区域中形成第三晶体管20p，并且可在第四有源区30和第二栅电极结构220彼此交叉的区域中形成第四晶体管20n。
层间绝缘层190可包括形成在第一区域I中的第一沟槽120t和形成在第二区域II中的第二沟槽220t。第二沟槽220t可横贯第三有源区30、第二场绝缘层106和第四有源区40。
可在基板100上形成第二短侧间隔物240。第二短侧间隔物240可限定第二沟槽220t的侧壁的一部分。第二短侧间隔物240可形成在第二栅电极结构220的短侧壁上。
可在基板100上形成第二栅极绝缘层230。第二栅极绝缘层230可形成在第三有源区30、第四有源区40和第二场绝缘层106上。第二栅极绝缘层230可沿着第二沟槽220t的侧壁和底表面延伸。沿着第二沟槽220t的底表面延伸的第二栅极绝缘层230可横贯第三有源区30、第二场绝缘层106和第四有源区40。
第二栅电极结构220可形成在第二栅极绝缘层230上。第二栅极绝缘层230可形成在第二栅电极结构220和基板100之间。第二栅电极结构220可填充第二沟槽220t。第二栅电极结构220可包括顺序形成在第二栅极绝缘层230上的第二功函数调节层221、第二插入层222和第二填充层223。
第二功函数调节层221可形成在第三有源区30、第四有源区40和第二场绝缘层106上。例如，第二功函数调节层221可与第二栅极绝缘层230接触。第二功函数调节层221可沿着第二栅极绝缘层230的轮廓延伸。沿着第二沟槽220t的底表面延伸的第二功函数调节层221可横贯第三有源区30、第二场绝缘层106和第四有源区40。第二功函数调节层221可包含例如氮化钛(TiN)。
第二栅电极结构的第一部分220a中的第二功函数调节层221的厚度t42可不同于第二栅电极结构的第二部分220b中的第二功函数调节层221的厚度t52。例如，第二栅电极结构的第一部分220a中的第二功函数调节层221的厚度t42可大于第二栅电极结构的第二部分220b中的第二功函数调节层221的厚度t52。
第二插入层222可形成在第二功函数调节层221上。第二插入层222可形成在第三有源区30、第四有源区40和第二场绝缘层106上。第二插入层222可沿着第二功函数调节层221的轮廓延伸。沿着第二沟槽220t的底表面延伸的第二插入层222可横贯第三有源区30、第二场绝缘层106和第四有源区40。第一插入层122和第二插入层222可包含相同的材料。
第二填充层223可形成在第二插入层222上。第二填充层223可形成在第三有源区30、第四有源区40和第二场绝缘层106上。第一填充层123和第二填充层223可包含相同的材料。
第二插入层222和第二填充层223可以是第二栅电极结构220的第二上栅电极227。
第二栅电极结构的第一部分220a中的第二上栅电极227的厚度t41可不同于第二栅电极结构的第二部分220b中的第二上栅电极227的厚度t51。例如，第二栅电极结构的第一部分220a中的第二上栅电极227的厚度t41可小于第二栅电极结构的第二部分220b中的第二上栅电极227的厚度t51。
图18是例示了根据本公开的一些实施例的半导体器件的视图。为了简化描述，将主要描述相对于图16和图17的差异。
参照图18，在根据本公开的一些实施例的半导体器件中，第一功函数调节层121可包括其边界不可区分的多个层。然而，第二功函数调节层221可以是单个层。
第一功函数调节层121可包括下功函数调节层121L和上功函数调节层121U。下功函数调节层121L可被包括在第一栅电极结构的第一部分120a中，但是可不被包括在第一栅电极结构的第二部分120b和第一栅电极结构的第三部分120c中。上功函数调节层121U可形成在下功函数调节层121L上。上功函数调节层121U可与下功函数调节层121L接触。上功函数调节层121U可被包括在第一栅电极结构的第一部分120a、第一栅电极结构的第二部分120b和第一栅电极结构的第三部分120c中。
下功函数调节层121L、上功函数调节层121U和第二功函数调节层221可包含例如氮化钛(TiN)。
图19和图20是例示了根据本公开的一些实施例的半导体器件的视图。为了简化描述，将主要描述相对于图16和图17的差异。作为参考，图20是沿着图19的线A-A和D-D截取的横截面图。
参照图19和图20，在根据本公开的一些实施例的半导体器件中，第二栅电极结构220还可包括在第二栅电极结构的第一部分220a和第二栅电极结构的第二部分220b之间的第三部分220c。第二栅电极结构的第三部分120c与第二场绝缘层106上的第二栅电极结构的第一部分220a和第二栅电极结构的第二部分220b接触。
第二栅电极结构的第三部分220c中的第二功函数调节层221的厚度t62可大于第二栅电极结构的第一部分220a中的第二功函数调节层221的厚度t42。另外，第二栅电极结构的第三部分220c中的第二功函数调节层221的厚度t62可大于第二栅电极结构的第二部分220b中的第二功函数调节层221的厚度t52。第二栅电极结构的第三部分220c中的第二上栅电极227的厚度t61可小于第二栅电极结构的第一部分220a中的第二上栅电极227的厚度t41。另外，第二栅电极结构的第三部分220c中的第二上栅电极227的厚度t61可小于第二栅电极结构的第二部分220b中的第二上栅电极227的厚度t51。
图21至图28示出了根据本公开的一些实施例的制造半导体器件的方法中的中间阶段。图21至图28是沿着图1的线A-A截取的横截面图。
参照图21，提供包括第一有源区10、第二有源区20和第一场绝缘层105的基板100。跨过第一有源区10、第一场绝缘层105和第二有源区20，在基板100上形成伪栅极绝缘层130p和伪栅电极120p。可暴露伪栅电极120p的上表面。可在伪栅电极120p的侧壁上形成第一短侧间隔物140。
参照图22，可去除伪栅电极120p和伪栅极绝缘层130p。因此，可跨第一有源区10、第一场绝缘层105和第二有源区20形成第一沟槽120t。
参照图23，可在基板100上形成预栅极绝缘层130a。预栅极绝缘层130a可沿着第一沟槽120t的侧壁和底表面以及第一短侧间隔物140的上表面延伸。
可在预栅极绝缘层130a上形成第一导电层121a。第一导电层121a可沿着第一沟槽120t的侧壁和底表面延伸。第一导电层121a可包含例如氮化钛(TiN)。
例如，在形成第一导电层121a之后，可对预栅极绝缘层130a和第一导电层121a执行热处理工艺50。作为另一个示例，与例示不同，可不执行热处理工艺50。作为又一个示例，与例示不同，可在形成第一导电层121a之前执行热处理工艺50。
参照图24，可在第一沟槽120t中形成第一掩模图案60，第一掩模图案60覆盖形成在第一沟槽120t的底表面上的第一导电层121a的一部分。第一掩模图案60可覆盖形成在第一有源区10和第一场绝缘层105的一部分上的第一导电层121a。第一掩模图案60没有覆盖形成在第二有源区20上的第一导电层121a。
可通过使用第一掩模图案60作为掩模去除第一导电层121a的至少一部分来形成图案化的第一导电层121pa，例如，可去除第一导电层121a的没有被第一掩模图案60覆盖的部分。在形成图案化的第一导电层121pa之后，去除第一掩模图案60。
参照图25，在图案化的第一导电层121pa上，形成沿着第一沟槽120t的侧壁和底表面延伸的第二导电层121b。第二导电层121b可包含例如氮化钛(TiN)。
参照图26，可在第一沟槽120t中形成第二掩模图案65，第二掩模图案65覆盖在第一沟槽120t的底表面上的第二导电层121b的一部分。第二掩模图案65可与形成在第一沟槽120t的底表面上的整个图案化的第一导电层121pa交叠。另外，第二掩模图案65可与第二导电层121b的一部分交叠，第二导电层121b的该一部分与第一沟槽120t的底表面上的图案化的第一导电层121pa不交叠。可通过使用第二掩模图案65作为掩模去除第二导电层121b来形成图案化的第二导电层121pb，例如，可去除第二导电层121b的没有被第二掩模图案65覆盖的部分。在形成图案化的第二导电层121pb之后，去除第二掩模图案65。
参照图27，可在留在第一沟槽120t中的图案化的第一导电层121pa和图案化的第二导电层121pb上形成第三导电层121c。第三导电层121c可沿着第一沟槽120t的侧壁和底表面延伸。第三导电层121c可包含例如氮化钛(TiN)。
因此，可形成沿着第一沟槽120t的侧壁和底表面延伸的预功函数调节层121p。预功函数调节层121p可包括图案化的第一导电层121pa、图案化的第二导电层121pb和第三导电层121c。
参照图28，可在预功函数调节层121p上形成预插入层122a。预插入层122a可沿着第一沟槽120t的侧壁和底表面延伸。在预插入层122a上，可形成填充第一沟槽120t的预填充层123a。
参照图2A和图3A，通过去除形成在第一短侧间隔物140和层间绝缘层190的上表面上的预填充层123a、预插入层122a、预功函数调节层121p和预栅极绝缘层130a，可形成第一栅极绝缘层130和第一栅电极结构120。
通过总结和回顾，本公开的各个方面通过多个金属图案化工艺提供了能够改善晶体管阈值电压的半导体器件。也就是说，根据实施例，半导体器件的栅电极被形成为具有阶梯状底部，因为栅电极底部下方的功函数调节层的同一区域被图案化至少两次以具有至少一个台阶差(例如，由于覆盖差异)，由此使例如借助单次图案化去除厚层期间未剥离的发生率最小。
本文中已经公开了示例实施例，并且虽然采用了具体术语，但是使用这些术语并且将只用一般描述性含义进行解释，而非出于限制目的。在一些情形下，至于本申请的提交，对于本领域普通技术人员而言将清楚的是，结合特定实施例描述的特征、特性和/或元件可与结合其他实施例描述的特征、特性和/或元件单独或组合地使用，除非另有指示。因此，本领域的技术人员应该理解，可在不脱离以下权利要求所阐述的本发明的精神和范围的情况下，进行形式和细节上的各种改变。

Claims (17)

1.一种半导体器件，所述半导体器件包括：
基板，所述基板包括第一有源区、第二有源区和在所述第一有源区和所述第二有源区之间的场绝缘层，所述场绝缘层与所述第一有源区和所述第二有源区接触；
栅电极结构，所述栅电极结构在所述基板上，所述栅电极结构横贯所述第一有源区、所述第二有源区和所述场绝缘层；
其中，所述栅电极结构包括在所述第一有源区和所述场绝缘层上方的第一部分、在所述第二有源区和所述场绝缘层上方的第二部分以及所述场绝缘层上的与所述第一部分和所述第二部分接触的第三部分；
其中，所述栅电极结构包括上栅电极和功函数调节层，所述上栅电极包括插入层和在所述插入层上的填充层，所述插入层和所述填充层横贯所述第一有源区、所述场绝缘层和所述第二有源区，所述功函数调节层在所述第一有源区、所述第二有源区和所述场绝缘层上方连续延伸，所述功函数调节层在所述第一有源区、所述第二有源区和所述场绝缘层上方包括相同材料组成和相同导电类型的材料，并且所述插入层位于所述填充层和所述功函数调节层之间；
其中，所述栅电极结构的所述第三部分中的所述上栅电极的厚度大于所述栅电极结构的所述第一部分中的所述上栅电极的厚度；并且
其中，所述栅电极结构的所述第三部分中的所述上栅电极的厚度小于所述栅电极结构的所述第二部分中的所述上栅电极的厚度。
2.根据权利要求1所述的半导体器件，还包括在所述基板和所述栅电极结构之间的栅极绝缘层，所述栅极绝缘层横贯所述第一有源区、所述第二有源区和所述场绝缘层，
其中，所述功函数调节层沿着所述栅极绝缘层的轮廓直接在所述栅极绝缘层和所述上栅电极之间延伸，并且
其中，所述功函数调节层与所述栅极绝缘层接触。
3.根据权利要求2所述的半导体器件，其中，所述栅电极结构的所述第三部分中的所述功函数调节层的厚度小于所述栅电极结构的所述第一部分中的所述功函数调节层的厚度，并且
其中，所述栅电极结构的所述第三部分中的所述功函数调节层的厚度大于所述栅电极结构的所述第二部分中的所述功函数调节层的厚度。
4.根据权利要求2所述的半导体器件，其中，所述功函数调节层包括下功函数调节层和在所述下功函数调节层上的上功函数调节层，
其中，所述上功函数调节层与所述下功函数调节层接触，并且
其中，所述上功函数调节层和所述下功函数调节层包含相同的材料。
5.根据权利要求2所述的半导体器件，其中，所述插入层直接位于所述填充层和所述功函数调节层之间。
6.根据权利要求1所述的半导体器件，其中，所述栅电极结构还包括顺序形成在所述基板上的下导电层和蚀刻停止层。
7.根据权利要求6所述的半导体器件，其中，所述下导电层和所述功函数调节层均包含TiN，并且所述蚀刻停止层包含TaN。
8.根据权利要求1所述的半导体器件，其中，所述第一有源区包括p型晶体管的沟道区并且所述第二有源区包括n型晶体管的沟道区。
9.根据权利要求1所述的半导体器件，其中，所述第一有源区和所述第二有源区分别是第一鳍形图案和第二鳍形图案。
10.根据权利要求1所述的半导体器件，其中，所述第一有源区和所述第二有源区分别包括第一鳍形图案和第二鳍形图案，所述功函数调节层在所述第一鳍形图案和所述第二鳍形图案上方连续延伸。
11.一种半导体器件，包括：
第一鳍形图案和第二鳍形图案，所述第一鳍形图案和所述第二鳍形图案在基板上彼此相邻；
场绝缘层，所述场绝缘层在所述第一鳍形图案和所述第二鳍形图案之间，所述场绝缘层覆盖所述第一鳍形图案的一部分和所述第二鳍形图案的一部分；
层间绝缘层，所述层间绝缘层在所述基板上，所述层间绝缘层包括横贯所述第一鳍形图案、所述场绝缘层和所述第二鳍形图案的沟槽；
栅极绝缘层，所述栅极绝缘层沿着所述沟槽的侧壁和底表面延伸；以及
栅电极结构，所述栅电极结构在所述栅极绝缘层上，所述栅电极结构横贯所述第一鳍形图案、所述场绝缘层和所述第二鳍形图案，
其中，所述栅电极结构包括在所述第一鳍形图案和所述场绝缘层上方的第一部分、在所述第二鳍形图案和所述场绝缘层上方的第二部分以及所述场绝缘层上的与所述第一部分和所述第二部分接触的第三部分，
其中，所述栅电极结构包括在所述第一鳍形图案和所述场绝缘层上方的功函数调节层以及在所述功函数调节层上的上栅电极，
其中，所述上栅电极包括在所述功函数调节层上并且横贯所述第一鳍形图案、所述场绝缘层和所述第二鳍形图案的插入层和在所述插入层上的填充层，
其中，所述栅电极结构的所述第三部分中的所述上栅电极的厚度大于所述栅电极结构的所述第一部分中的所述上栅电极的厚度，
其中，所述栅电极结构的所述第三部分中的所述上栅电极的厚度小于所述栅电极结构的所述第二部分中的所述上栅电极的厚度，
其中，所述功函数调节层跨所述第一鳍形图案、所述场绝缘层和所述第二鳍形图案，
其中，所述栅电极结构的所述第三部分中的所述功函数调节层的厚度小于所述栅电极结构的所述第一部分中的所述功函数调节层的厚度，并且
其中，所述栅电极结构的所述第三部分中的所述功函数调节层的厚度大于所述栅电极结构的所述第二部分中的所述功函数调节层的厚度。
12.根据权利要求11所述的半导体器件，其中，所述功函数调节层与所述栅极绝缘层接触。
13.根据权利要求11所述的半导体器件，其中，所述栅电极结构的所述第二部分不包括所述功函数调节层。
14.根据权利要求13所述的半导体器件，其中，所述栅电极结构还包括顺序形成在所述栅极绝缘层上的下导电层和蚀刻停止层，并且
其中，在所述栅电极结构的所述第二部分中，所述上栅电极与所述蚀刻停止层接触。
15.根据权利要求11所述的半导体器件，还包括在所述第一鳍形图案和所述第二鳍形图案之间的鳍形突出部，
其中，所述场绝缘层覆盖所述鳍形突出部的上表面。
16.根据权利要求11所述的半导体器件，其中，所述功函数调节层包括下功函数调节层和在所述下功函数调节层上的上功函数调节层，
其中，所述上功函数调节层与所述下功函数调节层接触，并且
其中，所述上功函数调节层和所述下功函数调节层包含相同的材料。
17.一种半导体器件，包括：
基板，所述基板包括第一有源区、第二有源区、在所述第一有源区和所述第二有源区之间与所述第一有源区和所述第二有源区接触的第一场绝缘层、第三有源区、第四有源区以及在所述第三有源区和所述第四有源区之间与所述第三有源区和所述第四有源区接触的第二场绝缘层；
第一栅电极结构，所述第一栅电极结构在所述基板上，所述第一栅电极结构横贯所述第一有源区、所述第二有源区和所述第一场绝缘层；
第二栅电极结构，所述第二栅电极结构在所述基板上，所述第二栅电极结构横贯所述第三有源区、所述第四有源区和所述第二场绝缘层；
其中，所述第一栅电极结构包括在所述第一有源区和所述第一场绝缘层上方的第一部分、在所述第二有源区和所述第一场绝缘层上方的第二部分以及所述第一场绝缘层上的与所述第一部分和所述第二部分接触的第三部分；
其中，所述第二栅电极结构包括在所述第三有源区和所述第二场绝缘层上方的第四部分以及在所述第四有源区和所述第二场绝缘层上方的第五部分；
其中，所述第一栅电极结构包括第一插入层、功函数调节层和第一上栅电极，所述第一插入层横贯所述第一有源区、所述第一场绝缘层和所述第二有源区，所述功函数调节层在所述第一有源区、所述第二有源区和所述第一场绝缘层上方连续延伸，所述功函数调节层在所述第一有源区、所述第二有源区和所述第一场绝缘层上方包括相同材料组成，所述第一上栅电极包括位于所述第一插入层上的第一填充层，所述第一插入层位于所述第一填充层和所述功函数调节层之间；
其中，所述第二栅电极结构包括第二插入层和所述第二插入层上的包括第二填充层的第二上栅电极，所述第二插入层横贯所述第三有源区、所述第二场绝缘层和所述第四有源区；
其中，所述第一栅电极结构的所述第三部分中的所述第一上栅电极的厚度大于所述第一栅电极结构的所述第一部分中的所述第一上栅电极的厚度；
其中，所述第一栅电极结构的所述第三部分中的所述第一上栅电极的厚度小于所述第一栅电极结构的所述第二部分中的所述第一上栅电极的厚度；并且
其中，所述第二栅电极结构的所述第五部分中的所述第二上栅电极的厚度不同于所述第二栅电极结构的所述第四部分中的所述第二上栅电极的厚度。
CN201811260335.1A 2017-10-27 2018-10-26 半导体器件 Active CN109727979B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170141002A KR102271008B1 (ko) 2017-10-27 2017-10-27 반도체 장치
KR10-2017-0141002 2017-10-27

Publications (2)

Publication Number Publication Date
CN109727979A CN109727979A (zh) 2019-05-07
CN109727979B true CN109727979B (zh) 2024-03-29

Family

ID=66244331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811260335.1A Active CN109727979B (zh) 2017-10-27 2018-10-26 半导体器件

Country Status (3)

Country Link
US (1) US10553693B2 (zh)
KR (1) KR102271008B1 (zh)
CN (1) CN109727979B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018234B2 (en) * 2018-07-26 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11239313B2 (en) 2018-10-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip and method of forming thereof
US11031298B2 (en) * 2018-11-30 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
WO2021162754A1 (en) 2020-02-12 2021-08-19 Blue Sky Technologies, LLC Biocompatible construction for implantation into a joint
CN111508840B (zh) * 2020-06-16 2020-10-16 浙江集迈科微电子有限公司 台阶式GaN栅极器件及制备方法
US11342453B2 (en) * 2020-08-18 2022-05-24 Globalfoundries U.S. Inc. Field effect transistor with asymmetric gate structure and method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140142957A (ko) * 2013-06-05 2014-12-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104299986A (zh) * 2013-07-15 2015-01-21 三星电子株式会社 半导体器件及其制造方法
CN105723517A (zh) * 2013-12-16 2016-06-29 英特尔公司 多阈值电压器件以及相关联的技术和结构
CN106033745A (zh) * 2015-03-19 2016-10-19 联华电子股份有限公司 半导体元件及其形成方法
US9502416B1 (en) * 2015-06-04 2016-11-22 Samsung Electronics Co., Ltd. Semiconductor device including transistors having different threshold voltages
CN106505105A (zh) * 2015-09-04 2017-03-15 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107046054A (zh) * 2016-02-05 2017-08-15 三星电子株式会社 半导体装置
CN107068678A (zh) * 2016-01-25 2017-08-18 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1257546B (it) 1992-06-15 1996-01-30 Cselt Centro Studi Lab Telecom Commutatore ottico per reti a commutazione veloce di cella.
DE10140047B4 (de) * 2001-08-16 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung von Transistoren in integrierten Halbleiterschaltungen
US6930059B2 (en) 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
US7241654B2 (en) 2003-12-17 2007-07-10 Micron Technology, Inc. Vertical NROM NAND flash memory array
US7075146B2 (en) 2004-02-24 2006-07-11 Micron Technology, Inc. 4F2 EEPROM NROM memory arrays with vertical devices
US20080116543A1 (en) 2006-11-17 2008-05-22 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
US8003507B2 (en) * 2008-08-18 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of integrating high-K/metal gate in CMOS process flow
CN102074469B (zh) 2009-11-25 2012-04-11 中国科学院微电子研究所 一种用于pmos器件的金属栅功函数的调节方法
DE102009055437B4 (de) * 2009-12-31 2017-08-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterwiderstände, die in einem Halbleiterbauelement mit Metallgatestrukturen auf einer geringeren Höhe hergestellt sind und Verfahren zur Herstellung der Halbleiterwiderstände
US8298927B2 (en) 2010-05-19 2012-10-30 Institute of Microelectronics, Chinese Academy of Sciences Method of adjusting metal gate work function of NMOS device
US8378428B2 (en) * 2010-09-29 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a semiconductor device
DE102010063907B4 (de) * 2010-12-22 2018-03-29 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
US20130049119A1 (en) 2011-08-29 2013-02-28 Shanghai Huali Microelectronics Corporation Multi-working voltages cmos device with single gate oxide layer thickness and manufacturing method thereof
WO2013137883A1 (en) 2012-03-15 2013-09-19 Shimadzu Corporation An ion-mobility spectrometer including a decelarating ion gate
KR101909205B1 (ko) * 2012-04-20 2018-10-17 삼성전자 주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자
US8865581B2 (en) 2012-10-19 2014-10-21 Tokyo Electron Limited Hybrid gate last integration scheme for multi-layer high-k gate stacks
US9142566B2 (en) 2013-09-09 2015-09-22 Freescale Semiconductor, Inc. Method of forming different voltage devices with high-K metal gate
US9012319B1 (en) 2013-11-01 2015-04-21 Globalfoundries Inc. Methods of forming gate structures with multiple work functions and the resulting products
CN104821296B (zh) 2014-01-30 2017-11-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102190673B1 (ko) 2014-03-12 2020-12-14 삼성전자주식회사 중간갭 일함수 금속 게이트 전극을 갖는 반도체 소자
US9209186B1 (en) 2014-06-26 2015-12-08 Globalfoundries Inc. Threshold voltage control for mixed-type non-planar semiconductor devices
KR102312262B1 (ko) * 2014-09-02 2021-10-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9553090B2 (en) * 2015-05-29 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
CN106409830B (zh) 2015-07-27 2020-05-05 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
US10680108B2 (en) 2015-12-04 2020-06-09 Imec Vzw Field-effect transistor comprising germanium and manufacturing method thereof
KR102419864B1 (ko) * 2016-01-25 2022-07-13 삼성전자주식회사 반도체 장치
US9748235B2 (en) * 2016-02-02 2017-08-29 Globalfoundries Inc. Gate stack for integrated circuit structure and method of forming same
KR102483028B1 (ko) * 2016-02-05 2022-12-30 삼성전자주식회사 반도체 장치
CN108122913B (zh) * 2016-11-30 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN108258033B (zh) * 2016-12-29 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10644134B2 (en) * 2017-05-31 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gate formation with varying work function layers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140142957A (ko) * 2013-06-05 2014-12-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104299986A (zh) * 2013-07-15 2015-01-21 三星电子株式会社 半导体器件及其制造方法
CN105723517A (zh) * 2013-12-16 2016-06-29 英特尔公司 多阈值电压器件以及相关联的技术和结构
CN106033745A (zh) * 2015-03-19 2016-10-19 联华电子股份有限公司 半导体元件及其形成方法
US9502416B1 (en) * 2015-06-04 2016-11-22 Samsung Electronics Co., Ltd. Semiconductor device including transistors having different threshold voltages
CN106505105A (zh) * 2015-09-04 2017-03-15 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107068678A (zh) * 2016-01-25 2017-08-18 三星电子株式会社 半导体器件及其制造方法
CN107046054A (zh) * 2016-02-05 2017-08-15 三星电子株式会社 半导体装置

Also Published As

Publication number Publication date
CN109727979A (zh) 2019-05-07
KR102271008B1 (ko) 2021-06-29
US20190131417A1 (en) 2019-05-02
KR20190047290A (ko) 2019-05-08
US10553693B2 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
CN109727979B (zh) 半导体器件
EP3711098B1 (en) Replacement metal gate processes for vertical transport field-effect transistor
US10403739B2 (en) Method for fabricating semiconductor device
CN109273362B (zh) 制造半导体器件的方法和半导体器件
US10468411B2 (en) Semiconductor device having a multi-portion gate electrode
US8765546B1 (en) Method for fabricating fin-shaped field-effect transistor
CN106935551B (zh) 半导体装置及其制造方法
US11211497B2 (en) Semiconductor device
US11961914B2 (en) Integrated circuit devices and methods of manufacturing the same
US8847325B2 (en) Fin field-effect transistor structure
US20220367687A1 (en) Method of manufacturing a semiconductor device and a semiconductor device
US10665513B2 (en) Fin field-effect transistor device and method
TWI612666B (zh) 一種製作鰭狀場效電晶體的方法
US20220278196A1 (en) Semiconductor devices and methods of fabrication thereof
CN113140514A (zh) 半导体装置与其制作方法
CN113130655B (zh) 半导体器件及其制造方法
CN109994386B (zh) 半导体器件及其制造方法
US20240128321A1 (en) Semiconductor device including blocking layer and source/drain structure
US20240079467A1 (en) Semiconductor device including gate structure and separation structure
CN118039694A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant