CN109690758A - 用于将芯片接合至基底的方法和系统 - Google Patents

用于将芯片接合至基底的方法和系统 Download PDF

Info

Publication number
CN109690758A
CN109690758A CN201780053265.XA CN201780053265A CN109690758A CN 109690758 A CN109690758 A CN 109690758A CN 201780053265 A CN201780053265 A CN 201780053265A CN 109690758 A CN109690758 A CN 109690758A
Authority
CN
China
Prior art keywords
temperature
substrate
chip
raised
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780053265.XA
Other languages
English (en)
Other versions
CN109690758B (zh
Inventor
加里·阿鲁季诺夫
埃德斯格·康斯坦特·彼得·斯米茨
耶伦·万登布兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO
Original Assignee
Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO filed Critical Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO
Publication of CN109690758A publication Critical patent/CN109690758A/zh
Application granted granted Critical
Publication of CN109690758B publication Critical patent/CN109690758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/005—Soldering by means of radiant energy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/005—Soldering by means of radiant energy
    • B23K1/0053—Soldering by means of radiant energy soldering by means of I.R.
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75262—Laser in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H01L2224/75651—Belt conveyor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95115—Supplying the plurality of semiconductor or solid-state bodies using a roll-to-roll transfer technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

一种方法和系统，用于通过设置在芯片与基底之间的热接合材料将芯片热接合至基底。将至少基底从初始温度预热至低于基底的损坏温度的升高的温度。向芯片施加的光脉冲将芯片温度瞬间升高至低于芯片的峰值损坏温度的脉冲峰值温度。芯片的瞬间升高的脉冲峰值温度引起从芯片至接合材料的传导热的流，引起接合材料形成接合。

Description

用于将芯片接合至基底的方法和系统
技术领域和背景技术
本公开内容涉及一种用于通过设置在其间的热接合材料(例如通过焊料或粘合剂材料)将芯片接合至基底的方法和系统。
在当前市场中，对低成本柔性电子器件的需求日益增长。例如，电子器件可以包括具有电力布线或迹线的柔性基底，其中一个或更多个芯片接合至迹线。
一种将芯片接合至基底的方法为回流炉。例如，将电路保持高于芯片与基底之间的焊料的液相线温度。通常这可能是耗时的工艺。此外，诸如回流焊接、导电粘合剂接合或面朝上(face-up)芯片集成的方法可能与某些箔(例如某些具有低损坏温度的低成本箔(例如柔性聚酯))不兼容。例如，聚合物基底的玻璃化转变温度(Tg)可以为大约150摄氏度，而工业标准的SAC焊接温度可能在215摄氏度至250摄氏度的范围内。在这种情况下，长时间暴露于升高的温度可能导致基底的损坏，即失去基本功能，例如柔性箔的变形或劣化和/或其有机表面涂层或粘合剂的劣化。
另一种将芯片接合至基底的方法为IR/激光接合，连接通过用具有相对小的照射面积的IR/激光点加热接合材料来形成。虽然激光点焊接是可行的，但是小的点面积需要对每个部件的点的精确定位。此外，在辊对辊(roll-to-roll，R2R)加工中应用IR/激光焊接可能更复杂和/或有挑战性，因为激光点需要相对于移动的基底对准。通常，与其他焊接方法相比，IR/激光焊接可能相当复杂且昂贵。
另一种将芯片接合至基底的方法为光子热接合，例如光子焊接，其中由闪光灯产生相对高能量的光脉冲用于布置在部件与基底之间的热接合材料(例如焊料材料、热粘合剂等)的热接合。芯片(或部件，例如基于硅的部件)可以适合于吸收暴露在其表面上的能量，并且将该能量以热的形式传递通过部件以加热用于光子焊接的接合材料接合处(例如焊料接合处)。然而，某些芯片或部件可能不适合暴露于光子焊接期间的相对高能量的光脉冲。因此，在一些情况下，光子焊接受到部件/芯片的损坏温度的限制。
本发明人发现，当光子热接合期间的加热脉冲的时间尺度足够短从而避免基底的显著加热时，可以在瞬间达到高于基底的(稳态)损坏温度的温度下通过其间的热接合材料将部件接合(例如焊接)至基底。例如，光脉冲的总能量可以足够低以避免显著的损坏和/或热在引起损坏之前在基底中快速消散。通常，由闪光灯产生的高强度照射可以用于实现光子接合或光子焊接。然而，由于需要接合至部件/芯片的基底的损坏温度相对低，这样的高强度照射可能是光子焊接的限制因素。因此，在某些热接合方法(例如光子热接合方法)中不使用或避免一些需要通过其间的热接合材料接合至部件/芯片的基底、箔或条，原因是所述基底或箔由于对光脉冲期间所暴露的相对高的能量(其为通过热接合材料获得接合所需的高能量)的敏感性而可能在光子接合期间被损坏或劣化。
因此，如果在光子热接合期间来自由闪光灯产生的光脉冲的暴露能量太高，则不仅芯片可能被损坏(或者经受劣化)，而且另外地或替代地基底也可能被损坏。此外，短的光脉冲可能导致不均匀的焊接，其中与芯片邻近的部分焊料接合被加热得多于与基底邻近的部分。
发明内容
需要一种消除上述缺点中的至少一者的方法和系统。还需要对于宽范围的基底，特别是具有相对低的损坏温度的基于聚合物的基底，能够实现用布置在其间的焊料材料将部件光子热接合在基底上。还需要在施加光子热接合以用其间的热接合材料将所述部件接合至基底时，降低损坏部件、基底和/或焊料接合的风险。
因此，本公开内容的第一方面提供了一种用于通过设置在其间的热接合材料将芯片接合至基底的方法。热接合材料具有在其温度被升高至接合温度时使其形成接合的材料特性。该方法包括：将至少基底从初始温度预热至升高的温度，所述升高的温度保持低于基底的损坏温度；以及向芯片施加光脉冲以将芯片的温度瞬间升高至脉冲峰值温度，所述脉冲峰值温保持低于芯片的峰值损坏温度。芯片的瞬间升高的脉冲峰值温度引起从芯片至接合材料的传导热的流，其中传导热使接合材料达到接合温度以在芯片与基底之间形成接合。
在光子热接合例如光子焊接期间，产生光脉冲并且能量被部件或芯片吸收，其中光脉冲可以导致至少芯片中的温度的短暂瞬时变化。如果光脉冲产生足够的能量，则芯片将升温并将热传递至基底的传导迹线。这种热可以使设置在芯片与基底之间的热接合材料加热以用于接合和/或在芯片与基底的迹线之间形成连接。因此，在光子焊接期间来自光脉冲的能量传递通过芯片。热接合材料可以为例如焊料材料或焊膏，其中接合温度为焊接温度。然而，热接合材料也可以为热粘合剂。还可以使用其他热敏热接合材料。
有利地，作为从初始温度预热至升高的温度的结果，与其中基底具有初始温度的情况相比，从接合到处于升高的温度下的基底的热流可以相对较低。
在一个有利的实施方案中，来自芯片的传导热的流在到达基底之前至少部分地消散，使得由经由接合到基底的剩余热流引起的基底中的任何进一步的温度升高使基底保持低于其损坏温度。
为了能够将部件适当地焊接在目标基底上，相对大体积的封装部件或芯片(例如LED)可能需要高强度照射以克服向基底的大量排热。此外，LED部件的这种直接闪光灯照射可能破坏LED的保护性聚合物基体。基底可以为金属基底或者包含一种或更多种金属。基底或传导迹线可以包含具有高热传导的材料。当在光子焊接期间产生光脉冲时，这可以导致通过布置在芯片与基底之间的热接合材料(例如焊料材料)的排热。如本文所述，可以通过以下将芯片或部件焊接至基底：将至少基底预热至升高的温度以在光子焊接期间在降低的闪光灯的光脉冲的强度或能量输出的情况下能够使用于焊接的焊料材料熔融/烧结。因此，经预热的基底可以在光子焊接期间较少地用来排热。通过将基底预热，焊料材料的温度也可以升高，因为基底与芯片通过其间的焊料材料连接。因此，将(至少)基底预热至升高的温度可以减少焊接期间向基底的排热。以这种方式，可以防止基底的损坏或基底的劣化和/或在光子焊接期间在降低基底的损坏或劣化风险的同时可以实现更好的焊接。另外地或替代地，可以降低损坏芯片或热接合材料的风险。因此，可以通过减少排热实现诸如焊接的热接合过程。通过使用相同的光子热接合光脉冲(例如，具有相同的光脉冲轮廓或光脉冲能量)，可以在热接合材料的热接合接合处内保持更多的热，这可能是实现热接合材料的光子热接合(例如焊膏的焊接)所需的。
热能可以通过芯片/部件流动至热接合材料。如果为了实现光子焊接需要达到相同的目标温度，则可以通过应用预热将起始点(初始温度或室温)向目标温度更多地移动。因此，将至少基底预热可以使得在光脉冲期间通过热接合材料从芯片向基底的传导迹线(例如金属、银、铜、印刷导体等)的排热更少。排热可以在需要较少脉冲能量时发生和/或相对快地(例如短于5毫秒)发生。基底的传导迹线的尺寸可以至少部分地决定排热。
在一个实施方案中，基底具有损坏温度，当该损坏温度时在施加时(例如当施加长于一秒时)引起基底的损坏。基底还可以具有峰值损坏温度，如果施加该峰值破坏温度相对短的时间段(例如小于100毫秒)，则其可能引起损坏。其他元件(芯片和热接合材料)也可以具有各自的损坏温度和峰值损坏温度。
在光子焊接期间，能量在相对短的时间(脉冲)中从光脉冲传递至至少芯片/部件。“损坏温度”可以被认为是可以为基底(例如聚合物基底)的玻璃化转变温度的稳态损坏温度或芯片/部件的稳态损坏温度。可以在相对慢的“稳态”预热过程，然后是通过引起“瞬时”(暂时)温度峰值(脉冲温度)的光脉冲进行的相对快的焊接过程之间作出区分。“损坏温度”可以定义为在施加超过长时间段(例如超过一秒)(例如在炉中)时引起器件失去基本功能的温度。(瞬时)“脉冲峰值温度”可以定义为保持高于“损坏温度”持续小于相对短的时间段(例如小于数百毫秒)的暂时温度升高(例如在光子焊接期间由短的光脉冲引起的)。
在一个实例中，基底是柔性的。这样的柔性箔可以有利地用于辊对辊加工。以这种方式，电子条(例如LED条)的生产效率可以使用低成本的柔性箔如PET或PEN来提高。
有利地，使用本发明的方法，对由光子焊接引起的直接热照射敏感的各种微电子部件或芯片都可以用常规的无铅SAC焊料有效地焊接在低成本的低Tg柔性基底上。也可以使用其他基底材料(例如包括PI、PET、层合有PU的PET等；箔，例如Cu箔)和焊料或用于焊接的合金(例如SAC焊料、ICA等)。
另外地或替代地，可以避免使用低温焊膏作为用于将芯片焊接在基底上的替代方案，因为这样的焊膏可能更昂贵并且在工业中也不太成熟。
任选地，最小的升高的温度通过以下来确定：芯片的温度可以通过光脉冲瞬间升高以通过热接合材料形成接合而不损坏芯片或基底中的至少一者的最低的升高的温度，最低的升高的温度高于初始温度，并且其中最大的升高的温度通过芯片或基底的最低损坏温度来确定，其中升高的温度在最小的升高的温度与最大的升高的温度之间。
在一个实施方案中，预热温度比基底的(稳态)损坏温度低至少10℃，例如比基底的损坏温度低20℃至100℃。基底的该损坏温度可以由基底的玻璃化转变温度来限定。基底的峰值损坏温度可以高于损坏温度。峰值损坏温度即使在施加短时间段(例如，短于100毫秒)时也引起基底的损坏。基底的峰值损坏温度可以由基底的蒸发温度或分解温度来限定。
在一个实施方案中，从芯片向基底的传导热的流引起基底的瞬时加热，其保持低于基底的(瞬时)峰值损坏温度。任选地，从芯片向基底的传导热的流引起基底的瞬时加热，其保持高于基底的稳态损坏温度持续小于100毫秒。在一个实例中，优选小于20毫秒，更优选小于10毫秒或者甚至保持完全低于基底的(稳态)损坏温度。
任选地，升高的温度为至少50℃。
升高的温度高于初始温度。初始温度可以对应于室温，例如大约20℃。在一个实施方案中，升高的温度优选为至少80℃，更优选至少100℃。以这种方式，在能够将布置在芯片与基底之间的热接合材料热接合以通过热接合形成连接的同时，可以降低使芯片或基底中的至少一者损坏和/或劣化的风险。预热至升高的温度根据基底、芯片和焊料材料及其特性来选择。
任选地，升高的温度在比芯片或基底的最低损坏温度低0.5％至50％摄氏度，优选0.5％至30％，更优选1％至20％，并且最优选1％至10％的范围内。
通过将升高的温度选择为接近芯片和基底的损坏温度的最低损坏温度，可以在接合材料达到接合温度时在获得接合的同时防止损坏。
任选地，芯片的损坏温度高于基底的损坏温度。
在一个实施方案中，光子热接合通过来自闪光灯的光脉冲来获得，其中光脉冲被引导至芯片。热可以从芯片传递至基底的传导迹线，同时还加热设置在芯片与基底之间的热接合材料。自然地，作为光脉冲的结果，芯片、热接合材料和基底的温度作为时间的函数而变化(升温)。由于来自光脉冲的能量被芯片接收，因此所引起的芯片的升高的温度可能高于基底的升高的温度。在一个实例中，芯片的损坏温度高于基底的损坏温度，使得在光子热接合期间损坏芯片或基底的风险可以降低。
任选地，接合温度相应地在芯片的损坏温度与基底的损坏温度之间。
任选地，将掩模布置在基底的一部分上用于至少部分地阻挡光脉冲到达基底的至少一部分。
在一个实施方案中，可以布置屏蔽、覆盖或掩模，使得基底较少暴露于光脉冲，从而减少由闪光灯的光脉冲导致的基底的热吸收。以这种方式，可以保护邻近的部件和特征。在一个实施方案中，可以通过使用具有不同光吸收的基底和芯片对芯片更有选择性地进行加热。
任选地，预热连续地执行。
通过使用连续的预热器(例如连续的NIR)，可以减少排热并且限制在光子热接合期间由光脉冲产生的所需能量。通过执行连续的预热，可以通过光脉冲提供热接合的最终推动(例如将焊料材料焊接)。通常，光脉冲可以引起相对高的能量传递，但是闪光的持续时间可以相对较小(数毫秒)。在一个实施方案中，作为预热的结果，可以减小功率以提供实现焊接的最终推动，同时脉冲长度(光脉冲的持续时间)可以保持基本恒定。其他解决方案也是可能的，其中光脉冲的其他参数被改变。
任选地，被布置用于预热至少基底的预热器和被布置用于提供用于热接合的光脉冲的光源布置在基底的相反侧上。
在一个实施方案中，预热至少基底至少在光子焊接之前使用预热器来执行。结果，温度升高至低于至少基底的损坏阈值温度的升高的温度，使得在光子焊接期间向基底的排热减少。预热可以例如通过热板或NIR来实现。也可以使用其他加热器。在一个实例中，用于光子焊接的闪光灯可以用作预热器。例如，可以使用一个或更多个闪光灯(序列)，其中每个脉冲导致温度的逐渐升高。例如，由闪光灯产生的连续闪光可以将温度升高至升高的温度。其他解决方案例如使用IR灯也是可能的。
可以通过使用诸如热板或NIR的预热器在相对短的时间段内将基底预热，与其他方法例如其他焊接方法如炉回流焊接(例如从数十分钟至数秒)相比，这还可以减少热接合过程的持续时间。在一个实施方案中，该方法可以被配置成在光子焊接期间使用光脉冲和预热来模拟回流曲线。
任选地，基底是柔性的并且该方法使用辊对辊加工来进行，其中在辊对辊加工期间首先执行预热，然后将芯片光子热接合至基底。
在光子热接合的情况下，来自闪光灯的相对大的照明面积可以消除关于光源相对于基底上具有热接合材料(例如焊料材料)的特定位置进行对准的限制，并因此使得该过程与R2R过程兼容。因此，根据本发明的方法可以很好地适用于R2R设置中的基底。以这种方式，可以使用低成本的柔性基底或箔，潜在地降低成本和/或提高生产能力。
虽然相对简单的柔性系统例如具有晶体管或光电子器件的逻辑功能元件可以以混合方法完全印刷，但是柔性电路系统与诸如集成电路(例如，基于硅的)、表面安装器件(SMD)部件或发光二极管(LED)封装件的芯片组合。用于柔性电子的基底可以例如通过覆铜聚酰亚胺(PI)箔或具有铜或印刷导体的聚酯箔来形成。以这种方式，例如，可以获得包括焊接在柔性基底上的LED封装件的柔性LED条。
本发明可以有利地与低成本箔如聚对苯二甲酸乙二醇酯(PET)和聚萘二甲酸乙二醇酯(PEN)一起使用，低成本箔可以用于降低焊接在柔性基底上的封装件的生产成本。聚酯箔如聚对苯二甲酸乙二醇酯(PET)的最高加工温度为大约120℃至150℃，这远低于许多已知工业标准的无铅合金如Sn-Ag-Cu(SAC)的液相线温度(通常大于200℃)，并因此可能不适合用于回流焊接。
任选地，从芯片向基底的传导热的流引起基底的脉冲加热，其中芯片和/或基底的温度分别保持高于芯片和/或基底的损坏温度持续小于100毫秒。
对于相对短的时间段，芯片或基底的温度可以升高至高于其损坏温度而不引起芯片或基底的损坏。然而，还存在芯片和基底的峰值损坏温度，其中温度升高至高于所述脉冲峰值损坏温度即使持续短时间段(例如小于100毫秒)也可以造成损坏或劣化。在一个实例中，基底具有比芯片更低的损坏温度，因此基底的损坏温度是芯片和基底的损坏温度中最低者。由于热传递，芯片的脉冲加热将导致基底温度的升高。对于相对短的时间段，优选小于100毫秒，基底的温度可以变得高于基底的损坏温度而不引起基底的损坏或劣化。为此，基底的升高的温度必须保持低于基底的脉冲峰值损坏温度。类似的理由适用于芯片。
在一个有利的实施方案中，在光子热接合期间由光脉冲引起的芯片和/或基底的脉冲峰值温度分别低于芯片和/或基底的峰值损坏温度。以这种方式，可以防止芯片和/或基底的损坏或劣化的进一步风险。
与用于接合的光脉冲的辐射通量相比，预热通常以相对低的能量传递速率执行。例如，与光脉冲期间相比，在预热期间每单位时间储存在基底和/或芯片中的能量的量更低，例如低至至少1/2、1/10、1/100或更低。此外，以相对低的能量传递速率进行的预热通常可以维持比脉冲的持续时间更长的时间段，例如长至至少两倍、十倍、百倍或更多。
在一些实施方案中，预热通过电磁辐射如红外辐射来执行。例如，预热器可以包括以特定波长范围运行的辐射源，其波长因此可以与光脉冲(例如，源自闪光灯)的波长不同。波长可以例如通过辐射的峰值和/或光谱范围来表征。当使用单独的预热器时，用于预热的波长通常可以大于在光脉冲期间发射的波长。例如，预热可以通过具有0.75μm至10μm的光谱范围的预热器来执行。近红外(NIR)预热器的光谱范围可以为0.75μm至1.4μm。有利地，相对于预热辐射，光脉冲提供短持续时间的高能辐射。通常，在预热期间照射的每单位时间的能量的量低于在光脉冲期间的流量。
在一些实施方案中，预热与用于接合的光脉冲分开执行。例如，预热可以被认为是单独的事件，其中使用足够的时间(例如大于0.5秒)以便提供足够的时间以使热散布在整个装置上。任选地，预热与光脉冲短暂地分开执行，例如在预热与光脉冲之间的时间段内没有能量传递。以这种方式，预热可以被认为是单独的事件，其中首先执行预热，然后在一定时间段如0.5秒、1秒、5秒或更长之后进行光脉冲。或者，预热可以是连续的过程，例如还在光脉冲期间继续。
根据第二方面，本发明提供了用于设置在芯片与基底之间的热接合材料的光子热接合的系统，其中热接合材料具有在其温度被升高至接合温度时使其形成接合的材料特性，该系统包括：光源，其被布置用于提供使热接合材料至少在芯片与基底之间形成接合的光脉冲；和预热器，其被布置用于至少在提供光脉冲之前将基底从初始温度预热至升高的温度。
在光子热接合期间当芯片被闪光灯的光脉冲加热时，可能存在从芯片通过布置在芯片与基底之间的热接合材料(例如焊料)向基底的导电迹线的大量排热，其中排热可能导致不太有效的热接合(例如焊接)。有利地，包括预热器的系统可以减少排热，使得能够用具有较低强度的光脉冲执行光子热接合，同时降低芯片或基底中的至少一者的损坏或劣化的风险。
任选地，该系统还包括控制器，该控制器被配置成进行以下步骤：将至少基底从初始温度预热至升高的温度，所述升高的温度保持低于基底的损坏温度；以及向芯片施加光脉冲以将芯片的温度瞬间升高至脉冲峰值温度，所述脉冲峰值温保持低于芯片的峰值损坏温度；其中芯片的瞬间升高的脉冲峰值温度引起从芯片至接合材料的传导热的流，其中传导热使接合材料达到接合温度以在芯片与基底之间形成接合。
为了通过热接合材料实现接合(例如焊膏的焊接)，需要在所述热接合材料(包括在芯片与基底的导电迹线的界面上)内实现一定的接合温度。由于在热接合材料附近的局部热传递(意指基底仅局部升温)和相对短的光脉冲，因此可以防止基底的损坏。
在一个实例中，芯片包括LED。诸如LED的一些部件可能包括对高温敏感的特征。如本文所述的系统和方法可以允许将LED光子热接合(例如焊接)至基底上，同时降低所述LED的损坏和/或劣化的风险。其他芯片和部件也是可能的，例如硅芯片、SMD部件等。
根据另一方面，本发明提供了可从通信网络下载的和/或存储在计算机可读和/或微处理器可执行的介质上的计算机程序产品，所述产品包含程序代码指令，当该程序代码指令通过包括处理器的光子热接合系统执行时，其使得该系统执行如本文所述的方法。
本发明还涉及包括根据本发明的方法获得的焊接芯片的基底。
附图说明
将参照附图通过本发明的一些具体实施方案的描述进一步阐明本发明。示例性实施方案作为非限制性说明给出。具体实施方式提供了本发明的可能实施方案的实例，但是不应被认为描述仅落入该范围的实施方案。本发明的范围限定在权利要求中，并且说明书应被认为是说明性的而不是对本发明的限制。
在附图中：
图1示意性地示出了在回流炉中在回流焊接期间不同探测位置的温度曲线；
图2示意性地示出了光子热接合期间的温度曲线；
图3示意性地示出了本发明的系统；
图4示意性地示出了本发明的方法；
图5示意性地示出了温度曲线；
图6示意性地示出了在预热的情况下光子热接合期间的温度曲线；
图7示出了在预热的情况下在不同探测位置处温度曲线的模拟结果；
图8示出了在光子热接合期间热接合材料的热导率作为时间的函数的模拟结果；
图9示出了在光子热接合期间硅芯片中的温度曲线的模拟结果；
图10示出了在光子热接合期间铜迹线中的温度曲线的模拟结果；
图11示出了在光子热接合期间基底中的温度曲线的模拟结果；
图12示意性地示出了本发明的系统；以及
图13示意性地示出了本发明的系统。
具体实施方式
图1示意性地示出了在回流炉中在回流焊接期间对不同探测位置绘制的温度曲线。
温度的探测位置在其间设置有热接合材料4的芯片2和基底6的示意图中示出。仅示出了一个热接合材料4接合处，然而，芯片可以通过复数个热接合材料4接合处与基底连接。在该实例中，热接合材料4为焊料4，然而，其他材料也可以用作热接合材料4，例如当接合温度达到和/或保持足够长时间时能够形成接合的热粘合剂或其他材料。绘制的温度Tc、Thbm和Ts分别给出芯片、热接合材料和基底的温度作为时间的函数的指示。
最初，元件(即芯片2、热接合材料4和基底6)的温度处于初始温度Ti。该温度可以例如为室温Ti。通过将元件放置在回流炉中并开始加热H从而升高炉中的温度，元件的温度可以逐渐升高直到可以通过热接合材料4实现热接合。为此，达到热接合材料4的接合温度Tb。此外，可能需要足够的时间以能够形成接合。在焊接的情况下，接合温度Tb是焊料的焊料接合温度。在该实例中，焊料接合温度Tb高于基底的损坏温度Td_s。该温度Td_s在保持足够长的时间时可以引起基底6不可逆的损坏(失去基本功能)或劣化。例如，Td_s可以是聚合物基底的玻璃化转变温度，或者基底和/或形成基底的一种或更多种成分的熔融温度或分解温度。这通常是回流焊接中的情况，其中元件通常被加热相对长的时间段(一秒或更多秒至多达数分钟，或甚至更长)。还提供了热接合材料的损坏温度Td_hbm，其在该实例中高于元件在回流炉中的升高的温度。对于焊料，损坏温度Td_hbm可以对应于焊料4的焊料除气温度。此外，在该实例中，芯片2的损坏温度Td_c高于通过焊料4获得焊接接合所需的元件在回流炉中的升高的温度，即高于焊料接合温度Tb。
因此，在该实例中，一旦基底的温度Ts升高至高于基底损坏温度Td_s并且保持高于该温度持续足够长的时间段(例如，大于1秒)，则基底可能被损坏D。导致基底的损坏或劣化的温度和时间取决于例如基底的材料特性。几何特性也可能是重要的，例如基底的厚度。在图1中所示的回流焊接的实例中，在炉中超过基底6的损坏温度Td_s足够长的时间，使得基底6由于在炉中长时间加热而被损坏D。通常，对于在炉中被升温的不同元件(芯片2、热接合材料4、基底6)，温度Tc、Thbm、Ts作为时间t的函数的进展存在很小的差异或没有差异。芯片2、热接合材料4和基底6的温度均以相同的速率升高以达到焊料接合温度Tb。
因此，当芯片2和/或基底6的损坏温度低于焊料接合温度Tb时，使用回流炉用于将芯片2焊接至基底6可能是没用的，因为没有办法独立于芯片2和基底6对热接合材料4进行加热。
图2示意性地示出了光子热接合(例如光子热焊接)期间的温度曲线。使用相对高能量的光脉冲，其中仅进行脉冲加热。再次，分别示出芯片2、热接合材料4和基底6的温度Tc、Thbm和Ts作为时间的函数。温度可以在系统的相应元件(芯片2、焊料4、基底6)的面积或体积上取平均，因为由于光脉冲的瞬时性质，在某个时间处元件中可能存在温度差。这样的光脉冲可以产生热Hp并且引起元件中的脉冲峰值温度。该瞬时现象可以引起不同元件(芯片2、热接合材料4、基底6)的温度作为时间的函数的进展差异。由于光子光脉冲，芯片2将升温，导致芯片的温度Tc的瞬时峰值。由于从芯片2至热接合材料(例如焊料)的热传递，热接合材料的温度也显示出作为时间的函数的峰值。可能存在如图2所示的时间延迟。芯片2的瞬间升高的脉冲峰值温度Tpp_c引起从芯片2至接合材料4的传导热的流，其中传导热使接合材料4达到等于或高于接合温度Tb的温度以在芯片2与基底6之间形成接合。由于芯片和热接合材料4的加热，基底6也可以升温，其中脉冲峰值温度Tpp_s保持低于基底6的损坏温度Td_s。虽然芯片2的脉冲峰值温度Tpp_c升高至高于芯片2的损坏温度Td_c的值，但由于温度Tc保持高于芯片2的损坏温度Td_c的时间段相对较短，芯片2可以不被损坏。如果脉冲峰值温度2高于芯片2的峰值损坏温度Tpd_c(未示出)，则芯片2可能被损坏。在一些情况下，芯片2从初始温度Ti至芯片2的脉冲峰值温度Tpp_c的温度差ΔTc可以导致芯片2和/或基底6的损坏，因为在光脉冲期间芯片2或基底6的温度升高至高于芯片2的峰值损坏温度Tpd_c(未示出)或基底6的峰值损坏温度Tpd_s(未示出)。
在光子热接合期间当芯片2通过光脉冲被加热时，存在大量的从芯片2通过热接合材料4向基底6的传导迹线的排热HD。在光子焊接期间排热可能导致不太有效的焊接。
因此，通过使用光子焊接，可以解决上述关于使用回流炉的问题，因为基底温度Ts可以保持低于焊料接合温度Tb。然而，可能发生与以下事实相关的另一个问题：在焊料4被芯片2加热的同时，焊料4处的热可以被排放至相对冷的基底。因此，为了能够仍然实现足够的焊接温度Tb，芯片2可能必须被加热得更多并且达到对芯片2造成损坏的程度。
在一些情况下，使用光子焊接，需要最低脉冲峰值温度以通过施加光脉冲引起热接合材料形成焊接接合。然而，向芯片施加光脉冲以将芯片的温度从初始温度瞬间升高至最小瞬时峰值温度损坏芯片或基底中的至少一者。
图3示意性地示出了本发明的系统1。在所示的实施方案中，用于将设置在芯片4与基底6之间的焊料材料4焊接的系统1包括光源10(例如闪光灯)和预热器8，所述光源10被布置用于提供用于焊料材料4的焊接的光脉冲14，所述预热器8被布置用于至少在提供光脉冲14之前将基底6从初始温度Ti预热12至升高的温度T2。系统1还可以包括控制器(未示出)，所述控制器被布置用于进行以下步骤：将基底6从初始温度Ti预热至升高的温度Te；向芯片2施加光脉冲14以将芯片2的温度Tc从升高的温度Te瞬间升高至脉冲峰值温度Tpp_c。芯片2的瞬间升高的瞬时脉冲峰值温度Tpp_c引起焊料材料4通过芯片2向焊料材料4的传导热脉冲在芯片2与基底6之间形成焊接接合。芯片2和/或基底6的损坏温度Td_c、Td_s可以在升高的温度Te与脉冲峰值温度Tpp之间。
在光子焊接之前，可以将焊料材料4或焊膏4沉积在基底接合焊盘上，并且可以将芯片2放置在基底6上。随后，可以使用由闪光灯10产生的相对高强度的光脉冲14照射芯片2和周围基底6。在一个实施方案中，加热速率可以通过闪光频率和脉冲持续时间和强度来控制。经加热的芯片2可以向已经沉积在接合焊盘处的焊料材料4传递热，从而形成接合。
必须将足够的热能从迹线和芯片4传递至焊料材料4(或焊膏)以激发并驱动该流并且使焊料材料熔融以便能够形成焊料连接。因此，芯片2与基底6之间的焊料连接通过使用光脉冲14将在芯片2与基底6之间的焊料材料4熔融/烧结来实现，其中至少在光脉冲14之前将至少基底6预热使得在光子焊接期间向基底6的排热HD可以减少。将基底6预热至升高的温度Te具有在光子焊接期间减少向基底的排热的优点。在相对短的时间段(脉冲)中，发射辐射能大至足以将焊料材料4焊接的光，同时通过减少在所述短时间段期间的排热防止对基底6的损坏。
光脉冲14应长至足以使焊接过程发生，即从非焊接状态转变到焊接状态。通常，一旦实现焊接，焊料材料4可以获得更高的热导率。如果例如在一段时间之后(例如，在5毫秒之内)实现焊接，则可以继续向芯片2提供热能而不损坏芯片2，原因是热能可以更容易地通过芯片2并且通过焊料材料4传导至基底6的传导迹线。
在所示实施方案中，预热器8和闪光灯10布置在基底6的相反侧上。在另外的示例性实施方案中，如果基底6对光源的光谱至少部分透明，则可以从背面照射组合件。在将芯片2光子热接合至基底6期间可以使用诸如NIR源8的预热器8，其中通过选择性地对至少基底6进行预热来减少排热HD。
图4示意性地示出了本发明的方法100。用于将芯片焊接至基底的方法100包括：在芯片2与基底6之间提供焊料材料4，将基底6从初始温度Ti预热110至稳态的升高的温度Te，以及向芯片2施加120光脉冲14以将芯片2的温度从升高的温度Te瞬间升高至(瞬时)脉冲峰值温度Tpp_c。芯片2的瞬间升高的脉冲峰值温度Tpp_c引起诸如焊料材料4的热接合材料4通过芯片2向热接合焊料材料4的传导热脉冲在芯片2与基底6之间形成130(焊接)接合。芯片2和/或基底6的损坏温度Td_c、Td_s分别在升高的温度Te与芯片的脉冲峰值温度Tpp_c或者在升高的温度Te与基底的脉冲峰值温度Tpp_s之间。
其中将至少基底预热的光子焊接可以减少排热，并因此减少将芯片局部加热并最终将芯片焊接至基底上所需的能量流或流。有利地，该方法也可以用于将芯片或部件焊接至低温柔性基底/箔上。可以通过预热器将基底加热至接近但略低于基底材料的损坏温度Te或玻璃化转变温度Tg的温度。在这种条件下执行光子焊接更有效，因为现在仅需要将芯片2从接近基底的损坏温度Td_s或玻璃化转变温度(例如Tg≈150℃)的起始温度(升高的温度Te)选择性地加热至焊接所需的(瞬时)脉冲峰值温度(例如Tpp≈250℃)，而在前者的情况下，温度跃变是从初始温度Ti或室温(Ti≈20℃)至脉冲峰值温度(例如250℃)。以这种方式，可以显著减少从芯片2经由其间的焊料材料4向基底6或基底6的传导迹线的排热HD，这允许芯片2被焊接而没有芯片2和/或基底6的显著损坏和/或显著劣化。
图5示意性地示出了绘制的温度曲线图。在预热期间，在时段t1将至少基底6从初始温度Ti加热至升高的温度Te。在该实例中，在时段t2达到稳态的升高的温度。在时段t3施加光脉冲14，其被引导至至少芯片2以将芯片2的温度从稳态的升高的温度Te瞬间升高至瞬时脉冲峰值温度Tpp(在时段t4达到)。芯片2的瞬间升高的瞬时脉冲峰值温度Tpp引起焊料材料4通过芯片2向焊料材料4的传导热脉冲在芯片2与基底6之间形成焊接接合。芯片2和/或基底6的稳态损坏温度Tg在稳态的升高的温度Te与脉冲峰值温度Tpp之间。由于光脉冲14的时间相对短，温度可以降回到较低的温度，参见例如时段t5，由此可以避免芯片2和/或基底6的损坏或劣化。如果使用热粘合剂4代替焊膏4作为热接合材料，则可以作出类似的推理。还可以使用其他类型的热接合材料4。
在光子焊接期间，芯片2可以吸收来自光脉冲14的能量并且升温，导致在一定时间间隔内芯片2的温度升高。如果由光脉冲14产生足够的能量并且存在足够的能量流，则吸收的能量可以传递至焊料材料4。因此，通过从芯片2通过焊料材料4向基底6的传导迹线传递的热实现焊接。以这种方式，可以在芯片/部件2与基底6的迹线之间实现焊接连接。为了实现焊料材料4的焊接，焊料材料接合处4需要充分升温。然而，如果向芯片/部件2提供太多能量，则芯片2和/或基底6可能会被损坏或经受劣化。因此，为了减小由光脉冲14发出的通过芯片/部件2所需的阈值能量，同时仍然充分地产生至焊料4的热流，可以施加适当的预热。如本文所述的预热12可以显著减少向基底6的排热HD。当使用冷的或未经预热的基底6时，导致能量从芯片2向基底6的排热HD通常更大。在这种情况下(未预热)，由于排热，热接合材料4可能无法形成接合，例如焊料材料4可能无法熔融/烧结使得在芯片2与基底6之间形成接合。
通过预热获得的升高的温度Te取决于系统1中的元件。例如，对于温度敏感性较低的基底6例如聚酰胺基底，可以使用高至大约200℃的温度作为预热升高的温度Te。PET基底可以被认为是温度敏感性较高的，其中可以使用高至大约100℃至110℃的温度作为预热升高的温度Te。对于PET基底，120℃可能是分解温度。如果保持这样的温度(或更高)相对长的时间，则基底6可能被损坏或劣化。有利地，可以对通过预热获得的升高的温度Te(其可以是稳态的升高的温度Te)进行选择使得其保持低于所使用的基底6的阈值温度或分解温度(例如对于PET，100℃)。例如，如果由预热产生的升高的温度Te等于100℃并且导致焊接的脉冲峰值温度Tpp等于250℃，则跃变为150℃，当在没有预热，从室温(例如大约20℃)开始的情况下时，跃变为230℃，使得可能需要更高的由光脉冲14产生的能量(例如光脉冲的光强度)以获得热接合。通过使用预热，温度差梯度可以更低并因此能量流也可以更低。以这种方式，可能需要较少的能量，使得可以将由光脉冲产生的能量更有效地施加用于热接合材料4的接合，即例如将焊料材料4焊接。
在一个有利的实施方案中，脉冲峰值温度Tpp小于芯片2的峰值损坏温度Tpd(Tpd_c)和/或基底6的峰值损坏温度Tpd(Tpd_s)。
图6示意性地示出了在光子热接合期间将至少基底6从初始温度Ti预热PH至升高的(预热)温度Te的温度曲线。在一段时间后(例如，经过一秒或更多秒的过程)获得升高的稳态温度Te，其中通过提供光脉冲14，芯片2的温度Tc从该升高的稳态温度Te升高至芯片2的脉冲峰值温度Tpp_c。由于预热，光脉冲14与图2所示的光脉冲14相比可以具有更低的强度(能量)。以这种方式，可以减少排热HD，使得由相对高能量的光脉冲14引起的芯片2和/或基底6的损坏风险可以降低。芯片的脉冲峰值温度(Tpp_c)、热接合材料的脉冲峰值温度(Tpp_hbm)和基底的脉冲峰值温度(Tpp_s)分别保持低于芯片的峰值损坏温度(Tpd)、热接合材料的峰值损坏温度(Tpd_hbm)和基底的峰值损坏温度(Tpd_s)，而升高的温度Te保持低于芯片的损坏温度(Td_c)和基底的损坏温度(Td_s)。由从芯片2传递至热接合材料4的热导致的热接合材料的脉冲峰值温度Tpp_hbm高于热接合材料的接合温度Tb，使得形成接合。
在一些实施方案中，可以通过其中施加预热的时间尺度将预热基底和/或芯片的步骤与通过光源进行的脉冲加热区分开。例如，基底可以暴露于预热源(例如红外线灯或炉)一秒或更多秒、一分钟或更多分钟或甚至更长，直到其达到或越过升高的温度Te。相反地，通过光源如闪光灯进行的脉冲加热施加相对短的时间，例如施加小于数百毫秒，优选小于10毫秒，例如，如图7、9至11的模拟所示，芯片经过两毫秒的过程被快速加热。
有利地，最小的升高的温度Te可以被确定为芯片2的温度Tc可以通过光脉冲14瞬间升高以通过热接合材料4形成接合而不损坏芯片4或基底6中的至少一者的最低的升高的温度Te。最低的升高的温度高于初始温度Ti。最大的升高的温度Te由芯片和基底的损坏温度中的最低者确定。可以在最小的升高的温度与最大的升高的温度之间选择升高的温度Te。
因此，在一个实施方案中，当芯片损坏温度Td_c高于焊接温度Tb，焊接温度Tb又高于基底损坏温度Ts，基底损坏温度Ts又高于升高的温度Te(预热温度)时，上述关于使用回流焊炉的问题可以得到解决。光子焊接的问题可以通过减少向基底的排热来解决。因此，光子焊接期间的光脉冲可以具有较低的能量并且将芯片2加热使得与图2中的情况相比，芯片2的最大绝对温度可以更低，特别地，低于芯片损坏温度。替代地或另外地，与图2中的情况相比，升高的温度(即预热温度)与最高芯片温度之间的温度“骤变”或温度差ΔT可以更低。替代地或另外地，到达基底6的热能可以具有瞬时性质并且没有足够的时间(数毫秒)以致于引起基底6的损坏。
图7示出了在不同探测位置，即分别在芯片2、铜迹线和基底6处的温度曲线30、32、34的模拟结果。在开始光子热接合(在该实例中进行光子焊接)之前，元件被预热至100℃的升高的温度Te(在点50处)。施加光脉冲14，导致芯片2、铜迹线、基底6和设置在芯片2与基底6之间的焊料材料4的温度升高。芯片的温度曲线30显示出相对急剧地升高直到在峰52处达到最大值。铜迹线的温度曲线32和基底的温度曲线34从升高的温度Te开始也达到峰值温度52。在该实例中，峰值温度52由于光脉冲14在约2毫秒内达到。将至少基底从初始室温Ti预热至升高的温度Te，同时保持低于基底的损坏温度Td_s。光脉冲可以导致芯片温度瞬间升高至脉冲峰值温度Tpp_c，脉冲峰值温度Tpp_c保持低于芯片的峰值损坏温度Tpd_c。芯片2的瞬间升高的脉冲峰值温度Tpp_c引起从芯片2向接合材料4的传导热的流，其中传导热使接合材料4达到接合温度以在芯片2与基底6之间形成接合。因此，由于预热，芯片2可以焊接至基底6而不损坏芯片2和/或基底6。
图8示出了在光子热接合期间热接合材料的热导率作为时间的函数的模拟结果。在该实例中，热接合材料是焊料。曲线图60、62、64分别给出了对于没有预热和4.0J(较高的能量)的光脉冲、有预热和2.6J的光脉冲(较低的能量)以及有预热和4.0J(较高的能量)的光脉冲的情况焊料4的热导率k作为时间t的函数。曲线图60、62、64可以用于确定焊料4是否被完全焊接。在该实例中，一旦达到60W/mK处的热导率k的平台，焊料接合处4就基本上被焊接。对有预热和没有预热的焊接进行比较，可以看出，如果不施加预热，则系统需要4.0J的脉冲能量(较高的能量)，而使用预热至100℃的温度，同样的芯片和基底可以用2.6J的脉冲能量(较低的能量)来焊接。另外，如曲线图62和64所示，如果使用预热至100℃，芯片2和基底6也使用4.0J的脉冲能量来焊接，但是，比使用2.6J的脉冲能量更快地实现焊接。
图9示出了在光子热接合期间分别在没有预热和4.0J的光脉冲、有预热和2.6J的光脉冲以及有预热和4.0J的光脉冲的情况下芯片2的温度曲线30a、30b、30c的模拟结果。温度曲线30a从对应于室温的点54处的初始温度Ti开始。在该实例中，温度曲线30b和30c从点50处的等于100℃的升高的温度Te开始。在约2毫秒之后，由于光脉冲14而达到峰值温度52。
图10示出了与图9类似的在光子热接合期间分别在没有预热和4.0J的光脉冲、有预热和2.6J的光脉冲以及有预热和4.0J的光脉冲的情况下铜迹线的温度曲线32a、32b、32c的模拟结果。
图11示出了与图9和图10类似的在光子热接合期间分别在没有预热和4.0J的光脉冲、有预热和2.6J的光脉冲以及有预热和4.0J的光脉冲的情况下基底的温度曲线34a、34b、34c的模拟结果。通过执行预热，从芯片通过焊料向基底的传导迹线的排热可以减少，使得脉冲能量可以减少(例如从4.0J至2.6J)，同时防止对基底的损坏并且仍然实现芯片2至基底6的焊接。有利地，在光子焊接期间将芯片2焊接至基底6所需的能量，即通过光脉冲14将芯片2充分加热以通过焊料材料4将足够的能量传递至传导迹线使得通过热接合(例如焊接)形成接合所需的能量可以减少，同时还减少了从芯片2通过焊料材料4向传导迹线的排热HD。因此，可以降低在光子焊接期间损坏芯片2和/或基底6的风险。此外，由于在热接合材料4附近的局部热传递(意指基底6仅局部升温)和/或(极)短的脉冲14，可以防止对基底6的损坏。
图12示意性地示出了用于将LED光子焊接在柔性基底上的系统1。芯片2具体化为具有发光部分2a的LED 2。闪光14由用于光子焊接的闪光灯10提供。系统1通过布置在基底6的底侧的预热器8来预热。预热器可以为热板或用于向基底6提供热能以升高温度的其他装置。基底6包括外部柔性箔6b(例如PET、PI等)和提供传导迹线6c的内部金属箔6a(例如Cu)。有利地，通过使用如本文所述的方法，可以避免例如对LED的发光部分2a和/或外部柔性箔6b的损坏。
图13示意性地示出了包括辊对辊(R2R)供给系统的系统1，该辊对辊供给系统包括用于以移动方向A移动基底6和芯片的辊18。以这种方式，光子芯片焊接可以实现更高的加工速度。在芯片2(在该实例中，LED模块2)的R2R焊接期间，基底6通过NIR灯8预热。也可以使用常规的热板或其他预热装置。闪光灯10提供用于执行焊接作用的光脉冲14。
如本文所述的方法和系统还可以用于通过使用光子焊接除去经焊接的芯片/部件2，同时防止或降低损坏芯片/部件2和/或箔/基底6的风险。例如，该方法可以用于清除部件(例如回收)和/或除去有缺陷的芯片以进行更换或修理。通过使用预热，可以有效地减少排热HD，使得可以使用较低的光脉冲能量用于减弱芯片/部件2与基底6之间的焊接连接4以将芯片/元件2从箔/基底6上除去。
在本文中，参照本发明的实施方案的具体实施例对本发明进行描述。然而，明显的是，在不脱离由权利要求限定的范围的情况下，可以在其中进行各种修改和改变。出于清楚和简要说明的目的，在本文中将特征描述为相同或单独实施方案的部分，然而，应理解，本发明的范围可以包括具有所描述的全部或一些特征的组合的实施方案。此外，受益于本公开内容的本领域技术人员可以设想用于实现相似功能和结果的替代方式。例如，预热器可以组合或分成一个或更多个替代部件。所讨论和示出的实施方案的各种要素提供了某些优点，例如降低损坏部件的风险、降低成本、改善生产、提高效率等。当然，应理解，上述实施方案或方法中的任一者可以与一个或更多个其他实施方案或方法组合，以在寻找和匹配设计和优点时提供甚至进一步的改善。应理解，本公开内容提供了将芯片焊接至基底的特定优点，并且通常可以应用于其中需要将元件焊接在表面上的任何应用。
在权利要求中，附图标记不应当被理解为限制权利要求。术语“包括”和“包含”当在本说明书或所附权利要求中使用时不应理解为排他性或穷举性的意义，而应理解为包含性的意义。因此，如本文中所使用的表术“包括”不排除在任一权利要求中列出的那些之外存在其他要素或步骤。此外，词语“一”和“一个”不应理解为限于“仅一个”，而是用于意指“至少一个”，并且不排除复数个。在本发明的范围内，未具体或明确描述或者要求保护的特征可以另外包含在本发明的结构中。

Claims (13)

1.一种用于通过设置在芯片与基底之间的热接合材料将所述芯片接合至所述基底的方法，其中所述热接合材料具有在其温度被升高至接合温度时使其形成接合的材料特性，所述方法包括：
将至少所述基底从初始温度预热至升高的温度，所述升高的温度保持低于所述基底的损坏温度；以及
通过闪光灯向所述芯片施加光脉冲以将所述芯片的温度瞬间升高至脉冲峰值温度，所述脉冲峰值温度保持低于所述芯片的峰值损坏温度；以及
其中所述芯片的瞬间升高的脉冲峰值温度引起从所述芯片至所述接合材料的传导热的流，其中所述传导热使所述接合材料达到所述接合温度以在所述芯片与所述基底之间形成接合，
其中，从所述芯片至所述基底的传导热的流引起所述基底的脉冲加热，其中所述芯片和/或基底的温度分别保持高于所述芯片和/或基底的损坏温度持续小于100毫秒。
2.根据权利要求1所述的方法，还包括以下步骤：
通过以下来确定最小的升高的温度：所述芯片的温度可以通过所述光脉冲瞬间升高以通过所述热接合材料形成接合而不损坏所述芯片或所述基底中的至少一者的最低的升高的温度，所述最低的升高的温度高于所述初始温度，
通过所述芯片或所述基底的最低损坏温度确定最大的升高的温度，以及
在所述最小的升高的温度与所述最大的升高的温度之间选择所述升高的温度。
3.根据权利要求1或2所述的方法，其中所述升高的温度为至少50℃。
4.根据前述权利要求中任一项所述的方法，其中所述升高的温度在比所述芯片或基底的所述最低损坏温度低0.5％至50％摄氏度，优选0.5％至30％，更优选1％至20％，并且最优选1％至10％的范围内。
5.根据前述权利要求中任一项所述的方法，其中所述芯片的损坏温度高于所述基底的损坏温度。
6.根据前述权利要求中任一项所述的方法，其中所述接合温度相应地在所述芯片的损坏温度与所述基底的损坏温度之间。
7.根据前述权利要求中任一项所述的方法，其中将掩模布置在所述基底的一部分之上用于至少部分地阻挡所述光脉冲到达所述基底的至少一部分。
8.根据前述权利要求中任一项所述的方法，其中所述预热连续地执行。
9.根据前述权利要求中任一项所述的方法，其中被布置用于预热至少所述基底的预热器和被布置用于提供热接合用的光脉冲的光源布置在所述基底的相反侧上。
10.根据前述权利要求中任一项所述的方法，其中所述基底为柔性的以及所述方法使用辊对辊加工来进行，其中在所述辊对辊加工期间，首先执行所述预热，然后将所述芯片光子热接合至所述基底。
11.一种使设置在芯片与基底之间的热接合材料的光子热接合的系统，其中所述热接合材料具有在其温度被升高至接合温度时使其形成接合的材料特性，所述系统包括：
闪光灯，所述闪光灯被布置用于提供使所述热接合材料至少在所述芯片与所述基底之间形成接合的光脉冲；和
预热器，所述预热器被布置用于至少在提供所述光脉冲之前将所述基底从初始温度预热至升高的温度，
其中从所述芯片至所述基底的传导热的流引起所述基底的脉冲加热，其中所述芯片和/或基底的温度保持分别高于所述芯片和/或基底的损坏温度持续小于100毫秒。
12.根据权利要求11所述的系统，还包括控制器，所述控制器被配置成进行以下步骤：
将至少所述基底从初始温度预热至升高的温度，所述升高的温度保持低于所述基底的损坏温度；以及
向所述芯片施加光脉冲以将所述芯片的温度瞬间升高至脉冲峰值温度，所述脉冲峰值温度保持低于所述芯片的峰值损坏温度；其中所述芯片的瞬间升高的脉冲峰值温度引起从所述芯片至所述接合材料的传导热的流，其中所述传导热使所述接合材料达到所述接合温度以在所述芯片与所述基底之间形成接合。
13.一种基底，包括根据权利要求1至10中任一项所述的方法所获得的经接合的芯片。
CN201780053265.XA 2016-07-26 2017-07-25 用于将芯片接合至基底的方法和系统 Active CN109690758B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16181184.9A EP3276655A1 (en) 2016-07-26 2016-07-26 Method and system for bonding a chip to a substrate
EP16181184.9 2016-07-26
PCT/NL2017/050504 WO2018021912A1 (en) 2016-07-26 2017-07-25 Method and system for bonding a chip to a substrate

Publications (2)

Publication Number Publication Date
CN109690758A true CN109690758A (zh) 2019-04-26
CN109690758B CN109690758B (zh) 2023-06-13

Family

ID=56802229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780053265.XA Active CN109690758B (zh) 2016-07-26 2017-07-25 用于将芯片接合至基底的方法和系统

Country Status (6)

Country Link
US (1) US11476228B2 (zh)
EP (2) EP3276655A1 (zh)
JP (1) JP7186162B2 (zh)
KR (1) KR102507528B1 (zh)
CN (1) CN109690758B (zh)
WO (1) WO2018021912A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112070196A (zh) * 2019-06-11 2020-12-11 四川谦泰仁投资管理有限公司 一种带外接电池的无源rfid芯片及标签
CN112786516A (zh) * 2019-11-04 2021-05-11 台湾爱司帝科技股份有限公司 具有芯片吸附功能的芯片承载结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6675622B1 (ja) * 2019-04-25 2020-04-01 アサヒ・エンジニアリング株式会社 電子部品のシンタリング装置および方法
JP6624626B1 (ja) * 2019-07-29 2019-12-25 アサヒ・エンジニアリング株式会社 電子部品のシンタリング装置
US12041728B2 (en) 2019-08-05 2024-07-16 Apple Inc. Selective soldering with photonic soldering technology
JP6815678B1 (ja) * 2020-03-23 2021-01-20 アサヒ・エンジニアリング株式会社 電子部品のシンタリング装置および方法
US11317517B2 (en) * 2020-06-12 2022-04-26 PulseForge Incorporated Method for connecting surface-mount electronic components to a circuit board

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101040A (ja) * 1985-10-26 1987-05-11 Seiko Instr & Electronics Ltd 半導体素子の接続法および装置
US5899737A (en) * 1996-09-20 1999-05-04 Lsi Logic Corporation Fluxless solder ball attachment process
EP0964608A2 (en) * 1998-06-12 1999-12-15 Ford Motor Company Method for laser soldering
US20050147928A1 (en) * 2003-12-30 2005-07-07 Frost Rex K. Pre-exposure of patterned photoresist films to achieve critical dimension reduction during temperature reflow
US20090311840A1 (en) * 2008-06-16 2009-12-17 Nec Electronics Corporation Method of manufacturing semiconductor device
US20110163085A1 (en) * 2008-08-29 2011-07-07 Schmid Technology Systems Gmbh Method for Soldering Contact Wires to Solar Cells
US20110207328A1 (en) * 2006-10-20 2011-08-25 Stuart Philip Speakman Methods and apparatus for the manufacture of microstructures
US20120244725A1 (en) * 2011-03-23 2012-09-27 Kazuhiko Fuse Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
US20130270230A1 (en) * 2012-04-17 2013-10-17 Yiu Ming Cheung Thermal compression bonding of semiconductor chips
TW201403840A (zh) * 2012-07-10 2014-01-16 Dainippon Screen Mfg 光電轉換元件之製造方法及光電轉換元件

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4337116A (en) * 1979-08-28 1982-06-29 Keyes Fibre Company Contoured molded pulp container with polyester liner
US4446358A (en) * 1981-12-15 1984-05-01 Cooper Industries, Inc. Preheater for use in mass soldering apparatus
JPS62296958A (ja) * 1986-06-16 1987-12-24 Ushio Inc ハンダ付け方法
JPH026055A (ja) * 1988-06-13 1990-01-10 Agency Of Ind Science & Technol プリント回路基板とシリコンチップのはんだ付方法
JPH0818125B2 (ja) * 1989-10-03 1996-02-28 日本電気株式会社 レーザはんだ付け装置
DE69512137T2 (de) * 1994-06-15 2000-05-25 De La Rue Cartes Et Systemes, Paris Herstellungsverfahren und Montage für IC-Karte.
JP3287140B2 (ja) * 1994-10-31 2002-05-27 松下電器産業株式会社 光ビーム加熱装置
US5627081A (en) * 1994-11-29 1997-05-06 Midwest Research Institute Method for processing silicon solar cells
FR2736740A1 (fr) * 1995-07-11 1997-01-17 Trt Telecom Radio Electr Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
JP3330037B2 (ja) * 1996-11-29 2002-09-30 富士通株式会社 チップ部品の接合方法および装置
DE69803403T2 (de) * 1997-10-06 2002-08-01 Ford Motor Co., Dearborn Verfahren zur verbindung oberflächenmontierter bauteile mit einem substrat
US6204490B1 (en) * 1998-06-04 2001-03-20 Hitachi, Ltd. Method and apparatus of manufacturing an electronic circuit board
EP1330326B1 (de) * 2000-10-06 2007-08-29 Pac Tech - Packaging Technologies GmbH Vorrichtung zum entfernen von lotmaterial von einer lötstelle
US6833526B2 (en) * 2001-03-28 2004-12-21 Visteon Global Technologies, Inc. Flex to flex soldering by diode laser
JP3622714B2 (ja) * 2001-09-28 2005-02-23 松下電器産業株式会社 加工方法
JP2004283911A (ja) * 2003-03-03 2004-10-14 Shinka Jitsugyo Kk 磁気ヘッド部品の装着方法、磁気ヘッド装置及び磁気ヘッド装置の製造方法
EP1783837A4 (en) * 2004-05-28 2007-09-26 Mech Corp DEVICE FOR PRODUCING SOLAR BATTERY CELLS
JP2006210761A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd はんだ接合方法及び装置
KR101137274B1 (ko) * 2005-04-04 2012-04-20 우베 고산 가부시키가이샤 구리박 적층 기판
JP2007067165A (ja) * 2005-08-31 2007-03-15 Matsushita Electric Ind Co Ltd 光照射条件抽出方法および光照射条件抽出装置およびはんだ付け装置
JP2007065280A (ja) * 2005-08-31 2007-03-15 Matsushita Electric Ind Co Ltd バンドルファイバおよび光加工装置
KR100969186B1 (ko) * 2005-10-14 2010-07-09 우베 고산 가부시키가이샤 금속 배선 기판의 제조 방법
JP4736703B2 (ja) * 2005-10-14 2011-07-27 宇部興産株式会社 銅配線ポリイミドフィルムの製造方法
WO2007111268A1 (ja) * 2006-03-24 2007-10-04 Ube Industries, Ltd. 銅配線ポリイミドフィルムの製造方法および銅配線ポリイミドフィルム
DE102006025184B4 (de) * 2006-05-30 2008-02-21 IBL-Löttechnik GmbH Vorrichtung zum Löten in der Dampfphase
JP2008055456A (ja) * 2006-08-30 2008-03-13 Sumitomo Electric Ind Ltd 半田付け方法および半田付け用レーザ装置
EP1920864B1 (en) * 2006-11-13 2022-07-13 Volvo Car Corporation Method for laser brazing with twinspot
EP2125050B1 (en) * 2007-02-01 2014-07-30 Technion Research & Development Foundation Ltd. Albumin fibers and fabrics and methods of generating and using same
TWI455671B (zh) * 2007-10-23 2014-10-01 Ube Industries 印刷電路板之製造方法
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
JP5191799B2 (ja) * 2008-05-21 2013-05-08 矢崎総業株式会社 ハンダ付け用基板搬送治具
CN101308981A (zh) * 2008-07-11 2008-11-19 永泰电子（东莞）有限公司 一种运用红外线加热的焊接工艺及焊接装置
EP2299501A1 (en) * 2009-09-16 2011-03-23 3S Industries AG Method and apparatus for providing a solar cell with a solder ribbon
JP5920213B2 (ja) * 2010-04-13 2016-05-18 宇部興産株式会社 Ｌｅｄ用放熱基板
JP5678333B2 (ja) * 2010-05-27 2015-03-04 株式会社ブイ・テクノロジー レーザアニール方法及び装置
US8857700B2 (en) * 2010-06-04 2014-10-14 Shawcor Ltd. Low temperature method for forming field joints on undersea pipelines
JP5904202B2 (ja) * 2011-03-30 2016-04-13 宇部興産株式会社 ポリイミドフィルムおよびそれを用いた金属積層板
JP2015192104A (ja) * 2014-03-28 2015-11-02 東レエンジニアリング株式会社 半導体チップ実装方法および半導体チップ実装装置
TW201607988A (zh) * 2014-08-21 2016-03-01 Taiflex Scient Co Ltd 可溶性熱塑型聚醯亞胺組成物及其製法與包含有該組成物所製得之連接層的聚醯亞胺金屬積層板及其製法
WO2016175654A2 (en) * 2015-04-28 2016-11-03 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Transfer and soldering of chips
CN107690697B (zh) * 2015-04-28 2021-09-07 荷兰应用自然科学研究组织Tno 使用闪光灯和掩模来焊接多个芯片的装置和方法
US10471545B2 (en) * 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101040A (ja) * 1985-10-26 1987-05-11 Seiko Instr & Electronics Ltd 半導体素子の接続法および装置
US5899737A (en) * 1996-09-20 1999-05-04 Lsi Logic Corporation Fluxless solder ball attachment process
EP0964608A2 (en) * 1998-06-12 1999-12-15 Ford Motor Company Method for laser soldering
US20050147928A1 (en) * 2003-12-30 2005-07-07 Frost Rex K. Pre-exposure of patterned photoresist films to achieve critical dimension reduction during temperature reflow
US20110207328A1 (en) * 2006-10-20 2011-08-25 Stuart Philip Speakman Methods and apparatus for the manufacture of microstructures
US20090311840A1 (en) * 2008-06-16 2009-12-17 Nec Electronics Corporation Method of manufacturing semiconductor device
US20110163085A1 (en) * 2008-08-29 2011-07-07 Schmid Technology Systems Gmbh Method for Soldering Contact Wires to Solar Cells
US20120244725A1 (en) * 2011-03-23 2012-09-27 Kazuhiko Fuse Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
US20130270230A1 (en) * 2012-04-17 2013-10-17 Yiu Ming Cheung Thermal compression bonding of semiconductor chips
TW201403840A (zh) * 2012-07-10 2014-01-16 Dainippon Screen Mfg 光電轉換元件之製造方法及光電轉換元件
JP2014033179A (ja) * 2012-07-10 2014-02-20 Dainippon Screen Mfg Co Ltd 光電変換素子の製造方法および光電変換素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D. A. VAN DEN ENDE等: "Large area photonic flash soldering of thin chips on flex foils for flexible electronic systems: In situ temperature measurements and thermal modelling", 《ELECTRONIC MATERIALS LETTERS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112070196A (zh) * 2019-06-11 2020-12-11 四川谦泰仁投资管理有限公司 一种带外接电池的无源rfid芯片及标签
CN112070196B (zh) * 2019-06-11 2023-09-15 四川谦泰仁投资管理有限公司 一种带外接电池的无源rfid芯片及标签
CN112786516A (zh) * 2019-11-04 2021-05-11 台湾爱司帝科技股份有限公司 具有芯片吸附功能的芯片承载结构

Also Published As

Publication number Publication date
CN109690758B (zh) 2023-06-13
EP3491665B1 (en) 2021-11-24
US20190229085A1 (en) 2019-07-25
EP3276655A1 (en) 2018-01-31
KR102507528B1 (ko) 2023-03-08
US11476228B2 (en) 2022-10-18
JP2019528565A (ja) 2019-10-10
WO2018021912A1 (en) 2018-02-01
JP7186162B2 (ja) 2022-12-08
EP3491665A1 (en) 2019-06-05
KR20190034268A (ko) 2019-04-01

Similar Documents

Publication Publication Date Title
CN109690758A (zh) 用于将芯片接合至基底的方法和系统
US8882301B2 (en) Method for low temperature bonding of electronic components
US7629188B2 (en) Flip chip type LED lighting device manufacturing method
TWI610411B (zh) 用於半導體晶粒互連的雷射輔助接合
US11728310B2 (en) Method and structure for die bonding using energy beam
KR20140087049A (ko) 전자 부품의 제조 장치, 전자 부품의 제조 방법, 및 led 조명의 제조 방법
CN109530838B (zh) 一种激光焊接功率半导体芯片的方法
KR20110137793A (ko) 투명 기판에 컴포넌트를 전도 연결하기 위한 방법
CN101347055A (zh) 焊接安装结构及其制造方法以及制造装置、电子设备以及布线基板
KR102212841B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US20190013308A1 (en) Die bonding to a board
JP6481085B2 (ja) はんだ接合方法及びはんだ接合装置
EP1524705B1 (en) Flip chip type LED lighting device and its manufacturing method
Ogochukwu Laser soldering
GB2261620A (en) Soldering
CN100353577C (zh) 具倒装发光二极管的发光装置制造方法
JP3636128B2 (ja) 半導体モジュールの製造方法
CN107524941B (zh) 一种灯条的制作方法
JP2003133599A (ja) 熱電モジュールおよび物品の製造方法
JP4645120B2 (ja) 電子部品の実装方法
JP2023156541A (ja) 接合構造
JP2011119560A (ja) プリント回路板の製造方法
KR20210132384A (ko) 파워 반도체용 레이저 리플로우 장치
KR20150026631A (ko) 기판제품 제조방법
TW200945621A (en) Method for soldering light emitting diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant