CN109585414A - 半导体装置的制作方法 - Google Patents

半导体装置的制作方法 Download PDF

Info

Publication number
CN109585414A
CN109585414A CN201811141314.8A CN201811141314A CN109585414A CN 109585414 A CN109585414 A CN 109585414A CN 201811141314 A CN201811141314 A CN 201811141314A CN 109585414 A CN109585414 A CN 109585414A
Authority
CN
China
Prior art keywords
metal
hole
conductive
capacitor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811141314.8A
Other languages
English (en)
Inventor
魏俊桓
陈思元
陈柏君
许品宥
陈冠宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109585414A publication Critical patent/CN109585414A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及半导体装置的制作方法。其实施例是于后段工艺形成三维金属‑绝缘物‑金属电容，其可具有大且可调的电容值，同时不干扰现有的后段工艺。在一实施例中，半导体装置的制作方法包括：形成第一导电结构于半导体基板上；形成第二导电结构于半导体基板上；形成第一通孔结构于第一导电结构上；形成第一金属化结构于第一通孔结构上，其中第一金属化结构经由第一通孔结构导电地耦接至第一导电结构；形成导电蚀刻停止结构于第一金属化结构上；形成第一通孔于导电蚀刻停止结构上，并形成第二通孔于第二导电结构上，其中该第一通孔露出导电蚀刻停止结构，且第二通孔比第一通孔深；以及形成电容于第二通孔中。

Description

半导体装置的制作方法
技术领域
本发明实施例涉及半导体装置的制作方法，更特别涉及以单一蚀刻工 艺同时形成深通孔与浅通孔的方法。
背景技术
电容为许多电子电路的标准构件。电容通常由第一导电电极、第二导 电电极、以及位于第一导电电极与第二导电电极之间以分开两者的介电绝 缘层所组成。电容中的导电电极组成可为金属或重掺杂杂质的半导体，而 介电层可为氧化物或其他绝缘材料(如氮化物或陶瓷)。与芯片外电容相较， 芯片上的金属-绝缘物-金属电容通常因尺寸受限而具有较小电容值，其级 数为微法拉/平方微米(μFμm-2)。
为有效加大电容值，可在前段工艺中制作金属-绝缘物-金属电容于半 导体基板(制作主动装置处)中的深沟槽中，其与标准平面电容相较具有大 电容值。然而这些前段工艺上的深沟槽金属-绝缘物-金属技术，在半导体 基板上需要额外面积且有信号干扰的问题。因此亟需提供方法以形成金属 -绝缘物-金属电容，其具有大电容且芯片面积需求小。
发明内容
本发明一实施例提供的半导体装置的制作方法包括：形成第一导电结 构于半导体基板上；形成第二导电结构于半导体基板上；形成第一通孔结 构于第一导电结构上；形成第一金属化结构于第一通孔结构上，其中第一 金属化结构经由第一通孔结构导电地耦接至第一导电结构；形成导电蚀刻 停止结构于第一金属化结构上；形成第一通孔于导电蚀刻停止结构上，并 形成第二通孔于第二导电结构上，其中第一通孔露出导电蚀刻停止结构， 且第二通孔比第一通孔深；以及形成电容于第二通孔中。
附图说明
图1是一些实施例中，形成金属-绝缘物-金属电容于半导体装置上的 例示性方法的流程图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、 与图2J是一些实施例中，以图1的方法制作具有金属-绝缘物-金属电容的 例示性半导体装置的多种阶段的剖视图。
图3A、图3B、图3C、与图3D是一些实施例中，具有金属-绝缘物- 金属电容的半导体装置的例示性剖视图。
符号说明
100 方法
102、104、106、108、110、112、114、116、118、120 步骤
200 半导体装置
202 基板
203 后段工艺结构
204 导电结构
206 第一层间介电层
208 第一通孔结构
209 第一阻障层
210 第一介电层
212 第一金属化结构
213 第二阻障层
220 光刻胶层
222 开口
224、254 导电蚀刻停止结构
230 第二层间介电层
231 深通孔
232、262 第一金属电极
233 第四阻障层
237 通孔
238 第二通孔结构
239 第三阻障层
240 电容介电结构
242、251 第二金属化结构
250 第二介电层
252、282、286 第二金属电极
260、280 第三层间介电层
263 阻障层
268 第三通孔结构
270 第一电容介电结构
281 第三金属化结构
285 第二电容介电结构
具体实施方式
下述公开内容提供多种例示性的实施例以实施本发明的不同结构。下 述特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来 说，一元件连接或耦接至另一元件的叙述包含两者直接接触，或两者之间 隔有一或多个其他元件而非直接接触。
本发明提供芯片上的三维金属-绝缘物-金属结构与其形成方法的多种 实施例。在一些实施例中，在半导体装置的后段工艺中提供三维的金属- 绝缘物-金属结构，而基板中的个别装置内连线至个别介电层中的金属化 结构与通孔结构。此方法可在后段工艺中形成三维金属-绝缘物-金属电容 于穿过多个介电层的深通孔中。由于延伸穿过多个介电层的深通孔具有大 表面积，其电容与具有相同投影面积的平面对应物相比具有大电容值。此 外，此方法可在制作通孔结构的工艺(如开启通孔与充填金属)和金属化结 构中，形成金属-绝缘物-金属电容的深通孔及第一与第二电极，而不需导 入额外制作步骤。在一些实施例中，可采用导电蚀刻停止结构保护浅通孔 底部，以保护下方的下侧金属化结构不受蚀刻溶液影响。如此一来，此方 法与通孔结构的工艺相容，而不需全面改变后段工艺。以此方法形成三维 金属-绝缘物-金属结构于后段工艺中，可在主动构件与金属化层(如导电层)之间，或在两个不相邻的金属化层中的两个水平金属化线路之间形成金属-绝缘物-金属电容，其具有大且可调的电容值。最后，此方法对前段工艺 不会造成多余的面积负担，因此可更有效地利用基板面积以获得更高密度 的集成电路。综上所述，此方法利于解决上述问题。
图1显示本发明一或多个实施例中，形成半导体装置的方法100的流 程图。值得注意的是，方法100仅用以举例而非局限本发明实施例。综上 所述，应理解在图1的方法100之前、之中、或之后可具有额外步骤，且 一些其他步骤仅简述于此。在一些实施例中，方法100可分别与半导体装 置于多种制作阶段中的剖视图如图2A、图2B、图2C、图2D、图2E、图 2F、图2G、图2H、图2I、与图2J相关，其将进一步详述如下。
如图1所示，方法100一开始进行步骤102，提供具有至少两个导电 结构(如晶体管的源极、漏极、及或栅极)的半导体基板。方法接着进行步 骤104，形成第一通孔结构于第一层间介电层中。在一些实施例中，第一 通孔结构的设置与位置，使半导体基板中至少一导电结构可经由第一通孔 结构电性耦接至另一导电结构。方法100接着进行步骤106，形成第一金 属化结构于第一介电层中。在一些实施例中，第一介电层形成于第一层间 介电层上。在一些实施例中，第一金属化结构电性耦接至第一通孔结构。 方法100接着进行步骤108，形成图案化的光刻胶层于第一介电层与第一 金属化结构上。在一些实施例中，图案化的光刻胶层对准第一金属化结构。 方法100接着进行步骤110，以形成导电蚀刻停止结构于第一金属化层上。 在一些实施例中，形成导电蚀刻停止结构以提供化学抗性与蚀刻选择性， 以在单一步骤的蚀刻工艺中同时蚀刻浅通孔与深通孔。在一些实施例中， 导电蚀刻停止结构的形成方法可采用图案化光刻胶层作为遮罩，并在导电 保护层上进行蚀刻工艺。在一些实施例中，导电蚀刻停止结构对准第一金 属化结构，因此导电蚀刻停止结构与第一金属化结构彼此电性耦接。方法 100接着进行步骤112，形成第二层间介电层。在一些实施例中，形成第 二层间介电层于导电蚀刻停止结构与第一介电层上。方法100接着进行步 骤114，形成浅通孔于第二层间介电层中，亦形成深通孔穿过第二层间介 电层、第一介电层、与第一层间介电层至半导体基板上的下侧导电结构。 方法接着进行步骤116，形成第二通孔结构于第一通孔中，并形成金属- 绝缘物-金属电容的第一金属电极于深通孔中。方法100接着进行步骤118， 形成图案化的电容介电结构于深通孔中的第一金属电极的顶部上。在一些 实施例中，可进行一或多道光刻与蚀刻工艺以形成图案化的电容介电结 构。方法100接着进行步骤120，形成第二金属化结构于第二介电层中， 并形成第二金属电极于深通孔中的图案化电容介电结构的顶部上。在一些 实施例中，第二介电层形成于第二层间介电层上。在一些实施例中，基板 中的至少一导电结构经由第一通孔结构、第一金属化结构、导电保护结构、 与第二通孔结构电性连接至第二金属化结构。在一些实施例中，基板中的 至少一导电结构电性经由垂直的金属-绝缘物-金属电容电性连接至第二金 属化层。
如上所述，图2A至2J是图1的方法的多种制作阶段中，半导体装置 200的部分剖视图。半导体装置200可包含于微处理、存储器、及/或其他 集成电路中。此外，已简化图2A至2J以利于了解本发明实施例的概念。 虽然附图为半导体装置200，但应理解集成电路可包含数个其他装置如电 阻、电容、电感、熔丝、或类似物，其未图示于图2A至2J以实现清楚说明的目的。
图2A是一些实施例中，对应图1的步骤102的半导体装置200的剖 视图，其包含具有至少两个导电结构204的基板202。虽然图2A所示的 半导体装置200的实施例只包含两个导电结构204，但应理解图2A及后 续附图仅用于说明目的。因此半导体装置200可包含任何所需数目的导电 结构，此仍属于本发明实施例的范围。
在一些实施例中，基板202包含硅基板。此外，基板202可包含其他 半导体元素材料如锗。基板202亦可包含半导体化合物如碳化硅、砷化镓、 砷化铟、或磷化铟。基板202可包含半导体合金如硅锗、碳化硅锗、磷砷 化镓、或磷化镓铟。在一实施例中，基板202包含外延层(epitaxial layer)。 举例来说，基板202可具有外延层于基体半导体上。此外，基板202可包 含绝缘层上半导体基板。举例来说，基板202可包含埋置氧化物层，其形 成工艺可为隔离布植氧或其他合适技术(如晶圆接合与研磨)。
在一些实施例中，基板202亦包含多种p型掺杂区及/或n型掺杂区， 其形成工艺可为离子布植及/或扩散。掺杂区包含n型井、p型井、轻掺杂 区(如轻掺杂漏极区)、重掺杂源极与漏极、以及多种通道掺杂轮廓，其设 置以形成多种集成电路装置，比如互补式金属氧化物半导体场效晶体管、 影像感测器、及/或发光二极管。基板202亦可包含其他功能结构如电阻或 电容，其形成于基板之中或之上。基板202亦包含横向隔离结构如浅沟槽 隔离，以分隔基板202中的多种装置。基板202中的多种装置亦包含源极 /漏极、栅极、或其他装置结构上的硅化物以降低接点电阻，并在经由局部 内连线耦接装置时增加工艺相容性。
在一实施例中，导电结构204可为源极、漏极、或栅极。另一方面， 导电结构204可为源极、漏极、或栅极上的硅化物结构，其通常来自加热、 激光照射、或离子束混合等工艺的至少一者所导入的锻烧工艺。硅化物结 构可形成于多晶硅栅极或源极/漏极上，其形成方法可为自对准的硅化物技 术。在另一实施例中，导电结构204可包含电容的电极或电阻的末端。
图2B是一些实施例中，对应图1的步骤104的半导体装置200的剖 视图，其包含第一通孔结构208于第一层间介电层206中。如图所示，第 一通孔结构208设置以延伸穿过第一层间介电层206以电性耦接至导电结 构204之一。另一方面，第一通孔结构208可为导电插塞。在一些实施例 中，半导体装置200可包含第一阻障层209，其围绕第一通孔结构208的侧壁与下表面。
第一层间介电层206包含的材料为下述至少一者：氧化硅、低介电常 数材料、其他合适的介电材料、或上述的组合。低介电常数材料可包括氟 化氧化硅玻璃、磷硅酸盐玻璃、硼磷硅酸盐玻璃、掺杂碳的氧化硅、 (Black购自AppliedMaterial，美国加州圣塔克莱拉)、 干凝胶、气胶、非晶氟化碳、聚对二甲苯、苯并环丁烯、SiLK(购自Dow Chemical，美国密西根州米德兰)、聚酰亚胺、及/或其他未来发展的低介 电常数介电材料。由于第一层间介电层206的材料可用于后续形成的其他 介电层，此处所述的材料将称作“材料D”以方便说明。
在一些实施例中，第一通孔结构208包含金属材料如铜或类似物。在 一些其他实施例中，第一通孔结构208可包含其他合适的金属材料如金、 钴、银、类似物、及/或导电材料(如多晶硅)，此亦属于本发明实施例的范 围。类似地，由于第一通孔结构208的材料可用于后续形成的其他导电结 构，此处所述的金属材料将称作“材料M”以方便说明。
在一些实施例中，第一阻障层209包含导电材料如金属、金属合金、 或金属氮化物，比如氮化钽、钽、氮化钛、钛、钴钨、氮化钨、或类似物。 第一阻障层209在形成第一通孔结构208的金属沉积工艺时，可有效阻止 金属原子扩散至第一层间介电层206，其将说明于下。类似地，由于第一 阻障层209的材料可用于后续形成的其他阻障层，第一阻障层209的材料 将称作“材料B”以方便说明。
第一通孔结构208的形成方法可为至少一些下述工艺步骤：采用化学 气相沉积、物理气相沉积、旋转涂布、及/或其他合适技术沉积材料D于 具有导电结构204的基板202上，以形成初始的第一层间介电层(第一层 间介电层206为后续图案化工艺之后，初始的第一层间介电层保留的部 分)；进行一或多道图案化工艺(如微影工艺、干/湿蚀刻工艺、软/硬烘烤工 艺、清洁工艺、与类似工艺)以形成通孔穿过初始的第一层间介电层；采 用化学气相沉积、物理气相沉积、及/或其他合适技术，可沿着通孔的下表 面与侧壁形成前述的材料B以围绕通孔；采用的化学气相沉积、物理气相 沉积、电子枪、及/或其他合适技术以将材料M填入通孔；以及进行平坦 化工艺(如化学机械研磨)研磨移除多余的材料M，以形成具有第一阻障层 209的第一通孔结构208。
图2C是一些实施例中，对应图1的步骤106的半导体装置200的剖 视图，其包括第一金属化结构212形成于第一介电层210中。在一些实施 例中，第一介电层210包含第一金属化结构212，其可称作第一金属化层。
如图所示，第一金属化结构212耦接至第一通孔结构208，且在第一 介电层210中横向地延伸个别宽度。在一些实施例中，第一金属化结构212 可比第一通孔结构208宽。在一些其他实施例中，半导体装置200可包含 第二阻障层213，其围绕第一金属化结构212的侧壁与下表面。在一些其 余实施例中，第一金属化结构212可直接耦接至导电结构204，比如可视 情况形成第一通孔结构208、第一阻障层209、与第一层间介电层206。
在一些实施例中，第一介电层210包含材料D，第一金属化结构212 包含材料M，而第二阻障层213包含材料B。第一金属化结构212的形成 方法可为至少一些下述工艺步骤：采用化学气相沉积、物理气相沉积、旋 转涂布、及/或其他合适技术沉积材料D于第一层间介电层206与第一通 孔结构208上，以形成初始的介电层(第一介电层210为后续进行的图案 化工艺之后，初始的介电层保留的部分)；进行一或多道图案化工艺(比如 微影工艺、干/湿蚀刻工艺、软/硬烘烤工艺、清洁工艺、或类似工艺)以形 成开口穿过初始的第一介电层；采用化学气相沉积、物理气相沉积、及/ 或其他合适技术沉积前述的材料B以围绕开口；采用化学气相沉积、物理 气相沉积、电子枪、及/或其他合适技术将材料M填入开口；以及采用平 坦化工艺(如化学机械研磨)研磨移除多余材料M，以形成被第二阻障层 213围绕的第一金属化结构212。
图2D是一些实施例中，对应图1的步骤108的半导体装置200的剖 视图，其包含第一图案化的光刻胶层220于第一介电层210与第一金属化 结构212上。如下述说明，第一图案化的光刻胶层220用于遮罩第一金属 化结构212的顶部上的导电蚀刻停止结构224。综上所述，一些实施例在 现有的图案化工艺(如光微影)之后形成第一图案化的光刻胶层220，以对 准第一金属化结构212的至少部分，使一或多个后续形成的导电结构可经 由后续形成的导电蚀刻停止结构电性耦接至第一金属化结构212。
在一些实施例中，初始的光刻胶层220可包含负型或正型光刻胶层， 其可回应光微影光源以图案化。在一些其他实施例中，初始的光刻胶层220 可包含电子束光刻胶层(如聚甲基丙烯酸甲酯、甲基丙烯酸甲酯、或类似 物)，其可回应电子束的微影能量以图案化。在一些实施例中，形成初始 的光刻胶层220于第一介电层210与第一金属化结构212上的方法，可采 用本技术领域中已知的沉积工艺如旋转涂布、喷涂、浸涂、滚涂、或类似 方法。接着在微影工艺中图案化初始的光刻胶层220，而微影工艺可包含 多种曝光、显影、烘烤、剥除、蚀刻、与冲洗工艺。如此一来，形成图案 化的光刻胶层220，其开口222露出第一金属化结构212的上表面的至少 一部分，如图2D所示。
图2E是一些实施例中，对应图1的步骤110的半导体装置200的剖 视图，其包含导电蚀刻停止结构224。在一些实施例中，导电蚀刻停止结 构224的组成可为导电材料如氮化钛或类似物。在一些实施例中，导电蚀 刻停止结构224的形成方法可采用化学气相沉积、物理气相沉积、旋转涂 布、及/或其他合适技术以沉积上述导电材料(如氮化钛)于图案化光刻胶层220及第一金属化结构212上，接着进行图案化光刻胶层220的湿蚀刻。
在一些实施例中，导电蚀刻停止结构224为金属氮化物如氮化钛。在 一些实施例中，导电蚀刻停止层如氮化钛与阻障层相同。在一些实施例中， 这些导电蚀刻停止层的厚度至少为100纳米。在一些实施例中，沉积工艺 之后可采用一或多种化学清洁工艺移除第一图案化的光刻胶层220，其采 用丙酮、N-甲基吡咯烷酮、二甲基亚砜、或其他合适的移除化学剂。在一 些实施例中，需加热化学剂至高于室温，以有效溶解第一图案化的光刻胶 层220。移除方法的选择取决于第一图案化的光刻胶层220、第一金属化 结构212、与第一介电层210、与基板的化学结构，以确保这些层状物与 化学清洁工艺之间的化学相容性。在一些实施例中，清洁工艺后可进行采 用异丙醇或类似物的冲洗工艺，接着进行采用去离子水的冲洗工艺。
如上所述，由于图案化的光刻胶层220对准第一金属化结构212的至 少部分，导电蚀刻停止结构224可作为中间导电结构，使移除光刻胶层220 之后形成的一或多个导电结构可电性耦接第一金属化结构212，如上所述。 在一些实施例中，图案化的光刻胶层220可比第一金属化结构212窄，且 自图案化工艺保留的导电蚀刻停止结构224可比第一金属化结构212窄， 这将详述于下。
图2F是一些实施例中，对应步骤114的半导体装置200的剖视图， 其包含第二层间介电层230形成于导电蚀刻停止结构224、第一介电层 210、与第一金属化结构212上。第二层间介电层230包含的材料D与用 于第一层间介电层206的材料类似，其形成方法可采用化学气相沉积、物 理气相沉积、旋转涂布、及/或其他合适技术。
图2G是一些实施例中，对应图1的步骤114的半导体装置200的剖 视图，其包含通孔237形成于第二层间介电层230中，以及深通孔231延 伸穿过多个层间介电层及/或介电层(如第一层间介电层206与第二层间介 电层230及第一介电层210)。在一些实施例中，可进行现有的光微影后进 行湿/干蚀刻工艺，以先图案化通孔237与深通孔231。
如上所述，一些实施例在沉积第二层间介电层230之前，第一金属化 结构212的上表面止于材料B组成的导电蚀刻停止结构224，因此导电蚀 刻停止结构224的表面可阻止蚀刻以形成通孔237，而介电层中的蚀刻工 艺可持续至所需深度以形成深通孔231。导电蚀刻停止结构224对用于蚀 刻介电材料(如第一层间介电层、第二层间介电层、与第一介电层)的化学 剂的蚀刻抗性，高于材料D对化学剂的蚀刻抗性。如此一来，导电蚀刻停 止结构224可避免蚀刻第一金属化结构212中的材料M，并控制蚀刻深通 孔231的步骤不会影响存在的内连线。
图2H是一些实施例中，对应图1的步骤116的半导体装置200的剖 视图，其包含第二通孔结构238形成于第二层间介电层230中，以及第一 金属电极232形成于金属-绝缘物-金属电容的深通孔231的侧壁与下表面 上。如图所示，第二通孔结构238延伸穿过第二层间介电层230以电性耦 接至导电蚀刻停止结构224。在一些其他实施例中，第二通孔结构238可 为导电插塞。在一些其他实施例中，半导体装置200可包含第三阻障层 239，其围绕第二通孔结构238的侧壁与下表面。如此一来，第二通孔结 构238经由第三阻障层239耦接至导电蚀刻停止结构224。
在一些实施例中，第二通孔结构238亦包含材料M，比如铜、钨、或 上述的组合，其与第一通孔结构208类似。在一些实施例中，第三阻障层 239包含材料B，比如氮化钽、钽、氮化钛、钛、钴钨、氮化钨、或类似 物，其与第一阻障层209类似。在一些实施例中，第二通孔结构238比导 电蚀刻停止结构224窄。
第二通孔结构238的形成方法可为下述工艺步骤的至少一组合：采用 化学气相沉积、物理气相沉积、及/或其他合适技术，沿着通孔237与深通 孔231的下表面与侧壁沉积前述材料B以围绕通孔237与深通孔231；采 用化学气相沉积、物理气相沉积、电子枪、及/或其他合适技术沉积材料 M；以及采用平坦化工艺如化学机械研磨以研磨移除多余的材料M，以形 成具有第三阻障层239的第二通孔结构238。在一些实施例中，材料M厚 到能填满通孔237以形成第二通孔结构238，但不会厚到填满深通孔231， 因此材料M仅沉积于深通孔231的侧壁与下表面上。如此一来，第一金 属-绝缘物-金属电容中的第一金属电极232的形成工艺，可与第二通孔结 构238的形成工艺同时进行。在一些实施例中，半导体装置200可包含围 绕第一深通孔231的侧壁与下表面的第四阻障层233。如此一来，第一金 属-绝缘物-金属电容的第一金属电极232经由第四阻障层233耦接至导电 结构204。此方法可在后段工艺的三个介电层上，实现用于垂直通孔内连 线的一般通孔与用于垂直金属-绝缘物-金属电容的深通孔的单步蚀刻。在 相同的投影几何表面区域中，此方法可形成较大的表面积及因此而较大的 电容值。举例来说，可采用超过三个介电层以形成三维的金属-绝缘物-金属电容，其将详述于图3A至图3D中。
在一些实施例中，可沉积绝缘材料以粗糙化深通孔231的侧壁与下表 面，以产生较粗糙的表面。在一些实施例中，亦可采用湿/干蚀刻方法以产 生粗糙度大的侧壁。在一些实施例中，在沉积金属时或沉积金属之后，可 粗糙化第一金属电极。与平坦的侧壁表面相较，粗糙侧壁表面可进一步增 加电容值。
图2I是一些实施例中，以图1的步骤118制作半导体装置200的剖 视图，其包含电容介电结构240于第二层间介电层230上，与深通孔231 的侧壁上的第一金属电极232上。
在一些实施例中，电容介电结构240包含材料D。在一些实施例中， 电容介电结构240可采用材料D的多个层状物以形成多层结构，以实现实 际电容中的较高电容值及/或低等效串联电阻与等效电联电感，其为采用金 属-绝缘物-金属电容于高频应用的装置时所需考虑的参数。
在一些实施例中，可在电解液中以正电位阳极氧化第一金属电极232。 形成电容介电结构240，且电容介电结构240的厚度取决于电位与工艺时 间。此方法可让第一金属电极232的整个表面形成电容介电结构240以实 现绝缘目的。由于第一金属电极232的表面止于钝化绝缘氧化物层，因此 可自对准顶金属电极而不需额外光微影工艺。在一些实施例中，此例的第 一金属电极232可为铝、钛、钽、或铌。
在一些实施例中，电容介电结构240的沉积方法可采用至少一下述技 术：低压化学气相沉积与原子沉积，以一致地阶梯性与深覆盖深通孔231。 在一些实施例中，用于电容介电结构240的材料可包含多种绝缘材料，比 如氧化铝、氧化铪、氧化硅、氧化镧、氧化锆、氧化钡锶钛、氮化硅、或 上述的混合物的叠层。在一些实施例中，电容介电结构240包含高介电常 数的材料D，比如高介电常数的介电材料。电容介电结构240的形成方法 可为多种工艺，其包含采用物理气相沉积、化学气相沉积、或类似方法沉 积介电层、光微影、与干/湿蚀刻工艺。依所需电容值控制电容介电结构 240的厚度，其为深通孔231的面积与电容介电结构240的介电材料的介 电常数的函数。在一些实施例中，含有氧化物的电容介电结构240的厚度 可介于几十纳米至几百纳米之间，比如36纳米至190纳米之间。
在一些实施例中，当金属-绝缘物-金属电容用于射频电路时，介电损 失需极小且线路的串联电阻需最小化以达高频应用。此即需采用比电阻 (specific resistance)低的短内连线线路。当金属-绝缘物-金属电容采用后段 工艺形成的金属化层时，用于金属-绝缘物-金属电容的工艺温度，特别是 电容介电结构240的沉积温度，需低到能与金属化堆叠与低介电常数介电 层(如第一层间介电层206、第二层间介电层230、与第一介电层210)相容。
图2J是一些实施例中，半导体装置200的剖视图，其对应图1的步 骤120的制作方法的多种阶段之一，形成第二金属化结构251与第二金属 电极252于第二介电层250中。在一些实施例中，包含第二金属化结构251 的第二介电层250在此处可称作第二金属化层。在一些实施例中，第二金 属电极252的厚度介于几十纳米至几百纳米之间，比如大于或等于400纳 米。
在一些实施例中，第二介电层250包含材料D，且第二金属化结构251 与第二金属电极252包含材料M。在一些实施例中，可在沉积第二金属化 结构251与第二金属电极252之前，先沉积阻障层(未图示)。第二金属化 结构251与第二金属电极252的形成方法可为至少一些下述工艺步骤；采 用化学气相沉积、物理气相沉积、旋转涂布、及/或其他合适技术以沉积材 料D于第二层间介电层230、第二通孔结构238、与第二介电层250上， 以形成第二介电层(第二介电层250为此第二介电层在后续图案化工艺后 保留的部分)；进行一或多道图案化工艺(如微影工艺、干/湿蚀刻工艺、软 /硬烘烤工艺、清洁工艺、或类似工艺)以形成开口穿过第二介电层；采用 化学气相沉积、物理气相沉积、电子枪、及/或其他合适技术以将材料M 填入开口；以及采用平坦化工艺(如化学机械研磨)研磨移除多余的材料M， 以形成第二金属化结构251与第二金属电极252。
虽然上述的半导体装置200(图2A至2J)只包含两个金属化层(如第一 介电层210与第二介电层250)，但半导体装置200中可包含任何所需数目 的金属化层，此亦属本发明实施例的范围。当半导体装置200包含额外的 金属化层时，为了电性耦接额外金属化层中个别的金属化结构，可采用多 个通孔结构。值得注意的是，至少一导电蚀刻停止结构(如导电蚀刻停止 结构224)可形成于多个通孔结构之一(如第二通孔结构238)与其对应的下 侧金属化结构(如第一金属化结构212)之间。
此外，虽然上述半导体装置200(图2A至2J)包含垂直的金属-绝缘物 -金属电容(第一金属电极232/第四阻障层233、电容介电结构240、与第二 金属电极252)所在的深通孔，其直接接触半导体的基板202之上或之中的 后段工艺结构203，深通孔可穿过后段氧化物的任何位置以用于形成金属- 绝缘物-金属电容(第一金属电极232/第四阻障层233、电容介电结构240、 与第二金属电极252)。如此一来，虽然上述半导体装置200包括一个垂直的金属-绝缘物-金属电容(第一金属电极232/第四阻障层233、电容介电结 构240、与第二金属电极252)自第二介电层250延伸至半导体的基板202 上的后段工艺结构203，但半导体装置200可包含任何数目的深垂直的金 属-绝缘物-金属电容，其电性耦接至任何所需的内连线层且位于后段氧化 物的任何位置，此仍属本发明实施例范围。调整介电堆叠的厚度(比如层 间介电层与金属化介电层的数目)、开口面积、与第一金属电极与第二金 属电极之间的电容介电结构的介电常数与厚度，可符合电容值与动态回应 特性。
图3A至图3D是半导体装置200的剖视图，其显示半导体基板上的 后段工艺结构中的金属-绝缘物-金属电容。这些附图仅用以举例说明而非 局限本发明实施例。举例来说，电容可位于任何金属化结构之间的后段工 艺结构203中的任何位置。在另一例中，电容可延伸穿过任何数目的层间 介电层与金属化介电层。
图3A是半导体装置200的例示性剖视图，其具有金属-绝缘物-金属 电容于后段工艺结构203中。金属-绝缘物-金属电容(第一金属电极232/ 第四阻障层233、电容介电结构240、与第二金属电极252)电性耦接至基 板202中的导电结构204。金属-绝缘物-金属电容的第二金属电极252位 于第二金属化层中。在此实施例中，金属-绝缘物-金属电容穿过两个层间 介电层(如第一层间介电层206与第二层间介电层230)与个别金属化层的 介电层(如第一介电层210)。在一些实施例中，金属-绝缘物-金属电容所在 的深通孔231的深度可介于数百纳米至数微米之间，比如2微米。如图2G 所示，三维金属-绝缘物-金属电容与金属-绝缘物-金属电容的第一金属电 极232所在的深通孔231，可与第二通孔结构238的工艺一起完成，而不 需导入额外步骤。值得注意的是，更多层间介电层与金属化介电层可形成于第二金属化结构251、金属-绝缘物-金属电容的第二金属电极252、与第 二介电层250的顶部上。
图3B是后段工艺结构203中的金属-绝缘物-金属电容，其电性耦接 至第二金属电极282与第一金属化结构212。在一些实施例中，第一金属 化结构212可经由第一通孔结构208电性耦接至基板202中的导电结构 204。在一些实施例中，金属-绝缘物-金属电容包含第一金属电极262/阻障 层263、第一电容介电结构270、与第二金属电极282，其穿过第三层间介 电层260与第二层间介电层230以及第二金属化介电层(如电容介电结构 240)。在一些实施例中，深通孔的深度介于数百纳米至数微米之间，比如 2微米。如图2A-图2J所示，三维金属-绝缘物-金属电容与电容的第一金 属电极262所在的深通孔，可与第三通孔结构268的工艺一起完成，而不 需导入额外步骤。上述工艺可将导电蚀刻停止结构254导入第三通孔结构 268的底部，以避免化学蚀刻下侧的第二金属化结构242。在一些实施例 中，导电蚀刻停止结构254的厚度可介于数十纳米至数百纳米之间，比如 100纳米。在此实施例中，三维金属-绝缘物-金属电容与电容的第二金属 电极282所在的深通孔，可与第三金属化结构281的工艺一起完成，而不 需导入额外步骤。值得注意的是，更多层间介电层与金属化介电层可形成 于第三金属化结构281、金属-绝缘物-金属电容(第一金属电极262/阻障层263、第一电容介电结构270、与第二金属电极282)的第二金属电极282、 与第一电容介电结构270上。在一些实施例中，第二金属电极282的厚度 介于数十纳米至数百纳米之间，比如大于或等于400纳米。
图3C显示后段工艺结构203中的金属-绝缘物-金属电容，其电性耦 接至基板202中的导电结构204与第三金属化结构，且第三金属化结构作 为电容的第二金属电极282。在此实施例中，金属-绝缘物-金属电容穿过 第一层间介电层206、第二层间介电层230、与第三层间介电层260，并穿 过第一金属化介电层与第二金属化介电层(如第一介电层210与电容介电 结构240)。在一些实施例中，金属-绝缘物-金属电容所在的深通孔深度， 可介于数百纳米至数微米之间，比如4微米。如前述的图2A-图2J，三维 金属-绝缘物-金属电容与电容的第一金属电极262所在的深通孔，可与第 三通孔结构268的工艺一起完成，而不需导入额外步骤。在一些实施例中， 第三通孔结构268与第二金属化结构242之间的导电蚀刻停止结构254的 厚度，比在三个介电层形成深通孔时使用的厚度还厚，如图3A与图3B 所示。在一些实施例中，导电蚀刻停止结构254的厚度可介于数十纳米至 数百纳米之间，比如150纳米。在此实施例中，三维金属-绝缘物-金属电 容与电容的第二金属电极282所在的深通孔，可与第三金属化结构281的 工艺一起完成，而不需导入额外步骤。值得注意的是，更多层间介电层与 金属化介电层可形成于第三层间介电层280、第三金属化结构281、金属- 绝缘物-金属电容的第二金属电极282、与第一电容介电结构270上。
图3D是一些实施例中，单一深通孔中的多个金属-绝缘物-金属电容 的设计，其可增加投影的装置区中的电容密度(μF cm-2)。在一些实施例中， 两个金属化线路之间的电容值可较大。除了调整深通孔的物理尺寸之外， 还可调整电容介电结构的厚度与介电功能以获得较大电容值，使两个或更 多的电容可形成且并联于相同的深通孔中。在此实施例中，在沉积第一金 属-绝缘物-金属电容(第二金属电极282/第一电容介电结构270/第一金属电极262)的第二金属电极282之后，可图案化第二电容介电结构285于第 一金属-绝缘物-金属电容的第二金属电极282上，接着沉积第三金属化结 构281以作为第二金属-绝缘物-金属电容(第二金属电极286/第二电容介电 结构285/第二金属电极282)的第二金属电极286。在一些实施例中，第一 电容与第二电容共用第二金属电极282。应注意的是，第二金属电极286 与第一金属电极262可经由第三层间介电层280中的内连线电性耦接，因 此共用的第二金属电极282与半导体的基板202上的导电结构204之间的 电容值，等于深通孔中的第一金属-绝缘物-金属电容(如第二金属电极282/ 第一电容介电结构270/第一金属电极262)与第二金属-绝缘物-金属电容 (如第二金属电极286/第二电容介电结构285/第二金属电极282)的电容值 总和。在一些实施例中，共用的第二金属电极282电性耦接至之后形成的 金属化结构及/或内连线通孔结构。然而上述内容仅用于举例而非局限本发 明。举例来说，可在一个深通孔中堆叠超过两个金属-绝缘物-金属电容。 在一些实施例中，在第三通孔结构268与第二金属化结构242之间的导电 蚀刻停止结构254，比形成深通孔穿过三个介电层时的厚度更厚。在一些 实施例中，导电蚀刻停止结构254的厚度介于几十纳米至几百纳米之间， 比如150纳米。值得注意的是，多个层间介电层与金属化介电层可形成于 第三层间介电层280、第三金属化结构281、第二金属-绝缘物-金属电容的 第二金属电极286、第一电容介电结构270、共用的第二金属电极282、与 第二电容介电结构285上。在一些实施例中，在相同或不同深通孔中的金 属-绝缘物-金属电容的金属电极之间的内连线，可串联或并联以实现适当 电容值，不过为了清楚说明而未图示这些内连线。
在一实施例中，半导体装置的制作方法包括：形成第一导电结构于半 导体基板上；形成第二导电结构于半导体基板上；形成第一通孔结构于第 一导电结构上；形成第一金属化结构于第一通孔结构上，其中第一金属化 结构经由第一通孔结构导电地耦接至第一导电结构；形成导电蚀刻停止结 构于第一金属化结构上；形成第一通孔于导电蚀刻停止结构上，并形成第 二通孔于该第二导电结构上，其中第一通孔露出导电蚀刻停止结构，且第 二通孔比第一通孔深；以及形成电容于第二通孔中。
在一实施例中，方法还包括形成第二通孔结构于第一通孔中；以及形 成第二金属化结构于第二通孔结构上，且形成电容于第二通孔中的步骤包 括：形成电容的第一电极于第二通孔中，其中形成第二通孔结构的步骤与 形成第一电极的步骤同时进行；形成电容的电容介电结构于电容的第一电 极的表面上；以及形成电容的第二电极于电容介电结构上，其中形成第二 金属化结构的步骤与形成第二电极的步骤同时进行。
在一实施例中，多个介电层分隔第二金属化结构与第一及第二导电结 构，并蚀刻介电层以形成第二通孔。
在一实施例中，导电蚀刻停止结构包括氮化钛。
在一实施例中，导电蚀刻停止结构的厚度大于或等于100纳米。
在一实施例中，沿着第二通孔的侧壁与底部形成电容的第一电极。
在一实施例中，电容的第一电极包括钨。
在一实施例中，电容的第一电极电性耦接至半导体基板上的第二导电 结构。
在另一实施例中，半导体装置包括：第一与第二导电结构，位于半导 体基板上；第一与第二金属化层，设置于半导体基板上的第一与第二导电 结构上，其中第一与第二金属化层各自包含个别的金属化结构形成于个别 的介电层中；第一与第二通孔结构，位于个别的介电层中，其中第一通孔 结构自第一导电结构延伸至第一金属化层，且第二通孔结构自第一金属化 层延伸至第二金属化层，以经由第一金属化结构电性耦接第二金属化结构 至第一导电结构；导电蚀刻停止结构，位于第二通孔结构的底部以及第一 金属化层的第一金属化结构的至少部分上，以电性耦接第一金属化结构与 第二通孔结构；以及电容，纵向地埋置于多个介电层中。
在一些实施例中，导电蚀刻停止结构包括氮化钛。
在一些实施例中，导电蚀刻停止结构的厚度大于或等于100纳米。
在一些实施例中，电容包括至少一第一部分，其纵向地延伸穿过多个 介电层，以及至少一第二部分，其方向平行于介电层。
在一些实施例中，电容包括第一电极，且电容的第一电极包括钨。
在一些实施例中，电容的第一电极电性耦接至半导体基板上的第二导 电结构。
在又一实施例中，半导体装置，包括：多个金属化结构，经由多个介 电层中的多个通孔结构电性耦接；多个导电蚀刻停止结构，位于金属化结 构上；以及多个电容，埋置于多个介电层中并纵向穿过介电层，其中每一 电容包含电容介电结构夹设于第一金属电极与第二金属电极之间。
在一实施例中，电容的第一金属电极的厚度大于或等于200纳米。
在一实施例中，电容的电容介电结构的厚度介于数十纳米至数百纳米 之间。
在一实施例中，电容的第二金属电极的厚度大于或等于400纳米。
在一实施例中，深通孔的深度大于或等于2微米。
在一实施例中，其中导电蚀刻停止层的厚度大于或等于100nm，其中 导电蚀刻停止层设置以在单一的半导体蚀刻工艺中，多个浅通孔形成于多 个导电蚀刻停止结构上，以及多个深通孔穿过至少两个介电层。
上述实施例的特征有利于本技术领域中技术人员理解本公开。本技术 领域中技术人员应理解可采用本公开作基础，设计并变化其他工艺与结构 以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应 理解，这些等效置换并未脱离本公开精神与范围，并可在未脱离本公开的 精神与范围的前提下进行改变、替换、或变动。

Claims (1)

1.一种半导体装置的制作方法，包括：
形成一第一导电结构于一半导体基板上；
形成一第二导电结构于该半导体基板上；
形成一第一通孔结构于该第一导电结构上；
形成一第一金属化结构于该第一通孔结构上，其中该第一金属化结构经由该第一通孔结构导电地耦接至该第一导电结构；
形成一导电蚀刻停止结构于该第一金属化结构上；
形成一第一通孔于该导电蚀刻停止结构上，并形成一第二通孔于该第二导电结构上，其中该第一通孔露出该导电蚀刻停止结构，且该第二通孔比该第一通孔深；以及
形成一电容于该第二通孔中。
CN201811141314.8A 2017-09-28 2018-09-28 半导体装置的制作方法 Pending CN109585414A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762564932P 2017-09-28 2017-09-28
US62/564,932 2017-09-28
US16/144,747 US10679936B2 (en) 2017-09-28 2018-09-27 MIM structure
US16/144,747 2018-09-27

Publications (1)

Publication Number Publication Date
CN109585414A true CN109585414A (zh) 2019-04-05

Family

ID=65806865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811141314.8A Pending CN109585414A (zh) 2017-09-28 2018-09-28 半导体装置的制作方法

Country Status (3)

Country Link
US (3) US10679936B2 (zh)
CN (1) CN109585414A (zh)
TW (1) TW201921534A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6989207B2 (ja) 2018-05-15 2022-01-05 住友電工デバイス・イノベーション株式会社 キャパシタの製造方法
CN111211092B (zh) * 2018-11-22 2023-02-17 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
KR20210024893A (ko) * 2019-08-26 2021-03-08 삼성전자주식회사 반도체 소자 제조 방법
KR20210045226A (ko) 2019-10-16 2021-04-26 삼성전자주식회사 개별 부품용 디커플링 커패시터 및 이를 포함하는 집적회로 칩 패키지
TWI800698B (zh) * 2019-12-02 2023-05-01 聯華電子股份有限公司 半導體元件結構及其製造方法
US11177180B2 (en) 2020-02-11 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Profile control of a gap fill structure
US11189565B2 (en) 2020-02-19 2021-11-30 Nanya Technology Corporation Semiconductor device with programmable anti-fuse feature and method for fabricating the same
US11610999B2 (en) * 2020-06-10 2023-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Floating-gate devices in high voltage applications
US11676892B2 (en) * 2021-09-15 2023-06-13 International Business Machines Corporation Three-dimensional metal-insulator-metal capacitor embedded in seal structure
US11830865B2 (en) * 2021-10-26 2023-11-28 Nanya Technology Corporation Semiconductor device with redistribution structure and method for fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731007B1 (en) * 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7189615B2 (en) * 2005-01-18 2007-03-13 Texas Instruments Incorporated Single mask MIM capacitor and resistor with in trench copper drift barrier
US7633112B2 (en) * 2006-08-24 2009-12-15 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitor and method of manufacturing the same
EP3809451A1 (en) * 2013-11-08 2021-04-21 Renesas Electronics Corporation Semiconductor device
US9837350B2 (en) * 2016-04-12 2017-12-05 International Business Machines Corporation Semiconductor interconnect structure with double conductors
EP3475973B1 (en) * 2016-06-22 2021-03-31 INTEL Corporation Via blocking layer
JP2018129481A (ja) * 2017-02-10 2018-08-16 ルネサスエレクトロニクス株式会社 半導体装置
US10483115B2 (en) * 2017-04-24 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US10475735B2 (en) * 2017-06-15 2019-11-12 Applied Materials, Inc. Methods and apparatus for 3D MIM capacitor package processing
US20190051596A1 (en) * 2017-08-10 2019-02-14 Applied Materials, Inc. Method of increasing embedded 3d metal-insulator-metal (mim) capacitor capacitance density for wafer level packaging

Also Published As

Publication number Publication date
US20190096800A1 (en) 2019-03-28
US20200279803A1 (en) 2020-09-03
US11075158B2 (en) 2021-07-27
US10679936B2 (en) 2020-06-09
TW201921534A (zh) 2019-06-01
US20210335703A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
CN109585414A (zh) 半导体装置的制作方法
US9478480B2 (en) Alignment mark and method of formation
CN106548974B (zh) 半导体装置及其制造方法
CN102420210B (zh) 具有硅通孔(tsv)的器件及其形成方法
TWI420590B (zh) 積體電路結構與其形成方法
US9741618B2 (en) Methods of forming semiconductor devices
US12051646B2 (en) Metal line structure and method
US9472690B2 (en) Deep trench capacitor manufactured by streamlined process
TW201230221A (en) Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
CN107046001A (zh) 半导体器件及其形成方法
CN105830211A (zh) 使用光刻-冷冻-光刻-蚀刻工艺的细长接触件
WO2010091918A1 (en) Method and structure for forming devices on the front side and capacitors on the back side of a wafer
TW202114117A (zh) 半導體結構
JPS6232630A (ja) コンタクトプラグの形成方法
CN107342259A (zh) 半导体装置的形成方法
CN107369669A (zh) 集成电路
CN110277309A (zh) 用于半导体制程的方法
US10833149B2 (en) Capacitors
US20130277798A1 (en) Implementing Semiconductor Signal-Capable Capacitors with Deep Trench and TSV Technologies
US9570449B2 (en) Metal strap for DRAM/FinFET combination
US9997453B2 (en) Antifuse having comb-like top electrode
KR101106049B1 (ko) 반도체 소자의 제조방법 및 이에 의한 반도체 소자
JPH03208367A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190405

WD01 Invention patent application deemed withdrawn after publication