CN109585166B - 多层电子组件及制造多层电子组件的方法 - Google Patents

多层电子组件及制造多层电子组件的方法 Download PDF

Info

Publication number
CN109585166B
CN109585166B CN201811122613.7A CN201811122613A CN109585166B CN 109585166 B CN109585166 B CN 109585166B CN 201811122613 A CN201811122613 A CN 201811122613A CN 109585166 B CN109585166 B CN 109585166B
Authority
CN
China
Prior art keywords
layer
coating
layers
capacitor body
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811122613.7A
Other languages
English (en)
Other versions
CN109585166A (zh
Inventor
韩昇勳
赵成珉
吴东俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180001877A external-priority patent/KR102449370B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN109585166A publication Critical patent/CN109585166A/zh
Application granted granted Critical
Publication of CN109585166B publication Critical patent/CN109585166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material

Abstract

本发明提供一种多层电子组件及制造多层电子组件的方法，所述多层电子组件用于增强防潮可靠性，并包括：电容器主体，包括多个介电层以及在介电层之间交替地设置的第一内电极和第二内电极，且第一内电极的一端和第二内电极的一端分别通过电容器主体的第三表面和第四表面暴露；第一导电层和第二导电层，分别设置在电容器主体的第三表面和第四表面上，并且分别连接到第一内电极和第二内电极；第一镀层和第二镀层，分别覆盖第一导电层和第二导电层的表面；以及多个涂层，被构造为位于电容器主体的表面上的多层结构，并暴露第一镀层和第二镀层，并且具有10nm至200nm的整体厚度。

Description

多层电子组件及制造多层电子组件的方法
本申请要求于2017年9月29日在韩国知识产权局提交的第10-2017-0128093号韩国专利申请和于2018年1月5日在韩国知识产权局提交的第10-2018-0001877号韩国专利申请的优先权的权益，所述韩国专利申请中的每个公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件及制造多层电子组件的方法。
背景技术
多层电容器(多层陶瓷电容器(MLCC)，一种多层电子组件)在尺寸上已经减小，就此而言，在相同尺寸下的介电物质的有效体积比已经增大并且电极在厚度上已经相对减小，以使用小尺寸实现大容量。
近来，多层电容器随着增强的规格而需要防潮可靠性，但是由于镀液或水随着减小的电极厚度而渗透，因此在防潮可靠性方面的问题越来越多。
发明内容
本公开的一方面可提供一种用于增强防潮可靠性的多层电子组件。
根据本公开的示例性实施例，一种多层电子组件可包括：电容器主体，所述电容器主体包括彼此面对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且彼此面对的第三表面和第四表面以及连接到所述第一表面和所述第二表面、连接到所述第三表面和所述第四表面并且彼此面对的第五表面和第六表面，并且所述电容器主体包括多个介电层以及多个第一内电极和多个第二内电极，所述第一内电极和所述第二内电极在所述介电层之间交替地设置，且所述第一内电极的一端和第二内电极的一端分别通过所述第三表面和所述第四表面暴露；第一导电层和第二导电层，分别设置在所述电容器主体的所述第三表面和所述第四表面上并且分别连接到所述第一内电极和所述第二内电极；第一镀层和第二镀层，分别覆盖所述第一导电层和所述第二导电层的表面；以及多个涂层，被构造为位于所述电容器主体的表面上的多层结构，并暴露所述第一镀层和所述第二镀层，并且具有10nm至200nm的整体厚度。
所述多个涂层中的至少一些涂层可利用不同的材料形成。
所述多个涂层可被构造为具有双层结构，并且所述多个涂层中的内涂层包括氧化铝(Al2O3)，并且所述多个涂层中的外涂层包括二氧化硅(SiO2)和二氧化钛(TiO2)中的任意一种。
所述多个涂层可以以岛状物形式形成。
所述多个涂层还可设置在所述第一导电层和所述第一镀层之间的一部分以及所述第二导电层和所述第二镀层之间的一部分上。
所述第一镀层和所述第二镀层可分别包括设置在所述第一导电层和所述第二导电层上的镍镀层以及设置在所述镍镀层上的锡镀层。
根据本公开的另一示例性实施例，一种制造多层电子组件的方法可包括：在电容器主体的相对端上形成并烧结第一导电层和第二导电层，以制备烧结主体；通过使用原子层沉积(ALD)工艺在所述烧结主体的外周涂覆并干燥薄膜，来形成多层涂层；去除形成在所述第一导电层和所述第二导电层的表面上的涂层；以及使用镀覆工艺分别在所述第一导电层和所述第二导电层的表面上形成第一镀层和第二镀层，其中，所述多层涂层具有10nm至200nm的整体厚度。
在形成所述多层涂层的步骤中，包括在所述多层涂层中的至少一些涂层可利用不同的材料形成。
形成所述多层涂层的步骤可包括以双层结构形成所述多层涂层，并且所述多层涂层中的内涂层可包括氧化铝(Al2O3)，并且所述多层涂层中的外涂层可包括二氧化硅(SiO2)和二氧化钛(TiO2)中的任意一种。
形成所述多层涂层的步骤可包括以岛状物形式形成所述多层涂层。
所述多层涂层的一部分可保留在所述第一导电层和所述第二导电层的表面上。
形成所述第一镀层和所述第二镀层的步骤可包括分别在所述第一导电层和所述第二导电层上形成镍镀层并且在所述镍镀层上形成锡镀层。
根据本公开的又一示例性实施例，一种多层电子组件可包括：电容器主体，所述电容器主体包括彼此面对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且彼此面对的第三表面和第四表面以及连接到所述第一表面和所述第二表面、连接到所述第三表面和所述第四表面并且彼此面对的第五表面和第六表面，并且所述电容器主体包括多个介电层以及多个第一内电极和多个第二内电极，所述第一内电极和所述第二内电极在所述介电层之间交替地设置，且所述第一内电极的一端和所述第二内电极的一端分别通过所述第三表面和所述第四表面暴露；第一导电层和第二导电层，分别设置在所述电容器主体的所述第三表面和所述第四表面上并且分别连接到所述第一内电极和所述第二内电极；第一镀层和第二镀层，分别覆盖所述第一导电层和所述第二导电层的表面；以及多个涂层，被构造为位于所述电容器主体的表面上的多层结构，并暴露所述第一镀层和所述第二镀层。所述多个涂层中的至少一些涂层可利用不同的材料形成。
附图说明
通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：
图1是根据本公开的第一实施例的多层电子组件的透视图；
图2是图1的沿着图1的I-I’线截取的截面图；
图3是图1的电容器主体的第一内电极和第二内电极的结构的分解透视图；
图4是示出根据本公开的第一实施例的涂层以及涂层形成在电容器主体的表面上的情况的截面图；
图5是通过去除形成在图1中的导电层的表面上的涂层而获得的截面图；
图6是根据本公开的第二实施例的多层电子组件的截面图；以及
图7是通过去除图6中的镀层而形成的截面图。
具体实施方式
现将在下文中参照附图详细描述根据本公开中的示例性实施例。
图1是根据本公开的第一实施例的多层电子组件的透视图。图2是图1的沿着图1的I-I’线截取的截面图。图3是图1的电容器主体的第一内电极和第二内电极的结构的分解透视图。
参照图1到图3，根据本公开的第一实施例的多层电子组件可包括电容器主体110、第一导电层131和第二导电层132、涂层140以及第一镀层133和第二镀层134。
电容器主体110可包括多个介电层111以及在多个介电层111之间交替地设置的多个第一内电极121和多个第二内电极122。多个介电层111可包括分别设置在多个内电极的最上层和最下层上的顶层112和底层113。
电容器主体110可包括在Z轴方向上彼此面对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在X轴方向上彼此面对的第三表面3和第四表面4以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在Y轴方向上彼此面对的第五表面5和第六表面6。
第一内电极121的一端和第二内电极122的一端可分别通过电容器主体110的第三表面3和第四表面4暴露。
第一导电层131和第二导电层132可分别设置在电容器主体110的第三表面3和第四表面4上，并且可接触和可电连接到第一内电极121和第二内电极122的暴露部分。
在这种情况下，第一导电层131和第二导电层132可分别延伸到电容器主体110的第一表面1和第二表面2的一部分以及第五表面5和第六表面6的一部分。
第一镀层133和第二镀层134可形成为分别覆盖第一导电层131和第二导电层132的表面。
在这种情况下，第一镀层133可包括形成在第一导电层131上的镍(Ni)镀层以及形成在Ni镀层上的锡(Sn)镀层，第二镀层134可包括形成在第二导电层132上的镍(Ni)镀层以及形成在Ni镀层上的锡(Sn)镀层。
涂层140可形成在电容器主体110的表面的没有被第一镀层133和第二镀层134覆盖的一部分上，以使第一镀层133和第二镀层134暴露到外部。
在这种情况下，涂层140可构造为多层结构。根据本实施例，虽然涂层140被构造为具有第一涂层141和第二涂层142的双层结构，但本公开不限于此，例如，涂层140可被构造为具有三层或更多层的结构。
在这种情况下，第一涂层141和第二涂层142可利用不同的材料形成。例如，位于内侧处的第一涂层141可包括氧化铝(Al2O3)，并且位于外侧处的第二涂层142可包括二氧化硅(SiO2)，或者第一涂层141可包括Al2O3，第二涂层142可包括二氧化钛(TiO2)。
Al2O3、SiO2和TiO2是易于在气相沉积中使用的材料，并且Al2O3具有优异的粘附到电容器主体的性质。因此，当第一涂层141利用包括Al2O3的材料形成并且第二涂层142利用包括SiO2或TiO2的材料形成时，可进一步降低渗水性，从而进一步增强防潮可靠性。
包括第一涂层141和第二涂层142的涂层140的整体厚度可以是10nm至200nm。当涂层140的整体厚度小于10nm时，会使增强防潮可靠性的效果降低，并且当涂层140的整体厚度大于200nm时，会增大不必要的工艺时间并且会增大镀覆失效率。
下表1示出对比示例和本公开的实施例中的根据涂层的整体厚度的防潮良率和镀覆良率的变化，在对比示例中，单个Al2O3层被用作涂层，在本公开的实施例中，Al2O3和SiO2的双层被用作涂层。这里，防潮良率指的是作为100个样品的测试的结果的没有可靠性失效的样品的数量的百分比(％)。另外，通过在85℃和85％湿度的条件下施加12小时9.5V的电压来执行可靠性测试。镀覆良率指的是在镀覆后无镀覆扩散或者无镀覆失效的样品数量的百分比(％)。
[表1]
Figure BDA0001811557920000051
如上表1中所示，根据实施例，在涂层具有10nm或更大的厚度的样品4到样品13中，防潮良率是100％，并且在涂层具有小于10nm的厚度的样品1到样品3中，防潮良率等于或小于60％，因此，可以看出在防潮可靠性方面是存在问题的。
可以看出，在涂层具有大于200nm的厚度的样品13中，镀覆良率为77％。
因此，根据本公开，涂层的厚度可在10nm至200nm的范围内。
可以看出，在对比示例中，涂层具有小于218nm的厚度的样品14到样品25存在防潮可靠性上的失效，并且涂层具有218nm的厚度的样品26虽然具有合适的防潮可靠性，但是存在镀覆失效。
图6是根据本公开的第二实施例的多层电子组件的截面图。图7是通过去除图6中的镀层而形成的截面图。
这里，第一内电极121和第二内电极122以及电容器主体110的结构与上述实施例中的第一内电极121和第二内电极122以及电容器主体110的结构相似，因此省略对其的详细描述以避免重复。
参照图6和图7，根据本公开第二实施例的电子组件可按照这样的方式构造：涂层140’具有岛状物形式。
根据本实施例，涂层140’可包括第一涂层141’和第二涂层142’，并且可部分地形成在第一导电层131和第二导电层132的表面以及电容器主体110的没有被第一镀层133和第二镀层134覆盖的表面的一部分上。
也就是说，涂层140’可形成在第一导电层131和第一镀层133之间的一部分以及第二导电层132和第二镀层134之间的一部分上。
在下文中，描述了形成涂层和镀层以制造根据本实施例的多层电子组件的方法。
首先，可在电容器主体110的相对端上形成并且烧结第一导电层131和第二导电层132，以制备烧结主体。
然后，如图4中所示，可使用两次或更多次原子层沉积(ALD)工艺在烧结主体的外周上涂覆并且干燥薄膜41和42，以形成多层涂层。
在这种情况下，ALD工艺可用于在薄薄地调节涂层的厚度的同时涂覆薄膜直到其与电容器主体或者导电层之间具有非常小的间隙。
根据本实施例，多层涂层被构造为具有第一涂层41和第二涂层42的双层结构，但本公开不限于此，并且例如，多层涂层可被构造为包括三层或更多层的结构。
第一涂层41和第二涂层42可利用不同的薄膜材料形成。
例如，位于内侧处的第一涂层41可通过涂覆包括氧化铝(Al2O3)的材料形成，并且位于外侧处的第二涂层42可通过涂覆包括二氧化硅(SiO2)的材料形成，或者位于内侧处的第一涂层41可通过涂覆包括氧化铝(Al2O3)的材料形成，并且位于外侧处的第二涂层42可通过涂覆包括二氧化钛(TiO2)的材料形成。
然后，如图5中所示，可通过SiC研磨等去除形成在第一导电层131和第二导电层132的表面上的薄膜。因此，第一涂层141和第二涂层142可仅形成在电容器主体110的没有被第一导电层131和第二导电层132覆盖的一部分上。
在这种情况下，包括第一涂层141和第二涂层142的涂层140的整体厚度可以是10nm到200nm。
当涂层140的整体厚度小于10nm时，会使增强防潮可靠性的效果降低，并且当涂层140的整体厚度大于200nm时，会增大不必要的工艺时间并且会增大镀覆失效率。
然后，如图2中所示，可使用镀覆工艺分别在第一导电层131和第二导电层132的表面上形成第一镀层133和第二镀层134，以制备多层电子组件。
在这种情况下，可通过分别在第一导电层131和第二导电层132上执行镍镀覆以形成镍镀层并且在镍镀层上执行锡镀覆以形成锡镀层来形成第一镀层133和第二镀层134。
根据本实施例，可在电容器主体110的表面上形成包括第一涂层141和第二涂层142的涂层140，从而增强多层电子组件的防潮可靠性。
如图6和图7中所示，在形成涂层140’时，可通过以岛状物形式涂覆薄膜形成涂层140’。
在这种情况下，即使第一涂层141’和第二涂层142’形成在第一导电层131和第一镀层133之间、第二导电层132和第二镀层134之间以及电容器主体110的没有被第一镀层133和第二镀层134覆盖的一部分上，导电层和镀层之间的电连接仍然被保持，因此，可省略去除形成在导电层的表面上的涂层的操作，或者可执行使涂层的一部分留在第一导电层131和第二导电层132的表面上的操作。
在通常的多层电容器中，在制造方法的镀覆工艺期间，镀液可渗透外电极的密度降低的一部分，从而损坏内电极并且引起防潮可靠性的失效。
此外，在工艺期间电容器主体与外电极之间发生局部扭曲(birdcaging)时，相应的间隙部分会用作渗水路径而降低防潮可靠性。
因此，为增强防潮可靠性，公开了使用浸渍涂覆法在外电极一端上形成有机层的方法，在这种情况下，可使用诸如聚二甲基硅氧烷(PDMS)的材料。
在这样的浸渍方法中，当电容器主体和外电极之间的边界表面上发生局部扭曲时，可填充一些间隙，但是，当间隙薄时，难以使材料渗入间隙中，因此，会存在孔在外电极中积聚的问题。
为解决这个问题，根据本实施例，在烧结外电极后，可使用薄膜原子层沉积(ALD)工艺在多层电子组件的整个表面上涂覆多层薄膜层。
当在电容器主体和外电极之间的边界表面上发生局部扭曲时，即使间隙薄，材料仍能够渗透至深处部分，这样防止了孔在外电极中积聚，从而增强产品的防潮可靠性。
这样制造的多层电子组件可用于IT装置的旁路、级间耦合或滤波器等。
如以上所阐述的，根据本公开的示例性实施例，可增强多层电子组件的防潮可靠性。
虽然以上已经示出并且描述了示例性实施例，但是对本领域技术人员而言将明显的是，在不脱离如由所附的权利要求限定的本公开的范围的情况下，可做出修改和变型。

Claims (15)

1.一种多层电子组件，包括：
电容器主体，包括彼此面对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且彼此面对的第三表面和第四表面以及连接到所述第一表面和所述第二表面、连接到所述第三表面和所述第四表面并且彼此面对的第五表面和第六表面，并且所述电容器主体包括多个介电层以及多个第一内电极和多个第二内电极，所述第一内电极和所述第二内电极在所述介电层之间交替地设置，且所述第一内电极的一端和所述第二内电极的一端分别通过所述第三表面和所述第四表面暴露；
第一导电层和第二导电层，分别设置在所述电容器主体的所述第三表面和所述第四表面上，并且分别连接到所述第一内电极和所述第二内电极；
第一镀层和第二镀层，分别覆盖所述第一导电层和所述第二导电层的表面；以及
多个涂层，被构造为位于所述电容器主体的表面上的多层结构，并暴露所述第一镀层和所述第二镀层，并且具有10nm至200nm的整体厚度，
其中，所述多个涂层布置并构造为使得所述电容器主体的所述表面的至少一部分通过所述多个涂层的相邻部分之间的至少一个间隙暴露于所述电容器主体的外部。
2.根据权利要求1所述的多层电子组件，其中，所述多个涂层中的至少一些涂层利用不同的材料形成。
3.根据权利要求2所述的多层电子组件，其中，所述多个涂层被构造为具有双层结构，并且所述多个涂层中的内涂层包括氧化铝，并且所述多个涂层中的外涂层包括二氧化硅和二氧化钛中的任意一种。
4.根据权利要求1所述的多层电子组件，其中，所述多个涂层还设置在位于所述第一导电层和所述第一镀层之间的一部分以及位于所述第二导电层和所述第二镀层之间的一部分上。
5.根据权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层分别包括设置在所述第一导电层和所述第二导电层上的镍镀层以及设置在所述镍镀层上的锡镀层。
6.一种制造多层电子组件的方法，所述方法包括：
在电容器主体的相对端上形成并烧结第一导电层和第二导电层，以制备烧结主体；
通过使用原子层沉积工艺在所述烧结主体的外周涂覆薄膜并且干燥所述薄膜，来形成多层涂层，其中，所述多层涂层布置并构造为使得所述电容器主体的表面的至少一部分通过所述多层涂层的相邻部分之间的至少一个间隙暴露于所述电容器主体的外部；以及
使用镀覆工艺分别在所述第一导电层和所述第二导电层的表面上形成第一镀层和第二镀层，
其中，所述多层涂层具有10nm至200nm的整体厚度。
7.根据权利要求6所述的方法，其中，在形成所述多层涂层的步骤中，包括在所述多层涂层中的至少一些涂层利用不同的材料形成。
8.根据权利要求6所述的方法，其中，形成所述多层涂层的步骤包括以双层结构形成所述多层涂层；并且
其中，所述多层涂层中的内涂层包括氧化铝，并且所述多层涂层中的外涂层包括二氧化硅和二氧化钛中的任意一种。
9.根据权利要求6所述的方法，其中，所述多层涂层的一部分保留在所述第一导电层和所述第二导电层的表面上。
10.根据权利要求6所述的方法，其中，形成所述第一镀层和所述第二镀层的步骤包括分别在所述第一导电层和所述第二导电层上形成镍镀层以及在所述镍镀层上形成锡镀层。
11.一种多层电子组件，包括：
电容器主体，包括彼此面对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且彼此面对的第三表面和第四表面以及连接到所述第一表面和所述第二表面、连接到所述第三表面和所述第四表面并且彼此面对的第五表面和第六表面，并且所述电容器主体包括多个介电层以及多个第一内电极和多个第二内电极，所述第一内电极和所述第二内电极在所述介电层之间交替地设置，且所述第一内电极的一端和所述第二内电极的一端分别通过所述第三表面和所述第四表面暴露；
第一导电层和第二导电层，分别设置在所述电容器主体的所述第三表面和所述第四表面上，并且分别连接到所述第一内电极和所述第二内电极；
第一镀层和第二镀层，分别覆盖所述第一导电层和所述第二导电层的表面；以及
多个涂层，被构造为位于所述电容器主体的表面上的多层结构，并暴露所述第一镀层和所述第二镀层，
其中，所述多个涂层的至少一些涂层利用不同的材料形成，
其中，所述多个涂层布置并构造为使得所述电容器主体的所述表面的至少一部分通过所述多个涂层的相邻部分之间的至少一个间隙暴露于所述电容器主体的外部。
12.根据权利要求11所述的多层电子组件，其中，所述多个涂层具有10nm至200nm的整体厚度。
13.根据权利要求11所述的多层电子组件，其中，所述多个涂层被构造为具有双层结构，并且所述多个涂层中的内涂层包括氧化铝，并且所述多个涂层中的外涂层包括二氧化硅和二氧化钛中的任意一种。
14.根据权利要求11所述的多层电子组件，其中，所述多个涂层还设置在所述第一导电层和所述第一镀层之间的一部分以及所述第二导电层和所述第二镀层之间的一部分上。
15.根据权利要求11所述的多层电子组件，其中，所述第一镀层和第二镀层分别包括设置在所述第一导电层和所述第二导电层上的镍镀层以及设置在所述镍镀层上的锡镀层。
CN201811122613.7A 2017-09-29 2018-09-26 多层电子组件及制造多层电子组件的方法 Active CN109585166B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20170128093 2017-09-29
KR10-2017-0128093 2017-09-29
KR1020180001877A KR102449370B1 (ko) 2017-09-29 2018-01-05 적층형 전자 부품 및 그 제조 방법
KR10-2018-0001877 2018-01-05

Publications (2)

Publication Number Publication Date
CN109585166A CN109585166A (zh) 2019-04-05
CN109585166B true CN109585166B (zh) 2021-01-26

Family

ID=65897492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811122613.7A Active CN109585166B (zh) 2017-09-29 2018-09-26 多层电子组件及制造多层电子组件的方法

Country Status (2)

Country Link
US (1) US10770232B2 (zh)
CN (1) CN109585166B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628678B (zh) * 2016-04-21 2018-07-01 Tdk 股份有限公司 電子零件
DE102020100154A1 (de) 2019-01-21 2020-07-23 Taiyo Yuden Co., Ltd. Keramische elektronische vorrichtung und herstellungsverfahren für diese
JP7243487B2 (ja) * 2019-06-27 2023-03-22 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR20190116121A (ko) * 2019-07-02 2019-10-14 삼성전기주식회사 커패시터 부품
JP7275951B2 (ja) * 2019-07-16 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
JP2021034458A (ja) * 2019-08-21 2021-03-01 株式会社村田製作所 積層セラミック電子部品
JP2021082704A (ja) * 2019-11-19 2021-05-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2021097078A (ja) * 2019-12-13 2021-06-24 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20210148736A (ko) * 2020-06-01 2021-12-08 삼성전기주식회사 전자 부품 및 그 제조방법
JP7314884B2 (ja) * 2020-08-31 2023-07-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20220060286A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
KR20220066506A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 내부 전극용 도전성 분말, 전자 부품 및 그 제조 방법
KR20220074262A (ko) * 2020-11-27 2022-06-03 삼성전기주식회사 적층형 커패시터
KR20220087860A (ko) * 2020-12-18 2022-06-27 삼성전기주식회사 적층형 전자 부품 및 그 제조방법
KR20220096781A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
KR20220096547A (ko) 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
KR20230031615A (ko) * 2021-08-27 2023-03-07 삼성전기주식회사 커패시터 부품 및 커패시터 부품의 제조 방법
JP2023072760A (ja) * 2021-11-15 2023-05-25 Tdk株式会社 電子部品
KR20230091622A (ko) * 2021-12-16 2023-06-23 삼성전기주식회사 세라믹 전자부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339068A (en) * 1992-12-18 1994-08-16 Mitsubishi Materials Corp. Conductive chip-type ceramic element and method of manufacture thereof
CN1129841A (zh) * 1994-10-19 1996-08-28 松下电器产业株式会社 电子零件及其制造方法
CN102315017A (zh) * 2010-06-17 2012-01-11 株式会社村田制作所 陶瓷电子元件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439944B2 (ja) * 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5459487B2 (ja) * 2010-02-05 2014-04-02 株式会社村田製作所 積層型電子部品およびその製造方法
KR102004761B1 (ko) * 2012-09-26 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
US9390858B2 (en) * 2014-04-03 2016-07-12 Murata Manufacturing Co., Ltd. Electronic component, method of manufacturing the same, and mount structure of electronic component
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
KR101630043B1 (ko) 2014-06-26 2016-06-13 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101703195B1 (ko) 2014-11-27 2017-02-17 홍익대학교 산학협력단 나노 박막층을 구비하는 적층 세라믹 칩 부품 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339068A (en) * 1992-12-18 1994-08-16 Mitsubishi Materials Corp. Conductive chip-type ceramic element and method of manufacture thereof
CN1129841A (zh) * 1994-10-19 1996-08-28 松下电器产业株式会社 电子零件及其制造方法
CN102315017A (zh) * 2010-06-17 2012-01-11 株式会社村田制作所 陶瓷电子元件及其制造方法

Also Published As

Publication number Publication date
US20190103224A1 (en) 2019-04-04
US10770232B2 (en) 2020-09-08
CN109585166A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
CN109585166B (zh) 多层电子组件及制造多层电子组件的方法
CN109599266B (zh) 多层电子组件及制造该多层电子组件的方法
US10910161B2 (en) Capacitor component
US9947468B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR101141434B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
KR102449370B1 (ko) 적층형 전자 부품 및 그 제조 방법
JP2012124458A (ja) 積層セラミックコンデンサ及びその製造方法
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
US10726996B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US11264177B2 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
KR20120079689A (ko) 플렉시블 적층형 박막 커패시터를 이용한 임베디드 인쇄회로기판
US10991512B2 (en) Capacitor component
US11626254B2 (en) Capacitor component
JP2020080376A (ja) 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法
US20200066444A1 (en) Capacitor Component
KR20140057926A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2019021907A (ja) 積層セラミックキャパシタ及びその製造方法
KR20070062942A (ko) 도전성 입자, 이를 포함하는 전자부품의 도전체층 형성용도전성 페이스트 및 이를 이용하여 제조된 전자부품
JP7166847B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20190057033A (ko) 적층형 전자 부품
US10714260B2 (en) Multilayer ceramic capacitor and method for manufacturing the same
JP7215410B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR102118492B1 (ko) 적층 세라믹 커패시터 및 그의 제조 방법
JP2013168526A (ja) 積層型電子部品及びその製造方法
US11201011B2 (en) Multi-layered ceramic capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant