CN109524318B - 用于烘烤模块的合格性测试方法和系统 - Google Patents

用于烘烤模块的合格性测试方法和系统 Download PDF

Info

Publication number
CN109524318B
CN109524318B CN201810005078.0A CN201810005078A CN109524318B CN 109524318 B CN109524318 B CN 109524318B CN 201810005078 A CN201810005078 A CN 201810005078A CN 109524318 B CN109524318 B CN 109524318B
Authority
CN
China
Prior art keywords
module
wafer
bake
toasting
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810005078.0A
Other languages
English (en)
Other versions
CN109524318A (zh
Inventor
赵家峥
王忠诚
陈俊光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109524318A publication Critical patent/CN109524318A/zh
Application granted granted Critical
Publication of CN109524318B publication Critical patent/CN109524318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • G03F7/70875—Temperature, e.g. temperature control of masks or workpieces via control of stage temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227—Applications
    • H05B1/023—Industrial applications
    • H05B1/0233—Industrial applications for semiconductors manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
    • H05B3/22—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible
    • H05B3/24—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor being self-supporting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/68—Heating arrangements specially adapted for cooking plates or analogous hot-plates
    • H05B3/686—Heat-storage plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Data Mining & Analysis (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本公开涉及用于烘烤模块的合格性测试方法和系统。将测试晶片放置在烘烤模块内并烘烤。通过一个或多个温度传感器，测量在烘烤期间传送到测试晶片的累积热量。将所测量的累积热量与预定义的累积热量阈值进行比较。响应于所述比较指示所测量的累积热量在预定义的累积热量阈值内，确定烘烤模块被认定为合格而用于实际的半导体制造。响应于所述比较指示所测量的累积热量在预定义的累积热量阈值之外，确定烘烤模块不被认定为合格而用于实际的半导体制造。

Description

用于烘烤模块的合格性测试方法和系统
技术领域
本公开涉及半导体制造领域，更具体地涉及用于烘烤模块的合格性测试方法和系统。
背景技术
半导体集成电路(IC)行业经历了指数型增长。IC材料和设计的技术进步已经产生了数代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC发展过程中，功能密度(即，每芯片面积的互连设备的数量)普遍增加，同时几何尺寸(即，可以使用制造处理创建的最小组件(或线))减小。这种尺寸缩小过程一般通过提高生产效率和降低相关成本来提供益处。这种尺寸缩小还增加了IC加工和制造的复杂性。
随着尺寸缩小过程的继续，热均匀性控制在半导体制造中变得更为重要。为了确保热板等工具能够产生令人满意的热均匀性性能，可以对热板进行合格性测试。不幸的是，现有的合格性测试方法不能以最佳精度预测热板的热均匀性。
因此，虽然对于热板的常规合格性测试通常对于其预期目的已经是足够的，但其并不是在每个方面都完全令人满意的。
发明内容
根据本发明实施例的用于烘烤模块的合格性测试方法，包括：测量烘烤处理的累积热能量，其中，烘烤处理由烘烤模块执行以加热晶片；以及基于所测量的累积热能量，确定烘烤模块是否应该被认定为合格而用在实际的半导体制造中。
根据本发明实施例的用于烘烤模块的合格性测试方法，包括：烘烤放置在烘烤模块内的测试晶片；通过一个或多个温度传感器，测量在烘烤期间传送到测试晶片的累积热量；将所测量的累积热量与预定义的累积热量阈值进行比较；响应于所述比较指示所测量的累积热量在预定义的累积热量阈值内，确定烘烤模块被认定为合格而用于实际的半导体制造；以及响应于所述比较指示所测量的累积热量在预定义的累积热量阈值之外，确定烘烤模块不被认定为合格而用于实际的半导体制造。
根据本发明的实施例的用于烘烤模块的合格性测试系统，包括：烘烤模块，被配置为加热测试晶片；多个热传感器，设置在烘烤模块内，所述热传感器分别被配置为测量与烘烤模块相关联的温度数据；以及控制器，被配置为执行包括以下各项的操作：在一段时间内斜坡升高烘烤模块的温度；基于在烘烤模块的温度斜坡上升时所测量的温度数据，确定烘烤模块在所述一段时间内传送的累积热量；以及基于所确定的累积热量，选择性地将烘烤模块认定为合格而可用于实际的半导体制造。
附图说明
当结合附图阅读时，可以从以下详细描述中最佳地理解本公开的各方面。值得注意的是，按照行业中的标准做法，并没有按比例绘制各种特征。事实上，为了清楚的讨论起见，可以任意地增大或减小各种特征的尺寸。
图1-4是根据本公开的一些实施例的半导体器件在各种制造阶段的示意性局部横截面侧视图。
图5是根据本公开的一些实施例的用于制造半导体器件的系统的示意图。
图6A是根据本公开的一些实施例的烘烤模块的示意性俯视图。
图6B是根据本公开的一些实施例的图6A的烘烤模块的示意性横截面侧视图。
图7示出了根据本公开的一些实施例的图6A-6B的烘烤模块的简化示意性横截面侧视图，其示出了烘烤模块内的空气的移动。
图8示出了根据本公开的一些实施例的图6A-6B的烘烤模块和测试晶片上的多个传感器的叠加示意性俯视图。
图9示出了根据本公开的一些实施例的温度对时间的曲线图。
图10A-10B示出了根据本公开的一些实施例的累积热量数据的表格。
图11A-11B示出了根据本公开的一些实施例的累积热量数据的表格。
图12是根据本公开的一些实施例的执行烘烤模块的合格性测试的方法的流程图。
图13是根据本公开的一些实施例的执行烘烤模块的合格性测试的方法的流程图。
具体实施方式
以下公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述组件和布局的具体示例以简化本公开。当然，这些仅仅是示例而不用于限制性目的。例如，在接下来的描述中，在第二特征上或上方形成第一特征可以包括其中第一和第二特征被形成为直接接触的实施例，并且还可以包括其中可以在第一和第二特征之间形成附加特征，从而使得第一和第二特征不会直接接触的实施例。此外，本公开可以在各种示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不规定所讨论的各种实施例和/或配置之间的关系。
此外，在本文中可以使用空间相对术语，例如，“下”、“下面”、“较低”、“上面”、“上方”等，来描述图中所示的一个元件或特征与一个或多个其它元件或特征的关系。这些空间相对术语旨在除了包括附图中所示的方向之外还包括器件在使用或操作中的不同方向。装置可以被以其它方式定向(旋转90度或在其它方向)，并且本文中使用的空间相对描述符可以被相应地解释。
随着半导体的尺寸缩小过程的继续，更小的特征尺寸意味着均匀性控制在半导体制造中变得更加重要。例如，半导体光刻处理通常包括曝光后烘烤(post-exposurebaking，PEB)步骤，其中曝光后的光刻胶图案被烘烤。烘烤可以由包括热板的烘烤模块来完成，其中，热板通过热辐射来加热晶片。然而，如果整个热板中的热分布不均匀，则可能会不同地加热晶片的不同区域。在PEB处理中缺乏均匀性可能会导致图案尺寸的不期望的变化，这可能降低半导体器件的性能。因此，在将热板用于半导体制造之前，可能需要对热板进行校准和合格性认定。
遗憾的是，对这些热板进行合格性认定的现有方法不能准确地预测热板的性能。例如，现有的热板合格性测试方法通常依赖于在预定时间点进行单次温度测量来评估热板的热均匀性。然而，这不是确定热均匀性的最佳方法。因此，使用这些热板执行的半导体制造可能导致器件尺寸在临界尺寸(CD)上具有过大的波动，这降低了IC器件性能甚至可能导致器件故障。
根据本公开的各个方面，通过确定一段时间内的累积热量而不是单次测量来评估热均匀性性能。随后，将累积热量与各种预定阈值进行比较，从而判定热板是否应该被认定为合格而准备用于实际的半导体制造，如下面将更详细地讨论的。
图1-4示出了根据本公开的实施例的半导体器件100在各种制造阶段的简化示意性局部横截面侧视图。参考图1，半导体器件100包括衬底140。在一些实施例中，衬底140是掺杂有诸如硼的p型掺杂剂的硅衬底(例如，p型衬底)。替代地，衬底140可以是其它合适的半导体材料。例如，衬底140可以是掺杂有诸如磷或砷的n型掺杂剂的硅衬底(n型衬底)。衬底140可以包括其它基本半导体，例如，锗和金刚石。衬底140可以可选地包括化合物半导体和/或合金半导体。此外，衬底140可以包括外延层(epi层)，可以被应变以用于性能增强，并且可以包括绝缘体上硅(silicon-on-insulator，SOI)结构。
在一些实施例中，衬底140基本上是导电的或半导电的。电阻可能小于约103欧姆米。在一些实施例中，衬底140包含金属、金属合金、或公式为MXa的金属氮化物/硫化物/硒化物/氧化物/硅化物，其中M是金属，X是N、S、Se、O、Si，并且其中“a”在约0.4至2.5的范围内。例如，基板140可以包含Ti、Al、Co、Ru、TiN、WN2、或TaN。
在一些其它实施例中，衬底140包含介电常数在约1至约140范围内的介电材料。在一些其它实施例中，衬底140包含Si、金属氧化物、或金属氮化物，其中，公式为MXb，M是金属或Si，X是N或O，并且其中“b”在约0.4至2.5的范围内。例如，衬底140可以包含SiO2、氮化硅、氧化铝、氧化铪、或氧化镧。
材料层150形成在衬底140上。可以通过光刻处理对材料层150进行图案化，因此也可以将材料层称为可图案化层。在一个实施例中，材料层150包括电介质材料，例如，氧化硅或氮化硅。在另一实施例中，材料层150包括金属。在另一实施例中，材料层150包括半导体材料。
在一些实施例中，材料层150具有与光刻胶不同的光学特性。例如，材料层150具有与光刻胶不同的n、k、或T值。在一些实施例中，材料层150包括不同的聚合物结构、酸不稳定分子、光酸产生剂(PAG)加载、猝灭剂加载、发色团、交联剂、或溶剂中的至少一种，这导致与光刻胶不同的n值。在一些实施例中，材料层150和光刻胶具有不同的耐腐蚀性。在一些实施例中，材料层150包含有耐腐蚀性分子。该分子包括低大西数(onish number)结构、双键、三键、硅、氮化硅、Ti、TiN、Al、氧化铝、SiON、或它们的组合。应当理解，在其它实施例中，衬底140和材料层150可分别包括附加的合适材料成分。
光刻胶层160形成在衬底140上(具体地，在材料层150上)。光刻胶层160可以通过旋涂处理170形成。在图1所示的实施例中，光刻胶层160包括正性光刻胶，但应理解，在替代实施例中，光刻胶层160可以包括负性光刻胶。光刻胶层160包含有化学组分，例如，聚合物、光酸产生剂(PAG)、猝灭剂、发色团、表面活性剂、交联剂等。在一个实施例中，光酸产生剂与聚合物结合。在随后的光刻处理中，光子诱导PAG的分解。结果，形成少量的酸，这进一步在光刻胶层160中引起级联的化学转化。光刻胶材料内的猝灭剂有助于改善临界尺寸(critical dimension，CD)控制。
应当理解，上文讨论的化学组分(例如，聚合物、PAG、猝灭剂、发色团、表面活性剂、交联剂)可以是光刻胶层160的小部分(例如，约1％至10％，例如，约5％)。光刻胶层160的大部分是溶剂。在一些实施例中，溶剂可以包括丙二醇单甲醚(Propylene GlycolMonomethyl Ether，PGME)、或丙二醇单甲醚乙酸酯(Propylene Glycol Monomethyl EtherAcetate，PGMEA)、或它们的组合。在将光刻胶层160旋涂或以其它方式涂覆在层150上之前，可以在烧瓶或其它合适容器中将溶剂与光刻胶层160的其它化学组分(例如，聚合物)混合。
现在参考图2，对半导体器件100执行曝光处理220。在所示出的实施例中，曝光220包括暴露于极紫外(extreme ultraviolet，EUV)辐射。例如，作为曝光的一部分，在一些实施例中，使用具有小于约250nm的波长(例如，约13.5nm)的光源(或照明源)。在一些实施例中，照明源具有以下各项中的至少一种：KrF、ArF、EUV、或电子束。光源对光刻胶层160的一个或多个预定区域160A进行曝光，同时通过使用图案化的光刻掩模(例如，EUV掩模)来防止光刻胶层160的其它区域160B的曝光。
现在参考图3，对半导体器件100执行烘烤处理250。由于在对光刻胶层160进行曝光的曝光处理220之后执行烘烤处理250，所以也可以将烘烤处理250称为曝光后烘烤(PEB)处理。烘烤处理250也可以在使用热板的腔室中进行，其细节将在下面更详细地讨论。
现在参考图4，在执行烘烤处理250之后，对光刻胶层160执行显影处理300。显影处理300包括将显影剂溶液应用到光刻胶层160上，其中显影剂溶液包括溶剂显影剂(例如，2-庚酮、乙酸正丁酯(NBA)、乙酸异戊酯、或它们的组合)。显影处理300对光刻胶层160进行图案化。假设使用正色调光刻胶(positive-tone photoresist)，在显影处理300之后移除光刻胶层160的曝光部分160A，因为暴露于EUV光改变了光刻胶的化学结构并使其更易溶于显影剂溶液。同时，保留光刻胶层160的未曝光部分160B，从而形成代替被移除部分160A的开口310。另一方面，如果光刻胶层160是负色调光刻胶，则将在显影处理300之后保留曝光部分160A，同时未曝光部分160B被移除。在任意情况下，现在可以使用图案光刻胶层160在随后的制造处理中对材料层150进行图案化。
图5是半导体制造系统400的一部分的简化示意图，该半导体制造系统可以用于执行上文参照图1-4讨论的各种制造处理。图5所示的箭头表示使用系统400的各种工具执行半导体制造处理的顺序。
制造系统400包括光刻胶涂层工具410。作为上文参考图1讨论的旋涂处理170的一部分，光刻胶涂层工具410可用于将光刻胶层160涂覆在层150上。在一些实施例中，光刻胶涂层工具410包括用于混合光刻胶化学品(例如，聚合物、PAG等)与溶剂的瓶或容器。光刻胶涂层工具410还可以包括用于喷涂液体(例如，由光刻胶化学品和溶剂组成的混合物)的喷嘴。光刻胶涂层工具410还可以包括用于在晶片上涂覆光刻胶层160时承载和/或旋转晶片的平台。
制造系统400包括曝光工具430。作为上面参考图2讨论的曝光处理220的一部分，曝光工具430可用于对光刻胶层160进行曝光。在一些实施例中，曝光工具430包括EUV扫描仪。在替代实施例中，也可以使用其它类型的扫描仪。
制造系统400包括曝光后烘烤(PEB)工具450。作为上面参考图3讨论的烘烤处理250的一部分，PEB工具420可用于烘烤光刻胶层160。在一些实施例中，烘烤工具450包括作为轨道半导体制造系统的一部分的加热板，即“热板”。如上所述，PEB处理期间的热均匀性可能对器件性能(例如，临界尺寸均匀性)产生重大影响。因此，本公开使用累积热能量来确定特定的PEB工具(例如，热板)是否应该被认定为合格而可用在实际的半导体制造中(例如，在PEB处理中使用)。这将在下文更详细地讨论。
制造系统400包括显影工具470。作为上面参考图4讨论的显影处理300的一部分，显影工具470可用于对光刻胶层160进行显影。在一些实施例中，显影工具470包括被配置为分配显影剂溶液的喷嘴或者其它分配单元。
制造系统400还包括控制器480。控制器480包括用于操作工具410-470中的一个或多个工具的编程指令。在一些实施例中，控制器480可以是独立的控制器，或者在其它实施例中，控制器480可以被集成到工具410-470中的一个或多个工具中。应当理解，除了上述工具410-470之外，制造系统400还可以包括一个或多个工具。这些附加工具可用于在工具410-470执行的步骤之前、这些步骤执行期间、或这些步骤执行之后执行半导体制造的其它步骤。然而，为简单起见，这些附加工具在这里不再详细讨论。
图6A是根据本公开的实施例的烘烤模块500的示意性俯视图，图6B是根据本公开的实施例的烘烤模块500的示意性横截面侧视图。烘烤模块500是上述PEB烘烤工具450的一部分，并且可以用于执行PEB处理以及涉及加热的其它处理。烘烤模块500包括壳体510，其可以包括可密封的腔室。可以将晶片520(例如，生产晶片或测试晶片)放置在烘烤模块500内进行热加热。在图6B所示的实施例中，晶片520包括测试晶片，该测试晶片用于在烘烤处理中测量与烘烤模块500相关联的温度数据。随后，温度数据将被用于确定烘烤模块是否应该被认定为合格而准备用于实际的半导体制造，如下面更详细地讨论的。
仍参考图6B，烘烤模块500经由放置在晶片520下方的热板530产生热或热能。在一些实施例中，热板530包括陶瓷材料并且可以是几英寸(或几十英寸)厚。可以使用电阻加热来产生热能，其中通过使电流通过嵌入在热板530中或附近的一个或多个电阻器来将电能转换成热能。可以调整电阻器的电阻值和/或电流量来改变由烘烤模块500产生的热量，并由此改变烘烤模块500内部的温度。可以由内部或外部控制器(例如，上文所讨论的图5的控制器480)来控制烘烤模块500的温度调整。
在热板530上实现多个间隙销(gap pin)540。这些间隙销540将晶片520与热板530分离，使得晶片520不与热板530的顶面直接物理接触。这样，由热板530产生的热能可以更均匀地辐射在晶片520的整个表面上，而不是集中在晶片520的某些点上。间隙销540的高度决定了(或者是基本等于)晶片520和热板530分离的距离。在一些实施例中，间隙销540的高度(或晶片520和热板530分离的距离)在从约50微米到约200微米的范围内(例如，约100微米)。根据本公开的实施例，在图6A的俯视图中更清楚地示出了间隙销540的位置。
为了将晶片520固定到热板530上，在热板530中实现真空孔550。真空孔550分别垂直延伸穿过热板530。真空孔550还可以为烘烤模块500提供外部出口。这样，晶片520下方的区域可以与烘烤模块500外部的设备(例如，真空泵)流体连通。真空泵可以将空气从晶片520下方的区域吸出，从而在晶片520下方产生局部真空。该局部真空确保晶片520可以固定到热板530并防止晶片520的无意或意外移动。根据本公开的实施例，在图6A的俯视图中还更清楚地示出了真空孔550的位置。
烘烤模块500还包括晶片引导件560，在图6A所示的实施例中示出了其中的六个晶片引导件。晶片引导件560位于热板530的边缘周围，并且防止晶片520从烘烤模块500滑出。换言之，由于晶片520的侧壁将与晶片引导件560接触，所以晶片引导件560限制了晶片520超出晶片引导件560的可能的移动。晶片引导件560还有助于限定或限制晶片烘烤面积。
图7示出了烘烤模块500的简化示意性横截面侧视图，其示出了烘烤模块内的空气的移动。空气的移动示出了烘烤模块500的排气组件如何用于从烘烤模块500移除不期望的材料。例如，空气移动方向由图7中的多个箭头示出。如图7所示，空气通过烘烤模块500“顶部”的一个或多个入口580被推入烘烤模块500中。随后，空气向下方和侧方移动，随后被(与污染物颗粒一起)吸回并且通过一个或多个出口590(其也位于所示实施例中的烘烤模块500“顶部”)离开烘烤模块500。在烘烤处理期间，可能产生各种污染物，例如，化学颗粒(例如，从显影剂溶液中蒸发)。不希望这些污染物颗粒保留在烘烤模块500内。因此，排气组件(其可以包括一个或多个风扇)的操作通过空气的流动有效地从烘烤模块500移除污染物。
图8示出了热板530和晶片520的多个传感器的叠加示意性俯视图。晶片520的轮廓或边界在图8中示出为虚线。如上所述，晶片520是测试晶片而不是生产晶片，因此传感器可以放置在晶片520上，而不用考虑损坏其中的电路。在图8所示的实施例中，多个热传感器1-29(例如，用于测量温度的传感器)被放置在晶片520上，使得晶片热传感器1-29可以测量晶片的对应于晶片热传感器1-29的位置所经历的温度。同时，热板530包括多个加热器通道，例如，图8所示的实施例中的通道CH1-CH13。通道CH1-CH13中的每个通道对应于热板530的区域或区块，其中，可以单独和/或独立加热各个区域或区块。
通道CH1-CH13中的每个通道可以与晶片热传感器1-29中的一个或多个相关联。换言之，一个或多个晶片热传感器1-29被放置在覆盖每个通道CH1-CH13的晶片520的区域中。例如，通道CH1与晶片热传感器10、14、15、16、和20相关联，通道CH2与晶片热传感器17、18、6、9、22、和25相关联，通道CH3与晶片热传感器2、7、5、6、8、和9相关联，等等。下面的表1列出了通道号以及它们分别相关联的晶片热传感器。
表1
通道号 晶片热传感器号
CH1 10，14，15，16，20
CH2 17，18，(6，9，22，25)
CH3 2，7，(5，6，8，9)
CH4 12，13，(5，8，21，24)
CH5 23，28，(21，22，24，25)
CH6 19
CH7 4
CH8 1
CH9 3
CH10 11
CH11 26
CH12 29
CH13 27
注意，多个通道之间“共享”一些晶片热传感器1-29。例如，通道CH2和CH3之间“共享”晶片热传感器6，因为该晶片热传感器实际上位于通道CH2和CH3之间(“in between”)。作为另一示例，通道CH2和CH5之间“共享”晶片热传感器25，因为该晶片热传感器实际上位于通道CH2和CH5之间。这些被共享的晶片热传感器在表1中被示出在括号中。例如，通道CH2与晶片热传感器17、18、6、9、22、和25相关联，其中晶片热传感器17和18与通道CH2相关联而不与其它通道相关联，而晶片热传感器6、9、22、和25分别在通道CH2和一个或多个其它通道之间被“共享”。
应当理解，上述通道和晶片热传感器的配置仅仅提供了示例。在替代实施例中，可以存在不同数量的通道和/或不同数量的晶片热传感器，并且它们各自的位置也可以不同。
在热板530可以用于实际的半导体制造之前，需要对其进行合格性认定处理。使用热板530进行各种测试和测量，以确定热板530是否可以在其不同区域(例如，通道CH1-CH13)上均匀地产生热量。根据本公开的各个方面，使用累积热量(或热量)而不是使用单次温度测量来确定热板530(或烘烤模块500)是否应该被认定为合格而用于实际的半导体制造。
例如，现在参考图9，示出了曲线图700。曲线图700包括温度对时间的曲线710。换言之，图9中的X轴表示时间(例如，以秒为单位)，图9中的Y轴表示温度(例如，以摄氏度为单位)。原点(例如，X轴和Y轴的交点)对应于0秒的时间和0摄氏度的温度。
曲线710表示在一段时间内由上述一个或多个晶片热传感器1-29和/或通道CH1-CH13测量的温度。例如，曲线710包括温度正在(例如，通过烘烤模块500)斜坡上升的斜坡上升区域720，温度开始达到平台(或静态水平)的静态区域730，以及温度基本保持在静态水平的区域740。然而，应当理解，曲线710的形状仅仅是非限制性示例，并且在其它实施例中也可以不同地限定区域720-740。
更详细地，在X0时刻，晶片520具有初始温度Y0，在一些实施例中其可以是室温(例如，约25摄氏度)。在X0之后的某个时刻，由于热板530产生的热量，晶片520的温度开始斜坡上升。在X1时刻，温度达到Y1，在所示实施例中将温度Y1定义为目标静态温度(例如，所示实施例中的Y4)减去30摄氏度。例如，假设目标静态温度Y4(晶片应该斜坡上升至的温度)被设置为88摄氏度，则温度Y1等于88-30＝58摄氏度。因此，一旦晶片热传感器检测到晶片温度达到58摄氏度，就记录相应的时间(即，X1)。X1和Y1标记斜坡上升区域720的开始。可以理解，88摄氏度的目标静态温度、以及目标静态温度和温度X1之间的30摄氏度的温度差仅仅是示例，并且在替代实施例中它们各自的值可以改变。
随着烘烤模块500内的温度继续斜坡升高，在时刻X1之后的预定时刻X2，温度达到水平Y2。在一些实施例中，X2被定义为X1之后的34.5秒，但是应当理解，该值在替代实施例中可以改变。温度Y2大于温度Y1，但可能小于(尽管接近)目标静态温度Y4。X2和Y2标记斜坡上升区域720的结束以及静态区域730的开始。
在时刻X3，晶片520达到温度Y3。在一些实施例中，温度Y3等于目标静态温度Y4，或者与Y4相差可忽略的量(例如，相差小于一摄氏温)。X3和Y3标记静态区域730的结束和区域740的开始。
如上文所讨论的，本公开确定晶片经历的累积热量而不是单个温度读数本身，来确定烘烤模块500是否提供足够的温度均匀性。表示累积热量的一种方式是在曲线710的各个区域(例如，在斜坡上升区域720和静态区域730)中获取曲线710的积分。换言之，可以确定斜坡上升区域720中曲线下面(即，曲线710下方)的面积，并且可以确定静态区域730中曲线下方的另一面积。简单起见，晶片热传感器1-29可以获取(关于晶片温度的)多个数据样本，并且可以针对区域720和730中的每一个区域将每个晶片热传感器所测量的温度累加在一起，来表示或近似与区域720和730中的每一个区域相关联的积分值。
为了方便随后的讨论，图10A-10B和图11A-11B中分别示出了两个不同的热板1和热板2的温度数据点。更详细地，图10A-10B示出了包括热板1的数据的表810和表811，图11A-11B示出了包括热板2的数据的表820和表821。热板1和热板2都是上述热板530的实施例，尽管它们属于两个不同的实际烘烤模块。
参考图10A-10B，表810包括由每个晶片热传感器1-29(例如，分别对应于RTD1-RTD29的行)测量的、斜坡上升区域720(“斜坡”列下)和静态区域730(“静态”列下)中的累积(例如，累加)晶片温度。在一些实施例中，温度数据每隔0.5秒由晶片热传感器1-29测量。然而，0.5秒间隔仅仅是一个示例，并且在其它实施例中可以是其他值(例如，0.1秒或1秒)。从斜坡上升区域720的开始时刻X1到结束时间X2，有关所测量的晶片温度的多个数据样本被获取。对于每个晶片热传感器1-29，将这些数据样本累加在一起，以得到表810的“斜坡”列中的累积温度值。类似地，通过将从时刻X2到时刻X3的数据样本累加来获得“静态”列的累积温度值。
例如，对于晶片热传感器1(即，RTD1)，将从时刻X1到时刻X2(即，从斜坡上升区域720开始到结束)每隔0.5秒所测量的温度累加在一起，得到的值为5030.92100，如表810所示。对于同一个晶片热传感器1，将从时刻X2到时刻X3每隔0.5秒所测量的温度累加在一起，得到的值为4224.44400。因此，值5030.92100表示晶片热传感器1在斜坡上升区域720中经历的总热量，值4224.44400表示晶片热传感器1在静态区域730中经历的总热量。换言之，值5030.92100和4224.44400分别表示在斜坡上升区域720和静态区域730中曲线710的曲线下面积(或积分)。表810的其余部分通过对每个晶片热传感器1-29重复相同的步骤来填充。可以理解，采用多个样本近似积分而不是直接执行实际积分计算的原因之一是由于现实世界的硬件和软件的约束。实际的积分计算可能需要无限数量的温度采样，这在半导体制造环境中是不切实际的。获取更多的样本(例如，以更短的时间间隔，例如，每隔0.1秒甚至每隔0.05秒获取样本)可以使得本文的计算更好地近似实际的积分计算，但这是以较慢的处理时间为代价的。根据本公开的各个方面，每隔0.5秒获取样本允许上述处理相对较快地执行，同时也足够接近积分计算。然而，应当理解，在替代实施例中，可以根据具体需要来调整0.5秒的间隔。例如，当需要更准确的数据但处理时间不是关注重点时，可以减小0.5秒的间隔。相反，当处理需要更快地执行但是高精度不那么重要时，可以增加0.5秒的间隔。
在生成表810之后，可以计算斜坡上升区域720中的与晶片热传感器1-29相对应的所有累积热量数据的标准差。在一些实施例中，计算三西格玛(three-sigma，例如，三个标准差)值，其在所示实施例中为4.539033666。计算在静态区域730中所有晶片热传感器1-29的平均值(例如，“静态”列中的值的总和除以29)，其在所示实施例中被计算为4224.57169。稍后将使用这些值来确定是否认定热板1合格，如下面将更详细地讨论的。
仍然参考图10A-10B，与表810类似地生成表811，但有一点不同：表810中的行对应于各个晶片热传感器1-29的数据样本，表811中的行对应于数据通道CH1-CH13的数据样本。如上所述，通道CH1-CH13(表811中标记为CH1-CH13)中的每个通道与一个或多个晶片热传感器1-29相关联。这样，可以通过对每个通道的所有相关通道的数据进行平均来计算该通道的数据。作为示例，通道CH1与晶片热传感器10、14、15、16、和20相关联。如表810所示，晶片热传感器10、14、15、16、和20的测量数据分别为5034.437、5035.672、5033.15、5031.554、和5033.64。这些值累加在一起并除以5(因为存在5个传感器)生成了表811中通道CH1的累计温度结果5033.69060。值5033.69060是针对斜坡上升区域720的，并且可以对静态区域730执行相同步骤以得到值4224.70320。对于不具有多个相关晶片热传感器的通道，它们在表811中的值与相应的晶片热传感器在表810中的值相同。例如，通道CH13仅与晶片传感器27相关联。因此，表811中的通道CH13的值与表810中的晶片热传感器27的值相同。以这种方式填充表811的其余部分。
如上文所讨论的，表810和811中所示的所测量的数据样本表示由晶片520经历并且由热板1传送的累积热能。随后将累积热能与一个或多个预定阈值进行比较，以确定热板1是否应被认定为生产就绪的热板。例如，一个预定阈值涉及在斜坡上升区域中由通道CH1-CH13所经历的累积热能的范围变化。如表811所示，该范围变化可以计算为最大累积热能(对应于通道CH10)减去最小累积热能(对应于通道CH4)。差值计算为2.90650。在一个实施例中，预定阈值为10。因此，热板1通过该预定阈值，因为在斜坡上升区域中通道CH1-CH13所经历的累积热能的范围变化为小于10的2.90650。对于范围变化大于10的热板，它们被认为未通过热板合格性测试。
另一预定阈值涉及斜坡上升区域中的累积热能的三西格玛值。如表810所示，计算出的三西格玛值为4.539033666。该预定阈值可以被定义为10。因此，热板1通过该测试，因为其三西格玛值4.539033666小于10。然而，对于相应的三西格玛值大于10的热板，它们被认为未通过热板合格性测试。
另一预定阈值涉及在静态区域中不同热板的累积热能的变化。参考图11A-11B，除了从另一热板2获取数据点(表810-811中的数据点取自热板1)之外，分别以与表810-811相同的方式生成表820和821。即使热板1和2被设计并配置为基本相同，它们之间仍然可能存在微小差异。因此，表810-811中的值可能略微不同于表820-821中的值。如表810和820中所示，热板1的静态区域的平均累积热能为4224.57169，热板2的静态区域的平均累积热能为4225.02000。它们之间的差值计算为0.44831。预定阈值可以定义为1.65。因此，热板1和2通过测试，因为它们的差值为0.44831，小于1.65。然而，对于累积热能的差值大于1.65的热板，它们被认为未通过热板合格性测试。
应当理解，上面讨论的这些预定阈值的值仅仅是非限制性示例，并且在替代实施例中可以使用其它合适的值。例如，如果需要更严格的合格性认定标准，则在一些实施例中，针对上述范围变化的预定阈值10可以降低到3。此外，用于计算上述累积热能的算法也是非限制性示例。此外，可以针对静态区域720进行与静态区域730相同的测试。此外，应当理解，烘烤模块的合格性认定可能涉及通过上述一个或多个测试而不一定全部的测试(或与累积热能量相关的其它附加测试)。还应当理解，关于累积热能量的测试可以针对斜坡上升区域720或静态区域730之外的区域(例如，区域740)重复。不管如何对烘烤模块执行精确的合格性测试，可以理解的是，使用累积热量或热能量而不仅仅是温度的单次测量进行合格性测试。因此，本公开可以提供对烘烤模块的热均匀性的更准确的评估。
图12是示出对烘烤模块500执行合格性测试的方法900的流程图。在各种实施例中，方法900的一个或多个步骤可以至少部分地使用控制器(例如，图5的控制器480)来执行。
方法900包括检查温度的步骤910，例如，使用上述热传感器1-29来测量温度。这些传感器可以实现在诸如，晶片520的测试晶片上。可以在烘烤模块500正在斜坡升高温度(例如，在斜坡上升区域720中)时或者在温度基本达到稳定状态(例如，在静态区域730或740)时测量温度。
方法900包括优化操作参数的步骤920。操作参数可以是烘烤模块的参数，可以由上述控制器480控制或优化。在一些实施例中，参数的优化可以包括改变通道CH1-CH13中的一个或多个通道的设置以调整由该通道产生的热量。例如，由与通道CH1相关联的热传感器测量的温度可以显着大于由其余通道的热传感器测量的温度。这可能表示通道CH1产生太多的热量。为了确保温度均匀性，步骤920可以调整烘烤模块500的设置，使得通道CH1产生比以前更少的热量。
方法900包括确定N个循环是否已经完成的步骤930。步骤910和920的执行可以被认为是一个循环。在一些实施例中，N等于3。在替代实施例中，可以使用其它N值。如果来自确定步骤930的答案为否，则方法900返回到步骤910以至少再一次重复步骤910和920的循环。
如果来自确定步骤930的答案为是，则方法900进行到步骤940，将烘烤模块的累积热量数据与一个或多个预定阈值进行比较。如上所述，本公开使用累积热量作为烘烤模块的热均匀性性能的量规，这比仅仅测量温度更精确。在各种实施例中，累积热量的测量和与预定阈值的比较可以根据上面参照图9-11讨论的算法来执行。
基于步骤940的结果，方法900执行步骤950，以确定烘烤模块是否应该被认定为合格而可用于生产。例如，如果比较结果表明所测量的累积热量数据与预定阈值相比未通过(例如，该累积热量值在应该低于预定阈值时超过了该预定阈值)，则认为烘烤模块没有通过合格性认定，并且需要在烘烤模块可以被认定为合格之前采取附加步骤。步骤940-950可以统称为“判断”步骤，因为这些步骤“判断”烘烤模块是否准备好用于实际的半导体制造。
注意，在一些实施例中，本文的合格性认定涉及PEB处理，而不涉及其它烘烤或热加热处理。换言之，本文的烘烤模块可以被认定为合格而可用于实际制造中的非PEB热加热处理中，因为这些热加热处理可能不需要像PEB处理一样严格的加热均匀性。因此，在非PEB处理中使用的用于对烘烤模块进行合格性认定的合格性认定标准可以更低，并且即使烘烤模块没有通过更严格的PEB合格性测试，其也可能被判断为通过了非PEB合格性测试。
如果来自步骤950的答案为是，则方法900进行到步骤960，以将烘烤模块认定为准备好用于实际的半导体制造，特别是作为曝光后烘烤处理中的烘烤模块。如果来自步骤950的答案为否，则方法900进行到步骤970，以确定是否已经达到M个循环，其中M>N。在一些实施例中，M等于10。如上所述，步骤910和920的执行一起作为一个循环。如果没有达到M个循环，则该方法再次返回到步骤910。如果已经达到M个循环并且来自步骤940-950的判断结果表明烘烤模块尚未准备好用于生产，则方法900进行到步骤980以将烘烤模块认定为不合格。在从供应商处购买烘烤模块的一些实施例中，烘烤模块可以被发回供应商进行修理或更换。
在其它实施例中，可以对烘烤模块进行某些调整，而不将其发回供应商。例如，可以调整一个或多个间隙销540的高度，或者可以调整一个或多个真空孔550中的真空压力，或者可以调整排气速度或配置，从而补偿温度均匀性的缺乏。在进行这些调整之后，可以再次重复方法900以查看烘烤模块(在做出这些调整之后)是否可以被认定为合格。如果烘烤模块仍然不能被认定为合格，则可以将其发回供应商。还应理解，在一些实施例中，也可以在每个判断处理之后(例如，在执行步骤940-950之后)进行关于间隙销、真空孔、或排气组件的这些调整。
图13是示出用于执行烘烤模块的合格性测试的简化方法1000的流程图。方法1000包括测量烘烤处理的累积热能量的步骤1010。烘烤处理由烘烤模块执行以加热晶片。
方法1000包括基于所测量的累积热能量，确定烘烤模块是否应该被认定为合格而用在实际的半导体制造中的步骤1020。
方法1000包括执行以下处理的步骤1030：响应于确定烘烤模块应该被认定为合格而用在实际的半导体制造中，使用烘烤模块执行曝光后烘烤(PEB)处理。
方法1000包括执行以下处理的步骤1040：响应于确定烘烤模块不应该被认定为合格，修改烘烤模块的一个或多个硬件组件。然后，方法1000可以重复步骤1010和1020。在一些实施例中，烘烤模块包括设置在晶片和加热板之间的多个间隙销，并且所述修改包括调整一个或多个间隙销的高度。在一些实施例中，烘烤模块包括设置在加热板中的多个真空孔，所述真空孔均被配置为产生局部真空以固定晶片的位置，并且所述修改包括调整由一个或多个真空孔产生的局部真空。在一些实施例中，烘烤模块包括被配置为从烘烤模块移除污染物的排气组件，并且所述修改包括调整排气组件的速度。
在一些实施例中，使用放置在晶片上的一个或多个热传感器来执行测量步骤1010。
在一些实施例中，测量步骤1010包括：分别在多个时间点测量晶片的多个温度；以及计算多个温度之和，作为累积热能量。
在一些实施例中，方法1000可以重复所述测量多次，以获得多个不同的累积热能量，其中每次执行所述测量时，使用多个热传感器中的不同的一个热传感器。在这种情况下，所述确定包括：计算多个不同的累积热能量的标准差；以及确定所计算的标准差是否超过第一预定阈值。在一些实施例中，计算标准差包括计算三西格玛值。
在一些实施例中，烘烤模块包括多个加热区域，并且其中，确定步骤1010包括以下子步骤：基于所述测量，确定每个加热区域的相应累积热能量，其中，所述加热区域中的第一加热区域具有最大累积热能量，并且所述加热区域中的第二加热区域具有最小累积热能量；计算最大累积热能量与最小累积热能量之间的差值；以及确定所述差值是否小于第二预定阈值。
在一些实施例中，对多个烘烤模块执行所述测量，以产生每个烘烤模块的不同的累积热能量；并且所述确定包括确定不同的累积热能量是否小于第三预定阈值。
应当理解，可以在图13的步骤1010-1040之前、步骤1010-1040期间、或步骤1010-1040之后执行附加步骤。例如，如果烘烤模块被认定为不合格，则方法1000可以包括将烘烤模块发回供应商进行修理或替换的步骤。为简化起见，本文不详细讨论其它处理。
基于上述讨论可以看出，本公开提供了相对于用于对烘烤模块进行合格性认定的常规方法的各种优点。然而，应当理解，并不是所有优点都要在本文中讨论，并且其它实施例可以提供不同的优点，并且特定的优点并不是针对所有实施例的。这些优点之一是通过使用累积热能量作为热均匀性的量规，本公开可以更准确地预测烘烤模块(包含热板)在现场工作得如何。因此，更有信心认为通过合格性测试的烘烤模块可以在诸如PEB处理的热均匀性控制非常重要的制造处理中表现良好。使用根据本公开的多个方面被认定为合格的烘烤模块制造的设备将具有改进的性能，例如，更好的临界尺寸均匀性和临界尺寸范围。另一优点是上述处理与现有的制造工艺流程兼容并且易于实现。
本公开提供了一种用于烘烤模块的合格性测试方法。该方法包括：测量烘烤处理的累积热能量，其中，通过烘烤模块执行烘烤处理以加热晶片；以及基于所测量的累积热能量，确定烘烤模块是否应该被认定为合格而用于实际的半导体制造中。在一些实施例中，使用放置在晶片上的一个或多个热传感器来执行所述测量。在一些实施例中，所述测量包括：分别在多个时间点测量晶片的多个温度；以及计算多个温度之和，作为累积热能量。在一些实施例中，该方法还包括：重复所述测量多次，以获得多个不同的累积热能量，其中，每次执行所述测量时，使用多个热传感器中不同的一个热传感器。在一些实施例中，所述确定包括：计算多个不同的累积热能量的标准差；以及确定所计算的标准差是否超过第一预定阈值。在一些实施例中，计算标准差包括计算三西格玛值。在一些实施例中，烘烤模块包括多个加热区域，并且其中，所述确定包括：基于所述测量确定每个加热区域的相应累积热能量，其中，所述加热区域中的第一加热区域具有最大累积热能量，所述加热区域中的第二加热区域具有最小累积热能量；计算最大累积热能量与最小累积热能量之间的差值；以及确定所述差值是否小于第二预定阈值。在一些实施例中，对多个烘烤模块执行所述测量，以产生每个烘烤模块的不同的累积热能量；并且所述确定包括确定不同的累积热能量是否小于第三预定阈值。在一些实施例中，该方法还包括：响应于确定烘烤模块不应该被认定为合格，修改烘烤模块的一个或多个硬件组件；并且在修改烘烤模块的一个或多个硬件组件之后重复所述测量和所述确定。在一些实施例中，烘烤模块包括设置在晶片和加热板之间的多个间隙销；并且所述修改包括调整一个或多个间隙销的高度。在一些实施例中，烘烤模块包括设置在加热板中的多个真空孔，所述真空孔分别被配置为产生局部真空以固定晶片的位置；并且所述修改包括调整由一个或多个真空孔产生的局部真空。在一些实施例中，烘烤模块包括被配置为从烘烤模块移除污染物的排气组件；并且所述修改包括调整排气组件的速度。在一些实施例中，该方法还包括：在确定烘烤模块应该被认定为合格而用在实际的半导体制造中之后，使用烘烤模块执行曝光后烘烤(PEB)处理。
本公开的另一方面涉及一种用于烘烤模块的合格性测试方法。该方法包括：烘烤放置在烘烤模块内的测试晶片；通过一个或多个温度传感器，测量在烘烤期间传送到测试晶片的累积热量；将所测量的累积热量与预定义的累积热量阈值进行比较；响应于所述比较指示所测量的累积热量在预定义的累积热量阈值内，确定烘烤模块被认定为合格而用在实际的半导体制造中；并且响应于所述比较指示所测量的累积热量在预定义的累积热量阈值之外，确定烘烤模块不被认定为合格而用在实际的半导体制造中。在一些实施例中，该方法还包括：响应于确定烘烤模块不被认定为合格而用在实际的半导体制造，对烘烤模块执行一个或多个软件或硬件调整。
本公开的另一方面涉及一种用于烘烤模块的合格性测试系统。该系统包括：烘烤模块，被配置为加热测试晶片；多个热传感器，设置在烘烤模块内，所述热传感器分别被配置为测量与烘烤模块相关联的温度数据；以及控制器，被配置为执行包括下述各项的操作：在一段时间内斜坡升高烘烤模块的温度；基于在烘烤模块的温度斜坡上升时所测量的温度数据，确定烘烤模块在所述一段时间内传送的累积热量；以及基于所确定的累积热量，选择性地将烘烤模块认定为合格而可用在实际的半导体制造中。在一些实施例中，多个热传感器被实现在测试晶片的不同区域上。在一些实施例中，烘烤模块包括具有多个加热通道的板，并且其中，每个加热通道与一个或多个热传感器相关联。在一些实施例中，烘烤模块是曝光后烘烤(PEB)工具的一部分。在一些实施例中，选择性认定为合格包括：如果所确定的累积热量在预定义的累积热量界限内，则将烘烤模块认定为合格而可用于实际的半导体制造；如果所确定的累积热量超过预定义的累积热量界限，则不将烘烤模块认定为合格而可用于实际的半导体制造。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以很容易地将本公开内容用作设计或修改用于实现本文介绍的实施例的相同目的和/或达到相同效果的其它处理和结构的基础。本领域技术人员还应该意识到，这些等同构造并不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下他们可以做出各种改变、替换、和变更。
示例1提供了一种用于烘烤模块的合格性测试方法，包括：测量烘烤处理的累积热能量，其中，所述烘烤处理由烘烤模块执行以加热晶片；以及基于所测量的累积热能量，确定所述烘烤模块是否应该被认定为合格而用在实际的半导体制造中。
示例2包括如示例1所述的方法，其中，使用放置在所述晶片上的一个或多个热传感器来执行所述测量。
示例3包括如示例1所述的方法，其中，所述测量包括：分别在多个时间点测量所述晶片的多个温度；以及计算所述多个温度之和，作为所述累积热能量。
示例4包括如示例1所述的方法，还包括：重复所述测量多次以获得多个不同的累积热能量，其中，在每次执行所述测量时使用多个热传感器中的不同的一个热传感器。
示例5包括如示例4所述的方法，其中，所述确定包括：计算所述多个不同的累积热能量的标准差；以及确定所计算的标准差是否超过第一预定阈值。
示例6包括如示例5所述的方法，其中，计算所述标准差包括计算三西格玛值。
示例7包括如示例1所述的方法，其中，所述烘烤模块包括多个加热区域，并且其中，所述确定包括：基于所述测量，确定所述加热区域中的每个加热区域的相应累积热能量，其中，所述加热区域中的第一加热区域具有最大累积热能量，并且所述加热区域中的第二加热区域具有最小累积热能量；计算所述最大累积热能量与所述最小累积热能量之间的差值；以及确定所述差值是否小于第二预定阈值。
示例8包括如示例1所述的方法，其中：针对多个烘烤模块执行所述测量，以产生所述烘烤模块中的每个烘烤模块的不同的累积热能量；并且所述确定包括确定所述不同的累积热能量是否小于第三预定阈值。
示例9包括如示例1所述的方法，还包括：响应于确定所述烘烤模块不应该被认定为合格，修改所述烘烤模块的一个或多个硬件组件；以及在修改所述烘烤模块的所述一个或多个硬件组件之后，重复所述测量和所述确定。
示例10包括如示例9所述的方法，其中：所述烘烤模块包括设置在所述晶片和加热板之间的多个间隙销；并且所述修改包括调整所述间隙销中的一个或多个间隙销的高度。
示例11包括如示例9所述的方法，其中：所述烘烤模块包括设置在加热板中的多个真空孔，所述真空孔分别被配置为产生局部真空以固定所述晶片的位置；并且所述修改包括调整由所述真空孔中的一个或多个真空孔产生的所述局部真空。
示例12包括如示例9所述的方法，其中：所述烘烤模块包括被配置为从所述烘烤模块移除污染物的排气组件；并且所述修改包括调整所述排气组件的速度。
示例13包括如示例1所述的方法，还包括：在确定所述烘烤模块应该被认定为合格而用在实际的半导体制造中之后，使用所述烘烤模块来执行曝光后烘烤处理。
示例14提供了一种用于烘烤模块的合格性测试方法，包括：烘烤放置在烘烤模块内的测试晶片；通过一个或多个温度传感器，测量在所述烘烤期间传送到所述测试晶片的累积热量；将所测量的累积热量与预定义的累积热量阈值进行比较；响应于所述比较指示所述所测量的累积热量在所述预定义的累积热量阈值内，确定所述烘烤模块被认定为合格而用于实际的半导体制造；以及响应于所述比较指示所述所测量的累积热量在所述预定义的累积热量阈值之外，确定所述烘烤模块不被认定为合格而用于实际的半导体制造。
示例15包括如示例14所述的方法，还包括：响应于确定所述烘烤模块不被认定为合格而用于实际的半导体制造，对所述烘烤模块执行一个或多个软件或硬件调整。
示例16提供了一种用于烘烤模块的合格性测试系统，包括：烘烤模块，被配置为加热测试晶片；多个热传感器，设置在所述烘烤模块内，所述热传感器分别被配置为测量与所述烘烤模块相关联的温度数据；以及控制器，被配置为执行包括以下各项的操作：在一段时间内斜坡升高所述烘烤模块的温度；基于在所述烘烤模块的温度斜坡上升时所测量的温度数据，确定所述烘烤模块在所述一段时间内传送的累积热量；以及基于所确定的累积热量，选择性地将所述烘烤模块认定为合格而可用于实际的半导体制造。
示例17包括如示例16所述的系统，其中，所述多个热传感器被实现在所述测试晶片的不同区域上。
示例18包括如示例17述的系统，其中，所述烘烤模块包括具有多个加热通道的板，并且其中，所述加热通道中的每个加热通道与所述热传感器中的一个或多个热传感器相关联。
示例19包括如示例16所述的系统，其中，所述烘烤模块是曝光后烘烤工具的一部分。
示例20包括如示例16所述的系统，其中，所述选择性地认定为合格包括：如果所述所确定的累积热量在预定义的累积热量界限内，则将所述烘烤模块认定为合格而可用于实际的半导体制造；以及如果所述所确定的累积热量超过所述预定义的累积热量界限，则不将所述烘烤模块认定为合格而用于实际的半导体制造。

Claims (11)

1.一种用于烘烤模块的合格性测试方法，包括：
通过多个温度测量设备来测量晶片在烘烤处理的温度斜坡上升时所经历的多个累积热能量，其中，所述烘烤处理由烘烤模块执行以加热所述晶片，并且其中，每个温度测量设备被配置为测量所述晶片的不同区域处的相应累积热能量，其中，测量所述相应累积热能量包括：
分别在多个时间点测量所述晶片的多个温度；以及
计算所述多个温度之和，作为所述相应累积热能量；
计算所述多个累积热能量的标准差；以及
基于所计算的标准差，来确定所述烘烤模块是否应该被认定为合格而用在实际的半导体制造中。
2.如权利要求1所述的方法，其中，每个温度测量设备包括放置在所述晶片上的一个或多个热传感器。
3.如权利要求1所述的方法，其中，计算所述标准差包括计算三西格玛值。
4.如权利要求1所述的方法，还包括：
响应于确定所述烘烤模块不应该被认定为合格，修改所述烘烤模块的一个或多个硬件组件；以及
在修改所述烘烤模块的所述一个或多个硬件组件之后，重复所述测量和所述确定。
5.如权利要求4所述的方法，其中：
所述烘烤模块包括设置在所述晶片和加热板之间的多个间隙销；并且
所述修改包括调整所述间隙销中的一个或多个间隙销的高度。
6.如权利要求4所述的方法，其中：
所述烘烤模块包括设置在加热板中的多个真空孔，所述真空孔分别被配置为产生局部真空以固定所述晶片的位置；并且
所述修改包括调整由所述真空孔中的一个或多个真空孔产生的所述局部真空。
7.如权利要求4所述的方法，其中：
所述烘烤模块包括被配置为从所述烘烤模块移除污染物的排气组件；并且
所述修改包括调整所述排气组件的排气速度。
8.如权利要求1所述的方法，还包括：
在确定所述烘烤模块应该被认定为合格而用在实际的半导体制造中之后，使用所述烘烤模块来执行曝光后烘烤PEB处理。
9.一种用于烘烤模块的合格性测试系统，包括：
烘烤模块，被配置为加热测试晶片；
多个热传感器，被实现在所述测试晶片的不同区域上，所述多个热传感器被配置为测量与所述烘烤模块相关联的多个温度数据；以及
控制器，被配置为执行包括以下各项的操作：
在一段时间内斜坡升高所述烘烤模块的温度；
基于在所述烘烤模块的温度斜坡上升时所测量的多个温度数据，确定所述烘烤模块在所述一段时间内传送的多个累积热量；
计算所述多个累积热量的标准差；以及
基于所计算的标准差，选择性地将所述烘烤模块认定为合格而可用于实际的半导体制造。
10.如权利要求9所述的系统，其中，所述烘烤模块包括具有多个加热通道的板，并且其中，所述加热通道中的每个加热通道与所述热传感器中的一个或多个热传感器相关联。
11.如权利要求9所述的系统，其中，所述烘烤模块是曝光后烘烤PEB工具的一部分。
CN201810005078.0A 2017-09-19 2018-01-03 用于烘烤模块的合格性测试方法和系统 Active CN109524318B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/708,791 US11222783B2 (en) 2017-09-19 2017-09-19 Using cumulative heat amount data to qualify hot plate used for postexposure baking
US15/708,791 2017-09-19

Publications (2)

Publication Number Publication Date
CN109524318A CN109524318A (zh) 2019-03-26
CN109524318B true CN109524318B (zh) 2021-09-28

Family

ID=65526948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810005078.0A Active CN109524318B (zh) 2017-09-19 2018-01-03 用于烘烤模块的合格性测试方法和系统

Country Status (5)

Country Link
US (2) US11222783B2 (zh)
KR (1) KR102045359B1 (zh)
CN (1) CN109524318B (zh)
DE (1) DE102017124794B4 (zh)
TW (1) TWI651791B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585483B (zh) * 2018-12-04 2021-05-04 上海华力微电子有限公司 一种处理半导体晶圆的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077816A (ja) * 2001-09-05 2003-03-14 Tokyo Electron Ltd 温度計測方法、温度計測装置及び基板処理装置
JP2008034685A (ja) * 2006-07-31 2008-02-14 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2008227489A (ja) * 2007-03-12 2008-09-25 Asml Netherlands Bv リソグラフィ装置および方法
CN101764053A (zh) * 2008-12-25 2010-06-30 中芯国际集成电路制造(上海)有限公司 光刻方法
TW201241952A (en) * 2011-04-13 2012-10-16 Novellus Systems Inc Pedestal covers
CN105892243A (zh) * 2016-04-07 2016-08-24 上海华力微电子有限公司 一种热板抽气装置及其温控方法
CN106505018A (zh) * 2016-11-01 2017-03-15 杭州长川科技股份有限公司 吸盘表面温度均匀性检测装置及检测方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719586A (en) * 1985-11-01 1988-01-12 Moyer Process And Control Company, Inc. Manufacturing process control
US6079550A (en) * 1998-01-08 2000-06-27 Allen Machinery, Inc. Vibratory conveyor
KR100593627B1 (ko) * 1999-02-16 2006-06-28 동경 엘렉트론 주식회사 처리장치, 처리시스템, 판별방법 및 검출방법
DE19907497C2 (de) * 1999-02-22 2003-05-28 Steag Hamatech Ag Vorrichtung und Verfahren zur Wärmebehandlung von Substraten
JP3356115B2 (ja) * 1999-05-20 2002-12-09 ウシオ電機株式会社 レジスト硬化装置
JP2001237053A (ja) * 1999-12-14 2001-08-31 Ibiden Co Ltd 半導体製造・検査装置用セラミックヒータおよび支持ピン
JP2004207314A (ja) * 2002-12-24 2004-07-22 Tokyo Electron Ltd 膜改質の終点検出方法、その終点検出装置及び電子ビーム処理装置
TWI266378B (en) 2003-03-06 2006-11-11 Toshiba Corp Baking apparatus, heat treatment method, manufacturing method of semiconductor device and pattern forming method
US6927835B2 (en) * 2003-09-12 2005-08-09 Asml Netherlands B.V. Adaptive thermal control of lithographic chemical processes
CN100433255C (zh) * 2004-08-11 2008-11-12 东京毅力科创株式会社 加热板的温度测定方法和基板处理装置
JP4343151B2 (ja) * 2004-08-11 2009-10-14 東京エレクトロン株式会社 加熱プレートの温度測定方法、基板処理装置及び加熱プレートの温度測定用のコンピュータプログラム
JP2006165516A (ja) * 2004-11-12 2006-06-22 Tokyo Electron Ltd 熱処理板の付着物検出方法，熱処理装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2007066923A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd ウェーハレベルバーンイン方法およびウェーハレベルバーンイン装置
US20080076077A1 (en) * 2006-09-21 2008-03-27 Toshiba America Electronic Components, Inc. Apparatus and method for heating semiconductor wafers with improved temperature uniformity
US8293035B2 (en) * 2006-10-12 2012-10-23 Air Products And Chemicals, Inc. Treatment method, system and product
JP4859229B2 (ja) * 2006-12-08 2012-01-25 東京エレクトロン株式会社 熱処理装置
JP5267765B2 (ja) * 2007-11-08 2013-08-21 ウシオ電機株式会社 フィラメントランプおよび光照射式加熱処理装置
CN104064499B (zh) 2008-05-02 2018-04-20 应用材料公司 用于旋转基板的非径向温度控制系统
US9201022B2 (en) 2011-06-02 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extraction of systematic defects
US8736084B2 (en) 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
US9097978B2 (en) 2012-02-03 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus to characterize photolithography lens quality
US8837810B2 (en) 2012-03-27 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for alignment in semiconductor device fabrication
US9091930B2 (en) 2012-04-02 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced EUV lithography system
US9213234B2 (en) 2012-06-01 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensitive material and method of lithography
US9256133B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for developing process
US9028915B2 (en) 2012-09-04 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a photoresist layer
US8954899B2 (en) 2012-10-04 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contour alignment system
US9158209B2 (en) 2012-10-19 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of overlay prediction
US20140123084A1 (en) 2012-11-01 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Improving a Lithography Simulation Model
US20140119638A1 (en) 2012-11-01 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. System, method and computer program product to evaluate a semiconductor wafer fabrication process
US9658118B2 (en) 2012-11-16 2017-05-23 Linear Technology Corporation Precision temperature measurement devices, sensors, and methods
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9012132B2 (en) 2013-01-02 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography
US20140226893A1 (en) 2013-02-11 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and System for Image-Based Defect Alignment
CN203103979U (zh) * 2013-02-22 2013-07-31 王海 智能开关电容器
US9690212B2 (en) 2013-03-11 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid focus-exposure matrix
US10274839B2 (en) 2013-03-11 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Two-dimensional marks
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US9146469B2 (en) 2013-03-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Middle layer composition for trilayer patterning stack
US8716841B1 (en) 2013-03-14 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography mask and process
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
CN104236620B (zh) 2013-06-14 2018-06-15 富泰华工业（深圳）有限公司 具有温湿度传感器的电子装置及湿度显示方法
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
WO2016056748A1 (ko) 2014-10-10 2016-04-14 주식회사 제우스 기판 처리용 히터장치 및 이를 구비한 기판 액처리 장치
JP6537329B2 (ja) * 2015-04-07 2019-07-03 東京エレクトロン株式会社 温度制御装置、温度制御方法およびプログラム
US9536759B2 (en) 2015-05-29 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd Baking apparatus and method
US10386821B2 (en) 2015-06-22 2019-08-20 Lam Research Corporation Systems and methods for calibrating scalar field contribution values for a limited number of sensors including a temperature value of an electrostatic chuck and estimating temperature distribution profiles based on calibrated values
US20170221783A1 (en) 2016-01-28 2017-08-03 Leonard TEDESCHI Self-aware production wafers
JP6481636B2 (ja) 2016-02-16 2019-03-13 東京エレクトロン株式会社 熱板の温度測定装置及び熱板の温度測定方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077816A (ja) * 2001-09-05 2003-03-14 Tokyo Electron Ltd 温度計測方法、温度計測装置及び基板処理装置
JP2008034685A (ja) * 2006-07-31 2008-02-14 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2008227489A (ja) * 2007-03-12 2008-09-25 Asml Netherlands Bv リソグラフィ装置および方法
CN101764053A (zh) * 2008-12-25 2010-06-30 中芯国际集成电路制造(上海)有限公司 光刻方法
TW201241952A (en) * 2011-04-13 2012-10-16 Novellus Systems Inc Pedestal covers
CN105892243A (zh) * 2016-04-07 2016-08-24 上海华力微电子有限公司 一种热板抽气装置及其温控方法
CN106505018A (zh) * 2016-11-01 2017-03-15 杭州长川科技股份有限公司 吸盘表面温度均匀性检测装置及检测方法

Also Published As

Publication number Publication date
DE102017124794A1 (de) 2019-03-21
TW201916203A (zh) 2019-04-16
KR20190032151A (ko) 2019-03-27
TWI651791B (zh) 2019-02-21
US20190088471A1 (en) 2019-03-21
KR102045359B1 (ko) 2019-11-15
US20220139698A1 (en) 2022-05-05
DE102017124794B4 (de) 2020-08-06
CN109524318A (zh) 2019-03-26
US12062542B2 (en) 2024-08-13
US11222783B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
KR101129940B1 (ko) 레티클/마스크 시스템의 적응형 실시간 제어를 제공하는 열 처리 시스템 및 열 처리 시스템의 작동 방법
KR101404382B1 (ko) 레지스트 코팅 웨이퍼의 열처리 방법
US7445446B2 (en) Method for in-line monitoring and controlling in heat-treating of resist coated wafers
US6912438B2 (en) Using scatterometry to obtain measurements of in circuit structures
JP2006228816A (ja) 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2017201402A (ja) ツール及びプロセスの効果を分離する基板マトリクス
JP4127664B2 (ja) 現像処理装置の調整方法
WO2002025375A2 (en) Pinhole defect repair by resist flow
US20120031892A1 (en) Heat Treatment Method, Recording Medium Having Recorded Program for Executing Heat Treatment Method, and Heat Treatment Apparatus
US7334202B1 (en) Optimizing critical dimension uniformity utilizing a resist bake plate simulator
US11899377B2 (en) System and method for thermal management of reticle in semiconductor manufacturing
US12062542B2 (en) Using cumulative heat amount data to qualify hot plate used for postexposure baking
Steele et al. Characterizing post-exposure bake processing for transient-and steady-state conditions, in the context of critical dimension control
US6088082A (en) Projection aligner and projection aligning method
JP3923023B2 (ja) パターン形成方法および該パターン形成方法を用いた半導体装置の製造方法
US6641963B1 (en) System and method for in situ control of post exposure bake time and temperature
US6643604B1 (en) System for uniformly heating photoresist
JP2001217177A (ja) 露光装置及び露光方法
JP2007318181A (ja) 現像処理装置の調整方法及び半導体装置の製造方法
Reid et al. Thermal imaging of a lithography cell, including exposure tool, using a self-contained instrumented wafer
Kozman Characterization and improvement of temperature and critical dimension uniformity in a microlithography cluster: an analytical and experimental study
Davis et al. A numerical/experimental investigation of microcontamination in a rotating disk chemical vapor deposition reactor
JP2004158693A (ja) 半導体デバイス製造方法および半導体プロセス処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant