CN109494252A - 具有绝缘的源极/漏极跳线结构的半导体装置 - Google Patents

具有绝缘的源极/漏极跳线结构的半导体装置 Download PDF

Info

Publication number
CN109494252A
CN109494252A CN201810873335.2A CN201810873335A CN109494252A CN 109494252 A CN109494252 A CN 109494252A CN 201810873335 A CN201810873335 A CN 201810873335A CN 109494252 A CN109494252 A CN 109494252A
Authority
CN
China
Prior art keywords
insulator
fin pattern
pattern
source
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810873335.2A
Other languages
English (en)
Other versions
CN109494252B (zh
Inventor
席德哈斯·瑞斯托吉
沙布哈许·克查尼利
梁在锡
千宽永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109494252A publication Critical patent/CN109494252A/zh
Application granted granted Critical
Publication of CN109494252B publication Critical patent/CN109494252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置，包括：绝缘体，在衬底上，并具有相对的第一侧和第二侧，第一侧和第二侧中的每一个沿第一方向延伸；第一鳍图案，从绝缘体的第三侧沿第一方向延伸；第二鳍图案，从绝缘体的第四侧沿第一方向延伸；以及第一栅极结构，从绝缘体的第一侧沿横向于第一方向的第二方向延伸。所述装置还包括：第二栅极结构，从绝缘体的第二侧沿第二方向延伸；第三鳍图案，与第一栅极结构交叠，与绝缘体的第一侧隔开，并且沿第一方向延伸；第四鳍图案，与第二栅极结构交叠，与第二侧隔开，并且在第二侧延伸的方向上延伸。绝缘体的上表面高于第一鳍图案的上表面和第二鳍图案的上表面。

Description

具有绝缘的源极/漏极跳线结构的半导体装置
[相关申请的交叉参考]
本申请要求于韩国知识产权局于2017年9月11日提交的韩国专利申请第10-2017-0116018号的权益，所述申请的公开内容整体并入本文中作为参考。
技术领域
本发明概念涉及半导体装置，更具体地涉及半导体装置中的连接结构。
背景技术
半导体装置的尺寸越来越小，效率越来越高。为了变得更小，半导体装置需要更高的集成度。因此，半导体装置正在按比例缩小。
由于半导体装置按比例缩小，晶体管的栅极与形成于晶体管的源极/漏极上的接触件之间的间隙迅速缩小。
发明内容
发明概念的一方面可以通过包括隔离栅极结构的绝缘体而提供具有改进的集成密度和可靠度的半导体装置。
发明概念的一方面还可以通过包括形成在隔离栅极结构的绝缘体上的源极/漏极接触件而提供具有改进的集成密度和可靠度的半导体装置。
然而，发明概念的这些方面不限于这里所述的一个。通过参考下面给出的发明概念的详细描述，发明概念所属领域的普通技术人员将更清楚发明概念的上述和其它方面。
根据发明概念的一些实施例，半导体装置包括：绝缘体，在衬底上并具有相对的第一侧和第二侧，每一侧都沿第一方向延伸；第一鳍图案，从绝缘体的第三侧沿第一方向延伸；第二鳍图案，从绝缘体的第四侧沿第一方向延伸；以及第一栅极结构，从绝缘体的第一侧沿横向于第一方向的第二方向延伸。所述装置还包括：第二栅极结构，从绝缘体的第二侧沿第二方向延伸；第三鳍图案，与第一栅极结构交叠，与绝缘体的第一侧隔开，并且沿第一方向延伸；以及第四鳍图案，与第二栅极结构交叠，与第二侧隔开，并且在第二侧延伸的方向上延伸。绝缘体的上表面高于第一鳍图案的上表面和第二鳍图案的上表面。
一些实施例提供了一种半导体装置，其包括：场绝缘层，设置在衬底上，隔开从场绝缘层的上表面突出的第一鳍图案和第二鳍图案；以及绝缘图案，位于第一鳍图案和第二鳍图案之间，并从场绝缘层的上表面突出。所述装置还包括：第一栅极结构，设置在第一鳍图案上；第二栅极结构，设置在第二鳍图案上；以及绝缘体，设置在场绝缘层上，覆盖绝缘图案并接触第一栅极结构和第二栅极结构。
进一步实施例提供了一种半导体装置，其包括：绝缘体，设置在衬底上，并包括沿第一方向延伸的相对的第一侧和第二侧；第一鳍图案，从绝缘体的第三侧沿横向于第一方向的第二方向延伸；第二鳍图案，从绝缘体的与第三侧相对的第四侧并且在第二方向延伸；以及绝缘图案，在绝缘体之下以及在第一鳍图案和第二鳍图案之间。所述装置还包括：第一栅极结构，从绝缘体的第一侧沿第一方向延伸；以及第二栅极结构，从绝缘体的第二侧沿着第一方向延伸并且通过绝缘体与第一栅极结构绝缘。绝缘体的上表面高于第一鳍图案的上表面和第二鳍图案的上表面。
进一步实施例提供了一种半导体装置，其包括：第一鳍图案，设置在衬底上并沿第一方向延伸；第一栅极结构，沿横向于第一方向的第二方向延伸并且和第一鳍图案交叠；第一源极/漏极区，设置在第一栅极结构的第一侧上并且和第一鳍图案交叠；以及第二源极/漏极区，设置在第一栅极结构的第二侧上，和第一鳍图案交叠，并连接至第一源极/漏极区。
附图说明
这些和/或其他方面将通过以下结合附图进行的实施例的说明而变得显而易见且更容易理解，其中：
图1是根据一些实施例的半导体装置的布局视图；
图2是通过从图1中去除第一绝缘体而获得的布局视图；
图3A是沿图1的线A-A’截取的横截面图；
图3B是图3A中区K的放大图；
图4是沿图1的线B-B’截取的横截面图；
图5是沿图1的线C-C’截取的横截面图；
图6是沿图1的线B-B’截取的横截面图；
图7是沿图1的线C-C’截取的横截面图；
图8是通过从图1中去除第一绝缘体而获得的布局视图；
图9是沿图1的线A-A’截取的横截面图；
图10至图12是分别沿图1的线B-B’截取的横截面图；
图13是根据一些实施例的半导体装置的布局视图；
图14和图15分别是沿图13的线D-D’截取的横截面图；
图16是根据一些实施例的半导体装置的布局视图；
图17和图18是分别沿图16的线G-G’截取的横截面图；
图19是根据一些实施例的半导体装置的布局视图；
图20和图21是分别沿图19的线K-K’截取的横截面图；
图22是根据一些实施例的半导体装置的布局视图；
图23至图27是分别沿图22的线O-O’截取的横截面图。
具体实施方式
尽管根据一些实施例在与半导体装置相关的图中示出了包括形状像鳍图案的沟道区的鳍场效应晶体管(FinFET)，但发明概念不限于这种情况。根据一些实施例的半导体装置可以包括隧道场效应晶体管(FET)、包括纳米线的晶体管、包括纳米片的晶体管或三维(3D)晶体管。另外，根据一些实施例的半导体装置可以包括双极结型晶体管或横向双扩散金属氧化物半导体(LDMOS)晶体管。
另外，尽管根据一些实施例的半导体装置被描述为使用鳍图案的多沟道晶体管，但它们也可以是平面晶体管。
图1是根据一些实施例的半导体装置的布局视图。图2是通过从图1中去除第一绝缘体160_1而获得的布局视图。为了示出的清楚起见，图1和图2中未示出场绝缘层105、第一层间绝缘膜107、第二层间绝缘膜109、第一源极/漏极区191、第二源极/漏极区192和第一源极/漏极接触件210。
图3A是沿图1的线A-A’截取的横截面图。图3B是图3A中区K的放大图。图4是沿图1的线B-B’截取的横截面图。图5是沿图1的线C-C’截取的横截面图。
参照图1至图5，根据一些实施例的半导体装置可以包括第一绝缘体160_1、第一鳍图案F1、第二鳍图案F2、第三鳍图案F3、第四鳍图案F4、第一栅极结构G1和第二栅极结构G2。
衬底100可以是体硅衬底或绝缘体上硅(SOI)衬底。除此以外，衬底100可以是硅衬底或由另一种材料制成的衬底，例如硅锗、绝缘体上硅锗(SGOI)、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。
第一绝缘体160_1可以包括彼此面对的第一侧161和第二侧162。第一侧161和第二侧162可以在相同的方向上延伸。另外，第一绝缘体160_1可以包括连接第一侧161和第二侧162并彼此面对的第三侧163和第四侧164。第三侧163和第四侧164中的每一个可以在与第一侧161和第二侧162延伸的方向相交的方向上延伸。稍后将更详细地描述第一绝缘体160_1。
第一鳍图案至第六鳍图案F1、F2、F3、F4、F5、F6中的每一个可从衬底100突出。第一鳍图案至第六鳍图案F1、F2、F3、F4、F5、F6中的每一个可以设置在衬底100上以沿着第一绝缘体160_1的第一侧161和第二侧162延伸的方向延伸。第一鳍图案F1可包括彼此面对且沿第一绝缘体160_1的第一侧161和第二侧162延伸的方向延伸的长侧L11和L12以及连接长侧L11和L12的短侧S11。第一鳍图案F1可以在第一绝缘体160_1的第一侧161和第二侧162延伸的方向上从第一绝缘体160_1的第三侧163延伸。第二鳍图案F2可包括彼此面对且沿第一绝缘体160_1的第一侧161和第二侧162延伸的方向延伸的长侧L21和L22以及连接长侧L21和L22的短侧S21。第一鳍图案F1的短侧S11和第二鳍图案F2的短侧S21可以彼此面对。第二鳍图案F2可以在第一绝缘体160_1的第一侧161和第二侧162延伸的方向上从第一绝缘体160_1的第四侧164延伸。
第三鳍图案F3和第四鳍图案F4中的每一个可以与第一鳍图案F1和第二鳍图案F2在第一绝缘体160_1的第三侧163和第四侧164延伸的方向上间隔开。第三鳍图案F3和第四鳍图案F4可以相互分开。第三鳍图案F3可以设置为邻近第一绝缘体160_1的第一侧161。第三鳍图案F3可以与第一绝缘体160_1的第一侧161间隔开并且在第一绝缘体160_1的第一侧161延伸的方向上延伸。第四鳍图案F4可以设置为靠近第一绝缘体160_1的第二侧162。第四鳍图案F4可以与第一绝缘体160_1的第二侧162间隔开并且在第一绝缘体160_1的第二侧162延伸的方向上延伸。
第五鳍图案F5和第六鳍图案F6可以在第一绝缘体160_1的第一侧161和第二侧162延伸的方向上彼此间隔开。第五鳍图案F5可以在第一绝缘体160_1的第一侧161和第二侧162延伸的方向上从第一绝缘体160_1的第三侧163延伸。第六鳍图案F6可以在第一绝缘体160_1的第一侧161和第二侧162延伸的方向上从第一绝缘体160_1的第四侧164延伸。
可以在第三鳍图案F3和第四鳍图案F4之间设置第一鳍图案F1、第二鳍图案F2、第五鳍图案F5和第六鳍图案F6。
第一鳍图案至第六鳍图案F1、F2、F3、F4、F5、F6可以是衬底100的一部分，或者可以包括从衬底100生长的外延层。第一鳍图案至第六鳍图案F1、F2、F3、F4、F5、F6中的每一个可以包括诸如硅或锗的元素半导体材料。另外，第一鳍图案至第六鳍图案F1、F2、F3、F4、F5、F6中的每一个可包括化合物半导体，例如IV-IV族化合物半导体或III-V族化合物半导体。具体而言，形成第一鳍图案至第六鳍图案F1、F2、F3、F4、F5、F6中的每一个的IV-IV族化合物半导体可以是例如包括碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的两种或更多种的二元化合物或三元化合物或通过用IV族元素掺杂二元化合物或三元化合物获得的化合物。形成第一鳍图案至第六鳍图案F1、F2、F3、F4、F5、F6中的每一个的III-V族化合物半导体可以是例如由铝(Al)、镓(Ga)和铟(In)(即III族元素)中的至少一种与磷(P)、砷(As)和锑(Sb)(即V族元素)中的一种键合構成的二元化合物、三元化合物或四元化合物。
场绝缘层105可以设置在衬底100上。场绝缘层105可部分覆盖第一鳍图案至第六鳍图案F1、F2、F3、F4、F5和F6。举例来说，场绝缘层105可部分覆盖第一鳍图案至第六鳍图案F1、F2、F3、F4、F5和F6的侧壁。第一鳍图案至第六鳍图案F1、F2、F3、F4、F5和F6中的每一个的部分可以突出到场绝缘层105的上表面105u上方。第一鳍图案至第六鳍图案F1、F2、F3、F4、F5和F6可以由衬底100上的场绝缘层105界定。举例来说，场绝缘层105可以包括氧化硅层、氮化硅层和氮氧化硅层中的至少一种。
第一栅极结构至第四栅极结构G1、G2、G3和G4中的每一个可以形成在衬底100上，以沿着第一绝缘体160_1的第三侧163和第四侧164延伸的方向延伸。第一栅极结构至第四栅极结构G1、G2、G3和G4可以彼此间隔开。第一栅极结构G1可形成在第三鳍图案F3上以与第三鳍图案F3相交。第二栅极结构G2可以交叠第四鳍图案F4并与第四鳍图案F4相交。第三栅极结构G3可以与第一鳍图案F1、第三鳍图案F3和第四鳍图案F4相交。第四栅极结构G4可以与第二鳍图案F2、第三鳍图案F3和第四鳍图案F4相交。
第一栅极结构至第四栅极结构G1、G2、G3和G4可以分别包括第一栅极绝缘层至第四栅极绝缘层181_1、181_2、181_3和181_4、第一栅极电极至第四栅极电极182_1、182_2、182_3和182_4以及第一顶盖图案至第四顶盖图案183_1、183_2、183_3和183_4。
第一栅极绝缘层181_1可沿着第一栅极间隔件的第一部分151a的内壁的至少一部分、第二栅极间隔件的第一部分152a的内壁的至少一部分和第三鳍图案F3的上表面形成。第一栅极绝缘层181_1可设置在第三鳍图案F3和场绝缘层105上。第一栅极绝缘层181_1可沿着突出在场绝缘层105的上表面105u上方的第三鳍图案F3的轮廓设置。
第二栅极绝缘层181_2可沿着第一栅极间隔件的第三部分151c的内壁的至少一部分以及第二栅极间隔件的第三部分152c的内壁的至少一部分以及第四鳍图案F4的上表面形成。第二栅极绝缘层181_2可设置在第四鳍图案F4和场绝缘层105上。第二栅极绝缘层181_2可沿着突出在场绝缘层105的上表面105u上方的第四鳍图案F4的轮廓设置。
第三栅极绝缘层181_3可设置在位在第三栅极结构G3的两个侧壁上的间隔件的内壁的至少一部分上。第三栅极绝缘层181_3例如可设置在场绝缘层105、第一鳍图案F1、第三鳍图案F3、第四鳍图案F4和第五鳍图案F5上。第三栅极绝缘层181_3可沿着突出在场绝缘层105的上表面105u上方的第一鳍图案F1、第三鳍图案F3、第四鳍图案F4和第五鳍图案F5的轮廓设置。
第四栅极绝缘层181_4可设置在位在第四栅极结构G4的两个侧壁上的间隔件的内壁的至少一部分上。第四栅极绝缘层181_4例如可设置在场绝缘层105、第二鳍图案F2、第三鳍图案F3、第四鳍图案F4和第六鳍图案F6上。第四栅极绝缘层181_4可沿着突出在场绝缘层105的上表面105u上方的第二鳍图案F2、第三鳍图案F3、第四鳍图案F4和第六鳍图案F6的轮廓设置。
在一些实施例中，可以在第一栅极绝缘层至第四栅极绝缘层181_1、181_2、181_3、181_4中的每一个与第一鳍图案至第六鳍图案F1、F2、F3、F4、F5、F6之间进一步设置界面层。当第一鳍图案至第六鳍图案F1、F2、F3、F4、F5、F6是硅鳍图案时，界面层可以例如包括氧化硅。
第一栅极绝缘层至第四栅极绝缘层181_1、181_2、181_3和181_4可包括具有比氧化硅层更高的介电常数的高介电常数材料。举例来说，第一栅极绝缘层至第四栅极绝缘层181_1、181_2、181_3和181_4可包括氧化铪、氧化铪矽、氧化铪铝、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅鈧鉭和铌酸铅锌。
第一栅极电极至第四栅极电极182_1、182_2、182_3和182_4可分别设置在第一栅极绝缘层至第四栅极绝缘层181_1、181_2、181_3和181_4上。
第一栅极电极至第四栅极电极182_1、182_2、182_3和182_4可包括氮化钛(TiN)、碳化钽(TaC)、氮化钽(TaN)、氮化钛硅(TiSiN)、氮化钽硅(TaSiN)、氮化钽钛(TaTiN)、氮化钛铝(TiAlN)、氮化钽铝(TaAlN)、氮化钨(WN)、钌(Ru)、钛铝(TiAl)、碳氮化钛铝(TiAIC-N)、碳化钛铝(TiAlC)、碳化钛(TiC)、碳氮化钽(TaCN)、钨(W)、铝(Al)、铜(Cu)、钴(Co)、钛(Ti)、钽(Ta)、镍(Ni)、铂(Pt)、镍铂(Ni-Pt)、铌(Nb)、氮化铌(NbN)、碳化铌(NbC)、钼(Mo)、氮化钼(MoN)、碳化钼(MoC)、碳化钨(WC)、铑(Rh)、钯(Pd)、铱(Ir)、锇(Os)、银(Ag)、金(Au)、锌(Zn)、钒(V)以及它们的组合中的至少一种。
第一顶盖图案至第四顶盖图案183_1、183_2、183_3和183_4可分别设置在第一栅极电极至第四栅极电极182_1、182_2、182_3和182_4上。第一顶盖图案至第四顶盖图案183_1、183_2、183_3和183_4可以包括相对于第一层间绝缘膜107具有蚀刻选择性的材料。第一顶盖图案至第四顶盖图案183_1、183_2、183_3和183_4可包括氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)和碳氮氧化硅(SiOCN)。
在图中，第一栅极绝缘层至第四栅极绝缘层181_1、181_2、181_3和181_4确实延伸在第一顶盖图案至第四顶盖图案183_1、183_2、183_3和183_4与设置在第一栅极结构至第四栅极结构G1、G2、G3和G4的两侧壁上的栅极间隔件之间。然而，发明概念不限于这种情况。
参照图4，第一栅极绝缘层181_1和第二栅极绝缘层181_2可不形成在第一绝缘体160_1与第一栅极电极182_1和第二栅极电极182_2之间以及第一绝缘体160_1与第一顶盖图案183_1和第二顶盖图案183_2之间。在根据一些实施例的制造半导体装置的工艺中，可通过去除在将在后面描述的第一栅极间隔件151a、151b和151c与第二栅极间隔件152a、152b和152c之间连续延伸的栅极结构的部分，而形成第一绝缘体160_1。栅极结构的去除部分可以例如是设置在第一栅极间隔件的第二部分151b和第二栅极间隔件的第二部分152b之间的部分。
在一些实施例中，可以在形成金属栅极电极后进行栅极结构的所述部分的去除。在此情况下，在栅极结构的所述部分被去除以形成第一绝缘体160_1之前，第一栅极绝缘层181_1和第二栅极绝缘层181_2可已经形成。因此，第一栅极绝缘层181_1和第二栅极绝缘层181_2可不形成在第一绝缘体160_1与第一栅极电极182_1和第二栅极电极182_2之间以及第一绝缘体160_1和第一顶盖图案183_1和第二顶盖图案183_2之间。由于去除栅极结构的部分，因此在第一栅极间隔件151a、151b和151c与第二栅极间隔件152a、152b和152c之间连续延伸的栅极结构可以分成第一栅极结构G1和第二栅极结构G2。第一栅极结构G1和第二栅极结构G2可以通过第一绝缘体160_1彼此绝缘。稍后将更详细地描述第一栅极间隔件151a、151b和151c以及第二栅极间隔件152a、152b和152c。
第一绝缘体160_1可设置在第一栅极结构G1和第二栅极结构G2之间以连接第一栅极结构G1和第二栅极结构G2。第一绝缘体160_1的第一侧161可直接接触第一栅极结构G1。第一绝缘体160_1的第二侧162可直接接触第二栅极结构G2。举例来说，第一栅极结构G1可在第三侧163和第四侧164延伸的方向上从第一侧161延伸。第二栅极结构G2可在第三侧163和第四侧164延伸的方向上从第二侧162延伸。
第一栅极间隔件151a、151b和151c可以包括第一部分151a、第二部分151b和第三部分151c，第一部分151a、第二部分151b和第三部分151c布置在第一绝缘体160_1的第三侧163和第四侧164延伸的方向上。在一些实施例中，第一栅极间隔件的第一部分151a、第二部分151b和第三部分151c可以彼此连接。
第二栅极间隔件152a、152b和152c可以包括第一部分152a、第二部分152b和第三部分152c，第二部分152b和第三部分152c布置在第一绝缘体160_1的第三侧163和第四侧164延伸的方向上。第二栅极间隔件的第一部分152a、第二部分152b和第三部分152c可以彼此连接。
第一栅极间隔件151a、151b和151c以及第二栅极间隔件152a、152b和152c可以彼此间隔开，并且可以通过第一绝缘体160_1从第一栅极结构G1延伸到第二栅极结构G2。第一栅极结构G1可设置在第一栅极间隔件的第一部分151a与第二栅极间隔件的第一部分152a之间。第一绝缘体160_1可设置在第一栅极间隔件的第二部分151b与第二栅极间隔件的第二部分152b之间。第二栅极结构G2可设置在第一栅极间隔件的第三部分151c与第二栅极间隔件的第三部分152c之间。
第一栅极间隔件151a、151b和151c以及第二栅极间隔件152a、152b和152c中的每一个可例如包括氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)和氮碳氧化硅(SiOCN)中的至少一个。
第一绝缘体160_1可设置在第一鳍图案F1和第二鳍图案F2之间以及第五鳍图案F5和第六鳍图案F6之间。举例来说，第一绝缘体160_1可设置在第一源极/漏极区191和第二源极/漏极区192之间。第一绝缘体160_1可设置在图案170上。第一绝缘体160_1可设置在场绝缘层105上以覆盖图案170。图案170将在后面更详细地描述。
第一绝缘体160_1的第一宽度W1可大体上等于第一栅极结构G1的第二宽度W2和第二栅极结构G2的第三宽度W3。第一绝缘体160_1的第一宽度W1可以是从第三侧163到第四侧164测量的值。第一栅极结构G1的第二宽度W2可以是从第一栅极间隔件的第一部分151a的内壁到第二栅极间隔件的第一部分152a的内壁测量的值。第二栅极结构G2的第三宽度W3可以是从第一栅极间隔件的第三部分151c的内壁到第二栅极间隔件的第三部分152c的内壁测量的值。
第一绝缘体160_1的上表面160_1u可高于第一鳍图案F1的上表面和第二鳍图案F2的上表面。举例来说，从衬底100的上表面100u到第一绝缘体160_1的上表面160_1u的第一高度H1可大于从衬底100的上表面100u到第一鳍F1的上表面的第二高度H2以及从衬底100的上表面100u到第二鳍图案F2的上表面的第三高度H3。
第一绝缘体160_1可例如包括氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)和氮碳氧化硅(SiOCN)中的至少一个。
图案170可以填充界定第一鳍图案F1的短侧S11和第二鳍图案F2的短侧S21的沟槽T1。图案170可设置在第一鳍图案F1和第二鳍图案F2之间以及第五鳍图案F5和第六鳍图案F6之间。第一鳍图案F1和第二鳍图案F2可通过图案170彼此绝缘。第五鳍图案F5和第六鳍图案F6可通过图案170彼此绝缘。
尽管其中图案170设置在第一鳍图案F1和第二鳍图案F2之间以及第五鳍图案F5和第六鳍图案F6之间的情况与其中第三鳍图案F3和第四鳍图案F4中的每一个都是单一连续鳍图案的情况作为示例已经在上面进行了描述，发明概念的技术精神不限于这种情况。举例来说，图案170可在第一绝缘体160_1的第三侧163与第四侧164延伸的方向上延伸，且将第三鳍图案F3和第四鳍图案F4中的至少任一个分成两个鳍图案。
在一些实施例中，图案170可以包括与场绝缘层105相同的材料。换句话说，场绝缘层105可包括从场绝缘层105的上表面105u突出的图案170。
图案170的上表面170u可高于场绝缘层105的上表面105u。举例来说，从衬底100的上表面100u到图案170的上表面170u的第四高度H4可以大于从衬底100的上表面100u到场绝缘层105的上表面105u的第五高度H5。
第一源极/漏极区191或第二源极/漏极区192可设置在第一绝缘体160_1的至少一侧上。举例来说，第一源极/漏极区191可设置在第一绝缘体160_1的一侧上，并且第二源极/漏极区192可设置在第一绝缘体160_1的另一侧上。第一源极/漏极区191可设置在第一绝缘体160_1的第三侧163与第三栅极结构G3之间。第二源极/漏极区192可设置在第一绝缘体160_1的第四侧164与第四栅极结构G4之间。第一源极/漏极区191、第一绝缘体160_1和第二源极/漏极区192可沿着第一绝缘体160_1的第一侧161和第二侧162延伸的方向布置。第一源极/漏极区191可设置在第一鳍图案F1上，并且第二源极/漏极区192可设置在第二鳍图案F2上。在使用第一鳍图案F1作为沟道区的晶体管的源极/漏极中可包括第一源极/漏极区191，并且在使用第二鳍图案F2作为沟道区的晶体管的源极/漏极中可包括第二源极/漏极区192。
第三源极/漏极区193可设置在第一栅极结构G1的一侧上，并且第四源极/漏极区194可设置在第一栅极结构G1的另一侧上。第三源极/漏极区193和第四源极/漏极区194可设置在第三鳍图案F3上。
由于第一绝缘体160_1设置在第一源极/漏极区191和第二源极/漏极区192所设置的所谓的有源区中，所以可不需要放置与鳍图案不交叠的额外绝缘体，以划分在第一栅极间隔件151a、151b和151c与第二栅极间隔件152a、152b和152c之间连续延伸的栅极结构。因此，可以减小鳍图案之间的间隙，并且可以提高半导体装置的集成度。
由于第一绝缘体160_1，因此第一栅极结构G1和第二栅极结构G2可分别包含在具有不同导电类型的晶体管中。举例来说，第一晶体管可包括第一栅极结构G1和第三鳍图案F3，并且第二晶体管可包括第二栅极结构G2和第四鳍图案F4。这里，由于第一栅极结构G1和第二栅极结构G2通过第一绝缘体160_1彼此分离并且彼此绝缘，所以第一晶体管和第二晶体管可具有不同的导电类型。
在一些实施例中，衬底100可包括n-沟道金属氧化物半导体(NMOS)区和p-沟道金属氧化物半导体(PMOS)区。NMOS区可以是其中设置有n型晶体管的区域，并且PMOS区域可以是其中设置有p型晶体管的区域。尽管第一绝缘体160_1设置在第一源极/漏极区191和第二源极/漏极区192所设置的所谓的有源区中，但由于第一绝缘体160_1将第一栅极结构G1和第二栅极结构G2彼此绝缘，NMOS区域和PMOS区域可以彼此分离。
第一层间绝缘膜107可覆盖第一源极/漏极区至第四源/漏极区191、192、193和194。第一层间绝缘膜107可以形成在第一绝缘体160_1和第一栅极结构至第四栅极结构G1、G2、G3和G4周围。第一层间绝缘膜107可覆盖第一绝缘体160_1并至少部分覆盖第一栅极结构至第四栅极结构G1、G2、G3和G4的侧壁。第二层间绝缘膜109可设置在第一层间绝缘膜107上。
第一层间绝缘膜107和第二层间绝缘膜109中的每一个可包括(但不限于)氧化硅、氮化硅、氮氧化硅、可流动氧化物(FOX)、東燃硅氮烷(TOSZ)、未经掺杂的硅酸盐玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、等离子体增强的正硅酸四乙酯(PETEOS)、氟硅玻璃(FSG)、掺碳氧化硅(CDO)、干凝胶、气凝胶、无定形的氟化碳、有机硅酸盐玻璃(OSG)、聚对二甲苯、双苯并环丁烯(BCB)、SiLK、聚酰亚胺、多孔聚合物材料或者它们的组合。
第一源极/漏极接触件210可穿过第一层间绝缘膜107和第二层间绝缘膜109以接触第一源极/漏极区191和第二源极/漏极区192。
第一源极/漏极接触件210可包括第一部分210a、第二部分210b和第三部分210c。第一源极/漏极接触件210的第一部分210a和第三部分210c中的每一个可包括接触第一源极/漏极区191和/或第二源极/漏极区192的部分。在一些实施例中，第一源极/漏极接触件210的第一部分210a和第三部分210c中的每一个可包括在从衬底100的上表面100u向上的方向上延伸的部分。第一源极/漏极接触件210的第二部分210b可设置在第一绝缘体160_1上，以沿着第一绝缘体160_1的第一侧161和第二侧162延伸的方向延伸，并且可以连接第一部分210a和第三部分210c。
在一些实施例中，第一绝缘体160_1可包括第一部分160_1a和第二部分160_1b。第一绝缘体160_1的第一部分160_1a可以是插入第一源极/漏极接触件210的第二部分210b中的部分。第一绝缘体160_1的第二部分160_1b可以是设置在第一绝缘体160_1的第一部分160_1a与图案170之间的部分。
第一源极/漏极接触件210可例如包括导电材料。在一些实施例中，第一源极/漏极接触件210可包括钴和钨中的任何一种。
第二源极/漏极接触件220可设置在第三源极/漏极区193上。举例来说，第二源极/漏极接触件220可穿过第一层间绝缘膜107和第二层间绝缘膜109以接触第三源极/漏极区193。在一些实施例中，用于直接连接第三源极/漏极区193的接触件(即，第二源极/漏极接触件220)和第四源极/漏极区194的接触件可不设置在第一栅极结构G1上。
在根据一些实施例的半导体装置中，直接连接第一源极/漏极区191和第二源极/漏极区192的第一源极/漏极接触件210的第二部分210b可设置在第一绝缘体160_1上。然而，直接连接第三源极/漏极区193和第四源极/漏极区194的源极/漏极接触件可不设置在第一栅极结构G1上。当直接连接第一源极/漏极区191和第二源极/漏极区192的第一源极/漏极接触件210的第二部分210b设置在第一绝缘体160_1上时，栅极电极和源极/漏极接触件之间的短路的可能性被消除，从而提高了半导体装置的可靠度。
图6是沿图1的线B-B’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参照图1和图6，根据发明概念的技术精神，在制造半导体装置的工艺的一些实施例中，在第一栅极间隔件151a、151b和151c和第二栅极间隔件152a、152b和152c之间连续延伸的栅极结构的部分可在形成金属栅极电极之前被去除，以形成第一绝缘体160_1。在此情况下，可在第一绝缘体160_1形成之后形成第一栅极绝缘层181_1和第二栅极绝缘层181_2。因此，第一栅极绝缘层181_1和第二栅极绝缘层181_2可形成在第一绝缘体160_1与第一栅极电极182_1和第二栅极电极182_2之间以及第一绝缘体160_1与第一顶盖图案183_1和第二顶盖图案183_2之间。
图7是沿图1的线C-C’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参照图1和图7，第三源极/漏极区193和第四源极/漏极区194可彼此连接。
第三鳍图案F3可包括第三源极/漏极区193和第四源极/漏极区194之间的第一部分F3_1。第三源极/漏极区193和第四源极/漏极区194可通过第三鳍图案F3的第一部分F3_1连接。第三鳍图案F3的第一部分F3_1可以是以布植至第三源极/漏极区193和第四源极/漏极区194中的掺杂剂进行重度掺杂的部分。
由于第三鳍图案F3的第一部分F3_1，第三源极/漏极区193和第四源极/漏极区194可以总是电连接，而不管包括第一栅极结构G1、第三源极/漏极区193和第四源极/漏极区194的晶体管导通或关闭。
图8是通过从图1中去除第一绝缘体160_1而获得的布局视图。为了说明的清楚起见，图8中未示出场绝缘层105、第一层间绝缘膜107、第二层间绝缘膜109、第一源极/漏极区191、第二源极/漏极区192和第一源极/漏极接触件210。
图9是沿图1的线A-A’截取的横截面图。图10和图11分别是沿图1的线B-B’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参照图1、图8、图9、图10和图11，第一鳍图案F1和第二鳍图案F2可通过第一连接鳍图案FC1连接。第五鳍图案F5和第六鳍图案F6可通过第二连接鳍图案FC2连接。
第一连接鳍图案FC1可设置在第一鳍图案F1和第二鳍图案F2之间。第二连接鳍图案FC2可设置在第五鳍图案F5和第六图案F6之间。第一连接鳍图案FC1和第二连接鳍图案FC2可设置在第一绝缘体160_1的下方。第一绝缘体160_1可设置在场绝缘层105上，以覆盖第一连接鳍图案FC1和第二连接鳍图案FC2。
由于第一连接鳍图案FC1连接第一鳍图案F1和第二鳍图案F2，所以第一鳍图案F1和第二鳍图案F2可被形成为如同沿着第一绝缘体160_1的第一侧161和第二侧162延伸的方向延伸的单一连续鳍。
第一连接鳍图案FC1和第二连接鳍图案FC2可包括与场绝缘层105不同的材料。
在根据一些实施例的制造半导体装置的工艺中，在第一栅极间隔件151a、151b和151c与第二栅极间隔件152a、152b和152c之间连续延伸的栅极结构的部分可在形成金属栅极电极之后被去除。在此情况下，如上所述，第一栅极绝缘层181_1和第二栅极绝缘层181_2可不形成在第一绝缘体160_1与第一栅极电极182_1和第二栅极电极182_2之间以及第一绝缘体160_1和第一顶盖图案183_1和第二顶盖图案183_2之间。
在一些实施例中，第一连接鳍图案FC1的高度Hp1可大体上等于第三鳍图案F3的高度Hp2，如图10所示。第一连接鳍图案FC1的高度Hp1可以是从衬底100的上表面100u到第一连接鳍图案FC1的上表面测量的值。此外，第三鳍图案F3的高度Hp2可以是从衬底100的上表面100u到第三鳍图案F3的上表面测量的值。
在一些实施例中，第一连接鳍图案FC1的高度Hp3可小于第三鳍图案F3的高度Hp2，如图11所示。举例来说，当在第一栅极间隔件151a、151b、151c和第二栅极间隔件152a、152b、152c之间连续延伸的栅极结构的部分被去除时，第一连接鳍图案FC1的至少一部分和第二连接鳍图案FC2的至少一部分也可被去除。在此情况下，第一连接鳍图案FC1的高度Hp3可小于第三鳍图案F3的高度Hp2。
图12是沿图1的线B-B’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参照图1和图12，在根据一些实施例的制造半导体装置的工艺中，在第一栅极间隔件151a、151b、151c和第二栅极间隔件152a、152b、152c之间连续延伸的栅极结构的部分可在形成金属栅极电极之前被去除。在此情况下，如上所述，第一栅极绝缘层181_1和第二栅极绝缘层181_2可形成在第一绝缘体160_1与第一栅极电极182_1和第二栅极电极182_2之间以及第一绝缘体160_1与第一顶盖图案183_1和第二顶盖图案183_2之间。
图13是根据一些实施例的半导体装置的布局视图。为了说明的清楚起见，图13中未示出场绝缘层105、第一层间绝缘膜107、第二层间绝缘膜109、第一源极/漏极区191、第二源极/漏极区192和第一源极/漏极接触件210。
图14是沿图13的线D-D’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参照图13和图14，第二绝缘体160_2的第四宽度W4可大于第二宽度W2和第三宽度W3。
第三栅极间隔件可以包括沿着第二绝缘体160_2的第三侧163和第四侧164延伸的方向布置的第一部分153a和第二部分153b。第四栅极间隔件154a和154b可包括沿第二绝缘体160_2的第三侧163和第四侧164延伸的方向布置的第一部分154a和第二部分154b。
第三栅极间隔件的第一部分153a和第二部分153b可通过第二绝缘体160_2彼此间隔开。另外，第四栅极间隔件的第一部分154a和第二部分154b可通过第二绝缘体160_2彼此间隔开。第二绝缘体160_2可设置在第三栅极间隔件的第一部分153a和第二部分153b之间以及第四栅极间隔件的第一部分154a和第二部分154b之间。第三栅极间隔件153a和153b以及第四栅极间隔件154a和154b可不形成在第二绝缘体160_2的第三侧163和第四侧164上。
在图13中，第二绝缘体160_2的第四宽度W4大于从第三栅极间隔件的第一部分153a的外壁到第四栅极间隔件的第一部分154a的外壁的宽度。然而，发明概念不限于这种情况。举例来说，第二绝缘体160_2的宽度可大致等于从第三栅极间隔件的第一部分153a的外壁到第四栅极间隔件的第一部分154a的外壁的宽度。
第二绝缘体160_2可设置在图案170上。另外，第二绝缘体160_2可覆盖图案170。
图15是沿图13的线D-D’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参照图13和图15，第二绝缘体160_2可设置在第一连接鳍图案FC1上。第二绝缘体160_2可覆盖第一连接鳍图案FC1。
图16是根据一些实施例的半导体装置的布局视图。为了说明的清楚起见，图16中未示出场绝缘层105、第一层间绝缘膜107、第二层间绝缘膜109、第一源极/漏极区191、第五源极/漏极区195和第一源极/漏极接触件210。
图17是沿图16的线G-G’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参考图16和图17，第三绝缘体160_3不仅可设置在第一栅极结构G1和第二栅极结构G2之间，还可设置在第五栅极结构G5和第六栅极结构G6之间。
第五栅极结构G5可在第三绝缘体160_3的第三侧163和第四侧164延伸的方向上从第三绝缘体160_3的第一侧161延伸。第六栅极结构G6可在第三侧163和第四侧164延伸的方向上从第三绝缘体160_3的第二侧162延伸。
第一栅极结构G1和第五栅极结构G5可在第三绝缘体160_3的第一侧161延伸的方向上彼此间隔开。第二栅极结构G2和第六栅极结构G6可在第三绝缘体160_3的第二侧162延伸的方向上彼此间隔开。第五栅极结构G5可交叠第三鳍图案F3，并且第六栅极结构G6可交叠第四鳍图案F4。
第五栅极结构G5可包括第五栅极绝缘层、第五栅极电极和第五顶盖图案。第六栅极结构G6可包括第六栅极绝缘层、第六栅极电极和第六顶盖图案。第五栅极绝缘层可大体上与第一栅极绝缘层181_1相同，并且第六栅极绝缘层可大体上与第二栅极绝缘层181_2相同。
第三绝缘体160_3不仅可连接第一栅极结构G1和第二栅极结构G2，还可连接第五栅极结构G5和第六栅极结构G6。第三绝缘体160_3的第一侧161可直接接触第一栅极结构G1和第五栅极结构G5。第三绝缘体160_3的第二侧162可直接接触第二栅极结构G2和第六栅极结构G6。
第三绝缘体160_3可同时分离第一栅极结构G1和第二栅极结构G2以及分开第五栅极结构G5和第六栅极结构G6。
与第一绝缘体160_1一样(参见图1)，第三绝缘体160_3可设置在图案170上。另外，第三绝缘体160_3可覆盖图案170。
第五栅极间隔件可包括通过第三绝缘体160_3彼此间隔开并且布置在第三侧163和第四侧164延伸的方向上的第一部分155a和第二部分155b。第六栅极间隔件可包括彼此间隔开并且布置在第三侧163和第四侧164延伸的方向上的第一部分156a、第二部分156b和第三部分156c。第三绝缘体160_3可设置在第四栅极间隔件的第一部分154a和第二部分154b之间以及第五栅极间隔件的第一部分155a和第二部分155b之间。
第一栅极间隔件的第二部分151b和第六栅极间隔件的第二部分156b可分别形成在第三绝缘体160_3的第三侧163和第四侧164上。
第一源极/漏极区191可设置在第三绝缘体160_3的一侧上，并且第五源极/漏极区195可设置在第三绝缘体160_3的另一侧上。
第一源极/漏极接触件210的第三部分210c可包括接触第五源极/漏极区195的部分。
在根据一些实施例的制造半导体装置的工艺中，与第一栅极绝缘层181_1和第二栅极绝缘层181_2一样，第五栅极绝缘层和第六栅极绝缘层可形成在或不会形成在第三绝缘体160_3与第一栅极电极、第二栅极电极、第五栅极电极和第六栅极电极之间以及第三绝缘体160_3与第一顶盖图案、第二顶盖图案、第五顶盖图案和第六顶盖图案之间。
图18是沿图16的线G-G’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参考图16和图18，第三绝缘体160_3可设置在第一连接鳍图案FC1上。第三绝缘体160_3可覆盖第一连接鳍图案FC1。
图19是根据一些实施例的半导体装置的布局视图。为了说明的清楚起见，图19中未示出场绝缘层105、第一层间绝缘膜107、第二层间绝缘膜109、第一源极/漏极区191、第五源极/漏极区195和第一源极/漏极接触件210。
图20是沿图19的线K-K’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参照图19和图20，第三栅极间隔件153a和153b可不形成在第四绝缘体160_4的第三侧163上。另外，第七栅极间隔件157a和157b可不形成在第四绝缘体160_4的第四侧164上。第四绝缘体160_4可同时分离第一栅极结构G1和第二栅极结构G2以及分离第五栅极结构G5和第六栅极结构G6。
第四绝缘体160_4可设置在图案170上。另外，第四绝缘体160_4可覆盖图案170。
图21是沿图20的线K-K’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参照图20和图21，第四绝缘体160_4可设置在第一连接鳍图案FC1上。另外，第四绝缘体160_4可覆盖第一连接鳍图案FC1。
图22是根据一些实施例的半导体装置的布局视图。为了说明的清楚起见，图22中未示出场绝缘层105、第一层间绝缘膜107、第二层间绝缘膜109、第一源极/漏极区191、第五源极/漏极区195和第一源极/漏极接触件210。
图23是沿图22的线O-O’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参考图22和图23，第五绝缘体160_5不仅可设置在第一鳍图案F1和第二鳍图案F2之间，还可设置在第七鳍图案F7和第八鳍图案F8之间。第七鳍图案F7和第八鳍图案F8中的每一个可在第五绝缘体160_5的第一侧161和第二侧162延伸的方向上延伸。第七鳍图案F7和第八鳍图案F8可在第五绝缘体160_5的第一侧161和第二侧162延伸的方向上彼此间隔开。第七鳍图案F7可在第一侧161和第二侧162延伸的方向上从第三侧163延伸。第八鳍图案F8可在第一侧161和第二侧162延伸的方向上从第四侧164延伸。第五绝缘体160_5可覆盖从场绝缘层105的上表面105u突出的图案170。
在一些实施例中，图案170可从第一鳍图案F1和第二鳍图案F2之间延伸到第七鳍图案F7和第八鳍图案F8之间。图案170不仅可将第一鳍图案F1和第二鳍图案F2彼此绝缘，还可将第七鳍图案F7和第八鳍图案F8彼此绝缘。
第三源极/漏极接触件230可设置在第五绝缘体160_5上。第三源极/漏极接触件230可直接连接位于第五绝缘体160_5一侧上以及设置在第七鳍图案F7上的源极/漏极区和位于第五绝缘体160_5的另一侧上以及设置在第八鳍图案F8上的源极/漏极区。
在根据一些实施例的制造半导体装置的工艺中，在第一栅极间隔件151a、151b、151c和第二栅极间隔件152a、152b、152c之间连续延伸的栅极结构的部分可在金属栅极电极形成后被去除。在此情况下，如上所述，可不在第五绝缘体160_5与第一栅极电极182_1和第二栅极电极182_2之间以及第五绝缘体160_5与第一顶盖图案183_1和第二顶盖图案183_2之间形成第一栅极绝缘层181_1和第二栅极绝缘层181_2。
图24是沿图22的线O-O’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参考图22和图24，如果在第一栅极间隔件151a、151b、151c和第二栅极间隔件152a、152b、152c之间连续延伸的栅极结构的部分在形成金属栅极电极之前被去除，第一栅极绝缘层181_1和第二栅极绝缘层181_2可形成在第五绝缘体160_5与第一栅极电极182_1和第二栅极电极182_2之间以及第五绝缘体160_5与第一顶盖图案183_1和第二顶盖图案183_2之间。
图25和图26分别是沿图22的线O-O’截取的视图。为了便于说明，将主要描述与上述说明的不同之处。
参考图22、图25和图26，第五绝缘体160_5可设置在场绝缘层105上以覆盖第一连接鳍图案FC1至第四连接鳍图案FC4。第三连接鳍图案FC3和第四连接鳍图案FC4的每一个可大体上与第一连接鳍图案FC1相同。举例来说，由于第三连接鳍图案FC3连接第七鳍图案F7和第八鳍图案F8，因此第七鳍图案F7和第八鳍图案F8可被形成为如同沿着的第一侧161和第二侧162延伸的方向延伸的单一连续鳍。
在根据一些实施例的制造半导体装置的工艺中，在第一栅极间隔件151a、151b、151c和第二栅极间隔件152a、152b、152c之间连续延伸的栅极结构的部分可在金属栅极电极形成后被去除。在此情况下，如上所述，第一栅极绝缘层181_1和第二栅极绝缘层181_2可不在第五绝缘体160_5与第一栅极电极182_1和第二栅极电极182_2之间以及第五绝缘体160_5与第一顶盖图案183_1和第二顶盖图案183_2之间形成。
在一些实施例中，第三连接鳍图案FC3的高度Hp4可大体上等于第三鳍图案F3的高度Hp2，如图25所示。第三连接鳍图案FC3的高度Hp4可以是从衬底100的上表面100u至第三连接鳍图案FC3的上表面测量的距离。
在一些实施例中，第三连接鳍图案FC3的高度Hp5可小于第三鳍图案F3的高度Hp2，如图26所示。举例来说，当在第一栅极间隔件151a、151b、151c和第二栅极间隔件152a、152b、152c之间连续延伸的栅极结构的部分被去除时，至少部分第三连接鳍图案FC3也会被删除。在此情况下，第三连接鳍图案FC3的高度Hp5会小于第三鳍图案F3的高度Hp2。
图27是沿图22的线O-O’截取的横截面图。为了便于说明，将主要描述与上述说明的不同之处。
参照图22和图27，在根据一些实施例的制造半导体装置的工艺中，在第一栅极间隔件151a、151b、151c和第二栅极间隔件152a、152b、152c之间连续延伸的栅极结构的部分可在形成金属栅极电极之前被去除。在此情况下，如上所述，第一栅极绝缘层181_1和第二栅极绝缘层181_2可形成在第五绝缘体160_5与第一栅极电极182_1和第二栅极电极182_2之间以及第五绝缘体160_5和第一顶盖图案183_1和第二顶盖图案183_2之间。
虽然本发明概念已经特别显示和描述并参考了一些示例性实施例，但是本领域普通技术人员将会理解，可在其中进行形式和细节上的各种变化而不脱离由权利要求书限定的本发明的精神和范围。因此，希望在这里描述的实施例在所有方面都被认为是说明性的而不是限制性的，参考所附权利要求书而不是前面的说明来表明发明的范围。

Claims (20)

1.一种半导体装置，其特征在于，包括：
绝缘体，在衬底上并具有相对的第一侧和第二侧，所述第一侧和所述第二侧中的每一个沿第一方向延伸；
第一鳍图案，从所述绝缘体的第三侧沿所述第一方向延伸；
第二鳍图案，从所述绝缘体的第四侧沿所述第一方向延伸；
第一栅极结构，从所述绝缘体的所述第一侧沿横向于所述第一方向的第二方向延伸；
第二栅极结构，从所述绝缘体的所述第二侧沿所述第二方向延伸；
第三鳍图案，与所述第一栅极结构交叠，与所述绝缘体的所述第一侧隔开，并且沿所述第一方向延伸；以及
第四鳍图案，与所述第二栅极结构交叠，与所述第二侧隔开，并且在所述第二侧延伸的方向上延伸，
其中所述绝缘体的上表面高于所述第一鳍图案的上表面和所述第二鳍图案的上表面。
2.根据权利要求1所述的半导体装置，还包括在所述绝缘体之下并设置在所述第一鳍图案和所述第二鳍图案之间的绝缘图案。
3.根据权利要求2所述的所述半导体装置，还包括设置在所述衬底上并部分覆盖所述第一鳍图案、所述第二鳍图案、所述第三鳍图案和所述第四鳍图案的场绝缘层，其中所述绝缘图案包括与所述场绝缘层相同的材料，并且其中所述绝缘图案的上表面高于所述场绝缘层的上表面。
4.根据权利要求1所述的所述半导体装置，还包括在所述绝缘体之下并设置在所述第一鳍图案和所述第二鳍图案之间且连接所述第一鳍图案和所述第二鳍图案的连接鳍图案。
5.根据权利要求1所述的半导体装置，还包括：
第一源极/漏极区，设置在于所述绝缘体的至少一侧附近；以及
源极/漏极接触件，设置在所述绝缘体上并连接到所述第一源极/漏极区。
6.根据权利要求5所述的半导体装置，其中所述源极/漏极接触件包括直接接触所述第一源极/漏极区的第一部分和在所述绝缘体之上并连接到所述源极/漏极接触件的所述第一部分的第二部分。
7.根据权利要求6所述的半导体装置，其中所述绝缘体的部分插入所述源极/漏极接触件的所述第二部分中。
8.根据权利要求1所述的半导体装置，还包括：
第一源极/漏极区，设置在所述第一栅极结构的一侧上；以及
第二源极/漏极区，设置在所述第一栅极结构的第二侧上并连接到所述第一源极/漏极区。
9.一种半导体装置，其特征在于，包括：
场绝缘层，设置在衬底上，隔开从所述场绝缘层的上表面突出的第一鳍图案和第二鳍图案；
绝缘图案，设置在所述第一鳍图案和所述第二鳍图案之间，并从所述场绝缘层的上表面突出；
第一栅极结构，设置在所述第一鳍图案上；
第二栅极结构，设置在所述第二鳍图案上；以及
绝缘体，设置在所述场绝缘层上，覆盖所述绝缘图案，并接触所述第一栅极结构和所述第二栅极结构。
10.根据权利要求9所述的所述半导体装置，其中所述第一栅极结构从所述绝缘体的第一侧延伸，且所述第二栅极结构从与所述绝缘体的所述第一侧相对的所述绝缘体的第二侧延伸。
11.根据权利要求10所述的半导体装置，还包括：
第三栅极结构，从所述绝缘体的所述第一侧延伸并与所述第一栅极结构间隔开；以及
第四栅极结构，从所述绝缘体的所述第二侧延伸并与所述第二栅极结构间隔开。
12.根据权利要求9所述的半导体装置，其中所述绝缘图案包括与所述场绝缘层相同的材料。
13.根据权利要求12所述的所述半导体装置，还包括设置在所述第一鳍图案和所述第二鳍图案之间并且通过所述绝缘图案而彼此绝缘的第三鳍图案和第四鳍图案。
14.根据权利要求13所述的半导体装置，其中所述场绝缘层中具有沟槽，所述沟槽界定彼此面对的所述第三鳍图案的短侧和所述第四鳍图案的短侧，且其中所述绝缘图案填充所述沟槽。
15.根据权利要求13所述的所述半导体装置，还包括：
第一源极/漏极区，设置在所述绝缘体的至少一侧上；以及
源极/漏极接触件，设置在所述绝缘体上，并接触所述第一源极/漏极区。
16.根据权利要求9所述的半导体装置，其中所述绝缘图案包括与所述场绝缘层不同的材料。
17.一种半导体装置，其特征在于，包括：
绝缘体，设置在衬底上，并包括沿第一方向延伸的相对的第一侧和第二侧；
第一鳍图案，从所述绝缘体的第三侧沿横向于所述第一方向的第二方向延伸；
第二鳍图案，从所述绝缘体的与第三侧相对的第四侧并且在第二方向延伸；
绝缘图案，在所述绝缘体之下以及在所述第一鳍图案与所述第二鳍图案之间；
第一栅极结构，从所述绝缘体的所述第一侧沿所述第一方向延伸；以及
第二栅极结构，从所述绝缘体的所述第二侧沿所述第一方向延伸，并且通过所述绝缘体与所述第一栅极结构绝缘，
其中所述绝缘体的上表面高于所述第一鳍图案的上表面和所述第二鳍图案的上表面。
18.根据权利要求17所述的半导体装置，还包括设置在所述衬底上并部分覆盖所述第一鳍图案和所述第二鳍图案的场绝缘层，其中所述绝缘图案从所述场绝缘层的上表面突出，且其中所述绝缘体覆盖所述绝缘图案。
19.根据权利要求18所述的半导体装置，其中所述绝缘图案包括与所述场绝缘层相同的材料。
20.根据权利要求17所述的半导体装置，还包括：
第一源极/漏极区，设置在所述绝缘体的至少一侧上；以及
源极/漏极接触件，设置在所述绝缘体上，并连接到所述第一源极/漏极区。
CN201810873335.2A 2017-09-11 2018-08-02 具有绝缘的源极/漏极跳线结构的半导体装置 Active CN109494252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170116018A KR102469885B1 (ko) 2017-09-11 2017-09-11 반도체 장치
KR10-2017-0116018 2017-09-11

Publications (2)

Publication Number Publication Date
CN109494252A true CN109494252A (zh) 2019-03-19
CN109494252B CN109494252B (zh) 2023-11-10

Family

ID=65631484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810873335.2A Active CN109494252B (zh) 2017-09-11 2018-08-02 具有绝缘的源极/漏极跳线结构的半导体装置

Country Status (4)

Country Link
US (3) US10699998B2 (zh)
KR (1) KR102469885B1 (zh)
CN (1) CN109494252B (zh)
TW (2) TWI772431B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529860B2 (en) * 2018-05-31 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for FinFET device with contact over dielectric gate
US11210447B2 (en) * 2018-09-26 2021-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reconfiguring layout and sizing for transistor components to simultaneously optimize logic devices and non-logic devices
US11217486B2 (en) * 2018-10-31 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR20210013447A (ko) 2019-07-25 2021-02-04 삼성전자주식회사 반도체 소자
JP7292171B2 (ja) * 2019-10-10 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134884A1 (en) * 2005-12-14 2007-06-14 Samsung Electronics Co., Ltd. Isolation method of defining active fins, method of fabricating semiconductor device using the same and semiconductor device fabricated thereby
CN102122645A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 集成电路结构、其制造方法和使用方法
US20150054078A1 (en) * 2013-08-21 2015-02-26 International Business Machines Corporation Methods of forming gate structures for finfet devices and the resulting smeiconductor products
KR20160019276A (ko) * 2014-08-11 2016-02-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20160118303A1 (en) * 2014-10-23 2016-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Forming Source/Drain Contact
US20160133632A1 (en) * 2014-11-12 2016-05-12 Hong-bae Park Integrated circuit device and method of manufacturing the same
CN106257688A (zh) * 2015-06-18 2016-12-28 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358012B2 (en) 2010-08-03 2013-01-22 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance
US8716124B2 (en) 2011-11-14 2014-05-06 Advanced Micro Devices Trench silicide and gate open with local interconnect with replacement gate process
US8513078B2 (en) * 2011-12-22 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for fabricating fin devices
US8759184B2 (en) * 2012-01-09 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
US8723225B2 (en) * 2012-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Guard rings on fin structures
KR101983633B1 (ko) * 2012-11-30 2019-05-29 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9035679B2 (en) 2013-05-03 2015-05-19 Globalfoundries Inc. Standard cell connection for circuit routing
KR102072410B1 (ko) * 2013-08-07 2020-02-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102025309B1 (ko) * 2013-08-22 2019-09-25 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102085525B1 (ko) * 2013-11-27 2020-03-09 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9515172B2 (en) * 2014-01-28 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor devices having isolation insulating layers and methods of manufacturing the same
US9318476B2 (en) 2014-03-03 2016-04-19 Qualcomm Incorporated High performance standard cell with continuous oxide definition and characterized leakage current
KR102088200B1 (ko) 2014-07-01 2020-03-13 삼성전자주식회사 반도체 소자 및 그 제조방법
US10361195B2 (en) 2014-09-04 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor device with an isolation gate and method of forming
KR102320820B1 (ko) * 2015-02-24 2021-11-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102407994B1 (ko) * 2015-03-23 2022-06-14 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9583493B2 (en) 2015-04-08 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit and semiconductor device
KR102373622B1 (ko) * 2015-05-11 2022-03-11 삼성전자주식회사 반도체 장치
US20160336183A1 (en) 2015-05-14 2016-11-17 Globalfoundries Inc. Methods, apparatus and system for fabricating finfet devices using continuous active area design
KR102448597B1 (ko) * 2015-06-24 2022-09-27 삼성전자주식회사 반도체 장치
US10141312B2 (en) * 2015-10-20 2018-11-27 Samsung Electronics Co., Ltd. Semiconductor devices including insulating materials in fins
US9412616B1 (en) 2015-11-16 2016-08-09 Globalfoundries Inc. Methods of forming single and double diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
US9716042B1 (en) * 2015-12-30 2017-07-25 International Business Machines Corporation Fin field-effect transistor (FinFET) with reduced parasitic capacitance
KR102530671B1 (ko) * 2015-12-31 2023-05-10 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
KR102495093B1 (ko) * 2016-11-14 2023-02-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI707473B (zh) * 2016-11-23 2020-10-11 聯華電子股份有限公司 半導體裝置以及其製作方法
KR20180096850A (ko) * 2017-02-20 2018-08-30 삼성전자주식회사 반도체 소자
CN112802901A (zh) * 2018-01-18 2021-05-14 联华电子股份有限公司 半导体元件及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134884A1 (en) * 2005-12-14 2007-06-14 Samsung Electronics Co., Ltd. Isolation method of defining active fins, method of fabricating semiconductor device using the same and semiconductor device fabricated thereby
CN102122645A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 集成电路结构、其制造方法和使用方法
US20150054078A1 (en) * 2013-08-21 2015-02-26 International Business Machines Corporation Methods of forming gate structures for finfet devices and the resulting smeiconductor products
KR20160019276A (ko) * 2014-08-11 2016-02-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20160118303A1 (en) * 2014-10-23 2016-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Forming Source/Drain Contact
US20160133632A1 (en) * 2014-11-12 2016-05-12 Hong-bae Park Integrated circuit device and method of manufacturing the same
CN106257688A (zh) * 2015-06-18 2016-12-28 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US11398425B2 (en) 2022-07-26
CN109494252B (zh) 2023-11-10
TW201914017A (zh) 2019-04-01
TW202243125A (zh) 2022-11-01
TWI772431B (zh) 2022-08-01
KR102469885B1 (ko) 2022-11-22
US20200328147A1 (en) 2020-10-15
US20220336344A1 (en) 2022-10-20
TWI824599B (zh) 2023-12-01
KR20190029008A (ko) 2019-03-20
US20190080998A1 (en) 2019-03-14
US10699998B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
CN110310916A (zh) 半导体装置
US10930509B2 (en) Semiconductor devices and methods of manufacturing the same
CN109494252A (zh) 具有绝缘的源极/漏极跳线结构的半导体装置
US11973109B2 (en) Semiconductor device
KR102443814B1 (ko) 반도체 장치 및 이의 제조 방법
US9985106B2 (en) Semiconductor devices utilizing spacer structures
US9972544B2 (en) Semiconductor device with conductive pattern on insulating line pattern on spacer on field insulating film in trench between fin patterns
US10916534B2 (en) Semiconductor device
US20170373062A1 (en) Semiconductor Device and Method for Fabricating the Same
JP7248412B2 (ja) 半導体装置
KR102330087B1 (ko) 반도체 장치 및 이의 제조 방법
KR20210039060A (ko) 반도체 장치 및 이의 제조 방법
US20220254650A1 (en) Semiconductor device and a method of manufacturing the semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant