CN110310916A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110310916A
CN110310916A CN201910063017.4A CN201910063017A CN110310916A CN 110310916 A CN110310916 A CN 110310916A CN 201910063017 A CN201910063017 A CN 201910063017A CN 110310916 A CN110310916 A CN 110310916A
Authority
CN
China
Prior art keywords
fin pattern
pattern
gate
semiconductor device
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910063017.4A
Other languages
English (en)
Other versions
CN110310916B (zh
Inventor
曹玟锡
李载晛
李钟汉
朴洪培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110310916A publication Critical patent/CN110310916A/zh
Application granted granted Critical
Publication of CN110310916B publication Critical patent/CN110310916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Abstract

提供了一种半导体装置。所述半导体装置包括：第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离，并且分别在基底上沿第一方向延伸；第三鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开并且在第一方向上延伸；场绝缘膜，位于第一鳍型图案至第三鳍型图案的侧壁的一部分上；器件隔离结构，在第二方向上延伸并且位于隔离沟槽中；栅极绝缘支撑件，在场绝缘膜上沿第一方向延伸并且位于第一鳍型图案与第三鳍型图案之间；栅极结构，与第三鳍型图案交叉，在第二方向上延伸并且与栅极绝缘支撑件接触，其中，从基底到栅极结构的底表面的高度比从基底到栅极绝缘支撑件的底表面的高度大。

Description

半导体装置
本申请要求于2018年3月27日在韩国知识产权局提交的第10-2018-0034854号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本发明构思涉及一种半导体装置。
背景技术
用于增加半导体装置密度的缩小(scaling)技术之一是基于在基底上形成多栅极晶体管，在多栅极晶体管中形成有具有鳍形状或纳米线形状的多沟道有源图案(或硅主体)。栅极形成在多沟道有源图案的表面上。
由于这样的多栅极晶体管利用三维沟道，因此可更容易执行缩小。此外，即使不增加多栅极晶体管的栅极长度也可以改善电流控制能力。此外，可能够有效地抑制沟道区域的电位受漏极电压影响的短沟道效应(SCE)。
发明内容
本发明构思的方面可以提供一种半导体装置，所述半导体装置可以减小相邻晶体管的源极/漏极之间的短路的可能性或防止相邻晶体管的源极/漏极之间的短路，所述半导体装置包括隔离绝缘图案，所述隔离绝缘图案使在长度方向上相邻的栅电极隔离并且包括在同一制造工艺阶段中形成的栅极绝缘支撑件和器件隔离结构，从而改善操作性能和可靠性。
本发明构思的方面不限于上述的方面，可以根据下面的描述理解未提及的其他方面。
根据本发明构思的一些实施例，提供了一种半导体装置，所述半导体装置包括：第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离并且分别在基底上沿第一方向延伸；第三鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开并且在第一方向上延伸；场绝缘膜，位于第一鳍型图案至第三鳍型图案的侧壁的一部分上；器件隔离结构，在第二方向上延伸并且位于隔离沟槽中；栅极绝缘支撑件，在场绝缘膜上沿第一方向延伸并位于第一鳍型图案和第三鳍型图案之间；栅极结构，与第三鳍型图案交叉，在第二方向上延伸，并且与栅极绝缘支撑件接触，其中，从基底到栅极结构的底表面的高度比从基底到栅极绝缘支撑件的底表面的高度大。
根据本发明构思的一些实施例，提供了一种半导体装置，所述半导体装置包括：第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离并且分别在基底上沿第一方向延伸；第三鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开并沿第一方向延伸；场绝缘膜，设置在第一鳍型图案、第二鳍型图案和第三鳍型图案的侧壁的一部分上；器件隔离结构，包括堆叠结构，器件隔离结构在第二方向上延伸并且位于隔离沟槽中；栅极绝缘支撑件，包括堆叠结构，栅极绝缘支撑件在场绝缘膜上沿第一方向延伸并位于第一鳍型图案和第三鳍型图案之间；以及栅极结构，与第三鳍型图案交叉，在第二方向上延伸，并与栅极绝缘支撑件接触。
根据本发明构思的一些实施例，提供了一种半导体装置，所述半导体装置包括：第一鳍型图案和第二鳍型图案，均在基底上沿第一方向延伸；第三鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开并且沿第一方向延伸；场绝缘膜，位于第一鳍型图案、第二鳍型图案和第三鳍型图案的侧壁的一部分上；隔离绝缘图案，包括在基底上沿第一方向延伸的第一隔离图案以及沿第二方向延伸的第二隔离图案，第一隔离图案在第一鳍型图案和第三鳍型图案之间位于场绝缘膜上，第二隔离图案使第一鳍型图案和第二鳍型图案隔离；第一栅极结构，与第一鳍型图案交叉，沿第二方向延伸，并与第一隔离图案接触；第二栅极结构，与第三鳍型图案交叉，与第一栅极结构并肩布置，并与第一隔离图案接触，其中，从第一鳍型图案的上表面到第二隔离图案的底表面的深度比从第一鳍型图案的上表面到第一隔离图案的底表面的深度大。
注意的是，尽管没有相对于其具体描述，但是关于一个实施例描述的发明构思的方面可以包含在不同的实施例中。也就是说，所有实施例和/或任意实施例的特征可以以任意方式和/或组合进行组合。在下面阐述的说明书中详细描述发明构思的这些和其他方面。
附图说明
通过参照附图对本发明构思的示例性实施例的详细描述，本发明构思的以上和其他方面和特征将变得更加明显，在附图中：
图1是示出根据本发明构思的一些实施例的半导体装置的平面图；
图2至图7分别是沿图1的线A-A、B-B、C-C、D-D、E-E和F-F截取的剖视图；
图8至图14是示出根据本发明构思的一些实施例的半导体装置的剖视图；
图15至图26是示出根据本发明构思的一些实施例的半导体装置的剖视图；
图27是示出根据本发明构思的一些实施例的半导体装置的平面图；
图28是示出根据本发明构思的一些实施例的半导体装置的示意性平面图；
图29是沿图28的线G-G截取的剖视图；
图30是示出根据本发明构思的一些实施例的半导体装置的剖视图；
图31至图45是示出根据本发明构思的一些实施例的制造半导体装置的方法的剖视中间阶段图。
具体实施方式
在根据本发明构思的一些实施例的半导体装置的附图中，以示例的方式示出了包括具有鳍型图案形状的沟道区域的鳍式晶体管(FinFET)，但是本发明构思的实施例不限于此。根据本发明构思的一些实施例的半导体装置可以包括隧道晶体管(FET)、包含纳米线的晶体管、包含纳米片的晶体管或者三维(3D)晶体管。此外，根据本发明构思的一些实施例的半导体装置可以包括双极结型晶体管或横向双扩散晶体管(LDMOS)等。
发明构思的一些实施例源于认识到可以通过使用隔离绝缘图案来减少或防止相邻晶体管的源极/漏极之间的短路，所述隔离绝缘图案可以包括在第一方向上延伸的栅极绝缘支撑件以及在大致垂直于第一方向的第二方向上延伸的器件隔离结构。栅极绝缘支撑件和器件隔离结构可以在同一制造工艺阶段中形成。
图1至图7是示出根据本发明构思的一些实施例的半导体装置的图。图1是示出根据本发明构思的一些实施例的半导体装置的示意平面图。图2至图7分别是沿图1的线A-A、B-B、C-C、D-D、E-E和F-F截取的剖视图。为了便于解释，图1中没有示出下层间绝缘膜191和上层间绝缘膜192。
参照图1至图7，根据本发明构思的一些实施例的半导体装置包括第一鳍型图案110、第二鳍型图案210、第三鳍型图案310、第一栅极结构120、第二栅极结构220、第三栅极结构320、第四栅极结构420、第五栅极结构520、第六栅极结构620和隔离绝缘图案170。
基底100可以是体硅或绝缘体上硅(SOI)基底。可选择地，基底100可以是硅基底，或者可以包括但不限于其他材料，诸如，硅锗、绝缘体上硅锗(SGOI)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。
第一鳍型图案110、第二鳍型图案210和第三鳍型图案310中的每个可以从基底100突出。第一鳍型图案110、第二鳍型图案210和第三鳍型图案310中的每个可以沿第一方向X在基底100上往长延伸。例如，第一鳍型图案110、第二鳍型图案210和第三鳍型图案310中的每个可以包括在第一方向X上延伸的长边和在第二方向Y上延伸的短边。
第一鳍型图案110和第二鳍型图案210可以沿第一方向X以行布置。第一鳍型图案110和第二鳍型图案210可以通过隔离沟槽180t隔离。第一鳍型图案110和第二鳍型图案210可以通过在第二方向Y上延伸的隔离绝缘图案170隔离。第一鳍型图案110可以在第一方向X上与第二鳍型图案210分隔开。第一鳍型图案110和第二鳍型图案210中的每个可以在第二方向Y上与第三鳍型图案310分隔开。虽然已经示出了多个第一鳍型图案110和第二鳍型图案210中的每个，但是发明构思的实施例不限于此。
第一鳍型图案110、第二鳍型图案210和第三鳍型图案310可以是基底100的一部分，并且可以包括从基底100生长的外延层。第一鳍型图案110、第二鳍型图案210和第三鳍型图案310可以包括，例如，作为元素半导体材料的硅或锗。第一鳍型图案110、第二鳍型图案210和第三鳍型图案310中的每个可以包括化合物半导体，并且可以包括，例如，IV族-IV族化合物半导体或III族-V族化合物半导体。具体地，以IV族-IV族化合物半导体为例，第一鳍型图案110、第二鳍型图案210和第三鳍型图案310中的每个可以是包含碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的两种或更多种的二元化合物或三元化合物，或者是用IV族元素掺杂这些元素获得的化合物。以III族-V族化合物半导体为例，第一鳍型图案110、第二鳍型图案210和第三鳍型图案310中的每个可以是通过作为III族元素的铝(Al)、镓(Ga)和铟(In)中的至少一种与作为V族元素的磷(P)、砷(As)和锑(Sb)中的至少一种组合形成的二元化合物、三元化合物或四元化合物。
场绝缘膜105可以形成在基底100上。场绝缘膜105可以覆盖第一鳍型图案110和第二鳍型图案210的一部分。例如，场绝缘膜105可以设置在第一鳍型图案110、第二鳍型图案210和第三鳍型图案310中的每个的侧壁的一部分上。第一鳍型图案110、第二鳍型图案210和第三鳍型图案310的上表面可以从场绝缘膜105的上表面向上突出。第一鳍型图案110、第二鳍型图案210和第三鳍型图案310可以通过位于基底100上的场绝缘膜105来限定。场绝缘膜105可以包括，例如，氧化硅膜、氮化硅膜和氮氧化硅膜中的至少一种。
第一栅极结构120、第二栅极结构220、第三栅极结构320、第四栅极结构420、第五栅极结构520和第六栅极结构620中的每个可以分别在场绝缘膜105上沿第二方向Y延伸。第一栅极结构120可以形成在第一鳍型图案110上以与第一鳍型图案110交叉。第二栅极结构220可以形成在第三鳍型图案310上以与第三鳍型图案310交叉。第一栅极结构120和第二栅极结构220可以沿第二方向Y以行布置，隔离绝缘图案170置于第一栅极结构120和第二栅极结构220之间。第一栅极结构120和第二栅极结构220可以通过在第一方向X上延伸的隔离绝缘图案170彼此隔离。
第三栅极结构320可以形成在第三鳍型图案310上以与第三鳍型图案310交叉。第三栅极结构320可以在第一方向X上与第二栅极结构220分隔开。第三栅极结构320和第六栅极结构620可以沿第二方向Y以行布置，隔离绝缘图案170置于第三栅极结构320和第六栅极结构620之间。第四栅极结构420可以形成在第一鳍型图案110和第三鳍型图案310上以与第一鳍型图案110和第三鳍型图案330交叉。第五栅极结构520形成在第二鳍型图案210和第三鳍型图案310上以与第二鳍型图案210和第三鳍型图案310交叉。
第一栅极结构120、第二栅极结构220、第三栅极结构320、第四栅极结构420和第五栅极结构520中的每个可以包括：栅电极130、230、330、430和530；栅极绝缘膜135、235、335、435和535；栅极间隔件140、240、340、440和540；通过栅极间隔件140、240、340、440和540限定的栅极沟槽140t、240t、340t、440t和540t；以及盖图案145、245、345、445和545。
第一栅极绝缘膜135、第二栅极绝缘膜235、第三栅极绝缘膜335、第四栅极绝缘膜435和第五栅极绝缘膜535可以沿着相应的栅极沟槽140t、240t、340t、440t和540t的侧壁和底表面延伸。第一栅极绝缘膜135、第二栅极绝缘膜235、第三栅极绝缘膜335、第四栅极绝缘膜435和第五栅极绝缘膜535中的每个可以包括高介电常数绝缘膜。
高介电常数绝缘膜可以包括具有比氧化硅膜的介电常数高的介电常数的高介电材料。第一栅极绝缘膜135、第二栅极绝缘膜235、第三栅极绝缘膜335、第四栅极绝缘膜435和第五栅极绝缘膜535中的每个可以包括氧化铪、氧化铪硅、氧化铪铝、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌中的一种或更多种。
第一栅电极130、第二栅电极230、第三栅电极330、第四栅电极430和第五栅电极530可以设置在相应的栅极绝缘膜135、235、335、435和535上。第一栅电极130、第二栅电极230、第三栅电极330、第四栅电极430和第五栅电极530可以分别填充栅极沟槽140t、240t、340t、440t和540t的一部分。
第一栅电极130、第二栅电极230、第三栅电极330、第四栅电极430和第五栅电极530可以包括，例如，氮化钛(TiN)、碳化钽(TaC)、氮化钽(TaN)、氮化钛硅(TiSiN)、氮化钽硅(TaSiN)、氮化钽钛(TaTiN)、氮化钛铝(TiAlN)、氮化钽铝(TaAlN)、氮化钨(WN)、钌(Ru)、钛铝(TiAl)、碳氮化钛铝(TiAlC-N)、碳化钛铝(TiAlC)、碳化钛(TiC)、碳氮化钽(TaCN)、钨(W)、铝(Al)、铜(Cu)、钴(Co)、钛(Ti)、钽(Ta)、镍(Ni)、铂(Pt)、镍铂(Ni-Pt)、铌(Nb)、氮化铌(NbN)、碳化铌(NbC)、钼(Mo)、氮化钼(MoN)、碳化钼(MoC)、碳化钨(WC)、铑(Rh)、钯(Pd)、铱(Ir)、锇(Os)、银(Ag)、金(Au)、锌(Zn)、钒(V)及其组合。
第一栅极间隔件140、第二栅极间隔件240、第三栅极间隔件340、第四栅极间隔件440和第五栅极间隔件540可以分别形成在第一栅电极130、第二栅电极230、第三栅电极330、第四栅电极430和第五栅电极530的侧壁上。第一栅极间隔件140、第二栅极间隔件240、第三栅极间隔件340、第四栅极间隔件440和第五栅极间隔件540可以包括例如，氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)和碳氮氧化硅(SiOCN)中的一种或更多种。
第一盖图案145、第二盖图案245、第三盖图案345、第四盖图案445和第五盖图案545分别形成在栅电极130、230、330、430和530上。第一盖图案145、第二盖图案245、第三盖图案345、第四盖图案445和第五盖图案545可以分别填充形成栅电极130、230、330、430和530后遗留的栅极沟槽140t、240t、340t、440t和540t。
第一盖图案145、第二盖图案245、第三盖图案345、第四盖图案445和第五盖图案545中的每个可以包括，例如，氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)和碳氮氧化硅(SiOCN)中的一种或更多种。
在图2至图4中，第一栅极绝缘膜135、第二栅极绝缘膜235、第三栅极绝缘膜335、第四栅极绝缘膜435和第五栅极绝缘膜535示出为未在第一盖图案145、第二盖图案245、第三盖图案345、第四盖图案445和第五盖图案545与第一栅极间隔件140、第二栅极间隔件240、第三栅极间隔件340、第四栅极间隔件440和第五栅极间隔件540之间延伸，但是发明构思的实施例不限于此。
第六栅极结构620也可以包括第六栅电极630、第六栅极绝缘膜635、第六盖图案645、第六栅极间隔件和第六栅极沟槽。第六栅极结构620的描述可以与第一栅极结构120的描述基本相同。
第一外延图案150可以形成在第一鳍型图案110上。第二外延图案250可以形成在第二鳍型图案210上。第三外延图案350可以形成在第三鳍型图案310上。
第一外延图案150可以包括在利用第一鳍型图案110作为沟道区域的晶体管的源极/漏极中。第二外延图案250可以包括在利用第二鳍型图案210作为沟道区域的晶体管的源极/漏极中。第三外延图案350可以包括在利用第三鳍型图案310作为沟道区域的晶体管的源极/漏极中。
虽然未示出，但是蚀刻防止膜还可以形成在第一外延图案150、第二外延图案250和第三外延图案350上。
下层间绝缘膜191可以形成在场绝缘膜105上以全部或部分覆盖第一外延图案150、第二外延图案250和第三外延图案350。下层间绝缘膜191可以围绕第一栅极结构120、第二栅极结构220、第三栅极结构320、第四栅极结构420、第五栅极结构520和第六栅极结构620形成。下层间绝缘膜191可以覆盖第一栅极结构120、第二栅极结构220、第三栅极结构320、第四栅极结构420、第五栅极结构520和第六栅极结构620的侧壁的至少一部分。
隔离绝缘图案170可以包括在第一方向X上延伸的第一栅极绝缘支撑件160以及在第二方向Y上延伸的第一器件隔离结构180。
第一栅极绝缘支撑件160可以在第一鳍型图案110和第三鳍型图案310之间设置于场绝缘膜105上。第一栅极绝缘支撑件160可以在第二方向Y上与第一鳍型图案110和第三鳍型图案310分隔开。第一栅极绝缘支撑件160可以设置在第一栅极结构120与第二栅极结构220之间。第一栅极绝缘支撑件160可以使第一栅极结构120和第二栅极结构220彼此隔离。
第一栅极绝缘支撑件160可以与第一栅极结构120和第二栅极结构220接触。第一栅极绝缘支撑件160包括沿第一方向X延伸的第一侧160a以及沿第二方向Y延伸的第二侧160b。第一栅极结构120和第二栅极结构220可以与第一栅极绝缘支撑件的第一侧160a接触。在图1和图2中，第一栅极绝缘支撑件160示出为不与第三栅极结构320和第四栅极结构420接触，但是发明构思的实施例不限于此。
第一栅极绝缘支撑件160可以设置在包括在下层间绝缘膜191中的第一绝缘沟槽160t内部。第一绝缘沟槽160t的一部分凹进场绝缘膜105中。第一绝缘沟槽160t的侧壁由下层间绝缘膜191和场绝缘膜105限定。第一绝缘沟槽160t的底表面的至少一部分可以由场绝缘膜105限定。
第一栅极绝缘支撑件160可以填充第一绝缘沟槽160t。第一栅极绝缘支撑件160可以包括第一栅极绝缘衬里161和第一栅极绝缘填充膜162。第一栅极绝缘衬里161沿着第一绝缘沟槽160t的侧壁的一部分延伸。第一栅极绝缘衬里161未形成在第一绝缘沟槽160t的底表面上。第一栅极绝缘填充膜162可以部分或完全填充其中形成有第一栅极绝缘衬里161的第一绝缘沟槽160t。
在其他实施例中，第一栅极绝缘填充膜162可以部分或完全填充第一绝缘沟槽160t。第一栅极绝缘衬里161形成在第一栅极绝缘填充膜162的侧壁上。第一栅极绝缘衬里161未形成在第一栅极绝缘填充膜162的底表面的至少一部分上。
在根据本发明构思的一些实施例的半导体装置中，第一绝缘沟槽160t的底表面可以完全由场绝缘膜105限定。第一栅极绝缘支撑件的底表面160bs可以完全由场绝缘膜105限定。此外，第一栅极绝缘衬里161没有完全形成在第一栅极绝缘填充膜162的底表面上。在一些实施例中，第一栅极绝缘支撑件的底表面160bs可以被第一栅极绝缘填充膜162完全覆盖。
在图5中，第一栅极绝缘膜135和第二栅极绝缘膜235均没有沿第一栅极绝缘支撑件160的侧壁延伸。第一栅电极130和第二栅电极230可以与第一栅极绝缘支撑件160接触。第一栅极绝缘衬里161包括在第一栅极绝缘填充膜162与第一盖图案145之间以及第一栅极绝缘填充膜162与第二盖图案245之间延伸的部分。
第一栅极绝缘支撑件的上表面160us可以与下层间绝缘膜191的上表面以及第一栅极结构120、第二栅极结构220、第三栅极结构320、第四栅极结构420、第五栅极结构520和第六栅极结构620的上表面放置在同一平面上。
第一栅极绝缘支撑件160可以使第一栅极结构120和第二栅极结构220在第二方向Y上完全隔离。结果，如图7中所示，第一栅极绝缘支撑件160可以设置在第一鳍型图案110上的第一外延图案150与第三鳍型图案310上的第三外延图案350之间。
第一器件隔离结构180可以设置在第一鳍型图案110和第二鳍型图案210之间。第一器件隔离结构180可以使第一鳍型图案110和第二鳍型图案210彼此隔离。第一器件隔离结构180可以设置在第三栅极结构320和第六栅极结构620之间。第一器件隔离结构180可以使第三栅极结构320和第六栅极结构620彼此隔离。
第一器件隔离结构180可以与第三栅极结构320和第六栅极结构620接触。第一器件隔离结构180包括在第一方向X上延伸的第一侧180a以及在第二方向Y上延伸的第二侧180b。第三栅极结构320和第六栅极结构620可以与第一器件隔离结构的第一侧180a接触。第一器件隔离结构的第二侧180b可以面对第一鳍型图案110和第二鳍型图案210的短边。
第一器件隔离结构180可以设置在包括在下层间绝缘膜191中的隔离沟槽180t中。隔离沟槽180t可以形成在第一外延图案150与第二外延图案250之间以及第三栅极结构320与第六栅极结构620之间。隔离沟槽180t的位于第一外延图案150与第二外延图案250之间的侧壁可以由虚设间隔件185、第一鳍型图案110和第二鳍型图案210限定。
例如，由第一鳍型图案110和第二鳍型图案210限定的隔离沟槽180t的侧壁之间的宽度在基底100的厚度方向上可以基本恒定。第三栅极结构320与第六栅极结构620之间的隔离沟槽180t的侧壁的一部分可以由场绝缘膜105限定。隔离沟槽180t的一部分凹进场绝缘膜105中。
隔离沟槽180t的底表面可以由场绝缘膜105、基底100和剩余鳍RF来限定。剩余鳍RF可以是在形成隔离沟槽180t的蚀刻阶段中去除鳍型图案部分后剩余的部分。在其他实施例中，可以在完成蚀刻后不存在剩余鳍RF。场绝缘膜105的设置在第一器件隔离结构180与基底100之间的厚度h16比场绝缘膜105的位于第二栅极结构220的底表面与基底100之间的厚度(图5的h13)小。
例如，虚设间隔件185可以包括与第一栅极间隔件140相同的材料。与示出的构造不同，虚设间隔件185可以不设置在第一器件隔离结构180的侧壁的一部分上。在图3中，虚设间隔件185的高度示出为与第一栅极间隔件140的高度基本相同，但是根据发明构思的各种实施例，该高度不限于此。虚设间隔件185的高度可以比第一栅极间隔件140的高度小。
第一器件隔离结构180可以填充隔离沟槽180t。第一器件隔离结构180可以包括器件隔离衬里181和器件隔离填充膜182。器件隔离衬里181沿着隔离沟槽180t的侧壁的一部分延伸。器件隔离衬里181未形成在隔离沟槽180t的底表面上。器件隔离填充膜182可以填充其中形成有器件隔离衬里181的隔离沟槽180t。
在其他实施例中，器件隔离填充膜182可以部分或完全填充隔离沟槽180t。器件隔离衬里181形成在器件隔离填充膜182的侧壁上。器件隔离衬里181未形成在器件隔离填充膜182的底表面上。
在图6中，第三栅极绝缘膜335和第六栅极绝缘膜635中的每个不沿第一器件隔离结构180的侧壁延伸。第三栅电极330和第六栅电极630可以与第一器件隔离结构180接触。器件隔离衬里181包括在第一器件隔离填充膜182与第三盖图案345之间以及器件隔离填充膜182与第六盖图案645之间延伸的部分。
第一栅极绝缘支撑件160和第一器件隔离结构180在同一制造工艺阶段形成。因此，第一栅极绝缘支撑件160的堆叠结构可以与第一器件隔离结构180的堆叠结构相同。
例如，第一栅极绝缘支撑件160可以包括第一栅极绝缘衬里161和第一栅极绝缘填充膜162，第一器件隔离结构180可以包括器件隔离衬里181和器件隔离填充膜182。第一栅极绝缘衬里161可以对应于器件隔离衬里181，第一栅极绝缘填充膜162可以对应于器件隔离填充膜182。第一栅极绝缘衬里161可以包括与器件隔离衬里181相同的材料。
第一栅极绝缘衬里161和器件隔离衬里181可以包括，例如，氮化硅、氧化硅、碳化硅、碳氮化硅、碳氧化硅、氧氮化硅、碳氮氧化硅和氧化铝中的一种或更多种。
第一栅极绝缘填充膜162可以包括与器件隔离填充膜182相同的材料。第一栅极绝缘填充膜162和器件隔离填充膜182可以包括，例如，氮化硅、氧化硅、碳化硅、碳氮化硅、碳氧化硅、氧氮化硅和碳氮氧化硅中的一种或更多种。
在根据本发明构思的一些实施例的半导体装置中，从第一鳍型图案110的上表面到第一器件隔离结构180的底表面的深度h12可以与第一鳍型图案110的高度h11基本相同。
由于第一绝缘沟槽160t的一部分凹进场绝缘膜105中，因此从基底100到第二栅极结构220的底表面的高度h13比从基底100到第一栅极绝缘支撑件160的底表面的高度h14大。
另外，从第一鳍型图案110的上表面到第一栅极绝缘支撑件160的底表面的深度h15比第一鳍型图案110的高度h11小。因此，从第一鳍型图案110的上表面到第一器件隔离结构180的底表面的深度h12比从第一鳍型图案110的上表面到第一栅极绝缘支撑件160的底表面的深度h15大。
在图1中，第一器件隔离结构180示出为使两对第一鳍型图案110和第二鳍型图案210隔离，但是本发明构思的实施例不限于此。虽然第一栅极绝缘支撑件160示出为使两个栅极结构隔离，但是本发明构思的实施例不限于此。
虽然附图示出了在第一栅极绝缘支撑件160和第一鳍型图案110之间不存在被第一器件隔离结构180隔离的鳍型图案，但是这仅是为了解释的方便，发明构思的实施例不限于此。
虽然附图示出了在第二栅极结构220和第三栅极结构320之间不存在被第一栅极绝缘支撑件160切割的栅极结构，但是这仅是为了方便，发明构思的实施例不限于此。
上层间绝缘膜192形成在下层间绝缘膜191、第一栅极绝缘支撑件160、第一器件隔离结构180以及第一栅极结构120、第二栅极结构220、第三栅极结构320、第四栅极结构420、第五栅极结构520和第六栅极结构620上。下层间绝缘膜191和上层间绝缘膜192可以包括但不限于，例如，氧化硅、氮化硅、氮氧化硅、FOX(可流动氧化物)、TOSZ(Tonen SilaZene)、USG(无掺杂二氧化硅玻璃)、BSG(硼硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)、PETEOS(等离子体增强原硅酸四乙酯)、FSG(氟化物硅酸盐玻璃)、CDO(碳掺杂有机硅氧化物)、干凝胶、气凝胶、非晶质、氟化碳、OSG(有机硅酸盐玻璃)、聚对二甲苯、BCB(双苯并环丁烯)、丝绸(SiLK)、聚酰亚胺、多孔聚合物材料或其组合。
图8至图14是示出根据本发明构思的一些实施例的半导体装置的剖视图。为了便于解释，将主要描述与上面参照图1至图7描述的这些实施例的不同。
参照图8和图9，在根据本发明构思的一些实施例的半导体装置中，第一栅极绝缘衬里161包括下绝缘衬里161a和上绝缘衬里161b，器件隔离衬里181包括下隔离衬里181a和上隔离衬里181b。
上绝缘衬里161b形成在下绝缘衬里161a上。上绝缘衬里161b的高度比下绝缘衬里161a的高度大。上绝缘衬里161b的一部分不沿下绝缘衬里161a延伸。
上隔离衬里181b形成在下隔离衬里181a上。上隔离衬里181b的高度比下隔离衬里181a的高度大。上隔离衬里181b的一部分不沿下隔离衬里181a延伸。
下绝缘衬里161a对应于下隔离衬里181a，上隔离衬里181b可以对应于上绝缘衬里161b。下绝缘衬里161a可以包括与下隔离衬里181a相同的材料，上隔离衬里181b可以包括与上绝缘衬里161b相同的材料。
第一栅极绝缘支撑件160包括下绝缘衬里161a、上绝缘衬里161b和第一栅极绝缘填充膜162的堆叠结构。第一器件隔离结构180包括下隔离衬里181a、上隔离衬里181b和器件隔离填充膜182的堆叠结构。
也就是说，在一些实施例中，第一栅极绝缘支撑件160的堆叠结构可以与第一器件隔离结构180的堆叠结构相同。
参照图10，在根据本发明构思的一些实施例的半导体装置中，第一器件隔离结构180包括隔离空气间隙180g。隔离空气间隙180g可以至少部分被器件隔离填充膜182围绕。
参照图11，在根据本发明构思的一些实施例的半导体装置中，第一栅极绝缘支撑件160包括绝缘空气间隙160g。绝缘空气间隙160g可以被第一栅极绝缘填充膜162包围。
在图10和图11中，第一栅极绝缘支撑件160和第一器件隔离结构180可以同时包括空气间隙，但是发明构思的实施例不限于此。根据第一栅极绝缘支撑件160在第二方向Y上的宽度以及第一器件隔离结构180在第一方向X上的宽度，在发明构思的其他实施例中，可以仅形成绝缘空气间隙160g和隔离空气间隙180g中的一个。
在根据本发明构思的一些实施例的半导体装置中，在第一栅极绝缘支撑件160的堆叠结构和第一器件隔离结构180的堆叠结构中不考虑是否存在空气间隙。
参照图12，根据本发明构思的一些实施例的半导体装置还可以包括连接间隔件240cs，连接间隔件240cs在第一栅极绝缘支撑件160与场绝缘膜105之间从场绝缘膜105的上表面突出。
连接间隔件240cs可以凹进第一栅极绝缘支撑件160中。例如，连接间隔件240cs的高度比第三栅极结构320和第四栅极结构440的高度小。由于连接间隔件240cs的底表面以及第三栅极结构320和第四栅极结构420的底表面可以与场绝缘膜105接触，因此第三栅极结构320和第四栅极结构420的上表面比连接间隔件240cs的上表面高。
此外，连接间隔件240cs直接连接至第一栅极结构120和第二栅极结构220。连接间隔件240cs可以与第一栅极结构120和第二栅极结构220接触。连接间隔件240cs可以包括与第一栅极间隔件140和第二栅极间隔件240相同的材料。
第一栅极绝缘衬里161示出为设置在连接间隔件240cs的侧壁上，但是发明构思的实施例不限于此。在第一绝缘沟槽160t的形成期间，可以根据连接间隔件240cs的高度而去除连接间隔件240cs的侧壁上的第一栅极绝缘衬里161。
第一栅极绝缘支撑件的底表面160bs可以由场绝缘膜105、第一栅极绝缘衬里161和连接间隔件240cs限定。也就是说，第一栅极绝缘衬里161未形成在第一栅极绝缘填充膜162的底表面的一部分上。
参照图13和图14，在根据本发明构思的一些实施例的半导体装置中，下层间绝缘膜191的一部分可以置于第一栅极绝缘支撑件160与场绝缘膜105之间。
例如，第一栅极绝缘支撑件160包括邻近(或邻接，毗连)第一栅极结构120和第二栅极结构220的第一部分160x以及不邻近第一栅极结构120和第二栅极结构220的第二部分160y。
第一栅极绝缘支撑件的第一部分160x位于第一栅极结构120与第二栅极结构220之间。第一栅极绝缘支撑件的第二部分160y可以位于相邻的第一栅极结构120与第三栅极结构320之间、相邻的第一栅极结构120之间以及相邻的第一栅极结构120与第四栅极结构420之间。
下层间绝缘膜191可以置于第一栅极绝缘支撑件的第二部分160y的底表面与场绝缘膜105的上表面之间。
第一栅极绝缘衬里161示出为形成在下层间绝缘膜191的置于第一栅极绝缘支撑件160与场绝缘膜105之间的部分中，但是发明构思的实施例不限于此。
图15至图26是示出根据本发明构思的一些实施例的半导体装置的剖视图。图27是示出根据本发明构思的一些实施例的半导体装置的平面图。为了便于解释，将主要描述与参照图1至图7描述的这些实施例的不同。
参照图15至图18，在根据本发明构思的一些实施例的半导体装置中，第一栅极绝缘填充膜162包括下绝缘填充膜162a和上绝缘填充膜162b，器件隔离填充膜182包括下隔离填充膜182a和上隔离填充膜182b。
在图15和图16中，下绝缘填充膜162a可以沿第一绝缘沟槽160t的侧壁和底表面延伸。上绝缘填充膜162b形成在下绝缘填充膜162a上并且可以部分或完全填充第一绝缘沟槽160t。
下隔离填充膜182a可以沿隔离沟槽180t的侧壁和底表面延伸。上隔离填充膜182b形成在下隔离填充膜182a上并且可以部分或完全填充隔离沟槽180t。
在图17和图18中，下绝缘填充膜162a可以部分或完全填充第一绝缘沟槽160t的一部分。上绝缘填充膜162b形成在下绝缘填充膜162a上并且可以部分或完全填充第一绝缘沟槽160t的剩余部分。下绝缘填充膜162a未延伸到上层间绝缘膜192。
下隔离填充膜182a可以部分或完全填充隔离沟槽180t的一部分。上隔离填充膜182b形成在下隔离填充膜182a上并且可以部分或完全填充隔离沟槽180t的剩余部分。下隔离填充膜182a未延伸到上层间绝缘膜192。
在图15至图18中，下绝缘填充膜162a可以对应于下隔离填充膜182a，上绝缘填充膜162b可以对应于上隔离填充膜182b。下绝缘填充膜162a可以包括与下绝缘填充膜182a相同的材料，上绝缘填充膜162b可以包括与上绝缘填充膜182b相同的材料。
第一栅极绝缘支撑件160包括第一栅极绝缘衬里161、下绝缘填充膜162a和上绝缘填充膜162b的堆叠结构。第一器件隔离结构180包括器件隔离衬里181、下隔离填充膜182a和上隔离填充膜182b的堆叠结构。也就是说，在一些实施例中，第一栅极绝缘支撑件160的堆叠结构可以与第一器件隔离结构180的堆叠结构相同。
参照图19，在根据本发明构思的一些实施例的半导体装置中，从第一鳍型图案110的上表面到第一器件隔离结构180的底表面的深度h12比第一鳍型图案110的高度h11大。隔离沟槽180t的一部分延伸至基底100的内部。
参照图20，在根据本发明构思的一些实施例的半导体装置中，从第一鳍型图案110的上表面到第一器件隔离结构180的底表面的深度h12比第一鳍型图案110的高度h11小。
第一鳍型图案110和第二鳍型图案210通过位于基底100上的半导体材料连接。
参照图21，在根据本发明构思的一些实施例的半导体装置中，由第一鳍型图案110和第二鳍型图案210限定的隔离沟槽180t的侧壁之间的宽度随着其接近基底100而减小。
参照图22，在根据本发明构思的一些实施例的半导体装置中，由第一鳍型图案110和第二鳍型图案210限定的隔离沟槽180t的侧壁之间的宽度可以随着其接近基底100而增大随后减小。
参照图23，在根据本发明构思的一些实施例的半导体装置中，第三栅电极330和第四栅电极430的上表面可以与下层间绝缘膜191的上表面放置在同一平面上。相似地，第一栅电极、第二栅电极、第五栅电极和第六栅电极(图3至图6的130、230、530和630)也可以与下层间隔离膜191的上表面放置在同一平面上。
此外，第一栅电极130、第二栅电极230、第三栅电极330、第四栅电极430、第五栅电极530和第六栅电极630的上表面可以与第一栅极绝缘支撑件的上表面160us和第一器件隔离结构180的上表面放置在同一平面上。第一栅极结构120、第二栅极结构220、第三栅极结构320、第四栅极结构420、第五栅极结构520和第六栅极结构620可以均不包括盖图案145、245、345、445、545和645。
参照图24，在根据本发明构思的一些实施例的半导体装置中，深沟槽DT可以在第一鳍型图案110和第三鳍型图案310之间形成在基底100中。深沟槽DT可以比限定第一鳍型图案110和第三鳍型图案310的沟槽深。场绝缘膜105部分或完全填充深沟槽DT。
第一栅极绝缘支撑件160可以形成在部分或完全填充深沟槽DT的场绝缘膜105上。
参照图25，根据本发明构思的一些实施例的半导体装置还可以包括在第一鳍型图案110和第三鳍型图案310之间从基底100突出的突出图案FP。
突出图案FP的高度比第一鳍型图案110的高度与第三鳍型图案310的高度小。突出图案FP的高度比场绝缘膜105的与第一栅电极130叠置的高度小。突出图案FP可以例如在第一方向(图1的X)上延伸，但是发明构思的实施例不限于此。
虽然第一栅极绝缘支撑件160的底表面示出为比突出图案FP的上表面高，但本发明构思的实施例不限于此。在一些实施例中，第一栅极绝缘支撑件160可以与突出图案FP接触。
参照图26，在根据本发明构思的一些实施例的半导体装置中，第一栅极绝缘膜135和第二栅极绝缘膜235分别包括沿第一栅极绝缘支撑件160的侧壁延伸的部分。
第一栅极绝缘膜135可以在第一栅电极130与第一栅极绝缘支撑件160之间延伸。第二栅极绝缘膜235可以在第二栅电极230与第一栅极绝缘支撑件160之间延伸。
参照图27，在根据本发明构思的一些实施例的半导体装置中，第一栅极绝缘支撑件160和第一器件隔离结构180可以彼此直接接触。如在这里使用的，当第一元件与第二元件直接接触时意味着第一元件与第二元件之间不存在中间元件。包括第一栅极绝缘支撑件160和第一器件隔离结构180的隔离绝缘图案170可以是一体的或整体的结构。
例如，在一些实施例中，第一栅极绝缘支撑件160与第一器件隔离结构180之间的连接部分可以被倒圆。
隔离绝缘图案170可以包括隔离绝缘填充膜以及沿隔离绝缘填充膜的侧壁延伸的隔离绝缘衬里。隔离绝缘填充膜可以处于第一栅极绝缘填充膜162和器件隔离填充膜182彼此直接接触的形式。隔离绝缘衬里可以处于第一栅极绝缘衬里161和器件隔离衬里181彼此直接接触的形式。因此，隔离绝缘衬里不形成在隔离绝缘填充膜的底表面的至少一部分上。
图28是示出根据本发明构思的一些实施例的半导体装置的示意性平面图。图29是沿图28的线G-G截取的剖视图。
参照图28和图29，根据本发明构思的一些实施例的半导体装置包括第四鳍型图案410、第五鳍型图案510、第六鳍型图案610、第七鳍型图案710、第七栅极结构720、第八栅极结构820、第九栅极结构920、第十栅极结构930、第二栅极绝缘支撑件560、第二器件隔离结构580和第三栅极绝缘支撑件660。
基底100可以包括第一区域R1、第二区域R2和第三区域R3。第一区域R1和第二区域R2可以彼此隔离。第三区域R3可以置于第一区域R1与第二区域R2之间。第一区域R1和第二区域R2可以在与第三区域R3交叉的第二方向Y上彼此分隔开。
例如，第一区域R1可以是存储器区域，第二区域R2可以是为存储器区域提供控制电路的电路区域。第三区域R3可以与缓冲区域对应，缓冲区域用于确保第一区域R1和第二区域R2的晶体管充分分隔开，以在第一区域R1和第二区域R2的晶体管被驱动时，减小不同区域中的晶体管彼此干扰的可能性或者防止不同区域中的晶体管彼此干扰。然而，本发明构思的实施例不限于此。
第四鳍型图案410、第五鳍型鳍型图案510和第六鳍型图案610可以设置在第一区域R1中。第七鳍型图案710可以设置在第二区域R2中。第四鳍型图案410、第五鳍型图案510、第六鳍型图案610和第七鳍型图案710中的每个可以沿第一方向X在基底100上延伸。
第五鳍型图案510和第六鳍型图案610可以沿第一方向X以行布置。第五鳍型图案510和第六鳍型图案610可以通过第二器件隔离结构580隔离。第五鳍型图案510和第六鳍型图案610中的每个可以在第二方向Y上与第四鳍型图案410分隔开。
第七栅极结构720、第八栅极结构820、第九栅极结构920和第十栅极结构930中的每个可以在场绝缘膜105上沿第二方向Y延伸。第七栅极结构720可以形成为与第四鳍型图案410交叉。第八栅极结构820可以形成为与第五鳍型图案510交叉。第七栅极结构720和第八栅极结构820可以沿第二方向Y以行设置，第二栅极绝缘支撑件560置于第七栅极结构720和第八栅极结构820之间。第七栅极结构720和第八栅极结构820可以通过在第一方向X上延伸的第二栅极绝缘支撑件560隔离。第七栅极结构720和第八栅极结构820可以与第二栅极绝缘支撑件560接触。
第九栅极结构920可以形成为与第四鳍型图案410交叉。第九栅极结构920未被第二栅极绝缘支撑件560隔离。第九栅极结构920可以与第二器件隔离结构580接触。
第十栅极结构930可以形成为与第七鳍型图案710交叉。第七栅极结构720和第十栅极结构930可以沿第二方向Y以行布置，第三栅极绝缘支撑件660置于第七栅极结构720和第十栅极结构930之间。第七栅极结构720和第十栅极结构930可以通过在第一方向X上延伸的第三栅极绝缘支撑件660隔离。第九栅极结构920和第十栅极结构930可以沿第二方向Y以行布置，第三栅极绝缘支撑件660置于第九栅极结构920和第十栅极结构930之间。第九栅极结构920和第十栅极结构930可以通过在第一方向X上延伸的第三栅极绝缘支撑件660隔离。第七栅极结构720、第九栅极结构920和第十栅极结构930可以与第三栅极绝缘支撑件660接触。
由于第四鳍型图案410、第五鳍型图案510、第六鳍型图案610和第七鳍型图案710的构成与第一鳍型图案至第三鳍型图案(图1的110、210和310)的构成相似，因此将不提供其描述。由于第七栅极结构720、第八栅极结构820、第九栅极结构920和第十栅极结构930的构成与第一栅极结构至第六栅极结构(图1的120、220、320、420、520和620)的构成相似，因此将不提供其描述。
在根据本发明构思的一些实施例的半导体装置中，第二栅极绝缘支撑件560在第二方向Y上的宽度W1可以比第三栅极绝缘支撑件660在第二方向Y上的宽度W2小，或者与第三栅极绝缘支撑件660在第二方向Y上的宽度W2相等。
第七栅极绝缘膜735可以沿从场绝缘膜105的上表面向上突出的第四鳍型图案410和场绝缘膜105的上表面延伸。第七栅电极730可以形成在第七栅极绝缘膜735上。第七盖图案745可以形成在第七栅电极730上。
第二栅极绝缘支撑件560和第三栅极绝缘支撑件660可以设置为使第七栅电极730设置在它们之间。
第二栅极绝缘支撑件560可以设置在第二绝缘沟槽560t中。第二绝缘沟槽560t的一部分凹进场绝缘膜105中。第二绝缘沟槽560t的底表面的至少一部分可以由场绝缘膜105限定。
第二栅极绝缘支撑件560可以填充第二绝缘沟槽560t。第二栅极绝缘支撑件560可以包括第二栅极绝缘衬里561和第二栅极绝缘填充膜562。第二栅极绝缘衬里561沿第二绝缘沟槽560t的侧壁的一部分延伸。第二栅极绝缘衬里561未形成在第二绝缘沟槽560t的底表面上。第二栅极绝缘填充膜562可以部分或完全填充其中形成有第二栅极绝缘衬里561的第二绝缘沟槽560t。例如，第二栅极绝缘支撑件560可以与第一栅极绝缘支撑件(图1的160)具有基本相同的结构。
第三栅极绝缘支撑件660可以设置在第三绝缘沟槽660t中。第三绝缘沟槽660t的一部分凹进场绝缘膜105中。第三绝缘沟槽660t的底表面的至少一部分可以由场绝缘膜105限定。
第三栅极绝缘支撑件660可以部分或完全填充第三绝缘沟槽660t。第三栅极绝缘支撑件660可以包括第三栅极绝缘衬里661和第三栅极绝缘填充膜662。第三栅极绝缘衬里661沿第三绝缘沟槽660t的侧壁的一部分延伸。第三栅极绝缘衬里661未形成在第三绝缘沟槽660t的底表面上。第三栅极绝缘填充膜662可以部分或完全填充其中形成有第三栅极绝缘衬里661的第三绝缘沟槽660t。
第二栅极绝缘支撑件560和第三栅极绝缘支撑件660在制造工艺的同一阶段中形成。因此，在发明构思的一些实施例中，第二栅极绝缘支撑件560的堆叠结构可以与第三栅极绝缘支撑件660的堆叠结构相同。
图30是示出根据本发明构思的一些实施例的半导体装置的剖视图。为了便于解释，将主要描述与参照图28和图29描述的这些实施例的不同。
参照图30，在根据本发明构思的一些实施例的半导体装置中，第二栅极绝缘支撑件560的堆叠结构可以与第三栅极绝缘支撑件660的堆叠结构不同。
例如，第二栅极绝缘支撑件560可以在与第三栅极绝缘支撑件660的制造工艺阶段不同的制造工艺阶段形成。
第七栅极绝缘膜735可以不沿第二栅极绝缘支撑件560的侧壁延伸。第七栅极绝缘膜735可以沿第三栅极绝缘支撑件660的侧壁延伸。
此外，第二绝缘沟槽560t的底表面的深度和/或形状可以与第三栅极绝缘沟槽660t的底表面的深度和形状不同。
图31至图45是示出根据本发明构思的一些实施例的制造半导体装置的方法的剖视中间阶段图。可以使用参照图31至图45示出的操作，例如，来制造参照图8和图9描述的半导体装置实施例。
图32、图34、图36、图38、图40、图42和图44是沿图31的线A-A截取的剖视图。图33、图35、图37、图39、图41、图43和图45是沿图31的线B-B截取的剖视图。
在制造方法的以下描述中，将简要描述或省略上面参照图1至图30描述的操作和结构。
参照图31至图33，在基底100上形成沿第一方向X延伸的预鳍型图案110p和第三鳍型图案310。可以在预鳍型图案110p上形成预外延图案150p。
在预鳍型图案110p和第三鳍型图案310上形成沿第二方向Y延伸的预栅极结构120p以及第三栅极结构320、第四栅极结构420和第五栅极结构520。
预栅极结构120p包括预栅电极130p、预栅极绝缘膜135p、预栅极间隔件140p、预栅极沟槽140tp和预盖图案145p。
参照图34和图35，在下层间绝缘膜191上形成暴露预盖图案145p的一部分以及第三盖图案345的一部分的硬掩模图案50。
同时，如图34所示，也可以去除下层间绝缘膜191的一部分。
使用硬掩模图案50去除暴露的预盖图案145p和第三盖图案345。预盖图案145p被去除，预栅电极130p和预栅极绝缘膜135p被暴露。第三盖图案345被去除，第三栅电极330和第三栅极绝缘膜335被暴露。
参照图36和图37，去除暴露的预栅电极130p和预栅极绝缘膜135p以在场绝缘膜105上形成第一预绝缘沟槽160pt。通过形成第一预绝缘沟槽160pt，与预鳍型图案110p交叉的预栅极结构120p用作第一栅极结构120。
去除暴露的第三栅电极330和第三栅极绝缘膜335以形成第一预隔离沟槽180pt。虽然第一预隔离沟槽180pt示出为通过虚设间隔件185限定，但是发明构思的实施例不限于此。当形成第一预隔离沟槽180pt时，可以基于被硬掩模图案50敞开的宽度去除虚设间隔件185的至少一部分。
参照图38和图39，沿第一预绝缘沟槽160pt的侧壁和底表面以及第一预隔离沟槽180pt的侧壁和底表面形成第一衬里膜55。
也可以在硬掩模图案50的上表面上形成第一衬里膜55。
参照图40和图41，使用各向异性蚀刻来蚀刻设置在第一预绝缘沟槽160pt的底表面、第一预隔离沟槽180pt的底表面以及硬掩模图案50的上表面上的第一衬里膜55。
通过蚀刻，在场绝缘膜105上形成下绝缘衬里161a。另外，在预鳍型图案110p上形成下隔离衬里181a。
利用硬掩模图案50和下绝缘衬里161a作为掩模去除场绝缘膜105的一部分。因此，形成第二预绝缘沟槽160qt。下绝缘衬里161a设置在第二预绝缘沟槽160qt的侧壁的一部分上。
利用硬掩模图案50和下隔离衬里181a作为掩模去除预鳍型图案110p的一部分。因此，形成第二预隔离沟槽180qt。下隔离衬里181a设置在第二预隔离沟槽180qt的侧壁的一部分上。
参照图42和图43，沿第二预绝缘沟槽160qt的侧壁和底表面以及第二预隔离沟槽180qt的侧壁和底表面形成第二衬里膜60。在下绝缘衬里161a和下隔离衬里181a上形成第二衬里膜60。
也可以在硬掩模图案50的上表面上形成第二衬里膜60。
参照图44和图45，利用各向异性蚀刻来蚀刻设置在第二预绝缘沟槽160qt的底表面、第二预隔离沟槽180qt的底表面以及硬掩模图案50的上表面上的第二衬里膜60。
因此，在下绝缘衬里161a上形成上绝缘衬里161b。另外，在下隔离衬里181a上形成上隔离衬里181b。
形成包括下绝缘衬里161a和上绝缘衬里161b的第一栅极绝缘衬里161。形成包括下隔离衬里181a和上隔离衬里181b的器件隔离衬里181。
利用硬掩模图案50和第一栅极绝缘衬里161作为掩模去除场绝缘膜105的一部分。以此方式，形成第一绝缘沟槽160t。第一栅极绝缘衬里161设置在第一绝缘沟槽160t的侧壁的一部分上。
利用硬掩模图案50和器件隔离衬里181作为掩模去除预鳍型图案110p的一部分。结果，形成隔离沟槽180t。器件隔离衬里181设置在隔离沟槽180t的侧壁的一部分上。通过隔离沟槽180t将预鳍型图案110p隔离为第一鳍型图案110和第二鳍型图案210。另外，预外延图案150p是位于第一鳍型图案110上的第一外延图案150以及位于第二鳍型图案210上的第二外延图案250。
虽然已经参照本发明构思的示例性实施例具体地示出并描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。因此，期望的是，本实施例在所有方面都被认为是说明性的而非限制性的，参考所附权利要求而不是前面的描述来指示发明的范围。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离，并且分别在基底上沿第一方向延伸；
第三鳍型图案，在第二方向上与所述第一鳍型图案和所述第二鳍型图案分隔开并且在所述第一方向上延伸；
场绝缘膜，位于所述第一鳍型图案至所述第三鳍型图案的侧壁的一部分上；
器件隔离结构，在所述第二方向上延伸并且位于所述隔离沟槽中；
栅极绝缘支撑件，在所述场绝缘膜上沿所述第一方向延伸并位于所述第一鳍型图案与所述第三鳍型图案之间；
栅极结构，与所述第三鳍型图案交叉，在所述第二方向上延伸并且与所述栅极绝缘支撑件接触，
其中，从所述基底到所述栅极结构的底表面的高度比从所述基底到所述栅极绝缘支撑件的底表面的高度大。
2.如权利要求1所述的半导体装置，其中，从所述第一鳍型图案的上表面到所述器件隔离结构的底表面的深度比从所述第一鳍型图案的所述上表面到所述栅极绝缘支撑件的所述底表面的深度大。
3.如权利要求1所述的半导体装置，其中，从所述第一鳍型图案的上表面到所述器件隔离结构的底表面的深度与所述第一鳍型图案的高度相等，或者比所述第一鳍型图案的所述高度大。
4.如权利要求3所述的半导体装置，其中，从所述第一鳍型图案的所述上表面到所述栅极绝缘支撑件的所述底表面的深度比所述第一鳍型图案的所述高度小。
5.如权利要求1所述的半导体装置，其中，所述栅极绝缘支撑件和所述器件隔离结构彼此直接接触。
6.如权利要求1所述的半导体装置，其中，所述栅极结构包括栅极间隔件和高介电常数绝缘膜，其中，所述栅极间隔件限定栅极沟槽，所述高介电常数绝缘膜沿所述栅极沟槽的侧壁和底表面延伸，
其中，所述高介电常数绝缘膜不沿所述栅极绝缘支撑件的侧壁延伸。
7.如权利要求1所述的半导体装置，其中，所述栅极绝缘支撑件包括栅极绝缘填充膜以及位于所述栅极绝缘填充膜的侧壁上的栅极绝缘衬里，
其中，所述器件隔离结构包括器件隔离填充膜以及位于所述器件隔离填充膜上的器件隔离衬里。
8.如权利要求7所述的半导体装置，其中，所述栅极绝缘衬里包括与所述器件隔离衬里相同的材料。
9.如权利要求1所述的半导体装置，其中，所述栅极结构包括栅极间隔件、栅电极和盖图案，其中，所述栅极间隔件限定栅极沟槽，所述栅电极位于所述栅极沟槽的一部分中，所述盖图案在所述栅极沟槽中位于所述栅电极上。
10.如权利要求9所述的半导体装置，其中，所述栅极绝缘支撑件包括栅极绝缘填充膜和栅极绝缘衬里，所述栅极绝缘衬里在所述栅极绝缘填充膜和所述盖图案之间延伸。
11.一种半导体装置，所述半导体装置包括：
第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离并且分别在基底上沿第一方向延伸；
第三鳍型图案，在第二方向上与所述第一鳍型图案和所述第二鳍型图案分隔开并沿所述第一方向延伸；
场绝缘膜，设置在所述第一鳍型图案、所述第二鳍型图案和所述第三鳍型图案的侧壁的一部分上；
器件隔离结构，包括堆叠结构，所述器件隔离结构在所述第二方向上延伸并且位于所述隔离沟槽中；
栅极绝缘支撑件，包括所述堆叠结构，所述栅极绝缘支撑件在所述场绝缘膜上沿所述第一方向延伸并位于所述第一鳍型图案和所述第三鳍型图案之间；
栅极结构，与所述第三鳍型图案交叉，在所述第二方向上延伸，并且与所述栅极绝缘支撑件接触。
12.如权利要求11所述的半导体装置，其中，所述栅极绝缘支撑件包括栅极绝缘填充膜以及位于所述栅极绝缘填充膜的侧壁上的栅极绝缘衬里，
其中，所述器件隔离结构包括器件隔离填充膜以及位于所述器件隔离填充膜上的器件隔离衬里，
其中，所述栅极绝缘衬里包括与所述器件隔离衬里相同的材料。
13.如权利要求12所述的半导体装置，其中，所述栅极绝缘衬里包括下绝缘衬里以及位于所述下绝缘衬里上的上绝缘衬里，
其中，所述器件隔离衬里包括下隔离衬里以及位于所述下隔离衬里上的上隔离衬里，
其中，所述下绝缘衬里包括与所述下隔离衬里相同的材料，
其中，所述上绝缘衬里包括与所述上隔离衬里相同的材料。
14.如权利要求12所述的半导体装置，其中，所述栅极绝缘衬里未形成在所述栅极绝缘填充膜的底表面上，
其中，所述器件隔离衬里未形成在所述器件隔离填充膜的底表面的至少一部分上。
15.如权利要求11所述的半导体装置，其中，从所述基底到所述栅极结构的底表面的高度比从所述基底到所述栅极绝缘支撑件的底表面的高度大。
16.如权利要求11所述的半导体装置，其中，所述栅极绝缘支撑件的底表面由所述场绝缘膜限定。
17.如权利要求11所述的半导体装置，所述半导体装置还包括：
连接间隔件，在所述栅极绝缘支撑件和所述场绝缘膜之间从所述场绝缘膜的上表面突出，
其中，所述连接间隔件的高度比所述栅极结构的高度小。
18.如权利要求11所述的半导体装置，其中，所述栅极绝缘支撑件包括与所述栅极结构接触的第一部分以及不与所述栅极结构接触的第二部分，所述第一部分和所述第二部分在所述第一方向上分离，
其中，所述半导体装置还包括层间绝缘膜，所述层间绝缘膜置于所述栅极绝缘支撑件的所述第二部分与所述场绝缘膜之间。
19.一种半导体装置，所述半导体装置包括：
第一鳍型图案和第二鳍型图案，均在基底上沿第一方向延伸；
第三鳍型图案，在第二方向上与所述第一鳍型图案和所述第二鳍型图案分隔开，并且沿所述第一方向延伸；
场绝缘膜，位于所述第一鳍型图案、所述第二鳍型图案和所述第三鳍型图案的侧壁的一部分上；
隔离绝缘图案，包括在所述基底上沿所述第一方向延伸的第一隔离图案以及沿所述第二方向延伸的第二隔离图案，所述第一隔离图案在所述第一鳍型图案和所述第三鳍型图案之间位于所述场绝缘膜上，所述第二隔离图案使所述第一鳍型图案和所述第二鳍型图案隔离；
第一栅极结构，与所述第一鳍型图案交叉，在所述第二方向上延伸，并且与所述第一隔离图案接触；
第二栅极结构，与所述第三鳍型图案交叉，与所述第一栅极结构并肩布置，并且与所述第一隔离图案接触，
其中，从所述第一鳍型图案的上表面到所述第二隔离图案的底表面的深度比从所述第一鳍型图案的所述上表面到所述第一隔离图案的底表面的深度大。
20.如权利要求19所述的半导体装置，其中，从所述基底到所述第一栅极结构的底表面的高度比从所述基底到所述第一隔离图案的所述底表面的高度大。
CN201910063017.4A 2018-03-27 2019-01-23 半导体装置 Active CN110310916B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0034854 2018-03-27
KR1020180034854A KR102402763B1 (ko) 2018-03-27 2018-03-27 반도체 장치

Publications (2)

Publication Number Publication Date
CN110310916A true CN110310916A (zh) 2019-10-08
CN110310916B CN110310916B (zh) 2024-04-02

Family

ID=68057320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910063017.4A Active CN110310916B (zh) 2018-03-27 2019-01-23 半导体装置

Country Status (3)

Country Link
US (1) US10636886B2 (zh)
KR (1) KR102402763B1 (zh)
CN (1) CN110310916B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684087A (zh) * 2015-11-11 2017-05-17 台湾积体电路制造股份有限公司 半导体器件及其静态随机存取存储器单元和制造方法
TWI777493B (zh) * 2020-04-30 2022-09-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529860B2 (en) * 2018-05-31 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for FinFET device with contact over dielectric gate
KR102647231B1 (ko) * 2018-08-02 2024-03-13 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102534246B1 (ko) * 2018-08-30 2023-05-18 삼성전자주식회사 반도체 장치
US11239339B2 (en) * 2019-04-29 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method
US11545490B2 (en) 2019-12-17 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US11728223B2 (en) * 2019-12-20 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
DE102020114860A1 (de) 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-gates und verfahren zum bilden davon
US11437287B2 (en) * 2020-01-31 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gates and methods of forming thereof
US11721694B2 (en) * 2020-02-27 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11532479B2 (en) * 2020-04-01 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cut metal gate refill with void
US11764220B2 (en) 2020-04-27 2023-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device by patterning a serpentine cut pattern
US11437277B2 (en) * 2020-04-28 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Forming isolation regions for separating fins and gate stacks
DE102020119859A1 (de) * 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung von hybrid-isolationsregionen durch aussparen und erneutes abscheiden
US11637102B2 (en) 2020-05-29 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Gate isolation for multigate device
DE102021107624A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-isolation für mehr-gate-vorrichtung
KR20210155868A (ko) * 2020-06-16 2021-12-24 삼성전자주식회사 반도체 소자
US11335603B2 (en) * 2020-06-26 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layered insulating film stack
US11545546B2 (en) * 2020-06-30 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11495464B2 (en) 2020-07-08 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11862508B2 (en) 2020-08-12 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming same
KR20220054999A (ko) 2020-10-26 2022-05-03 삼성전자주식회사 반도체 장치
US20220139914A1 (en) * 2020-10-30 2022-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device with Gate Isolation Structure and Method for Forming the Same
US11652106B2 (en) * 2021-05-06 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for making the same
US20230114191A1 (en) * 2021-10-12 2023-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Forming Seams with Desirable Dimensions in Isolation Regions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047698A (zh) * 2014-03-26 2015-11-11 三星电子株式会社 半导体器件
CN106206576A (zh) * 2015-05-28 2016-12-07 三星电子株式会社 包括应力诱导层的集成电路（ic）器件
CN106252412A (zh) * 2015-06-08 2016-12-21 三星电子株式会社 半导体器件及其制造方法
CN107039348A (zh) * 2015-11-30 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107464846A (zh) * 2016-06-02 2017-12-12 三星电子株式会社 场效应晶体管和半导体结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609525B1 (ko) 2005-03-25 2006-08-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8723272B2 (en) * 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8513078B2 (en) 2011-12-22 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for fabricating fin devices
US8946049B2 (en) 2012-04-11 2015-02-03 International Business Machines Corporation Replacement gate structures and methods of manufacturing
US9553171B2 (en) 2014-02-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9373641B2 (en) 2014-08-19 2016-06-21 International Business Machines Corporation Methods of forming field effect transistors using a gate cut process following final gate formation
KR102264656B1 (ko) 2014-10-17 2021-06-14 삼성전자주식회사 게이트 코어들 및 핀 액티브 코어를 포함하는 반도체 소자 및 그 제조 방법
US10177240B2 (en) 2015-09-18 2019-01-08 International Business Machines Corporation FinFET device formed by a replacement metal-gate method including a gate cut-last step
US9583600B1 (en) 2015-10-08 2017-02-28 United Microelectronics Corp. Semiconductor device and method for fabricating the same
KR102323943B1 (ko) * 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
US20170148682A1 (en) 2015-11-19 2017-05-25 International Business Machines Corporation Finfet with post-rmg gate cut
US9761495B1 (en) 2016-02-23 2017-09-12 Globalfoundries Inc. Methods of performing concurrent fin and gate cut etch processes for FinFET semiconductor devices and the resulting devices
US9741823B1 (en) 2016-10-28 2017-08-22 Internation Business Machines Corporation Fin cut during replacement gate formation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047698A (zh) * 2014-03-26 2015-11-11 三星电子株式会社 半导体器件
CN106206576A (zh) * 2015-05-28 2016-12-07 三星电子株式会社 包括应力诱导层的集成电路（ic）器件
CN106252412A (zh) * 2015-06-08 2016-12-21 三星电子株式会社 半导体器件及其制造方法
CN107039348A (zh) * 2015-11-30 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107464846A (zh) * 2016-06-02 2017-12-12 三星电子株式会社 场效应晶体管和半导体结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684087A (zh) * 2015-11-11 2017-05-17 台湾积体电路制造股份有限公司 半导体器件及其静态随机存取存储器单元和制造方法
TWI777493B (zh) * 2020-04-30 2022-09-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN110310916B (zh) 2024-04-02
KR102402763B1 (ko) 2022-05-26
KR20190112910A (ko) 2019-10-08
US20190305099A1 (en) 2019-10-03
US10636886B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
CN110310916A (zh) 半导体装置
US11935835B2 (en) Methods of manufacturing semiconductor devices
KR102343202B1 (ko) 반도체 장치 및 이의 제조 방법
KR20180034012A (ko) 반도체 장치 및 이의 제조 방법
TWI824599B (zh) 具有絕緣源極/汲極跨接結構之半導體裝置
CN109427791A (zh) 半导体器件
US10832983B2 (en) Semiconductor device having a trench type device isolation film and method for fabricating the same
CN103811343B (zh) FinFET及其制造方法
US11973109B2 (en) Semiconductor device
JP5729497B1 (ja) 半導体装置及び半導体装置の製造方法
TW202209449A (zh) 半導體電晶體裝置及形成半導體電晶體裝置的方法
US10916534B2 (en) Semiconductor device
TW202211334A (zh) 半導體元件及製造其的方法
CN105990336B (zh) 半导体器件结构及其形成方法
KR20220099143A (ko) 반도체 장치
US11222894B2 (en) Semiconductor device
US20240055478A1 (en) Structure and formation method of semiconductor device with isolation structure
TW202141785A (zh) 半導體裝置
KR20220150490A (ko) 반도체 소자
TW202238736A (zh) 半導體裝置及用於製作半導體裝置的方法
JP2023069720A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant