CN109479374A - 电路基板的制造方法和电路基板 - Google Patents

电路基板的制造方法和电路基板 Download PDF

Info

Publication number
CN109479374A
CN109479374A CN201680087501.5A CN201680087501A CN109479374A CN 109479374 A CN109479374 A CN 109479374A CN 201680087501 A CN201680087501 A CN 201680087501A CN 109479374 A CN109479374 A CN 109479374A
Authority
CN
China
Prior art keywords
circuit
insulating layer
thickness
substrate
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680087501.5A
Other languages
English (en)
Inventor
西山智雄
户川光生
安克彦
竹泽由高
宫崎靖夫
原直树
平林光信
天沼真司
早风拓哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN109479374A publication Critical patent/CN109479374A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种电路基板的制造方法，其包含：从形成于临时基材上的电路除去所述临时基材的工序；以及将所述电路配置于绝缘层上的工序，所述配置按照使所述电路的与所述临时基材相对的一侧与所述绝缘层相对的方式进行。

Description

电路基板的制造方法和电路基板
技术领域
本发明涉及一种电路基板的制造方法和电路基板。
背景技术
伴随电子设备的小型化和高功能化的进展，作为能够将电子部件高密度地安装于基板上的电路基板，广泛使用印刷基板。印刷基板通常如下制造：通过将金属箔粘贴于基板上并对其进行蚀刻而加工成期望的电路形状。
另一方面，伴随电子设备的使用环境的多样化，要求电路基板的电流容量的增大(大电流化)。电路基板的电流容量可以通过增大电路的截面积来增大。但是，以在印刷基板上通过蚀刻形成电路的方法来使电路的厚度增厚，这在技术上很困难(例如，电路成为锥形状而难以确保电路间的绝缘性)。另外，如果增厚电路的厚度，则担心在蚀刻液中的浸渍时间变长而影响品质。因此，为了使通过蚀刻形成的电路的截面积增大，需要扩大配线的宽度来代替增厚厚度。其结果是，有时无法满足电路基板的小型化要求。
作为应对电路基板的小型化且大电流化的方法，提出了一种将预先形成有电路的金属构件埋设于包含树脂的绝缘层中的方法(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2001-36201号公报
发明内容
发明要解决的课题
专利文献1所记载的方法中，通过将金属构件压入受热而软化的绝缘层中来制造电路基板。然而，就该方法而言，在将金属构件压入树脂基材时，有可能在金属构件与绝缘层的界面产生空隙，或产生金属构件的位置偏离、被挤出的树脂凸起等而导致尺寸发生变化，结果绝缘可靠性降低。
本发明鉴于上述情况，其课题在于提供能够制造电流容量大且绝缘可靠性优异的电路基板的电路基板制造方法、以及电流容量大且绝缘可靠性优异的电路基板。
用于解决课题的方法
用于提供上述课题的具体方法包含以下的实施方式。
＜1＞一种电路基板的制造方法，其包含如下工序：
从形成于临时基材上的电路除去上述临时基材的工序；以及
将上述电路配置于绝缘层上的工序，
上述配置按照使上述电路的与上述临时基材相对的一侧与上述绝缘层相对的方式进行。
＜2＞根据＜1＞所述的电路基板的制造方法，上述电路通过从配置于上述临时基材上的具有电路部和电桥的金属构件除去上述电桥而形成。
＜3＞根据＜1＞或＜2＞所述的电路基板的制造方法，其进一步包含：用树脂填充形成于上述临时基材上的上述电路之间的工序。
＜4＞根据＜1＞～＜3＞中任一项所述的电路基板的制造方法，上述电路的厚度大于或等于350μm。
＜5＞根据＜1＞～＜4＞中任一项所述的电路基板的制造方法，上述绝缘层的厚度小于上述电路的厚度。
＜6＞一种电路基板，其具有绝缘层和配置于上述绝缘层上的电路，上述电路的厚度大于或等于350μ。
＜7＞根据＜6＞所述的电路基板，其进一步包含填充上述电路之间的树脂。
＜8＞根据＜6＞或＜7＞所述的电路基板，上述绝缘层的厚度小于上述电路的厚度。
发明效果
根据本发明，提供一种能够制造电流容量大且绝缘可靠性优异的电路基板的电路基板制造方法、以及电流容量大且绝缘可靠性优异的电路基板。
附图说明
图1是概念性地表示将具有电路部和电桥的金属构件配置于临时基材上的状态的立体图。
图2是概念性地表示将具有电路部和电桥的金属构件配置于临时基材上的状态的截面图。
图3是概念性地表示从金属构件除去电桥后的状态的立体图。
图4是概念性地表示从金属构件除去电桥后的状态的截面图。
图5是概念性地表示用树脂填充了电路之间的状态的立体图。
图6是概念性地表示用树脂填充了电路之间的状态的截面图。
图7是概念性地表示电路配置于绝缘层上的状态的立体图。
图8是概念性地表示电路配置于绝缘层上的状态的截面图。
图9是概念性地表示具有通过蚀刻形成的电路的电路基板(以往技术)的立体图。
图10是概念性地表示具有通过蚀刻形成的电路的电路基板(以往技术)的截面图。
具体实施方式
以下，对用于实施本发明的方式进行详细说明。但是，本发明不限于以下的实施方式。在以下的实施方式中，其构成要素(也包含要素步骤等)，除了特别明示的情况以外都不是必须的。关于数值及其范围也同样，并不限制本发明。
在本说明书中，关于“工序”一词，除了独立于其他工序的工序以外，即使在与其他工序不能明确区分的情况下，只要能够实现该工序的目的，则也包含该工序。
另外，在本说明书中，使用“～”来表示的数值范围包含“～”前后所记载的数值分别作为最小值和最大值。
在本说明书中阶段性记载的数值范围中，一个数值范围中记载的上限值或下限值可以替换为其他阶段性记载的数值范围的上限值或下限值。另外，在本说明书中记载的数值范围中，其数值范围的上限值或下限值也可以替换为实施例所示的值。
在本说明书中，关于“层”一词，除了在观察存在该层的区域时形成于该区域的整体的情况以外，也包含仅形成于该区域的一部分的情况。
＜电路基板的制造方法＞
本实施方式的电路基板的制造方法包含：从形成于临时基材上的电路除去上述临时基材的工序；以及将上述电路配置于绝缘层上的工序，上述配置按照使上述电路的与上述临时基材相对的一侧与上述绝缘层相对的方式进行。
在一个实施方式中，形成于绝缘层上的电路的厚度大于或等于350μm。另外，在一个实施方式中，绝缘层的厚度小于电路的厚度。另外，在一个实施方式中，在将绝缘层的厚度设为A、电路的厚度设为B时，A/B的值可以小于或等于0.8，也可以小于或等于0.5。
在本实施方式的制造方法中，通过从形成于临时基材上的电路除去临时基材，并按照使电路的与临时基材相对的一侧与绝缘层相对的方式将电路配置于绝缘层上，从而在绝缘层上形成电路。因此，不用担心通过将电路压入绝缘层而导致在电路与绝缘层的界面产生空隙。另外，不用担心通过将电路压入绝缘层而产生电路的位置偏离，从而损害尺寸稳定性。其结果是，能够制造绝缘可靠性优异的电路基板。
进一步，在本实施方式的制造方法中，使用预先形成于临时基材上的电路来形成电路。因此，与在绝缘层上通过蚀刻形成电路的情况相比，能够形成厚度大的电路。因此，能够在不增大电路的宽度的情况下增大其截面积，能够应对电路基板的小型化并实现大电流化。另外，通过形成厚度大的电路，从而电路会促进在面方向上的热扩散，因此也能够期待抑制电路基板的温度上升的效果。
在本说明书中，电路“配置”于绝缘层上的状态包含以下两种情况：电路完全没有埋入绝缘层的情况(埋入深度为0μm)、以及电路在绝缘层中的埋入深度小于或等于20μm的情况。
本说明书中，电路的“埋入深度”是指绝缘层的上表面(与电路相对的面，是在因埋入电路而变形之前的状态的面)与电路的底面(与绝缘层相对的面，是埋入后的状态的面)之间的距离。具体地说，可以为从配置于绝缘层上之前的电路的厚度A和绝缘层的厚度B的合计值减去将电路配置于绝缘层上之后的电路基板的形成有电路的部分的厚度C而得到的值即(A+B-C)的形式计算而得到的值，也可以为观察电路基板的截面而测定埋入深度所得到的值。
在电路基板中的埋入深度不固定的情况下，将在5处测定的埋入深度的平均值设为“埋入深度”。需要说明的是，本说明书中，将电路的埋入深度超过20μm的情况也称为“埋设”。
在本实施方式的制造方法中，从形成于临时基材上的电路除去临时基材的方法没有特别限制。例如，也可以通过使用具有可挠性的片材作为临时基材，将其从电路剥离来进行。
在本实施方式的制造方法中，将除去了临时基材的电路配置于绝缘层上的方法没有特别限制。例如，可以按照从重力方向来看，电路在上面的方式进行，也可以按照从重力方向来看，绝缘层在上面的方式进行，也可以通过其他的方法进行。
从提高电路与绝缘层的密合性的观点考虑，优选在将电路配置于绝缘层上时进行加热和加压的至少一方。在将电路配置于绝缘层上时进行加热的情况下，加热的温度没有特别限制。例如可以从50℃～250℃的范围内选择。在将电路配置于绝缘层上时进行加压的情况下，加压的压力没有特别限制。例如可以从0.1MPa～50MPa的范围内选择。
(绝缘层)
在本实施方式的制造方法中使用的绝缘层可以包含树脂。绝缘层所含的树脂没有特别限制，可列举环氧树脂、酚醛树脂、脲醛树脂、三聚氰胺树脂、聚氨酯树脂、有机硅树脂、不饱和聚酯树脂、丙烯酸树脂等热固性树脂。绝缘层所含的树脂可以为一种，也可以为两种以上。从电绝缘性和对电路的粘接性的观点考虑，绝缘层优选包含选自由环氧树脂、有机硅树脂和聚氨酯树脂组成的组中的至少一种。绝缘层也可以根据需要包含填料等除树脂以外的成分。
绝缘层的厚度没有特别限制，可以根据电路基板的用途等来选择。从确保充分的绝缘性的观点考虑，绝缘层的厚度优选大于或等于60μm，更优选大于或等于90μm，进一步优选大于或等于120μm。
从确保充分的散热性的观点考虑，绝缘层的厚度越小越优选。例如，优选小于或等于230μm，更优选小于或等于210μm，进一步优选小于或等于190μm。
绝缘层可以由独立的构件(树脂片等)形成，也可以将绝缘层的材料供给于配置在电路基板下侧的底板(base plate)上来形成。在绝缘层由独立的构件形成的情况下，容易以大面积进行电路基板的制造，存在在生产率方面有利的倾向。另一方面，在将绝缘层形成于底板上的情况下，存在底板与绝缘层的密合性提高的倾向。将绝缘层的材料供给于底板上的方法没有特别限制，可列举分配方式、喷雾方式、凹版印刷方式、丝网印刷等印刷方式等。
从抑制电路埋入绝缘层的同时提高电路与绝缘层的粘接性的观点考虑，绝缘层在电路配置时优选为B阶状态。更具体地说，优选绝缘层所含的热固性树脂为半固化的状态。这里，B阶是指：绝缘层的粘度在常温(25℃)为104Pa·s～109Pa·s，在100℃为102Pa·s～107Pa·s，由于从常温(25℃)到100℃的温度变化，粘度降低0.001％～50％。另外，固化后的绝缘层即使加热也不会熔融。需要说明的是，上述粘度可以通过动态粘弹性测定(频率1赫兹、载荷40g、升温速度3℃/分钟)进行测定。
(电路)
在本实施方式的制造方法中，配置于绝缘层上的电路的厚度没有特别限制，可以根据电路基板的用途等来选择。从电路基板的大电流化的观点考虑，电路的厚度优选大于或等于350μm，更优选大于或等于400μm，进一步优选大于或等于500μm。从电路基板本身的容积的观点考虑，电路的厚度优选小于或等于5000μm。本说明书中，电路的厚度是指电路本身的厚度，在电路被埋入了绝缘层的情况下，埋入部分的厚度也包含在电路的厚度中。
电路基板中的电路的宽度和长度没有特别限制，可以根据电路基板的用途等来选择。例如，可以从350μm～20000μm的范围内选择。
电路的材质没有特别限制。例如可列举铜、银、铬铜、钨铜、镍、镀镍铜、铝、表面进行了耐酸铝修饰的铝等。
电路的与绝缘层接触一侧的面优选为空隙的发生少且能够与绝缘层充分密合的状态。为了提高对温度、湿度等的耐环境性，也可以通过粗糙化处理等在电路的与绝缘层接触一侧的面形成凸凹作为锚。粗糙化处理的方法没有特别限制，可以通过物理方法进行，也可以通过化学方法进行。作为物理方法，可列举锉削、喷砂处理、激光照射等，作为化学方法，可列举麦德美处理(マグダミット処理)、CZ处理、黑化处理、蚀刻处理等。粗糙化处理可以通过任一种方法进行，可以将物理方法和化学方法组合进行，可以将化学方法彼此组合进行，也可以将物理方法彼此组合进行。
配置于绝缘层上之前的电路优选为通过将具有电路部和电桥的金属构件配置于临时基材上，接着从金属构件除去电桥而形成于临时基材上的电路。金属构件的电路部为成为电路基板的电路的部分。电桥是为了固定金属构件中的电路部的位置而将电路部彼此或电路部与外框连接的部分，其在将金属构件配置于临时基材上后被除去。
在金属构件上形成电路部和电桥的方法没有特别限制。例如可以通过切削、蚀刻、冲切、抛光(buff)等方法进行。从在将金属构件配置于临时基材上之后留下电路部而除去电桥的观点考虑，优选电桥的厚度小于电路部的厚度。
在将金属构件配置于临时基材上之后从金属构件除去电桥的方法没有特别限制。例如可以通过冲切、切削、蚀刻、利用激光的切断等方法进行。
本实施方式的制造方法可以进一步包含用树脂填充形成于临时基材上的电路之间的工序。通过用树脂填充电路之间，能够充分确保电路基板的耐湿可靠性，存在可抑制产生沿面放电、局部放电、漏电起痕、迁移等的倾向。另外认为，即使为复杂形状的电路图案，也能够与将电路压入绝缘层的方法相比使树脂更充分地扩散于电路之间，绝缘可靠性进一步提高。
用于填充的树脂没有特别限制。例如可列举环氧树脂、酚醛树脂、脲醛树脂、三聚氰胺树脂、聚氨酯树脂、有机硅树脂、不饱和聚酯树脂、丙烯酸树脂等热固性树脂。用于填充的树脂可以为一种也可以为两种以上。从电绝缘性和粘接性的观点考虑，用于填充的树脂优选包含选自由环氧树脂、有机硅树脂和聚氨酯树脂组成的组中的至少一种。用于填充的树脂可以根据需要包含填料等除树脂以外的成分。
用树脂填充电路之间的方法没有特别限制。例如可以通过如下方法来进行：使用粉末状树脂材料的模塑法；使用液态树脂的铸模法、涂布法；将固体状树脂熔融并压入间隙的压制法或挤出成型法等。
填充于电路之间的树脂的量可以是使所填充的树脂的高度成为与电路高度相同高度的量，也可以是成为低于电路高度的高度的量，也可以是成为超过电路高度的高度的量。
在所填充的树脂的高度低于电路高度的情况下，优选在将电路配置于绝缘层上时进行加压以避免在所填充的树脂中产生空隙。
从使电路配置于绝缘层上时所施加的压力的分布平均化，并抑制产生绝缘性不充分的部位的观点考虑，优选是使所填充的树脂的高度成为与电路的高度相同高度的量，或是成为包含了树脂的变形量而略低于电路高度的高度的量。
本实施方式的制造方法也可以根据需要具有除上述工序以外的其他工序。例如可以具有如下工序：使热固性树脂固化的工序、在形成于绝缘层上的电路上进一步设置以绝缘等为目的的层的工序、将所制造的电路基板切断为期望的形状的工序等。
＜电路基板＞
本实施方式的电路基板具有包含树脂的绝缘层和配置于上述绝缘层上的电路，上述电路的厚度大于或等于350μm。
本实施方式的电路基板与将电路埋设于绝缘层的状态的电路基板相比，绝缘可靠性优异。其理由尚不明确，但认为：与将电路压入绝缘层而形成的情况相比，在电路与绝缘层的界面不易产生空隙，与将电路压入绝缘层的情况相比，不易发生电路的位置偏离，尺寸稳定性优异等。
进一步，本实施方式的电路基板的电路的厚度大于或等于350μm。因此，与在绝缘层上通过蚀刻形成电路的电路基板相比，能够在不增大电路的宽度的情况下增大其截面积，能够应对电路基板的小型化并实现大电流化。
另外，通过形成厚度大的电路，从而电路会促进在面方向上的热扩散，因此也能够期待抑制电路基板的温度上升的效果。
在一个实施方式中，电路基板的绝缘层的厚度小于电路的厚度。
在本实施方式的电路基板中使用的绝缘层和电路的详细情况和优选形态与在上述电路基板的制造方法中使用的绝缘层和电路的详细情况和优选形态同样。
本说明书中，电路“配置”于绝缘层上的状态包含如下两种情况：电路完全没有埋入绝缘层的情况(埋入深度为0μm)、以及电路在绝缘层中的埋入深度小于或等于20μm的情况。
本说明书中，电路的“埋入深度”是指绝缘层的上表面(与电路相对的面，是在因电路的埋入而进行变形之前的状态的面)与电路的底面(与绝缘层相对的面，是埋入后的状态的面)之间的距离。具体地说，可以为：从配置于绝缘层上之前的电路的厚度A和绝缘层的厚度B的合计值减去将电路配置于绝缘层上之后的电路基板的形成有电路的部分的厚度C而得到的值即(A+B-C)的形式计算而得到的值，也可以为观察电路基板的截面而测定埋入深度所得到的值。
在电路基板中的埋入深度不固定的情况下，将在5处测定的埋入深度的平均值设为“埋入深度”。
本实施方式的电路基板中，电路之间可以被树脂填充。用于填充的树脂的详细情况和优选形态与上述电路基板的制造方法中的用于填充电路之间的树脂的详细情况和优选形态同样。
本实施方式的电路基板也可以根据需要具有除电路、绝缘层和填充电路之间的树脂以外的构件。例如，也可以在绝缘层的与配置有电路的一侧相反的一侧配置底板、散热器等构件。这些构件的材质没有特别限制，可列举铜、铝、钨铜、钼铜等铜合金、镀镍铜等。
以下，参照附图对本实施方式的电路基板的制造方法和电路基板的具体例子进行说明，但本实施方式不限于此。另外，各图中的构件的大小是概念性的，构件间的大小的相对关系不限于此。
图1是概念性地表示将具有电路部1和电桥2的金属构件配置于临时基材10上的状态的立体图，图2是概念性地表示该状态的截面图。如图1和图2所示，电桥2将金属构件的电路部1彼此连接、或将电路部1与金属构件的外框连接。由此，能够容易地将金属构件配置于临时基材10上。
另外，电桥2的厚度小于电路部1的厚度。由此，能够在将金属构件配置于临时基材10上之后仅将电桥2容易地除去。
图3是概念性地表示从金属构件除去电桥2后的状态的立体图，图4是概念性地表示该状态的截面图。如图3和图4所示，通过将电桥2除去，从而成为仅电路部1配置于临时基材10上的状态。
图5是概念性地表示用树脂5填充了电路部1之间的状态的立体图，图6是概念性地表示该状态的截面图。
图7是概念性地表示将除去临时基材10后的电路部1与树脂5一起配置于绝缘层4上的状态的立体图，图8是概念性地表示该状态的截面图。在图7和图8中，在绝缘层4的与配置有电路部1的一侧相反的一侧配置散热器3。
图9是概念性地表示具有通过蚀刻形成的电路1的电路基板(以往技术)的立体图，图10是概念性地表示该状态的截面图。在通过蚀刻形成电路的情况下，如果增厚电路的厚度，则形成的电路容易成为锥形状，存在电路间变窄而难以保持绝缘性的倾向。另外，出于如果在蚀刻液中的浸渍时间变长则会担心影响品质等理由，能够形成的电路厚度通常极限为200μm左右。因此，通过扩大电路的宽度来增大电流容量，而且，缓和向电路上的芯片、电容器等部件的热集中。但另一方面，由于电路所占的面积增大，因此不利于电路基板的小型化。
实施例
以下，通过实施例具体地说明本发明，但本发明不限于这些实施例。
＜实施例1＞
使用厚度为500μm的铜板，通过切削和冲切来制作具有电路部和电桥的金属构件。将该金属构件配置于临时基材(PET膜)上，除去电桥而形成电路，使用树脂(日立化成株式会社制，CEL-C-3900)填充电路之间。
从作为绝缘层的树脂片(使用了环氧树脂组合物的B阶片，日立化成株式会社制，型号“HTX”，填料的填充率为85质量％，厚度150μm)的一侧的面剥离保护用PET膜。接着，在作为散热器的铜板(厚度500μm)上，按照使其与剥离了保护用PET膜的面相对的方式配置树脂片。
接着，从形成于临时基材上的电路剥离临时基材，将电路配置于树脂片上。电路的配置按照使曾与临时基材相对的面与树脂片的另一侧的剥离了保护用PET膜的面相对的方式进行配置。电路的配置通过真空热压接来进行。具体地说，压制温度以50℃作为开始温度，以3℃/分钟的条件升温至180℃，以180℃保持2小时，然后，在加压的状态下冷却至50℃。在此期间真空度从升温开始之前至冷却结束为止设为小于或等于1kPa，压制压力设为10MPa。如此操作，制作电路基板。
＜实施例2＞
使用通过采用厚度为1000μm的铜板代替厚度为500μm的铜板来制作的金属构件，以及使用厚度为1000μm的铜板代替厚度为500μm的铜板作为散热器，除此以外与实施例1同样地操作，制作电路基板。
＜实施例3＞
使用通过采用厚度为2000μm的铜板代替厚度为500μm的铜板来制作的金属构件，以及使用厚度为2000μm的铜板代替厚度为500μm的铜板作为散热器，除此以外与实施例1同样地操作，制作电路基板。
＜实施例4～6＞
将在绝缘层上配置电路时的压制压力从10MPa变更为30MPa，除此以外，分别与实施例1～3同样地操作，制作电路基板。
＜比较例1＞
除了没有用树脂填充电路之间以外，与实施例1同样地操作，在临时基材上形成电路。接着，将层叠了6张实施例1中使用的树脂片所得到的层叠体作为绝缘层，配置于作为散热器的铜板(厚度500μm)上。将除去了临时基材的电路配置于该绝缘层上，为了保持绝缘层的厚度，设置1200μm的间隔件。电路的配置通过真空热压接来进行。具体地说，压制温度以50℃作为开始温度，以3℃/分钟的条件升温至180℃，以180℃保持2小时，然后，在加压的状态下冷却至50℃。在此期间真空度从升温开始前到冷却结束为止设为小于或等于1kPa，压制压力设为15MPa。由此操作，制作电路埋设于绝缘层中的状态的电路基板。
＜比较例2＞
使用通过采用厚度为1000μm的铜板代替厚度为500μm的铜板来制作的金属构件，使用厚度为1000μm的铜板代替厚度为500μm的铜板作为散热器，使用层叠了9张树脂片所得到的层叠体作为绝缘层，以及使用2200μm的间隔件代替1200μm的间隔件，除此以外与比较例1同样地操作，制作电路埋设于绝缘层中的状态的电路基板。
＜比较例3＞
使用通过采用厚度为2000μm的铜板代替厚度为500μm的铜板来制作的金属构件，使用厚度为2000μm的铜板代替厚度为500μm的铜板作为散热器，使用层叠了16张树脂片所得到的层叠体作为绝缘层，以及使用4200μm的间隔件代替1200μm的间隔件，除此以外与比较例1同样地操作，制作电路埋设于绝缘层中的状态的电路基板。
(埋入深度的测定)
通过三维测定机(株式会社基恩士制，型式：VR-3000D)对所制作的电路基板中形成有电路的部分的厚度进行定量而得到值C，由该值C和在电路的制作中使用的铜板的厚度A和绝缘层的厚度B算出电路的埋入深度(A+B-C)。将结果示于表1中。
(绝缘破坏电压的测定)
将电路基板的形成有电路一侧的面和散热器的面分别与电极连接。然后，将电路基板整体放入氟化液(FLUORINERT)中进行绝缘破坏电压的测定。测定条件为：将测定开始电压设为500(V)，使电压阶段性地每次升高500(V)并保持30秒，反复进行该操作，将电流值超过0.2(mA)时的电压设为绝缘破坏电压。将结果示于表1中。
(热电阻的测定)
将所制作的电路基板切成10mm×10mm的大小，制作热电阻测定用的试样。使用硅润滑脂(信越化学株式会社制，X-22-7868-2D)，对该试样施加1MPa载荷，使其密合于热电阻评价装置(YAMAYO试验机有限公司制，型号YST-901S)。接着，将输入功率设为13W，将试样的温度设为50℃，将水温设为30℃，测定试样的上下表面的温度差ΔT，通过下式测定热电阻值。
热电阻值(℃/W)＝ΔT/输入热量-装置常数
(位置偏离的评价)
通过光学显微镜确认电路基板中的电路有无位置偏离。具体地说，存在在电路基板高度方向上的电路的位置从预定的位置偏离大于或等于50μm的部位的情况设为“不合格”，不存在电路的位置从预定的位置偏离大于或等于50μm的部位的情况设为“合格”。
[表1]
如表1所示，对于电路没有埋入绝缘层中、或在绝缘层中的埋入深度小于或等于20μm的实施例1～6的电路基板，与在绝缘层中的埋入深度超过20μm的比较例1～3的电路基板相比，热电阻值和绝缘破坏电压的值小。
另外，电路的位置偏离的评价也良好。
符号说明
1 电路部
2 电桥
3 散热器
4 绝缘层
5 树脂
6 电路
7 树脂
10 临时基材。

Claims (8)

1.一种电路基板的制造方法，其包含如下工序：
从形成于临时基材上的电路除去所述临时基材的工序；以及
将所述电路配置于绝缘层上的工序，
所述配置按照使所述电路的与所述临时基材相对的一侧与所述绝缘层相对的方式进行。
2.根据权利要求1所述的电路基板的制造方法，所述电路通过从配置于所述临时基材上的具有电路部和电桥的金属构件除去所述电桥而形成。
3.根据权利要求1或2所述的电路基板的制造方法，其进一步包含：用树脂填充形成于所述临时基材上的所述电路之间的工序。
4.根据权利要求1～3中任一项所述的电路基板的制造方法，所述电路的厚度大于或等于350μm。
5.根据权利要求1～4中任一项所述的电路基板的制造方法，所述绝缘层的厚度小于所述电路的厚度。
6.一种电路基板，其具有绝缘层和配置于所述绝缘层上的电路，所述电路的厚度大于或等于350μ。
7.根据权利要求6所述的电路基板，其进一步包含填充所述电路之间的树脂。
8.根据权利要求6或7所述的电路基板，所述绝缘层的厚度小于所述电路的厚度。
CN201680087501.5A 2016-07-12 2016-12-02 电路基板的制造方法和电路基板 Pending CN109479374A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016137462 2016-07-12
JP2016-137462 2016-07-12
PCT/JP2016/085937 WO2018012006A1 (ja) 2016-07-12 2016-12-02 回路基板の製造方法及び回路基板

Publications (1)

Publication Number Publication Date
CN109479374A true CN109479374A (zh) 2019-03-15

Family

ID=60952512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680087501.5A Pending CN109479374A (zh) 2016-07-12 2016-12-02 电路基板的制造方法和电路基板

Country Status (5)

Country Link
EP (1) EP3481163A4 (zh)
JP (1) JPWO2018012006A1 (zh)
CN (1) CN109479374A (zh)
TW (1) TW201803423A (zh)
WO (1) WO2018012006A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019142282A1 (ja) * 2018-01-17 2019-07-25 日立化成株式会社 回路シートの製造方法、回路基板の製造方法、回路シート、及び回路基板
JP7187906B2 (ja) * 2018-09-10 2022-12-13 昭和電工マテリアルズ株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3010863A (en) * 1957-06-07 1961-11-28 Philips Corp Method of manufacturing electrically insulating panels having a conductive pattern and panel manufactured by such method
CN1138286A (zh) * 1995-03-03 1996-12-18 三菱电机株式会社 布线结构体、它的制造方法以及使用它的电路板
US20140262439A1 (en) * 2013-03-13 2014-09-18 GM Global Technology Operations LLC Method of manufacturing electrical circuit traces
US20160001388A1 (en) * 2013-03-07 2016-01-07 Mitsubishi Materials Corporation Manufacturing method of power-module substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216499A (ja) * 1993-01-19 1994-08-05 Toshiba Corp 銅回路基板の製造方法
JP3196446B2 (ja) * 1993-09-10 2001-08-06 松下電器産業株式会社 パワー回路用配線基板及びその製造方法
WO2009110376A1 (ja) * 2008-03-06 2009-09-11 三菱電機株式会社 リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3010863A (en) * 1957-06-07 1961-11-28 Philips Corp Method of manufacturing electrically insulating panels having a conductive pattern and panel manufactured by such method
CN1138286A (zh) * 1995-03-03 1996-12-18 三菱电机株式会社 布线结构体、它的制造方法以及使用它的电路板
US20160001388A1 (en) * 2013-03-07 2016-01-07 Mitsubishi Materials Corporation Manufacturing method of power-module substrate
US20140262439A1 (en) * 2013-03-13 2014-09-18 GM Global Technology Operations LLC Method of manufacturing electrical circuit traces

Also Published As

Publication number Publication date
EP3481163A1 (en) 2019-05-08
TW201803423A (zh) 2018-01-16
EP3481163A4 (en) 2020-03-04
JPWO2018012006A1 (ja) 2019-05-16
WO2018012006A1 (ja) 2018-01-18

Similar Documents

Publication Publication Date Title
JP6303597B2 (ja) 電子部品モジュールの製造方法
JP6996595B2 (ja) 多層配線基板
KR101022036B1 (ko) 열 전도성 탄성 패드
JP2016207893A (ja) プリント配線板およびその製造方法
CN109479374A (zh) 电路基板的制造方法和电路基板
CN108463886A (zh) 具有改进接触引线的扁平无引线封装
US20160043024A1 (en) Printed wiring board and semiconductor package
CN106465546B (zh) 用于生产嵌入了传感器晶片的印刷电路板的方法，以及印刷电路板
JP5721172B2 (ja) チップ型の固体電解コンデンサ及びその製造方法
JP5059486B2 (ja) 部品内蔵モジュールの製造方法
CN101997210A (zh) 薄膜状电连接体及其制造方法
CN110495261A (zh) 电路基板的制造方法、电路片和电路基板
CN104684249A (zh) 印刷配线板及其制造方法
CN113692134A (zh) 一种厚铜线距的蚀刻方法
CN107946250B (zh) 一种半导体芯片及半导体芯片的封装方法
JP5836751B2 (ja) 薄膜配線基板
JP2008177382A (ja) 熱伝導基板とその製造方法及びこれを用いた回路モジュール
JP2016046509A (ja) プリント配線板および半導体パッケージ
CN107667419B (zh) 用于制造电路载体的方法
JP2007109938A (ja) 半導体装置
JP7040176B2 (ja) 絶縁回路基板、および、絶縁回路基板の製造方法
WO2019142282A1 (ja) 回路シートの製造方法、回路基板の製造方法、回路シート、及び回路基板
JP6583455B2 (ja) 電子部品モジュールの製造方法
JP6766953B2 (ja) 導体の接続構造、電子部品、導体の接続構造の製造方法及び電子部品の製造方法
JP2005039113A (ja) 表面実装方法及びそれを用いた混成集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190315

WD01 Invention patent application deemed withdrawn after publication