CN109428562B - 信号放大器、包括其的信号接收电路和包括其的装置 - Google Patents

信号放大器、包括其的信号接收电路和包括其的装置 Download PDF

Info

Publication number
CN109428562B
CN109428562B CN201810974694.7A CN201810974694A CN109428562B CN 109428562 B CN109428562 B CN 109428562B CN 201810974694 A CN201810974694 A CN 201810974694A CN 109428562 B CN109428562 B CN 109428562B
Authority
CN
China
Prior art keywords
amplifier
signal
voltage
pair
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810974694.7A
Other languages
English (en)
Other versions
CN109428562A (zh
Inventor
李秀旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109428562A publication Critical patent/CN109428562A/zh
Application granted granted Critical
Publication of CN109428562B publication Critical patent/CN109428562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45672—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45301—Indexing scheme relating to differential amplifiers there are multiple cascaded folded or not folded common gate stages of a cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

提供了一种信号放大器、包括其的信号接收电路和包括其的装置。所述信号放大器包括第一放大器、第二放大器和输出端。第一放大器放大第一输入信号，以形成第一放大后的输出信号。第一输入信号具有在第一电压范围内的共模电压，并且第一放大后的输出信号具有在第二电压范围内的共模电压，第二电压范围不同于第一电压范围。第二放大器放大第二输入信号，以形成第二放大后的输出信号。第二输入信号具有在第二电压范围内的共模电压，并且第二放大后的输出信号具有在第二电压范围内的共模电压。输出端输出第一放大后的输出信号或第二放大后的输出信号作为放大后的输出信号。

Description

信号放大器、包括其的信号接收电路和包括其的装置
于2017年8月24日提交的标题为“Signal Amplifier,Signal Receiving CircuitIncluding the Same And Device Including Same(信号放大器、包括其的信号接收电路和包括其的装置)”的第10-2017-0107102号韩国专利申请的全部内容以引用方式并入本文中。
技术领域
本文中描述的一个或更多个实施例涉及信号放大器、包括信号放大器的信号接收电路和包括信号放大器的装置。
背景技术
接口电路在装置之间进行数据和/或其他信号的发送和接收。从接口电路的发射器输出的信号的幅值(例如，电压范围)可根据发射器的类型、包括发射器的装置和/或其他因素而变化。接口电路的信号接收器可接收的输入信号的范围会限制接口电路可与其一起操作的装置的多样性。
发明内容
根据一个或更多个实施例，一种信号放大器包括：第一放大器，用于放大第一输入信号以形成第一放大后的输出信号，所述第一输入信号具有在第一电压范围内的共模电压，并且所述第一放大后的输出信号具有在第二电压范围内的共模电压，所述第二电压范围不同于所述第一电压范围；第二放大器，用于放大第二输入信号以形成第二放大后的输出信号，所述第二输入信号具有在所述第二电压范围内的所述共模电压，并且所述第二放大后的输出信号具有在所述第二电压范围内的共模电压；以及输出端，用于输出所述第一放大后的输出信号或所述第二放大后的输出信号作为放大后的输出信号。
根据一个或更多个其他实施例，一种信号接收电路包括：开关电路，所述开关电路基于使能信号，当所述接收信号的共模电压在第一电压范围内时，输出接收信号作为第一输入信号，并且当所述接收信号的共模电压在不同于所述第一电压范围的第二电压范围内时，输出所述接收信号作为第二输入信号；以及信号放大器，所述信号放大器基于所述使能信号，放大所述第一输入信号或所述第二输入信号，以输出具有在所述第二电压范围内的共模电压的放大后的输出信号。
根据一个或更多个其他实施例，一种装置包括：信号接收器，所述信号接收器包括开关部、信号放大器和输出端，所述开关部用于基于使能信号，当接收信号的共模电压在第一电压范围内时输出接收信号以形成第一输入信号，并且当所述接收信号的共模电压在不同于所述第一电压范围的第二电压范围内时输出所述接收信号以形成第二输入信号，所述信号放大器用于基于所述使能信号，放大所述第一输入信号或所述第二输入信号，以形成具有所述第二电压范围内的共模电压的放大后的输出信号，所述输出端用于接收所述放大后的输出信号并且输出输出信号；信号发射器，用于接收传输信号并且输出所传输的输出信号；以及控制器，用于接收所述输出信号并且输出所述传输信号。
根据一个或更多个其他实施例，一种信号放大器包括第一类型的折叠式共源共栅放大部件、第二类型的共源放大部件和输出部，所述第一类型的折叠式共源共栅放大部件被配置成接收第一输入信号对并且响应于使能信号的第一状态而输出第一放大后的输出信号对，所述第二类型的共源放大部件被配置成接收第二输入信号对并且响应于所述使能信号的第二状态而输出第二放大后的输出信号对，所述输出部包括用于所述第一类型的折叠式共源共栅放大部件和所述第二类型的共源放大部件的负载，并且被配置成输出所述第一放大后的输出信号对和所述第二放大后的输出信号对中的一者作为放大后的输出信号对。
根据一个或更多个其他实施例，一种信号接收电路包括：信号放大部，包括第一类型的折叠式共源共栅放大器、第二类型的共源放大器和输出端，所述第一类型的折叠式共源共栅放大器被配置成接收第一输入信号对并且响应于使能信号的第一状态而输出第一放大后的输出信号对，所述第二类型的共源放大器被配置成接收第二输入信号对并且响应于所述使能信号的第二状态而输出第二放大后的输出信号对，所述输出端包括用于所述第一类型的折叠式共源共栅放大器和所述第二类型共源放大器的负载，并且被配置成输出所述第一放大后的输出信号对和所述第二放大后的输出信号对中的一者作为放大后的输出信号对；以及输出部，被配置成基于所述放大后的输出信号对来输出输出信号，其中，所述输出部的输入端子包括相同导电类型的多个晶体管。
附图说明
通过参照附图详细描述示例性实施例，对于本领域的技术人员而言，特征将变得清楚，其中：
图1示出了信号接收电路的实施例；
图2示出了信号放大器的实施例；
图3示出了信号放大器的电路实施例；
图4和图5示出了信号放大器的示例操作；
图6示出了信号放大器的另一个电路实施例；
图7和图8示出了图6的信号放大器的示例操作；以及
图9示出了包括信号接收电路的装置的实施例。
具体实施方式
图1示出了可包括放大部300和输出部600的信号接收电路的实施例。放大部300可包括信号放大器100和开关部200。输出部600可包括比较器400和驱动器500。
放大部300可接收待放大的接收信号RXP和RXN，并且可输出放大后的输出信号OUT和OUTB。接收信号RXP和RXN的共模电压(common mode voltage)可具有与地电压相比更接近源电压的值，或者可具有与源电压相比更接近地电压的值。在一些实施例中，共模电压可对应于信号的电压范围的中间值。例如，共模电压可作为信号的电压范围中的一个值来提供，并且可作为代表性信号值来提供。放大后的输出信号OUT和OUTB的共模电压可具有在不考虑接收信号RXP和RXN的共模电压的情况下设置的预定值。
放大部300的信号放大器100可基于使能信号EN_L和EN_H进行操作。信号放大器100可接收输入信号IN_L、INB_L、IN_H和INB_H，并且可放大输入信号IN_L、INB_L、IN_H和INB_H中的一部分，以输出放大后的输出信号OUT和OUTB。例如，信号放大器100的一部分(例如，信号放大器100的组件)可基于使能信号EN_L和EN_H而被激活，而其另一部分可被去激活。可根据接收信号RXP和RXN的共模电压(或接收信号RXP和RXN的电压范围)来确定使能信号EN_L和EN_H。通过上述操作，可以减小所消耗的电量。
可基于信号放大器100中的放大器的输出信号来产生施加到信号放大器100中的偏置电路的偏置电压。由于用于产生偏置电压的单独的偏置电压产生部不是必需的，因此可以减小信号放大器100和信号接收电路10的尺寸。另外，信号放大器100可包括负反馈电路(例如，通过上述配置)，以稳定放大后的输出信号OUT和OUTB。
输入信号IN_L和INB_L的范围(或输入信号IN_L和INB_L的共模电压的幅值)可不同于输入信号IN_H和INB_H的范围(或输入信号IN_H和INB_H的共模电压的幅值)。例如，输入信号IN_L和INB_L的共模电压可(例如，在预定容差或范围内)接近地电压，而输入信号IN_H和INB_H的共模电压可(例如，在预定的容差或范围内)接近源电压。
不管输入信号IN_L、INB_L、IN_H和INB_H如何，放大后的输出信号OUT和OUTB的范围或放大后的输出信号OUT和OUTB的共模电压可具有预定值。放大后的输出信号OUT和OUTB的共模电压可具有更接近地电压或更接近源电压的值。
输入信号IN_L和INB_L、输入信号IN_H和INB_H和放大后的输出信号OUT和OUTB均可作为互补信号而提供。在一个实施例中，分别地，输入信号IN_L和INB_L、输入信号IN_H和INB_H以及放大后的输出信号OUT和OUTB中的一者可作为信号电平固定的参考信号来提供，并且另一者可作为信号电平可变的信号来提供。
开关部200可包括多个开关S1、S2、S3和S4。开关部200可基于使能信号EN_L和EN_H输出接收信号RXP和RXN以作为输入信号IN_L和INB_L或输入信号IN_H和INB_H。
可根据接收信号RXP和RXN的共模电压(或接收信号RXP和RXN的电压范围)来确定使能信号EN_L和EN_H。例如，当接收信号RXP和RXN的共模电压与源电压相比更接近地电压时，可提供具有高电平的使能信号EN_L。当接收信号RXP和RXN的共模电压与地电压相比更接近源电压时，可提供具有低电平的使能信号EN_L。当接收信号RXP和RXN的共模电压与地电压相比更接近源电压时，可提供具有高电平的使能信号EN_H。当接收信号RXP和RXN的共模电压与源电压相比更接近地电压时，可提供具有低电平的使能信号EN_H。
当使能信号EN_L处于高电平时，开关S1和S2可分别将信号放大器100的(用于接收输入信号IN_L和INB_L的)输入端子连接到接收信号RXP和RXN的输入端子。当使能信号EN_H处于高电平时，开关S3和S4可分别将信号放大器100的(用于接收输入信号IN_H和INB_H的)输入端子连接到接收信号RXP和RXN的输入端子。
因此，当接收信号RXP和RXN的共模电压与源电压相比更接近地电压时，开关部200可输出接收信号RXP和RXN以作为输入信号IN_L和INB_L。当接收信号RXP和RXN的共模电压与地电压相比更接近源电压时，开关部200可输出接收信号RXP和RXN以作为输入信号IN_H和INB_H。
当使能信号EN_L处于低电平时，开关S1和S2可分别将信号放大器100的(用于接收输入信号IN_L和INB_L的)输入端子连接到源电压Vdd的端子。当使能信号EN_H处于低电平时，开关S3和S4可将信号放大器100的(用于接收输入信号IN_H和INB_H的)输入端子连接到参考电压(例如，地)。
因此，当接收信号RXP和RXN的共模电压与源电压相比更接近地电压时，开关部200可将输入信号IN_H和INB_H输出为地电压电平。当接收信号RXP和RXN的共模电压与地电压相比更接近源电压时，开关部200可将输入信号IN_L和INB_L输出为源电压电平。
根据输出接收信号RXP和RXN的装置，接收信号RXP和RXN的共模电压(或接收信号RXP和RXN的电压范围)可不同。例如，当装置是存储器时，存储器所输出的信号的共模电压可根据存储器的类型而不同。存储器可以是动态随机存取存储器(DRAM)或另一种类型的存储器。根据示例实施例，不管存储器的类型如何，信号接收电路都可接收存储器所输出的信号。
输出部600可接收放大后的输出信号OUT和OUTB，并且输出根据放大后输出信号OUT和OUTB确定的接收的输出信号RXOUT。
比较器400可接收放大后的输出信号OUT和OUTB，并且可通过比较放大后的输出信号OUT和OUTB来输出比较信号COUT。比较器400可以是具有与放大后的输出信号OUT和OUTB的范围或放大后的输出信号OUT和OUTB的共模电压对应的特性的输入装置(例如，输入晶体管)。例如，当放大部300输出放大后的输出信号OUT和OUTB并且共模电压相比于源电压更接近地电压时，比较器400的输入装置可以是p型金属氧化物半导体(PMOS)晶体管或具有与其相似的特性的晶体管。当放大部300输出放大后的输出信号OUT和OUTB并且共模电压相比于地电压更接近源电压时，比较器400的输入装置可以是n型金属氧化物半导体(NMOS)晶体管或具有与其相似的特性的晶体管。
驱动器500可接收比较信号COUT，并且输出接收的输出信号RXOUT。驱动器500可包括例如至少一个反相器或缓冲器。
根据示例实施例，不管接收信号RXP和RXN的共模电压如何，放大部300都可将放大后的输出信号OUT和OUTB的共模电压设置为特定值。因此，比较器400可只包括以下比较器中的一种：使用PMOS晶体管或具有与其相似的特性的晶体管作为输入装置的比较器，和使用NMOS晶体管或具有与其相似的特性的晶体管作为输入装置的比较器。因此，可以进一步简化驱动器500的电路，并且可以进一步减小信号接收电路10的尺寸。
图2示出了信号放大器100的实施例，信号放大器100例如可位于图1的信号接收电路中。信号放大器100可包括第一放大器110、第二放大器120和输出单元150。第一放大器110可包括第一子放大器130和第二子放大器140。另外，信号放大器100可包括使能部160和/或偏置部170。
第一放大器110可接收待放大的输入信号IN1和IN1B，并且可改变输入信号IN1和IN1B的共模电压以便输出。另外，第一放大器110可输出第一偏置电压b1。第二放大器120可接收待放大和输出的输入信号IN2和IN2B。第一放大器110的每个输出信号和第二放大器120的每个输出信号可通过公共节点输出。
第一子放大器130可接收待放大的输入信号IN1和IN1B，由此输出中间的放大后的输出信号O1和O1B。另外，第一子放大器130可输出第一偏置电压b1。第一偏置电压b1可作为中间的放大后的输出信号O1和O1B的共模电压提供。第二子放大器140可接收待放大的中间的放大后的输出信号O1和O1B，并且可改变中间的放大后的输出信号O1和O1B的共模电压以便输出。
输出单元150输出第一放大器110的输出信号(即，第二子放大器140的输出信号)和第二放大器120的输出信号以作为放大后的输出信号OUT和OUTB。另外，输出单元150可输出第二偏置电压b2。第二偏置电压b2可作为放大后的输出信号OUT和OUTB的共模电压提供。
输入信号IN1和IN1B的共模电压可不同于输入信号IN2和IN2B的共模电压。例如，输入信号IN1和IN1B的共模电压可具有相比于地电压更接近源电压的值。输入信号IN2和IN2B的共模电压可具有相比于源电压更接近地电压的值。在这种情况下，输入信号IN1和IN1B可以是与图1的输入信号IN_H和INB_H相同的信号。输入信号IN2和IN2B可以是与图1的输入信号IN_L、INB_L相同的信号。在这种情况下，放大后的输出信号OUT和OUTB的共模电压可具有相比于源电压更接近地电压的值。
根据一个实施例，输入信号IN1和IN1B的共模电压可具有相比于源电压更接近地电压的值。输入信号IN2和IN2B的共模电压可具有相比于地电压更接近源电压的值。在这种情况下，输入信号IN1和IN1B可以是与图1的输入信号IN_L和INB_L相同的信号。输入信号IN2和IN2B可以是与图1的输入信号IN_H和INB_H相同的信号。在这种情况下，放大后的输出信号OUT和OUTB的共模电压可具有相比于地电压更接近源电压的值。
使能部160(例如，使能控制器)可基于使能信号EN_L和EN_H来控制对第一放大器110和第二放大器120的供电。如上所述，由于还包括使能部160，所以可以防止不必要的功耗。
偏置部170(例如，偏置控制器)可基于第一偏置电压b1和第二偏置电压b2来调节提供给第一放大器110和第二放大器120的电力的大小(例如，电流的幅值)。如上所述，通过偏置部170执行负反馈控制，以稳定放大后的输出信号OUT和OUTB和/或中间的放大后的输出信号O1和O1B。例如，放大后的输出信号OUT和OUTB的共模电压可趋于一致，和/或中间的放大后的输出信号O1和O1B的共模电压可趋于一致，以具有稳定值。
图3示出了信号接收电路的信号放大器101的电路实施例。信号放大器101可包括第一放大器111、第二放大器121和输出单元151。第一放大器111可包括第一子放大器131和第二子放大器141。另外，信号放大器101可包括使能部161和/或偏置部171。使能部161可包括第一使能部181、第二使能部182和第三使能部183。偏置部171可包括第一偏置部191、第二偏置部192和第三偏置部193。
第一放大器111的第一子放大器131可包括晶体管m6、晶体管m7以及电阻器R5和R6，晶体管m6的栅极被施以输入信号IN_H，晶体管m7的栅极被施以输入信号INB_H，电阻器R5和R6连接在晶体管m6的漏极和晶体管m7的漏极之间。晶体管m6的源极连接到晶体管m7的源极。可从电阻器R5和电阻器R6之间的节点输出第一偏置电压b11。晶体管m6和晶体管m7可以是NMOS晶体管，例如，第一子放大器131可以是NMOS共源放大器。
第一放大器111的第二子放大器141可包括晶体管m12和晶体管m13。晶体管m12的栅极用于接收第二偏置电压b21，其源极与晶体管m6的漏极连接，并且其漏极与输出放大后的输出信号OUTB的端子连接。晶体管m13的栅极用于接收第二偏置电压b21，其源极与晶体管m7的漏极连接，并且其漏极与输出放大后的输出信号OUT的端子连接。晶体管m12和晶体管m13可以是PMOS晶体管，例如，第二子放大器141可以是PMOS共栅放大器。
在第一放大器111中，第一子放大器131可与第二子放大器141串联连接。例如，第一放大器111可以是其中NMOS共源放大器与PMOS共栅放大器连接的NMOS输入折叠式共源共栅差分放大器。
第二放大器121可包括晶体管m2和晶体管m3。晶体管m2包括用于接收输入信号IN_L的栅极和与输出放大后的输出信号OUTB的端子连接的漏极。晶体管m3包括用于接收输入信号INB_L的栅极和与输出放大后的输出信号OUT的端子连接的漏极。晶体管m2的源极可连接到晶体管m3的源极。晶体管m2和晶体管m3可以是PMOS晶体管，例如，第二放大器121可以是PMOS共源放大器。
输出单元151可包括连接在输出放大后的输出信号OUTB的端子和输出放大后的输出信号OUT的端子之间的电阻器R3和R4、连接在输出放大后的输出信号OUTB的端子和地之间的电阻器R1以及连接在输出放大后的输出信号OUT的端子和地之间的电阻器R2。可从电阻器R3和电阻器R4之间的节点输出第二偏置电压b21。如所示出的，输出单元151可包括电阻器和/或其他无源器件。因此，输出单元151可输出偏置电压并且可以以更快的操作速度来实现。
使能部161的第一使能部181可包括晶体管m4，晶体管m4具有用于接收使能信号EN_H的栅极和与参考电势(例如，地)连接的源极。晶体管m4可以是NMOS晶体管。第一使能部181可基于使能信号EN_H来调节流过第一放大器111的电力。例如，当施加高电平的使能信号EN_H时，晶体管m4可导通，由此允许电力被供应到第一放大器111的第一子放大器131。当施加低电平的使能信号EN_H时，晶体管m4可关断，以截断通向第一放大器111的第一子放大器131的电力。
使能部161的第二使能部182可包括晶体管m8和晶体管m9。晶体管m8的栅极用于接收使能信号EN_HB，并且其源极与源电压的端子连接。晶体管m9的栅极用于接收使能信号EN_HB，并且其源极与源电压的端子连接。晶体管m8和晶体管m9可以是PMOS晶体管。使能信号EN_HB可作为反相后的使能信号EN_H提供。第二使能部182可基于使能信号EN_HB来调节流过第一放大器111的电力。当施加低电平的使能信号EN_HB时，晶体管m8和晶体管m9可导通，以允许电力被供应到第一放大器111的第二子放大器141。当施加高电平的使能信号EN_HB时，晶体管m8和晶体管m9可关断，以截断通向第一放大器111的第二子放大器141的电力。
使能部161的第三使能部183可包括晶体管m0，晶体管m0的栅极用于接收使能信号EN_LB，并且其源极与源电压的端子连接。晶体管m0可以是PMOS晶体管。使能信号EN_LB可作为反相后的使能信号EN_L提供。第三使能部183可基于使能信号EN_LB来调节流过第二放大器121的电力。例如，当施加低电平的使能信号EN_LB时，晶体管m0可导通，以允许电力被供应到第二放大器121。当施加高电平的使能信号EN_LB时，晶体管m0可关断，以截断供应到第二放大器121的电力。
偏置部171的第一偏置部191可包括晶体管m5，晶体管m5的栅极用于接收第一偏置电压b11，其源极与晶体管m4的漏极连接，并且其漏极与节点连接，晶体管m6的源极通过此节点连接到晶体管m7的源极。晶体管m5可以是NMOS晶体管。第一偏置部191可基于偏置电压b11来调节流过第一放大器111的电力的大小。第一偏置部191可对应于第一偏置电压b11调节流入第一子放大器131中的电流的幅值。
偏置部171的第二偏置部192可包括晶体管m10和晶体管m11。晶体管m10的栅极用于接收第二偏置电压b21，其源极与晶体管m8的漏极连接，并且其漏极与晶体管m12的源极连接。晶体管m11的栅极用于接收第二偏置电压b21，其源极与晶体管m9的漏极连接，并且其漏极与晶体管m13的源极连接。晶体管m10和m11可以是PMOS晶体管。第二偏置部192可基于第二偏置电压b21来调节流过第一放大器111的电力的大小。例如，第二偏置部192可对应于第二偏置电压b21调节流过第一放大器111的第二子放大器141的电流的幅值。
偏置部171的第三偏置部193可包括晶体管m1，晶体管m1的栅极用于接收第二偏置电压b21，其源极与晶体管m0的漏极连接，并且其漏极与节点连接，晶体管m2的源极通过此节点连接到晶体管m3的源极。晶体管m1可以是PMOS晶体管。第三偏置部193可基于第二偏置电压b21来调节流过第二放大器121的电力的大小。例如，第三偏置部193可对应于第二偏置电压b21调节流过第二放大器121的电流的幅值。
根据选择，可去掉第一使能部181、第二使能部182、第三使能部183、第一偏置部191、第二偏置部192和第三偏置部193中的一部分或全部。
图4和图5示出了用于控制图3的信号接收电路的信号放大器的操作的信号的示例。
参照图1至图4，将针对接收信号RXP和RXN的共模电压相比于源电压更接近地电压的情况来描述信号放大器101的操作。
如图4的(a)中示出的，当接收信号RXP和RXN的共模电压相比于源电压更接近地电压时，可将高电平的使能信号EN_L和低电平的使能信号EN_H输入信号放大器101，如图4的(b)和(c)中示出的。因此，可提供具有低电平的使能信号EN_LB，同时可提供具有高电平的使能信号EN_HB。
当使能信号EN_H具有低电平而使能信号EN_HB具有高电平时，第一使能部181和第二使能部182的所有晶体管m4、m8和m9都可被关断，以将第一放大器111去激活。因此，电流基本不会流过第一放大器111中的晶体管。在这种情况下，不能确定第一偏置电压b11的幅值。结果，第一偏置部191的晶体管m5可处于浮置状态。
当使能信号EN_LB具有低电平时，第三使能部183的晶体管可导通并且第二放大器121可被激活。因此，偏置电流可流入第二放大器121中的晶体管。可通过第三偏置部193来调节偏置电流的幅值。
当使能信号EN_H具有低电平而使能信号EN_L具有高电平时，输入信号IN_L和INB_L可与接收信号RXP和RXN相同，如图4的(d)中示出的。另外，如图4的(e)中示出的，输入信号IN_H和INB_H的值可作为地电压提供。
如图4的(f)中示出的，第二放大器121可放大输入信号IN_L和INB_L，以输出放大后的输出信号OUT和OUTB。放大后的输出信号OUT和OUTB的共模电压可以以与输入信号IN_L和INB_L相似的方式具有相比于源电压Vdd更接近地电压的值。
在这种情况下，如图4的(g)中示出的，第二偏置电压b21的幅值可作为放大后的输出信号OUT和OUTB的共模电压提供。第二偏置电压b21可被施加到第三偏置部193，以执行负反馈控制。
随后，参照图1、图3和图5，将在接收信号RXP和RXN的共模电压相比于地电压更接近源电压的情况下描述信号放大器101的操作。
如图5的(a)中示出的，当接收信号RXP和RXN的共模电压相比于地电压更接近源电压时，可将低电平的使能信号EN_L和高电平的使能信号EN_H输入到信号放大器101，如图5的(b)和(c)中示出的。因此，可提供具有高电平的使能信号EN_LB，同时可提供具有低电平的使能信号EN_HB。
当使能信号EN_L具有低电平时，第三使能部183的晶体管M0可关断，以使第二放大器121被去激活。因此，电流基本不会流过第二放大器121中的晶体管。
当使能信号EN_H具有高电平而使能信号EN_HB具有低电平时，第一使能部181的晶体管m4以及第二使能部182的晶体管m8和m9都可被导通，以将第一放大器111激活。因此，偏置电流可流入第一放大器111中的晶体管。可通过第一偏置部191和第二偏置部192来调节偏置电流的幅值。
当使能信号EN_H具有高电平而使能信号EN_L具有低电平时，输入信号IN_H和INB_H可与接收信号RXP和RXN相同，如图5的(d)中示出的。另外，如图5的(e)中示出的，输入信号IN_L和INB_L的值可作为源电压Vdd提供。
如图5的(f)中示出的，第一放大器111的第一子放大器131可放大输入信号IN_H和INB_H，以输出中间的放大后的输出信号O11和O11B。中间的放大后的输出信号O11和O11B的共模电压可以以与输入信号IN_H和INB_H相似的方式具有相比于地电压更接近源电压Vdd的值。
如图5的(g)中示出的，第一放大器111的第二子放大器141可放大中间的放大后的输出信号O11和O11B，并且可改变中间的放大后的输出信号O11和O11B的共模电压，以输出放大后的输出信号OUT和OUTB。因此，放大后的输出信号OUT和OUTB的共模电压与中间的放大后的输出信号O11和O11B的共模电压的不同之处可在于，放大后的输出信号OUT和OUTB的共模电压可具有相比于源电压Vdd更接近地电压的值。
如图5的(h)和(i)中示出的，第一偏置电压b11可作为中间的放大后的输出信号O11和O11B的共模电压提供。第二偏置电压b21的幅值可作为放大后的输出信号OUT和OUTB的共模电压提供。第一偏置电压b11可被施加到第一偏置部191。第二偏置电压b21可被施加到第二偏置部192以及第一放大器111的第二子放大器141的晶体管m12和m13的栅极。因此，可执行负反馈控制。
因此，根据图1至图3中示出的示例实施例，信号放大器101可放大接收信号RXP和RXN的变化，以输出放大后的输出信号OUT和OUTB。在这种情况下，不管接收信号RXP和RXN的共模电压如何，放大后的输出信号OUT和OUTB的共模电压可具有相比于源电压更接近地电压的值。
图6示出了信号接收电路的信号放大器102的另一个电路实施例。信号放大器102可包括第一放大器112、第二放大器122和输出单元152。第一放大器112可包括第一子放大器132和第二子放大器142。另外，信号放大器102可包括使能部162和/或偏置部172。使能部162可包括第一使能部184、第二使能部185和第三使能部186。偏置部172可包括第一偏置部194、第二偏置部195和第三偏置部196。
第一放大器112的第一子放大器132可包括晶体管m16、晶体管m17以及电阻器R15和R16。晶体管m16的栅极用于接收输入信号IN_L。晶体管m17的栅极用于接收输入信号INB_L。电阻器R15和R16连接在晶体管m16的漏极和晶体管m17的漏极之间。晶体管m16的源极可连接到晶体管m17的源极。可从电阻器R15和电阻器R16之间的节点输出第一偏置电压b12。晶体管m16和晶体管m17可以是PMOS晶体管，例如，第一子放大器132可以是PMOS共源放大器。
第一放大器112的第二子放大器142可包括晶体管m22和晶体管m23。晶体管m22的栅极用于接收第二偏置电压b22，其源极与晶体管m16的漏极连接，并且其漏极与输出放大后的输出信号OUTB的端子连接。晶体管m23的栅极用于接收第二偏置电压b22，其源极与晶体管m17的漏极连接，并且其漏极与输出放大后的输出信号OUT的端子连接。晶体管m22和晶体管m23可以是NMOS晶体管，例如，第二子放大器142可以是NMOS共栅放大器。
在第一放大器112中，第一子放大器132可与第二子放大器142串联连接。例如，第一放大器112可以是其中PMOS共源放大器与NMOS共栅放大器连接的PMOS输入折叠式共源共栅差分放大器。
第二放大器122可包括晶体管m26和晶体管m27。晶体管m26的栅极用于接收输入信号IN_H，并且其漏极与输出放大后的输出信号OUTB的端子连接。晶体管m27栅极用于接收输入信号INB_H，并且其漏极与输出放大后的输出信号OUT的端子连接。晶体管m26的源极可连接到晶体管m27的源极。晶体管m26和晶体管m27可以是NMOS晶体管，例如，第二放大器122可以是NMOS共源放大器。
输出单元152可包括电阻器R11、R12、R13和R14。电阻器R13和R14连接在输出输出信号OUTB的端子和输出输出信号OUT的端子之间。电阻器R1连接在输出信号OUTB的端子和源电压之间。电阻器R12连接在输出信号OUT的端子和源电压之间。可从电阻器R13和电阻器R14之间的节点输出第二偏置电压b22。如所示出的，输出单元152可包括电阻器和/或其他无源器件。因此，输出单元152可输出偏置电压并且可以以更快的操作速度来实现。
使能部162的第一使能部184可包括晶体管m14，晶体管m14的栅极用于接收使能信号EN_LB，并且其源极与源电压连接。晶体管m14可以是PMOS晶体管。在一个实施例中，使能信号EN_LB可作为反相后的使能信号EN_L提供。第一使能部184可基于使能信号EN_LB来调节流过第一放大器112的电力。例如，当施加低电平的使能信号EN_LB时，晶体管m14可导通，以允许电力被供应到第一放大器112的第一子放大器132。当施加高电平的使能信号EN_L时，晶体管m14可关断，以截断通向第一放大器112的第一子放大器132的电力。
使能部162的第二使能部185可包括晶体管m18和晶体管m19。晶体管m18的栅极用于接收使能信号EN_L，并且其源极与地连接。晶体管m19的栅极用于接收使能信号EN_L，并且其源极与地连接。第二使能部185可基于使能信号EN_L来调节流过第一放大器112的电力。例如，当施加高电平的使能信号EN_L时，晶体管m18和m19可导通，以允许电力被供应到第一放大器112的第二子放大器142。当施加低电平的使能信号EN_L时，晶体管m18和m19可关断，以截断通向第一放大器112的第二子放大器142的电力。
使能部162的第三使能部186可包括晶体管m24，晶体管m24的栅极用于接收使能信号EN_H，并且其源极与地连接。晶体管m24可以是NMOS晶体管。第三使能部186可基于使能信号EN_H来调节流过第二放大器122的电力。例如，当施加高电平的使能信号EN_H时，晶体管m24可导通，以允许电力被供应到第二放大器122。当施加低电平的使能信号EN_H时，晶体管m24可关断，以截断通向第二放大器122的电力。
偏置部172的第一偏置部194可包括晶体管m15，晶体管m15的栅极用于接收第一偏置电压b12，其源极与晶体管m14的漏极连接，并且其漏极与节点连接，晶体管m16的源极通过此节点连接到晶体管m17的源极。晶体管m15可以是PMOS晶体管。第一偏置部194可基于第一偏置电压b12来调节流过第一放大器112的电力的大小。例如，第一偏置部194可对应于第一偏置电压b12调节流入第一子放大器132中的电流的幅值。
偏置部172的第二偏置部195可包括晶体管m20和晶体管m21。晶体管m20的栅极用于接收第二偏置电压b22，其源极与晶体管m18的漏极连接，并且其漏极与晶体管m22的源极连接。晶体管m21的栅极用于接收第二偏置电压b22，其源极与晶体管m19的漏极连接，并且其漏极与晶体管m23的源极连接。晶体管m20和m21可以是NMOS晶体管。第二偏置部195可基于第二偏置电压b22来调节流过第一放大器112的电力的大小。例如，第二偏置部195可对应于第二偏置电压b22调节流过第一放大器112的第二子放大器142的电流的幅值。
偏置部172的第三偏置部196可包括晶体管m25，晶体管m25的栅极用于接收第二偏置电压b22，其源极与晶体管m24的漏极连接，并且其漏极与节点连接，晶体管m26的源极通过此节点连接到晶体管m27的源极。晶体管m25可以是NMOS晶体管。第三偏置部196可基于第二偏置电压b22来调节流过第二放大器122的电力的大小。例如，第三偏置部196可对应于第二偏置电压b22调节流过第二放大器122的电流的幅值。
根据选择，可去掉第一使能部184、第二使能部185、第三使能部186、第一偏置部194、第二偏置部195和第三偏置部196中的一部分或全部。
图7和图8示出了用于执行图6的信号接收电路的信号放大器102的示例操作的信号。
首先，参照图1、图2、图6和图7，将在接收信号RXP和RXN的共模电压相比于源电压更接近地电压的情况下描述信号放大器102的操作。
如图7的(a)中示出的，当接收信号RXP和RXN的共模电压相比于源电压更接近地电压时，可将高电平的使能信号EN_L和低电平的使能信号EN_H输入到信号放大器102，如图7的(b)和(c)中示出的。因此，可提供具有低电平的使能信号EN_LB，同时可提供具有高电平的使能信号EN_HB。
当使能信号EN_H具有低电平时，第三使能部186的晶体管m24可关断，以使第二放大器122被去激活。因此，电流基本不会流过第二放大器122中的晶体管。
当使能信号EN_LB具有低电平而使能信号EN_L具有高电平时，第一使能部184的晶体管m15以及第二使能部185的晶体管m18和m19可被导通，以将第一放大器112激活。因此，偏置电流可流入到第一放大器112中的晶体管。可通过第一偏置部194和第二偏置部195来调节偏置电流的幅值。
另外，当使能信号EN_H具有低电平而使能信号EN_L具有高电平时，输入信号IN_L和INB_L可与接收信号RXP和RXN相同，如图7的(d)中示出的。另外，如图7的(e)中示出的，输入信号IN_H和INB_H的值可作为地电压提供。
如图7的(f)中示出的，第一放大器112的第一子放大器132可放大输入信号IN_L和INB_L，以输出中间的放大后的输出信号O12和O12B。中间的放大后的输出信号O12和O12B的共模电压可以以与输入信号IN_L和INB_L相似的方式具有相比于源电压Vdd更接近地电压的值。
如图7的(g)中示出的，第一放大器112的第二子放大器142可放大中间的放大后的输出信号O12和O12B，并且改变中间的放大后的输出信号O12和O12B的共模电压，以输出放大后的输出信号OUT和OUTB。因此，放大后的输出信号OUT和OUTB的共模电压与中间的放大后的输出信号O12和O12B的共模电压的不同之处可以在于，放大后的输出信号OUT和OUTB的共模电压可具有相比于地电压更接近源电压Vdd的值。
如图7的(h)和(i)中示出的，第一偏置电压b12的幅值可作为中间的放大后的输出信号O12和O12B的共模电压提供。第二偏置电压b22的幅值可作为放大后的输出信号OUT和OUTB的共模电压提供。第一偏置电压b12可被施加到第一偏置部194。第二偏置电压b22可被施加到第二偏置部195以及第一放大器112的第二子放大器142的晶体管m22和m23的栅极，以执行负反馈控制。
随后，参照图1、图2、图6和图8，将在接收信号RXP和RXN的共模电压相比于地电压更接近源电压的情况下描述信号放大器102的操作。
如图8的(a)中示出的，在接收信号RXP和RXN的共模电压相比于地电压更接近源电压的情况下，可将低电平的使能信号EN_L和高电平的使能信号EN_H输入到信号放大器102，如图8的(b)和(c)中示出的。因此，可提供具有高电平的使能信号EN_LB，同时可提供具有低电平的使能信号EN_HB。
当使能信号EN_L具有低电平而使能信号EN_LB具有高电平时，第一使能部184和第二使能部185的所有晶体管m14、m18和m19都可被关断，以将第一放大器112去激活。因此，电流基本不会流过第一放大器112中的晶体管。在这种情况下，不能确定第一偏置电压b12的幅值。结果，第一偏置部194的晶体管m15可处于浮置状态。
当使能信号EN_H具有高电平时，第三使能部186的晶体管m24可导通，以激活第二放大器122。因此，偏置电流可流入到第二放大器122中的晶体管。可通过第三偏置部196来调节偏置电流的幅值。
当使能信号EN_H具有高电平而使能信号EN_L具有低电平时，输入信号IN_H和INB_H可与接收信号RXP和RXN相同，如图8的(d)中示出的。另外，如图8的(e)中示出的，输入信号IN_L和INB_L的值可作为源电压Vdd提供。
如图8的(f)中示出的，第二放大器122可放大输入信号IN_H和INB_H，以输出放大后的输出信号OUT和OUTB。放大后的输出信号OUT和OUTB的共模电压可以以与输入信号IN_H和INB_H相似的方式具有相比于地电压更接近源电压Vdd的值。
在这种情况下，如图8的(g)中示出的，第二偏置电压b22的幅值可作为放大后的输出信号OUT和OUTB的共模电压提供。第二偏置电压b22可被施加到第三偏置部196，由此执行负反馈控制。
根据图1、图2和图6中示出的示例实施例，信号放大器102可放大接收信号RXP和RXN的变化，以输出放大后的输出信号OUT和OUTB。在这种情况下，不管接收信号RXP和RXN的共模电压如何，放大后的输出信号OUT和OUTB的共模电压都可具有相比于地电压更接近源电压的值。
图9示出了包括根据以上提到的示例实施例中的任何实施例的信号接收电路的装置的实施例。该装置可以是例如包括信号接收电路11、信号发射电路21和控制器31的应用处理器1。另外，该装置可包括应用处理器1和存储器2。
参照图1至图8的实施例中的任何实施例描述的信号接收电路可被用作信号接收电路11。信号接收电路11可放大从诸如存储器2的另一个外部装置输入的接收信号RX，以输出接收到的输出信号RXOUT。
信号发射电路21可放大从控制器31输入的发射信号TX，以输出所发射的输出信号TXOUT。接收信号RX和/或所发射的输出信号TXOUT可作为数据或其他控制信号提供。控制器31可接收所接收到的输出信号RXOUT并且使用接收到的输出信号RXOUT执行预定操作，例如，任意的算术运算、任意的显示操作和/或其他操作。另外，控制器31可输出待存储在存储器2中的数据和/或用于控制其他装置或存储器2的控制信号作为传输信号TX。
存储器2可输出所存储的数据等以作为接收信号RX，并且可通过输入所发射的输出信号TXOUT来执行存储数据的操作。
图9中示出的装置可以是包括应用处理器和存储器的移动装置。例如，当根据示例实施例的信号接收电路应用于移动装置的应用处理器时，可以减小功耗并且可以减小装置的尺寸。
本文中描述的方法、处理和/或操作可由将由计算机、处理器、控制器或其他信号处理装置执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理装置可以是本文中描述的元件或除了本文中描述的元件之外的元件。因为详细描述了形成方法(或计算机、处理器、控制器或其他信号处理装置的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可将计算机、处理器、控制器或其他信号处理装置转换成用于执行本文的方法的专用处理器。
所公开的实施例的控制器、处理器、放大器、比较器、驱动器、部、输入、输出以及其他信号产生和信号处理特征可以用例如可包括硬件、软件或二者的逻辑来实现。当至少部分地用硬件实现时，控制器、处理器、放大器、比较器、驱动器、部、输入、输出以及其他信号产生和信号处理特征可以是例如各种集成电路中的任一种，包括但不包括限于专用集成电路、现场可编程门阵列、逻辑门的组合、片上系统、微处理器或其他类型的处理或控制电路。
当至少部分地用软件实现时，控制器、处理器、放大器、比较器、驱动器、部、输入、输出以及其他信号产生和信号处理特征可包括例如用于存储将例如由计算机、处理器、微处理器、控制器或其他信号处理装置执行的代码或指令的存储器或其他存储装置。计算机、处理器、微处理器、控制器或其他信号处理装置可以是本文中描述的元件或除了本文中描述的元件之外的元件。因为详细描述了形成方法(或计算机、处理器、微处理器、控制器或其他信号处理装置的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可将计算机、处理器、控制器或其他信号处理装置转换成用于执行本文中描述的方法的专用处理器。
根据以上提到的示例实施例中的一个或更多个，信号放大器、包括信号放大器的信号接收电路或包括信号接收电路的装置可具有宽的输入信号范围。另外，可以减小信号放大器、信号接收电路或包括其的装置的尺寸。此外，还可以减小信号放大器、信号接收电路或装置所消耗的电量。
本文中已经公开了实施例的示例，并且虽然采用了特定术语，但这些术语仅以一般的和描述性的含义来使用和解释，而非出于限制目的。在一些情形下，如本领域技术人员将清楚的，自提交本申请之时起，除非另外指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，在不脱离在权利要求中阐述的实施例的精神和范围的情况下，可以做出形式和细节方面的各种变化。

Claims (18)

1.一种信号放大器，所述信号放大器包括：
第一放大器，用于放大具有在第一电压范围内的共模电压的第一输入信号以形成第一放大后的输出信号，其中，所述第一放大后的输出信号具有在第二电压范围内的共模电压，所述第二电压范围不同于所述第一电压范围；
第二放大器，用于放大具有在所述第二电压范围内的共模电压的第二输入信号以形成第二放大后的输出信号，所述第二放大后的输出信号具有在所述第二电压范围内的共模电压，其中，当所述第二放大器接通时，所述第一放大器关断，并且当所述第一放大器接通时，所述第二放大器关断；以及
输出端，所述输出端包括输出端子对和负载对，所述输出端子对用于将放大后的输出信号输出为所述第一放大后的输出信号或所述第二放大后的输出信号，所述负载对连接在所述输出端子对与地电压或源电压之间，
其中，所述第一放大器包括：第一子放大器，用于放大所述第一输入信号，以形成中间的放大后的输出信号；以及第二子放大器，用于放大所述中间的放大后的输出信号，以形成所述第一放大后的输出信号，并且
其中，所述信号放大器还包括偏置控制器，所述偏置控制器包括第一偏置部、第二偏置部和第三偏置部，
其中，所述第一偏置部用于当所述第一放大器接通时，施加所述中间的放大后的输出信号的共模电压作为所述第一子放大器的偏置电压，
其中，所述第二偏置部用于当所述第一放大器接通时，施加所述放大后的输出信号的共模电压作为所述第二子放大器的偏置电压，并且
其中，所述第三偏置部用于当所述第二放大器接通时，施加所述放大后的输出信号的共模电压作为所述第二放大器的偏置电压。
2.根据权利要求1所述的信号放大器，其中：
所述第一放大器用于输出所述中间的放大后的输出信号的共模电压，并且
所述输出端用于输出所述放大后的输出信号的共模电压。
3.根据权利要求1所述的信号放大器，所述信号放大器还包括：
使能控制器，用于基于当输入所述第一输入信号时激活的第一使能信号和当输入所述第二输入信号时激活的第二使能信号，来控制供应到所述第一放大器或所述第二放大器的电力。
4.根据权利要求1所述的信号放大器，其中：
所述第一电压范围包括相比于地电压更接近源电压的值，
所述第二电压范围包括相比于所述源电压更接近所述地电压的值，
所述第一子放大器是n型金属氧化物半导体共源放大器，
所述第二子放大器是p型金属氧化物半导体共栅放大器，
所述第二放大器是p型金属氧化物半导体共源放大器。
5.根据权利要求1所述的信号放大器，其中：
所述第一电压范围包括相比于源电压更接近地电压的值，
所述第二电压范围包括相比于所述地电压更接近所述源电压的值，
所述第一子放大器是p型金属氧化物半导体共源放大器，
所述第二子放大器是n型金属氧化物半导体共栅放大器，
所述第二放大器是n型金属氧化物半导体共源放大器。
6.根据权利要求1所述的信号放大器，其中，所述第一子放大器包括：
第一类型的第一晶体管，其栅极用于接收所述第一输入信号中的一个信号，
第一类型的第二晶体管，其栅极用于接收所述第一输入信号中的另一信号并且其源极与所述第一类型的第一晶体管的源极连接；以及
第一电阻器和第二电阻器，连接在所述第一类型的第一晶体管的漏极和所述第一类型的第二晶体管的漏极之间，并且
其中，所述第二子放大器包括：
第二类型的第一晶体管，其源极与所述第一类型的第一晶体管的漏极连接，其漏极与用于输出所述放大后的输出信号中的一个信号的第一输出端子连接，并且其栅极用于接收所述放大后的输出信号的共模电压；以及
第二类型的第二晶体管，其源极与所述第一类型的第二晶体管的漏极连接，其漏极与用于输出所述放大后的输出信号中的另一信号的第二输出端子连接，并且其栅极与所述第二类型的第一晶体管的栅极连接。
7.根据权利要求6所述的信号放大器，其中，所述第二放大器包括：
第二类型的第三晶体管，其栅极用于接收所述第二输入信号中的一个信号并且其漏极与所述第一输出端子连接；以及
第二类型的第四晶体管，其栅极用于接收所述第二输入信号中的另一信号，其漏极与所述第二输出端子连接，并且其源极与所述第二类型的第三晶体管的源极连接。
8.根据权利要求7所述的信号放大器，其中，所述输出端包括连接在所述第一输出端子和所述第二输出端子之间的第三电阻器和第四电阻器，并且
所述负载对包括连接在所述地电压或源电压与所述第一输出端子之间的第五电阻器和连接在所述地电压或源电压与所述第二输出端子之间的第六电阻器。
9.根据权利要求8所述的信号放大器，其中：
所述第一子放大器输出所述第一电阻器和所述第二电阻器之间的节点的电压作为所述中间的放大后的输出信号的共模电压，并且
所述输出端输出所述第三电阻器和所述第四电阻器之间的节点的电压作为所述放大后的输出信号的共模电压。
10.一种信号放大器，所述信号放大器包括：
第一类型的折叠式共源共栅放大部件，被配置成接收具有在第一电压范围内的共模电压的第一输入信号对，并且响应于使能信号的第一状态而输出第一放大后的输出信号对，所述第一放大后的输出信号对具有在第二电压范围内的共模电压，所述第二电压范围不同于所述第一电压范围；
第二类型的共源放大部件，被配置成接收具有在所述第二电压范围内的共模电压的第二输入信号对，并且响应于所述使能信号的第二状态而输出第二放大后的输出信号对，所述第二放大后的输出信号对具有在所述第二电压范围内的共模电压；以及
输出部件，包括输出端子对和负载对，所述输出端子对用于将放大后的输出信号对输出为所述第一放大后的输出信号对或所述第二放大后的输出信号对，所述负载对连接在所述输出端子对与地电压或源电压之间，
其中，所述第一类型的折叠式共源共栅放大部件包括：第一子放大器，用于放大所述第一输入信号对，以形成中间的放大后的输出信号对；以及第二子放大器，用于放大所述中间的放大后的输出信号对，以形成所述第一放大后的输出信号对，并且
其中，所述信号放大器还包括偏置控制器，所述偏置控制器包括第一偏置部、第二偏置部和第三偏置部，
其中，所述第一偏置部用于响应于所述使能信号的第一状态，施加所述中间的放大后的输出信号对的共模电压作为所述第一子放大器的偏置电压，
其中，所述第二偏置部用于响应于所述使能信号的第一状态，施加所述放大后的输出信号对的共模电压作为所述第二子放大器的偏置电压，并且
其中，所述第三偏置部用于响应于所述使能信号的第二状态，施加所述放大后的输出信号对的共模电压作为所述第二类型的共源放大部件的偏置电压。
11.根据权利要求10所述的信号放大器，其中：
所述第一子放大器是n型金属氧化物半导体共源放大器，所述第二子放大器是p型金属氧化物半导体共栅放大器，
所述第二类型的共源放大部件是p型金属氧化物半导体共源放大器。
12.根据权利要求11所述的信号放大器，其中：
所述n型金属氧化物半导体共源放大器输出所述中间的放大后的输出信号对的共模电压，
所述输出部件输出所述放大后的输出信号对的共模电压，并且
所述第一电压范围包括相比于地电压更接近源电压的值，并且所述第二电压范围包括相比于所述源电压更接近所述地电压的值。
13.根据权利要求11所述的信号放大器，其中：
所述第一子放大器是p型金属氧化物半导体共源放大器，所述第二子放大器是n型金属氧化物半导体共栅放大器，并且
所述第二类型的共源放大部件是n型金属氧化物半导体共源放大器。
14.根据权利要求13所述的信号放大器，其中：
所述p型金属氧化物半导体共源放大器输出所述中间的放大后的输出信号对的共模电压，
所述输出部件输出所述放大后的输出信号对的共模电压，并且
所述第一电压范围包括相比于源电压更接近地电压的值，并且所述第二电压范围包括相比于所述地电压更接近源电压的值。
15.一种信号接收电路，所述信号接收电路包括：
信号放大部，包括第一类型的折叠式共源共栅放大器、第二类型的共源放大器和输出端，所述第一类型的折叠式共源共栅放大器被配置成接收具有在第一电压范围内的共模电压的第一输入信号对并且响应于使能信号的第一状态而输出第一放大后的输出信号对，所述第一放大后的输出信号对具有在第二电压范围内的共模电压，所述第二电压范围不同于所述第一电压范围，所述第二类型的共源放大器被配置成接收具有在所述第二电压范围内的共模电压的第二输入信号对并且响应于所述使能信号的第二状态而输出第二放大后的输出信号对，所述第二放大后的输出信号对具有在所述第二电压范围内的共模电压，并且所述输出端包括输出端子对和负载对，所述输出端子对用于将放大后的输出信号对输出为所述第一放大后的输出信号对或所述第二放大后的输出信号对，所述负载对连接在所述输出端子对与地电压或源电压之间；以及
输出部，被配置成基于所述放大后的输出信号对来输出输出信号，其中，所述输出部的输入端子包括相同导电类型的多个晶体管，
其中，所述第一类型的折叠式共源共栅放大器包括：第一子放大器，用于放大所述第一输入信号对，以形成中间的放大后的输出信号对；以及第二子放大器，用于放大所述中间的放大后的输出信号对，以形成所述第一放大后的输出信号对，并且
其中，所述信号放大部还包括偏置控制器，用于响应于所述使能信号的第一状态，施加所述中间的放大后的输出信号对的共模电压作为所述第一子放大器的偏置电压，响应于所述使能信号的第一状态，施加所述放大后的输出信号对的共模电压作为所述第二子放大器的偏置电压，并且响应于所述使能信号的第二状态，施加所述放大后的输出信号对的共模电压作为所述第二类型的共源放大器的偏置电压。
16.根据权利要求15所述的信号接收电路，其中：
所述第一子放大器是n型金属氧化物半导体共源放大器，所述第二子放大器是p型金属氧化物半导体共栅放大器，
所述第二类型的共源放大器是p型金属氧化物半导体共源放大器，并且
所述输出部的所述输入端子包括p型金属氧化物半导体晶体管。
17.根据权利要求15所述的信号接收电路，其中：
所述第一子放大器是p型金属氧化物半导体共源放大器，所述第二子放大器是n型金属氧化物半导体共栅放大器，
所述第二类型的共源放大器是n型金属氧化物半导体共源放大器，并且
所述输出部的所述输入端子包括n型金属氧化物半导体晶体管。
18.根据权利要求15所述的信号接收电路，所述信号接收电路还包括：
开关部，被配置成响应于所述使能信号的第一状态而输出接收信号作为所述第一输入信号对，并且响应于所述使能信号的第二状态而输出所述接收信号作为所述第二输入信号对。
CN201810974694.7A 2017-08-24 2018-08-24 信号放大器、包括其的信号接收电路和包括其的装置 Active CN109428562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0107102 2017-08-24
KR1020170107102A KR102438388B1 (ko) 2017-08-24 2017-08-24 신호 증폭기, 및 이를 포함하는 신호 수신 회로와 장치

Publications (2)

Publication Number Publication Date
CN109428562A CN109428562A (zh) 2019-03-05
CN109428562B true CN109428562B (zh) 2024-05-31

Family

ID=65437896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810974694.7A Active CN109428562B (zh) 2017-08-24 2018-08-24 信号放大器、包括其的信号接收电路和包括其的装置

Country Status (3)

Country Link
US (1) US10461708B2 (zh)
KR (1) KR102438388B1 (zh)
CN (1) CN109428562B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102675825B1 (ko) * 2018-11-05 2024-06-18 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법
KR102618526B1 (ko) * 2019-06-21 2023-12-28 에스케이하이닉스 주식회사 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
CN110784181B (zh) * 2019-09-03 2023-12-12 海能达通信股份有限公司 一种提升功率动态范围的方法、功率放大器及发射机
EP3843098A1 (en) * 2019-12-23 2021-06-30 IMEC vzw Sign switching circuitry

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486820B1 (en) * 2001-03-19 2002-11-26 Cisco Systems Wireless Networking (Australia) Pty Limited Pipeline analog-to-digital converter with common mode following reference generator
WO2011050976A1 (en) * 2009-10-30 2011-05-05 St-Ericsson Sa Amplifier
JP2011135278A (ja) * 2009-12-24 2011-07-07 Renesas Electronics Corp 演算増幅器
CN102624341A (zh) * 2011-01-28 2012-08-01 南亚科技股份有限公司 差分接收器
CN104704743A (zh) * 2012-11-16 2015-06-10 德州仪器公司 轨到轨恒定跨导差分输入级

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574401A (en) 1995-06-02 1996-11-12 Analog Devices, Inc. Large common mode input range CMOS amplifier
JP3214474B2 (ja) 1998-12-16 2001-10-02 日本電気株式会社 演算増幅回路
US6366167B1 (en) 2000-02-29 2002-04-02 Gain Technology Corporation Low voltage rail-to-rail CMOS input stage
US6788142B2 (en) * 2001-11-19 2004-09-07 Broadcom Corporation Wide common mode differential input amplifier and method
US6756847B2 (en) 2002-03-01 2004-06-29 Broadcom Corporation Operational amplifier with increased common mode input range
US6975169B2 (en) * 2004-01-21 2005-12-13 International Business Machines Corporation Low-voltage differential amplifier
US7375585B2 (en) * 2005-05-02 2008-05-20 Texas Instruments Incorporated Circuit and method for switching active loads of operational amplifier input stage
US7876123B2 (en) 2007-10-09 2011-01-25 Lsi Corporation High speed multiple memory interface I/O cell
US7714651B2 (en) * 2007-11-05 2010-05-11 National Semiconductor Corporation Apparatus and method for low power rail-to-rail operational amplifier
US7696817B1 (en) * 2008-10-17 2010-04-13 Maxim Integrated Products, Inc. Auto-gain correction and common mode voltage cancellation in a precision amplifier
KR101726429B1 (ko) * 2009-09-28 2017-04-12 삼성전자주식회사 신호 입력 회로 및 그것을 포함하는 반도체 장치
US9178503B2 (en) 2010-05-28 2015-11-03 Xilinx, Inc. Differential comparator circuit having a wide common mode input range
US9306509B2 (en) * 2012-07-27 2016-04-05 Xilinx, Inc. Receiver having a wide common mode input range
CN103825598B (zh) 2012-11-19 2018-11-13 恩智浦美国有限公司 轨间差分缓冲器输入级
US9356570B2 (en) 2014-05-15 2016-05-31 Texas Instruments Deutschland Gmbh High speed, rail-to-rail CMOS differential input stage
US9564855B2 (en) * 2015-02-10 2017-02-07 Analog Devices Global Apparatus and system for rail-to-rail amplifier
US9473122B1 (en) * 2015-08-27 2016-10-18 Qualcomm Incorporated Rail-to-rail input stage circuit with constant transconductance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486820B1 (en) * 2001-03-19 2002-11-26 Cisco Systems Wireless Networking (Australia) Pty Limited Pipeline analog-to-digital converter with common mode following reference generator
WO2011050976A1 (en) * 2009-10-30 2011-05-05 St-Ericsson Sa Amplifier
JP2011135278A (ja) * 2009-12-24 2011-07-07 Renesas Electronics Corp 演算増幅器
CN102624341A (zh) * 2011-01-28 2012-08-01 南亚科技股份有限公司 差分接收器
CN104704743A (zh) * 2012-11-16 2015-06-10 德州仪器公司 轨到轨恒定跨导差分输入级

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A novel feed-forward compensation technique for single-stage fully-differential CMOS folded cascode rail-to-rail amplifier;S. M. Rezaul Hasan & Nazmul Ula;Electrical EngineeringElectrical Engineering;第-卷(第-期);全文 *
宽输入共模电压范围电流检测放大器的研究与设计;江力,吴晓波,严晓浪;半导体学报;第-卷(第-期);全文 *
王自强编著，.CMOS集成放大器设计.国防工业出版社,2007,第-卷(第-版),全文. *

Also Published As

Publication number Publication date
KR102438388B1 (ko) 2022-08-31
US10461708B2 (en) 2019-10-29
CN109428562A (zh) 2019-03-05
KR20190021822A (ko) 2019-03-06
US20190068145A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
CN109428562B (zh) 信号放大器、包括其的信号接收电路和包括其的装置
US7391825B2 (en) Comparator circuit having reduced pulse width distortion
CN108694962B (zh) 放大器及使用其的半导体装置
US9685914B2 (en) Amplifier circuit
CN110492858B (zh) 放大器及使用该放大器的接收电路、半导体装置和系统
US20080048728A1 (en) Stable sense amplifier
JP6274320B2 (ja) 送信回路及び半導体集積回路
US9369098B2 (en) Inverting amplifier
US8130034B2 (en) Rail-to-rail amplifier
US9768774B2 (en) Impedance matching driver
US20110156673A1 (en) Internal power generating circuit and semiconductor device including the same
JP2005303664A (ja) 差動増幅回路
US20070024367A1 (en) Operational amplifier and constant-current generation circuit using the same
JP5025171B2 (ja) 差動増幅装置
US20170237415A1 (en) Buffer circuit
US8115550B2 (en) Transmitter
US7071772B2 (en) Differential amplifier
JP2009225205A (ja) Ｃｍｌ回路
CN109951184B (zh) 接收电路和使用该接收电路的集成电路系统
JP7246873B2 (ja) 電力増幅器
US20210099144A1 (en) Variable gain amplifier
US9438190B1 (en) Amplification circuit adjusting duty cycle of output signal and receiver including the same
JP6571518B2 (ja) 差動増幅回路
KR100766383B1 (ko) 반도체 메모리 장치의 증폭 회로
JP2017143473A (ja) 差動増幅回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant