CN1094256C - 制造半导体器件的工艺 - Google Patents
制造半导体器件的工艺 Download PDFInfo
- Publication number
- CN1094256C CN1094256C CN981001947A CN98100194A CN1094256C CN 1094256 C CN1094256 C CN 1094256C CN 981001947 A CN981001947 A CN 981001947A CN 98100194 A CN98100194 A CN 98100194A CN 1094256 C CN1094256 C CN 1094256C
- Authority
- CN
- China
- Prior art keywords
- groove
- layering
- substrate
- active area
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005516 engineering process Methods 0.000 title claims description 51
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 52
- 239000010703 silicon Substances 0.000 claims abstract description 52
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims description 29
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 230000005669 field effect Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 2
- 230000004888 barrier function Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 177
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 47
- 230000005684 electric field Effects 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 3
- 239000011810 insulating material Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 description 87
- 235000012239 silicon dioxide Nutrition 0.000 description 80
- 229920005591 polysilicon Polymers 0.000 description 34
- 229910052581 Si3N4 Inorganic materials 0.000 description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 30
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 210000003323 beak Anatomy 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- -1 silicon nitrides Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
在硅基片(41)中形成一沟槽隔离(49/53)用于确定分给电路元件的有源区，其有一低于相邻有源区上生长的栅氧化层(54)的上表面；在形成沟槽隔离时，从限定沟槽(47)的硅基片的边缘除去二氧化硅(42)；然后硅基片的表面被氧化致使二氧化硅(49)从边缘深入硅基片，绝缘材料(53)填入第二沟槽；栅极(55)被成图在沟槽隔离上，栅极图像被精确地转换到沟槽隔离上扩展的光刻胶上，并深入二氧化硅(49)防止沟槽区电场聚集。
Description
技术领域
本发明涉及一种制造半导体器件的工艺，尤其是制造一种具有一沟槽隔离，能够使图形图象被精确地转换到其上伸开的光刻胶层上的半导体器件的工艺。
背景技术
集成电路的电路元件被按比例缩小，而且电路元件之间的隔离也变窄。为了隔离所常规使用的是硅的局部氧化(LOCOS)工艺。然而，在通过局部氧化工艺产生的场二氧化物层的边缘周围不可避免地产生一鸟嘴喙状物。此鸟嘴喙状物对于有源区的缩减是一障碍。沟槽隔离实质上是无鸟嘴喙状物的，并且是在超大规模集成中被采用。
图1A至1F说明了形成沟槽隔离的已有技术工艺，在后面图1A至1F所示的工艺称作“第一已有技术工艺”。该已有技术从制备一片硅基片1开始。在该硅基片1的主表面上热生长二氧化硅至10毫微米厚，并形成一层二氧化硅层2。通过使用化学汽相淀积在二氧化硅层2整个表面上方淀积氮化硅至100毫微米厚，并在二氧化硅层2上叠上一层氮化硅层3。
通过使用光刻技术在氮化硅层3上制出光刻胶刻蚀掩膜图形(未示出)，而且氮化硅层3部分地没有被光刻胶刻蚀掩膜覆盖。氮化硅层3的暴露部分被刻蚀掉，并且如图1A所示在氮化硅层3中形成一开口4。
用氮化硅层3作为掩膜，各向异性地刻蚀掉二氧化硅层2和硅基片1，如图1B所示在硅基片1中形成300毫微米深的一沟槽5。
在确定沟槽5的硅基片1的内壁部分上热生长二氧化硅，且二氧化硅6与二氧化硅层2融合。当热氧化被适当的控制时，二氧化硅层的边缘部分7如图1C所示的拐弯。
其后，淀积1微米厚的二氧化硅。此二氧化硅填充沟槽5，并融入二氧化硅层。该二氧化硅没有掩膜地被各向异性刻蚀，并如图1D所示在沟槽5中留下二氧化硅层8。
如图1E所示地从二氧化硅层2的上表面除去氮化硅层3，从而完成沟槽隔离。
如果在沟槽隔离的左边形成一场效应晶体管，那么进行沟槽掺杂质，且刻蚀掉二氧化硅层2，并热生长一栅氧化层至10毫微米厚。淀积200毫微米厚的多晶硅，并通过刻蚀工艺和刻蚀工艺将多晶硅层制成图形。然后，如图1F所示在栅氧化层9上留下一多晶硅栅极10。
在刻蚀二氧化硅层时，制造者考虑进了一些余量，且二氧化硅层通常是过度刻蚀的。其结果，二氧化硅层8的上表面变为低于二氧化硅层2的上表面，并且在栅氧化层9和二氧化硅层8之间产生一台阶11。栅极10从栅氧化层9适当地延伸到二氧化硅层8，且台阶11被栅极10盖住。
当对栅极10施加一电势时，电场是如箭头12所示的集中在邻近台阶11的硅基片1处，并在那里出现一较低阈值的寄生晶体管。该寄生晶体管引出了如图2所示的场效应晶体管的栅压一漏电流特性VG-ID的扭折。如果未产生寄生晶体管，栅压—漏电流特性VG-ID用曲线PL1表示。然而，那些扭折将栅压—漏电流特性VG-ID变为曲线PL2。虽然圆的边缘7对于克服该扭折是相当有效的，但对于克服反向窄宽度的影响是不太有效的。换句话说，该场效应晶体管的阀值不希望如图3所示从曲线PL3降至PL4。
阿什加·H·彼里拉等在1995年IEDM技术文集的679至682页的“用于低于0.45μm有源间距的沟槽隔离中，提出了对这些所不希望的现象的一种解决方案，在该文中提出的工艺在后面将称为“第二已有技术工艺”。彼里拉在当二氧化硅层8的上表面达到氮化硅层3的上表面和硅基片1的上表面之间的某一点时，停止各向异性刻蚀。图4A至图4C示出了第二已有技术工艺。第二已有技术工艺直到二氧化硅融入氮化硅层之上的二氧化硅层之前是与第一已有技术工艺相同的。出于这个原因，硅基片和二氧化硅层被标以与第一已有技术工艺中相对应的基片和层相同的标号。
二氧化硅层17是通过使用化学机械抛光被部分地去除，并且在当二氧化硅层17被降低至如图4A所示的氮化硅层3的上表面和硅基片1之间时，该抛光结束。
如图4B所示，氮化硅层3被除去，它成了沟槽隔离。掺杂剂杂质是被离子注入沟槽区18，以便于控制场效应晶体管的阀值，且二氮化硅层2被除去。硅基片1的上表面再一次暴露。硅基片1被热氧化，并在沟槽区18上方生长10毫微米厚的一层栅氧化物层19。在所产生的半导体结构的整个表面上淀积200毫微米厚的多晶硅，并通过刻蚀工艺在多晶硅上制出光刻胶刻蚀掩膜图形(未画出)。使用光刻胶刻蚀掩膜，多晶硅层被制成如图4C中所示的栅极20的图形。
在日本未审查公开的专利申请No.7-193121中公开了另一种有效克服扭折和反相窄宽度影响的工艺。该专利申请中所公开的工艺在后面被称为“第三已有技术工艺”，图5A至5G说明了该工艺。该第三已有技术工艺是从制备硅基片21开始。二氧化硅被热生长至10毫微米厚，硅基片21是被二氧化硅层22覆盖。通过使用化学汽相淀积在二氧化硅层22的整个表面上淀积达200毫微米厚的多晶硅，且二氧化硅层22被一层多晶硅层23覆盖。在多晶硅层23上淀积二氧化硅达200毫微米厚，且一层二氧化硅层24被叠在多晶硅层23上。如图5A所示通过刻蚀工艺在二氧化硅层24上制成光刻胶刻蚀掩膜图形25。
用该光刻胶刻蚀掩膜，通过使用各向异性刻蚀技术顺序地刻蚀二氧化硅层24和多晶硅层23。在二氧化硅层24和多晶硅层23中形成一开口26。各向异性刻蚀之后，多晶硅层23被各向同性刻蚀，并在多晶硅层23中形成开口27。如图5B所示开口27比开口26宽。限定开口27的内表面是从限定开口26的内表面缩进100毫微米。
二氧化硅层22被部分去除，硅基片21被刻蚀以便形成如图5C所示的隔离沟槽28。隔离沟槽深度是500毫微米的量级。
使用NH4F溶液将二氧化硅层24刻蚀掉，且多晶硅的表面和硅基片21的内表面被热氧化，且二氧化硅层29被生长至如图5D所示的20毫微米厚。
在所产生的半导体结构的整个表面上通过使用化学汽相淀积工艺，淀积二氧化硅。该二氧化硅填充隔离沟槽28和开口27，并如图5D所示，并扩展为1微米厚的二氧化硅层30。
使用深刻蚀工艺或抛光工艺将二氧化硅层30均匀地去除。多晶硅层23作为一层阻挡。由于这个原因，如图5E所示二氧化硅层30与多晶硅层23共平面。从产生的半导体结构中将多晶硅层23除去，如图5F所示二氧化硅层30在二氧化硅层22上突出。二氧化硅层30作为沟槽隔离的主要部分。
最后，在产生的半导体结构的整个表面上淀积多晶硅，且二氧化硅层29/30被一层多晶硅层覆盖，且多晶硅层31被制成栅极31的图形。通过第三已有技术工艺形成的沟槽隔离从硅基片21上突出，且开口28的边缘被二氧化硅层30覆盖，由于这个原因，围绕开口28的边缘电场不很集中。
第一已有技术工艺使沟槽隔离低于基片1的上表面，并使电场被集中在沟槽的边缘角附近。其结果是，场效应晶体管要承受扭折和反向窄宽度的影响。
第二和第三已有技术工艺使沟槽隔离凸出硅基片，且电场不集中于沟槽边缘附近。然而，当多晶硅层被制成栅极20/31图形时，二氧化硅层和沟槽隔离之间的台阶被转换到一光刻胶层，且在沟槽隔离上方的部分和在沟槽区上方的部分之间光刻胶厚度是不同的。然而，该台阶上的反射使光刻胶刻蚀掩膜收缩。当通过使用光刻胶刻蚀掩膜将多晶硅层制成栅极20/30图形时，在沟槽隔离和沟槽区之间交界区栅极20/30宽度被改变。
发明内容
因此，本发明的一重要目的是提供一种制造具有沟槽隔离的半导体器件的工艺，该沟槽隔离不从半导体基片上凸出，不存在电场的集骤。
为实现此目的，本发明提出了在确定沟槽的四周部分的周围增加氧化物层厚度。
根据本发明的一方面，提供了一种制造半导体器件的工艺，该工艺包括如下步骤：制备一由可氧化材料构成的一基片，在该基片的主表面上形成第一材料的第一分层，在该第一分层上形成不可氧化材料的第二分层，在第二分层中形成一开口以便使第一分层对和第一开口暴露，在第二分层的内壁上形成一侧壁间隔层以便于形成套在第一开口内的第二开口，对第二开口暴露基片的一区域，形成一从第二开口穿入基片的沟槽，氧化限定该沟槽的基片的表面部分以便于形成限定第二沟槽，并具有一比其下部分厚的一上周缘部分的氧化物壁，并且用第二材料填充第二沟槽并具有与主表面的上表面共平面或与其接近的一上表面，以便于在基片中形成沟槽隔离；并且除去第二分层。
通过在后面与附图结合所做的描述，将使本发明工艺的特征、积极效果变得更易于理解。
附图说明
图1A至1F是表示形成沟槽隔离的第一已有技术工艺的剖面图；
图2是表示受到扭折作用的栅电压—漏电流特性曲线图；
图3是表示受反向窄宽效应影响的针对沟槽宽度的阀值的曲线图；
图4A-4C表示由彼里拉等提出的第二已有技术工艺的剖面图；
图5A-5G表示在日本未审查公开的专利申请7-193121中公开的第三已有技术的剖面图；
图6A-6I是根据本发明的制造半导体器件的工艺的截面图；
图7A-7J是根据本发明的制造半导体器件的另一工艺的截面图。
具体实施方案第一实施例
图6A-6J说明了实施本发明的一种制造半导体器件的工艺。该工艺从制备一半导体基片41开始。在硅基片41的主表面上热生长达10毫微米厚的二氧化硅，并在硅基片41的主表面上形成衬垫氧化层42。使用化学气相淀积在衬垫氧化层42上方淀积达100毫微米厚的氮化硅，并且在衬垫氧化层42上叠加氮化硅层43。
光刻胶溶液被喷在氮化硅层43上，并被烘干以便形成光刻胶层。一图形映像被转换到光刻胶层上，在光刻胶层中形成一潜在图像。该潜在图像被处理，该光刻胶层被制成一光刻胶刻蚀掩膜图形(未画出)。在这一方式中，光刻胶掩膜是通过刻蚀工艺形成的。
使用光刻胶刻蚀掩膜，氮化硅层43被选择地刻蚀掉，如图6A中所示在氮化硅层43中形成一开口44。该开口44比将要在硅基片41中形成的沟槽要宽。
通过使用化学汽相淀积，在所产生出的半导体结构的整个表面上淀积达100毫微米厚的二氧化硅，且如图6B所示在氮化硅层43和暴露的衬垫氧化层42上适当的扩展一层二氧化硅层45，二氧化硅层45和衬垫氧化层42被各向异性刻蚀掉直到硅基片被暴露出，且如图6C所示，由二氧化硅层45形成一侧壁隔离层46。
使用氮化硅层43和侧壁隔离层46作为刻蚀掩膜，硅基片41被各向异性刻蚀掉，并在硅基片41中形成一沟槽47，该沟槽47的深度在300毫微米量级。侧壁隔离层46和在侧壁隔离层46下面的衬垫氧化层42被各向同性地刻蚀掉，限定沟槽47的硅基片41的周缘区48如图6F所示地暴露出。侧壁隔离层46可以通过使用湿法刻蚀工艺刻蚀掉。
该周缘区48和硅基片41的内壁部分被热氧化，以便在周缘区48和内壁部分上生长二氧化硅。该二氧化硅与衬垫氧化层42融合，并如图6F所示形成二氧化硅层49。该氧化从周缘区48和内表面处理进入硅基片41，周缘角50周围的二氧化硅层49变得比二氧化硅层49的其它部分厚。该氧化是在摄氏980度至1100度范围内进行的，且在周缘角50处氧化硅的内表面被整圆。由于这个原因，在氮化硅层下面的鸟嘴喙状物被得以限制。二氧化硅层49限定了第二沟槽52。
如果氧化剂通过侧壁隔离层46比通过氮化硅层43要快很多，那么氧化可以在除去侧壁隔离层46之前进行。
使用化学汽相淀积在该所产生的半导体结构的整个表面上淀积二氧化硅。该二氧化硅填充第二沟槽52，并融入在氮化硅层43上方的一微米厚的二氧化硅层53中。二氧化硅层53被均匀地除去直到如图6G所示该上表面变为基本上与硅基片41共平面或稍高于硅基片41为止，对于二氧化硅层53，各向异性刻蚀或化学机械抛光是适合的。
从所产生的半导体结构上除去氮化硅层43，并如图6H所示在硅基片41中留下沟槽隔离。沟槽隔离49/53确定了有源区，且有源区之一是分配给场效应晶体管的。
掺杂剂杂质是通过二氧化硅层49被离子注入到分配给场效应晶体管的有源区，并调节阀值到一预定值。从有源区除去二氧化硅层49，并热氧化该有源区以便于形成10毫微米厚的栅氧化层54。在产生的半导体结构的整个表面上淀积达200毫微米厚的多晶硅，并用刻蚀工艺在多晶硅层上制出光刻胶刻蚀掩膜图形(未画出)。该多晶硅层被选择地刻蚀掉，并且被制成如图6I所示的栅极55。掺杂剂杂质被离子注入有源区，并以与栅板55自校准的方式形成源极和漏极区。
正如从前面的描述中所领会到的，沟槽隔离53不凸出栅氧化层54，且在沟槽隔离53上方形成一平的光刻胶层。由于这个原因，栅极55的图形映像被准确地转换到光刻膜层，且多晶硅层被成形为栅极55的目标结构。周缘角55是很厚且圆形，从而栅极55周围不会集聚电场。由此，防止了场效应晶体管的扭折和反向窄宽效应。第二实施例
图7A-7J说明了实施本发明的制造半导体器件的另一种工艺。该工艺从制备硅基片61开始。在硅基片61的主表面上热生长达10毫微米厚的二氧化硅，并在硅基片61的主表面上形成衬垫氧化层62。用化学汽相淀积在衬垫氧化层62上淀积达100毫微米厚的氮化硅，并在衬垫氧化层62上叠加一层氮化硅层63。
通过光刻技术形成一层光刻胶刻蚀掩膜(未画出)，选择地除去氮化硅层63。如图7A所示在氮化硅层63中形成一开口64。开口64宽于在硅基片61中将要形成的沟槽。
用化学汽相淀积在所产生的半导体结构的整个表面上淀积达100毫微米厚的二氧化硅，且如图7B所示在氮化硅层63和暴露的衬垫氧化层62上适当地扩展一层二氧化硅层65。该二氧化硅层65和衬垫氧化层62被各向异性刻蚀直到硅基片61被暴露为止，并如图7C所示由二氧化硅层65形成一侧壁隔离层66。
用侧壁隔离层66和氮化硅层63作为刻蚀掩膜，各向同性地刻蚀硅基片61以便形成50毫微米厚的一凹槽67。该凹槽67侧向延伸，且如图7D所示周缘是在衬垫氧化层62下面。对于凹槽67的形成，化学干法刻蚀或湿法刻蚀是合适的。
接下来，用氮化硅层63和侧壁隔离层66作为刻蚀掩膜各向异性刻蚀硅基片61，并在硅基片61中形成一细槽68，该细槽68的深度为300毫微米量级。细槽68比凹槽67窄，并且是如图7E所示向限定凹槽67的底表面开口的。细槽68和凹槽67作为一整体构成了沟槽69，并分别构成了沟槽69的一较窄低的部分和一较宽高的部分。
如图7F所示，侧壁隔离层66和其下面的衬垫氧化层62的周缘部分被各向同性刻蚀掉。对于此各向同性刻蚀可以使用湿刻蚀剂。
硅基片61的暴露的表面是在摄氏980度至1100度之间热氧化的，并生长二氧化硅。热氧化使硅基片和二氧化硅之间的交界处70a更加平缓，并限制了氮化硅层63下面的鸟嘴喙状物。该二氧化硅被融合到衬垫氧化层以便如图7G所示形成二氧化硅层70，并确定了第二沟槽71。如果氧化剂穿过侧壁隔离层66比穿过氮化硅层63快很多，那么可以在除去侧壁隔离层66和部分衬垫氧化层62之前进行热氧化。
用化学汽相淀积在该产生的半导体结构的主表面上淀积二氧化硅。该二氧化硅填充第二沟槽71，并融入在氮化硅层63上的1微米厚的二氧化硅层72。使用各向异性刻蚀工艺或化学机械刻蚀均匀地除去二氧化硅层72，直到如图7H所示上表面73变为基本上与硅基片61的上表面共平面或稍高于其为止。
从所产生的半导体结构中除去氮化硅层63，并如图7I所示完成了沟槽隔离70/72。沟槽70/72确定了在其左侧的一有源区，并且被分配给一场效应晶体管。
接下来，如下所述的在有源区上制做该场效应晶体管。首先通过二氧化硅层70离子注入掺杂剂杂质到有源区，以便于调制场效应晶体管的阀值到一预定电平。该二氧化硅层70被从硅基片61的主表面上除去，并在沟槽中保留。该有源区被暴露。此后，热氧化该有源区，并在有源区上热生长达10毫微米厚的一层栅氧化层74。上表面73与栅氧化层74的上表面基本共平面或比其低。
在所产生的半导体结构的整个表面上淀积厚达200毫微米的多晶硅，并用刻蚀工艺在该多晶硅层上制出光刻胶刻蚀掩膜图形(未画出)。用该光刻胶刻蚀掩膜，选择地除去多晶硅层，且该多晶硅层被制图形成为栅极75。栅极75在栅氧化层74和二氧化硅层72上适当地扩展，并且由于沟槽17的凸出头部(见图4C)，在栅极20中没有任何凹槽。由于这个原因，栅极75的图形映像没有变形地被转换到多晶硅层上的光刻胶层，且75被准确地成形为预定的构形。
掺杂剂杂质被离子注入到有源区以便以与栅极75自校准的方式形成源极和漏极区。圆的交界部70a防止电场的较严重的集中，并且使场效应晶体管摆脱了扭折和反向窄宽效应的影响。
虽然已描述了本发明的特定实施例，很明显对于那些本领域技术熟练者所能做的各种改动和修改。并没有离开本发明的构思和范围。
例如，侧壁隔离层可以用多晶硅构成，且第二沟槽可以用多晶硅填充。
氮化硅可以在用二氧化硅或其它材料填充第二沟槽之前去除。
Claims (12)
1.一种制造半导体器件的工艺，其特征在于包括步骤：
a)制备可氧化材料构成的一基片(41；61)；
b)在所述基片的主表面上形成第一材料的第一分层(42；62)；
c)在所述第一分层上形成不可氧化材料的一第二分层(43；63)；
d)在所述第二分层中形成一第一开口(44；64)以致使所述第一分层对所述第一开孔暴露；
e)在所述第二分层的内壁上形成一侧壁隔离层(46；66)以便于在所述第一开口中形成套叠在其中的一第二开口，所述基片的一区域向所述第二开口暴露；
f)形成从所述第二开口穿入所述基片的一沟槽(47；69)；
g)氧化限定所述沟槽的所述基片的表面部分，以便形成限定第二沟槽(52；71)的和具有上表面周缘部分比其下部厚的氧化壁(49；70)；
h)用第二材料(53；72)填充所述第二沟槽并具有与所述主表面的上表面共平面或接近的上表面以便在所述基片中形成沟槽隔离(49/53；70/72)；
i)除去所述第二分层(43)。
2.根据权利要求1所述的工艺，其特征在于所述步骤f)包括步骤：
f-1)用所述侧壁隔离层(46)和所述第二分层(42)作为掩膜刻蚀所述基片(41)以便形成所述沟槽(47)；
f-2)除去所述侧壁隔离层(46)和所述侧壁隔离层下面的所述第一分层部分，以便于向所述第一开口暴露限定所述沟槽的所述基片的周缘区(48)；及
在所述步骤g)中自所述周缘区(48)氧化处理进入所述基片(41)以便形成所述上周缘部分。
3.根据权利要求1所述的工艺，其特征在于所述上周缘部分和所述基片之间的交界部(51)是被圆化的。
4.根据权利要求2所述的工艺，其特征在于所述可氧化材料是硅，且所述氧化是在摄氏980度至1100度进行的以便于圆化所述上周缘部分和所述基片之间的交界部。
5.根据权利要求1所述的工艺，其特征在于还包括步骤：
j)在所述沟槽(49/53)的一侧的一有源区上制造一场效应晶体管。
6.根据权利要求5所述的工艺，其特征在于还包括步骤：
j-1)将掺杂剂杂质通过在所述有源区上的所述第一分层引入所述有源区，
j-2)从所述有源区除去所述第一分层(42)，
j-3)在所述有源区上形成与所述沟槽隔离(49/53)的所述上表面基本共平面或比其高的一栅绝缘层(54)，
j-4)通过刻蚀工艺在所述栅绝缘层上形成栅极(55)。
7.根据权利要求1所述的工艺，其特征在于，其中所述的步骤f)包括子步骤：
f-1)用所述侧壁隔离(66)作为刻蚀掩膜各向同性刻蚀所述基片(61)以便于形成上开口比所述第二开口宽的一凹槽(67)，
f-2)用所述侧壁隔离层(66)作为刻蚀掩膜各向异性刻蚀所述基片(61)以便于形成自所述凹槽的底面突入到所述基片(61)并且上开口窄于所述凹槽的上开口的一细槽(68)，所述凹槽(67)和所述细槽(68)结合构成所述沟槽(69)，
f-3)除去所述侧壁隔离层(66)和所述侧壁隔离层(66)下面的所述第一分层(62)的部分。
8.根据权利要求7所述的工艺，其特征在于，其中所述的凹槽(67)作为所述的上周缘部分，所述上周缘部分和所述基片之间的交界部(70a)是圆化的。
9.根据权利要求7所述的工艺，其特征在于，其中所述可氧化材料是硅，且所述氧化是在摄氏980度至1100度进行的，以便于圆化所述上周缘部分和所述基片之间的交界部(70a)。
10.根据权利要求7所述的工艺，其特征在于还包括步骤：
i)在所述步骤h之后除去所述第二分层(63)。
11.根据权利要求10所述的工艺，其特征在于还包括步骤：
j)在所述沟槽隔离(70/72)的一侧的所述有源区上制造一场效应晶体管。
12.根据权利要求11所述的工艺，其特征在于，所述步骤j)包括步骤：
j-1)引入掺杂剂杂质通过所述有源区上的所述第一分层(70)进入所述有源区，
j-2)从所述有源区除去所述第一分层，
j-3)在所述有源区上形成与所述沟槽隔离的所述上表面基本共平面或比其高的一绝缘层(74)，
j-4)通过刻蚀工艺在所述绝缘层上形成栅极(75)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023605A JPH10223747A (ja) | 1997-02-06 | 1997-02-06 | 半導体装置の製造方法 |
| JP23605/97 | 1997-02-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1190794A CN1190794A (zh) | 1998-08-19 |
| CN1094256C true CN1094256C (zh) | 2002-11-13 |
Family
ID=12115248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN981001947A Expired - Fee Related CN1094256C (zh) | 1997-02-06 | 1998-02-06 | 制造半导体器件的工艺 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6043135A (zh) |
| JP (1) | JPH10223747A (zh) |
| KR (1) | KR100278214B1 (zh) |
| CN (1) | CN1094256C (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174339A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6444539B1 (en) * | 1998-05-20 | 2002-09-03 | Advanced Micro Devices, Inc. | Method for producing a shallow trench isolation filled with thermal oxide |
| US6194253B1 (en) * | 1998-10-07 | 2001-02-27 | International Business Machines Corporation | Method for fabrication of silicon on insulator substrates |
| JP2006245602A (ja) * | 1999-03-03 | 2006-09-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR100325608B1 (ko) * | 1999-06-02 | 2002-02-25 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
| JP4649006B2 (ja) | 1999-07-16 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6207532B1 (en) * | 1999-09-30 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | STI process for improving isolation for deep sub-micron application |
| KR100345400B1 (ko) * | 1999-10-08 | 2002-07-26 | 한국전자통신연구원 | 가장자리에 두꺼운 산화막을 갖는 트렌치 형성방법 |
| KR100355875B1 (ko) * | 1999-12-31 | 2002-10-12 | 아남반도체 주식회사 | 반도체 소자 분리 방법 |
| US6787052B1 (en) * | 2000-06-19 | 2004-09-07 | Vladimir Vaganov | Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers |
| KR20100106017A (ko) * | 2009-03-23 | 2010-10-01 | 삼성전자주식회사 | 리세스 채널 트랜지스터 및 이의 제조 방법 |
| JP5549410B2 (ja) * | 2010-06-18 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN102881591B (zh) | 2011-07-15 | 2015-12-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| JP6362449B2 (ja) * | 2014-07-01 | 2018-07-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| CN109216256B (zh) * | 2017-07-03 | 2021-01-05 | 无锡华润上华科技有限公司 | 沟槽隔离结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236609A (ja) * | 1995-02-28 | 1996-09-13 | Nkk Corp | 半導体装置の素子分離方法 |
| JPH08274157A (ja) * | 1995-03-31 | 1996-10-18 | Toyota Central Res & Dev Lab Inc | 半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376330A (ja) * | 1986-09-18 | 1988-04-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01107554A (ja) * | 1987-10-20 | 1989-04-25 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02174139A (ja) * | 1988-12-26 | 1990-07-05 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH07193121A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 半導体装置の製造方法 |
| KR0151051B1 (ko) * | 1995-05-30 | 1998-12-01 | 김광호 | 반도체장치의 절연막 형성방법 |
| US5674775A (en) * | 1997-02-20 | 1997-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Isolation trench with a rounded top edge using an etch buffer layer |
-
1997
- 1997-02-06 JP JP9023605A patent/JPH10223747A/ja active Pending
-
1998
- 1998-02-05 US US09/019,442 patent/US6043135A/en not_active Expired - Fee Related
- 1998-02-06 CN CN981001947A patent/CN1094256C/zh not_active Expired - Fee Related
- 1998-02-06 KR KR1019980003535A patent/KR100278214B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236609A (ja) * | 1995-02-28 | 1996-09-13 | Nkk Corp | 半導体装置の素子分離方法 |
| JPH08274157A (ja) * | 1995-03-31 | 1996-10-18 | Toyota Central Res & Dev Lab Inc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1190794A (zh) | 1998-08-19 |
| US6043135A (en) | 2000-03-28 |
| KR100278214B1 (ko) | 2001-01-15 |
| JPH10223747A (ja) | 1998-08-21 |
| KR19980071154A (ko) | 1998-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1094256C (zh) | 制造半导体器件的工艺 | |
| JP4422373B2 (ja) | 拡張された活性領域の有効幅を有する半導体装置の製造方法 | |
| US6489652B1 (en) | Trench DMOS device having a high breakdown resistance | |
| KR100616389B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0169275B1 (ko) | 소자분리영역용의 트렌치구조를 갖춘 반도체장치 | |
| KR100745917B1 (ko) | 반도체 소자의 제조 방법 | |
| EP1211734A1 (en) | Vertical semiconductor device and method for producing the same | |
| KR930011458B1 (ko) | 반도체장치의 필드산화막 형성방법 | |
| CN1731589A (zh) | 半导体装置及其制造方法 | |
| CN1251207A (zh) | 制造纵向mos晶体管的方法 | |
| US5904541A (en) | Method for fabricating a semiconductor device having a shallow trench isolation structure | |
| KR100507856B1 (ko) | Ｍｏｓ트랜지스터 제조방법 | |
| US7683406B2 (en) | Semiconductor device and method for forming the same | |
| EP0203146B1 (en) | Trench transistor | |
| EP0388564B1 (en) | Method for forming a non-planar structure on the surface of a semiconductor substrate | |
| US6927118B2 (en) | Method of fabricating a bipolar transistor utilizing a dry etching and a wet etching to define a base junction opening | |
| JP3985358B2 (ja) | 半導体装置及びその製造方法 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| KR0170314B1 (ko) | 리세스 된 게이트 전극을 갖는 반도체장치의 제조방법 | |
| KR100429855B1 (ko) | 트렌치 게이트 수평형 모스펫 및 이의 제조 방법 | |
| KR100626908B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4067783B2 (ja) | 半導体装置の製造方法 | |
| JPH0695573B2 (ja) | 半導体装置の製造方法 | |
| KR100304500B1 (ko) | 반도체장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |