CN109414931A - 微滴沉积装置及其测试电路 - Google Patents

微滴沉积装置及其测试电路 Download PDF

Info

Publication number
CN109414931A
CN109414931A CN201780041171.0A CN201780041171A CN109414931A CN 109414931 A CN109414931 A CN 109414931A CN 201780041171 A CN201780041171 A CN 201780041171A CN 109414931 A CN109414931 A CN 109414931A
Authority
CN
China
Prior art keywords
test
circuit
actuator component
switch
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780041171.0A
Other languages
English (en)
Other versions
CN109414931B (zh
Inventor
尼尔·克里斯多佛·伯德
穆贾希德-乌尔·伊斯兰姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seer Technology Co Ltd
Xaar Technology Ltd
Original Assignee
Seer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seer Technology Co Ltd filed Critical Seer Technology Co Ltd
Publication of CN109414931A publication Critical patent/CN109414931A/zh
Application granted granted Critical
Publication of CN109414931B publication Critical patent/CN109414931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04508—Control methods or devices therefor, e.g. driver circuits, control circuits aiming at correcting other parameters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0451—Control methods or devices therefor, e.g. driver circuits, control circuits for detecting failure, e.g. clogging, malfunctioning actuator
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0455—Details of switching sections of circuit, e.g. transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04581—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on piezoelectric elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829—Testing of circuits in sensor or actuator systems

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Ink Jet (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

一种测试电路，用于确定致动器元件阵列中的致动器元件的电容，其中该测试电路包括：控制器；产生测试输入的源；测量电路，用于测量测试电路和致动器元件之间的测试路径上的一个或更多个测试值；其中该控制器被配置为在测试周期内：控制与致动器元件相关联的第一开关，以将致动器元件连接到测试路径；控制源以产生第一测试输入；以及根据响应于第一测试输入而产生的第一测试值来确定致动器元件的总电容；以及根据总电容(CPAR+CACT)确定致动器元件的电容(CACT)。

Description

微滴沉积装置及其测试电路
本发明涉及测试电路。此测试电路可特别有益地应用于利用压电元件的装置，例如用在微滴沉积装置、传感器或能量采集器中的致动器中。
已知，诸如喷墨式打印机的微滴沉积装置提供来自微滴沉积头的微滴的受控喷射，并提供这种微滴的受控放置以在接收或打印介质上产生点。
微滴沉积头(例如喷墨式打印头)通常包括由致动器元件提供的喷射机构。
对致动器元件和相关联的驱动电路进行诊断测试是重要的，例如，在致动器元件组装到打印头之前或已经组装到打印头之后，识别致动器元件中的故障，以识别可产生不期望的打印缺陷的任何故障。
所测试的故障包括跨致动器元件的开路或短路，这可能是由例如热损坏、处理损坏或热冲击、制造或组装缺陷所引起的。
存在用于测试致动器元件的各种诊断测试技术。
例如，当测试跨致动器元件的短路时，致动器元件通过探针汲取电流，并且相应的电压被测量，或者施加电压以及所产生的电流被测量。然而，当组装到打印头或打印机中时，很难用探针接近致动器元件。随着打印头的特征尺寸的减小，这变得越来越困难或不可行。因此，使用这种方法很难进行开路测试。
可选地，光学技术可用于测试跨致动器元件的开路，由此利用波形来驱动致动器元件，并且通过红外(IR)照相机捕获由致动器元件的充电和放电产生的热量。热点(heatspot)验证是否存在开路。
然而，捕获热点所需的设备是复杂、昂贵的，且特别是一旦致动器元件组装到打印头中就不适合了，因为打印头内的硬件通常会遮挡了IR照相机的视线。
此外，由于在致动器元件被驱动时，短路也会导致从致动器元件产生热量，光学技术在单独使用时可能不准确，并且需要结合光学技术执行进一步的测试以排除存在短路，因此，这种测试可能很慢。
因此，用于测试致动器元件的现有测试技术是慢速的、复杂的、昂贵的和/或不准确的。
根据一个方面，提供了一种测试电路，用于确定致动器元件阵列中的致动器元件的电容(CACT)，其中该测试电路包括控制器；产生测试输入的源；测量电路，用于测量测试电路和致动器元件之间的测试路径上的一个或更多个测试值；其中控制器被配置为在测试周期内：控制与致动器元件相关联的第一开关，以将致动器元件连接到测试路径；控制源以产生第一测试输入；根据响应于第一测试输入而产生的第一测试值，确定致动器元件的总电容(CPAR+CACT)；以及根据总电容(CPAR+CACT)确定致动器元件的电容(CACT)。
优选地，控制器还配置为在第一周期内：当测试路径和另外的致动器元件之间存在短路时，控制与该另外的致动器元件相关联的第二开关，以将该另外的致动器元件连接到测试路径。
优选地，控制器还配置为：响应于测试值和确定的电容中的一个或更多个，检测与致动器元件相关联的故障，其中故障包括以下中的一个或更多个：开路、跨致动器元件的短路、以及测试路径和另外的致动器元件之间的短路。
优选地，故障包括确定的电容低于电容阈值。
优选地，控制器还配置为在第一校准周期中：控制与致动器元件相关联的第一开关，以将致动器元件与测试路径隔离；以及控制测试路径上的第二测试输入，以对与致动器元件相关联的寄生电容(CPAR)充电；根据响应于第二测试输入而产生的第二测试值来确定相关联的寄生电容(CPAR)；并且其中对于致动器元件的相关联的寄生电容(CPAR)用于根据总电容(CPAR+CACT)确定致动器元件的电容(CACT)。
仍然优选地，响应于第一测试输入和寄生电流，进一步产生第一测试值，其中控制器还配置为在第一校准周期中：控制源，以将寄生电流偏置远离致动器元件；控制与致动器元件相关联的第一开关，以将致动器元件与测试路径电气隔离；控制源，以利用寄生电流对与致动器元件相关联的寄生电容充电；以及响应于利用寄生电流对相关联的寄生电容充电而产生第二测试值。
优选地，控制器还配置为在第二校准周期内：控制源，以将寄生电流偏置远离致动器元件；控制与致动器元件相关联的第一开关，以将致动器元件与测试路径电气隔离；控制源，以利用寄生电流和第二测试输入对相关联的寄生电容充电；以及响应于利用寄生电流和第二测试输入对相关联的寄生电容充电，产生第三测试值。
优选地，第二测试值和第三测试值用于根据总电容(CPAR+CACT)确定致动器元件的电容(CACT)。
优选地，测量电路包括一个或更多个比较器，每个比较器被布置为，接收在测试路径上的一个或更多个测试值，其中每个比较器被布置为，接收设定电平输入，和/或其中设定电平输入包括电压电平和电流电平中的一个。
优选地，测量电路包括定时器，该定时器布置为，接收来自一个或更多个比较器的输出，其中该定时器配置为测量以下中的一个或更多个：第一测试值从第一设定电平到第二设定电平的转换时间、第二测试值从第三设定电平到第四设定电平的转换时间、以及第三测试值从第五设定电平到第六设定电平的转换时间。
优选地，第一、第三和第五设定电平中的一个或更多个基本相等，和/或其中第二、第四和第六设定电平中的一个或更多个基本相等。
优选地，测试电路还包括测试开关，该测试开关布置为，将测试电路与测试路径电气隔离。
优选地，测试电路还包括：精密电路，用于选择性地将一个或更多个测试输入提供给另一个测量电路。
优选地，测试电路还包括放电开关，以使测试路径放电。
优选地，该源包括恒定电流源，并且其中第一测试输入包括恒定电流。
根据另一方面，提供了一种测试电路，用于检测致动器元件阵列中的故障，其中该测试电路包括：控制器；产生测试输入的源；以及测量电路，用于测量测试路径上的一个或更多个测试值；其中所述控制器配置为，在第一周期内：控制与阵列的第一致动器元件相关联的第一开关，以将第一致动器元件连接到测试路径；控制源，以产生第一测试输入；以及根据响应于第一测试输入而产生的第一测试值，检测故障。
优选地，控制器还配置为：控制与阵列中的第二致动器元件相关联的第二开关，以使第二致动器元件放电。
优选地，故障包括跨第一致动器元件的短路，和/或故障包括测试路径和第二致动器元件之间的短路。
根据另一方面，提供了一种微滴沉积头电路，包括：致动器元件组件，其包括一个或更多个致动器元件；开关电路，其包括多个开关，用于选择性地将一个或更多个致动器元件中的致动器元件连接到测试路径或驱动路径；以及测试电路，其配置为，确定致动器元件连接到测试路径时的电容，和/或检测致动器组件中的故障。
优选地，测试电路包括：控制器；产生用于测试路径的测试输入的源；以及测量电路，用于测量响应于测试输入而产生的测试路径上的一个或更多个测试值。
优选地，测试路径包括放电开关，该放电开关配置为使测试路径上的电容放电。
优选地，测试路径包括：在测试电路和一个或更多个致动器元件之间的第一测试总线，其中，驱动路径包括在驱动电路和一个或更多个致动器元件之间的第一测试总线。
优选地，驱动路径包括在驱动电路和一个或更多个致动器元件之间的第二测试总线。
优选地，测试路径包括用于将测试电路与驱动路径电气隔离的测试开关。
优选地，多个开关中的开关包括串联布置的第一和第二开关元件。
优选地，开关还包括第三开关元件，该第三开关元件与第一和第二开关元件并联布置，其中，第一和第二开关元件的导通电阻(ON resistance)低于第三开关元件的导通电阻。
优选地，第一测试总线耦合在第一和第二开关元件之间，以及其中第一开关元件配置为将测试电路与驱动路径电气隔离。
优选地，开关还包括与第一开关元件并联布置的第三开关元件，其中，第一测试总线耦合在第二和第三开关元件之间，且其中测试开关设置在测试总线上。
优选地，微滴沉积头电路还配置为，当检测到故障时，启动故障动作。
优选地，故障包括以下之一：开路、短路、和电容达到阈值。
根据另一方面，提供了一种确定打印头电路中致动器元件的电容(CACT)的方法，该方法包括：将致动器元件耦合到测试路径；在测试电路处产生用于测试路径的第一输入；在测试电路处，测量响应于测试输入而产生的测试路径上的第一测试值；响应于第一测试值，根据第一测试值确定致动器元件的总电容(CPAR+CACT)；以及根据总电容(CPAR+CACT)确定致动器元件的电容(CACT)。
优选地，该方法还包括：响应于第一测试值检测故障，以及当检测到故障时，在打印头电路上启动故障动作。
现在将参照附图描述实施例，在附图中：
图1a示意性地示出了已知微滴沉积头的一部分的横截面；
图1b示意性地示出了根据实施例的用于驱动图1的多个致动器元件的已知电路的示例；
图2a示意性地示出了根据实施例的用于致动器元件的测试电路；
图2b图示了使用图2a的测试电路获得的测量结果；
图2c图示了使用图2a的测试电路获得的另外的测量结果；
图3a示意性地示出了根据实施例的示例开关；
图3b示意性地示出了根据实施例的示例的驱动波形；
图4a示意性地示出了图2a的测试电路的示例，其中根据实施例，致动器元件由图3a的开关驱动；
图4b图示了使用图4a的测试电路获得的测量结果；
图5a示意性地示出了根据实施例的具有测试电路的电路；
图5b示意性地示出了跨图5a的电路中的致动器元件的短路；
图5c示意性地示出了图5a的电路中的致动器元件之间的短路；
图6示意性地示出了根据实施例的具有测试电路的电路；
图7a示意性地示出了根据另一实施例的具有测试电路的电路；
图7b示意性地示出了根据实施例的示例的驱动波形；
图7c示意性地示出了根据另一实施例的具有测试电路的电路；
图7d示意性地示出了另一示例驱动波形；以及
图8示意性地示出了实现为专用电路的测试电路。
图1a示意性地示出了已知的微滴沉积头(下文中称为“打印头”)的一部分的横截面。打印头可以是已知的微滴沉积装置(以下称为“打印机”)的一部分。
在本说明性的示例中，打印头1包括至少一个压力室2，压力室2具有膜3，膜3上设置有致动器元件4，以实现膜3在第一位置(绘制为P1，在此示出为中立位置)向内进入压力室内至第二位置(绘制为P2)之间的移动。还将理解，致动器元件4也可以被布置为使膜从P1以与P2相反的方向(即，压力室的外部)偏转。
压力室2包括流体入口14，用于接收来自储器16的流体，储器16布置为与压力室2流体连通。
出于说明的目的，储器16仅被描绘为邻近压力室2。然而，它可以使用一系列泵/阀来被另外设置在上游或者远离打印头，以适当调节来自储器16或流到储器16的流体的流动。
在本示例中，致动器元件4被描绘为压电致动器元件4，由此压电材料6被设置在第一电极8和第二电极10之间，使得跨致动器元件4施加电场致使致动器元件4充电，由此致动器元件4经受应变并变形。将理解，致动器元件不限于压电致动器元件，并且可以适当地使用表现出电容响应的任何合适的致动器元件4。
在图1中的示意性的示例中，压力室2布置为，通常称为“屋顶模式(roof mode)”的构造，由此膜3的偏转改变压力室2内的容积，从而改变压力室2内的压力。通过对膜3施加合适的偏转序列，在压力室2内产生足够的正压，以从压力室2中喷射一个或更多个微滴。
通过将以电压波形形式的一个或更多个驱动脉冲施加到相关联的致动器元件4，例如施加到第一电极8，同时将底部电极10保持在参考电位(例如地电位)，可以实现这种从喷嘴12的微滴喷射。通过仔细设计驱动波形，可能实现从喷嘴12的可预测且均匀的微滴喷射。
在实施例中，打印头1可以包括布置在其上的一个或更多个阵列中的多个致动器元件和相关联的喷嘴。
在实施例中，包括一个或更多个驱动脉冲的序列的公共驱动波形可由驱动电路产生，并选择性地施加到多个致动器元件，作为驱动波形，以用于从与致动器元件相关联的喷嘴喷射微滴。
可选地，可以基于每个致动器元件来产生包括一个或更多个驱动脉冲的序列的驱动波形。这种驱动波形可以例如通过打印头上的驱动电路或与打印头通信的驱动电路来产生。
如本领域技术人员将理解的，微滴的喷射可以被定时，以便精准地落在接收介质上(必要时，结合接收介质的运动的调节)的被定义为像素的预定区域内。
这些像素基于从打印数据导出的待打印的图像的光栅化，并用于确定在接收介质上的所产生的点的期望位置。
在简单的二进制表示中，每个像素将填充一个微滴或不填充微滴。
在更复杂的表示中，灰度级可以通过将两个或更多个微滴打印到每个像素中来增加，以改变所产生的像素的感知的色彩密度。
尽管在图1a中仅示出了一个压力室2，但是将理解，可以以合适的配置在打印头1中布置任何数量的压力室。
打印头1及其相关特征(例如喷嘴、致动器元件、膜、流体端口等)可以使用任何合适的制造工艺或技术来制造，例如微机电系统(MEMS)或批量制造工艺。
将理解，这里描述的技术不限于以屋顶模式配置操作的打印头，并且同样适用于具有其他配置例如共享壁配置的打印头。
图1b示意性地示出了打印头电路100的示例，该打印头电路100包括具有多个如前所述的致动器元件4的致动器元件阵列105。
打印头电路100被设置为与驱动电路102电气连通，由此驱动电路102例如使用放大器(未示出)产生驱动波形。
驱动电路102布置为与开关电路104电气连通，由此开关电路104包括多个开关106，用于选择性地将驱动波形施加到致动器元件阵列105的多个致动器元件4。
在本示例中，开关106经由电轨道108和所有开关106共用的总线107连接到驱动电路102。在可选的示例中，开关106可以各自经由单独的电轨道连接到驱动电路102。每个开关106经由其间的单独的致动器轨道109连接到相关联的致动器元件4。
开关电路104可以是集成电路，且可以包括例如专用集成电路(ASIC)。开关电路104在功能上类似于多路复用器，因为特定开关可以被控制为例如接通(例如闭合)，以提供驱动电路与相应致动器元件的电气连通，由此驱动波形可以被施加到致动器元件4；或者特定开关可以被控制为例如关断(例如断开)，以将致动器元件与驱动电路102电气隔离。为了简单起见，驱动电路和致动器元件4之间的电气路径将被称为“驱动路径”。
在本说明性的示例中，致动器元件4是压电致动器元件，因此，每个致动器元件4的电气行为类似于电容器，由此每个致动器元件4具有相关联的电容CACT。将理解，CACT还可以包括与致动器元件4相关联的电路(例如部件/逻辑/功能)的电容，例如，其致动器轨道109的电容，或者将致动器元件连接到致动器轨道109的物理连接的电容。
打印头电路100的不同电路/部件也将具有相关联的电容。出于本申请的目的，除了与致动器元件相关联的电容CACT之外的电容被认为是“寄生电容”。
在图1b中，打印头电路100中的所有寄生电容被描绘为CPAR，且包括：电轨道108的寄生电容(C路径)；所有开关106的组合寄生电容(C所有开关)；各个开关106的寄生电容(C开关)；以及其它寄生电容(C其他)，诸如与例如驱动电路102和打印头电路100中的部件之间的连接相关联的寄生电容。这些部件可以包括驱动电路102和电轨道108之间或者开关电路104和电轨道108之间的物理结合。这种结合可以包括各向异性的导电膜的结合。
如上所述，进行一个或更多个诊断测试是有用的，例如，以确定致动器元件的电容，和/或在制造后以及组装到打印头之前和之后，检测致动器元件阵列105中的开路或短路。在一些示例中，确定的电容可以指示开路或短路。例如，低于预定义的阈值电容的确定的电容可以指示开路。
然而，例如，由于致动器元件阵列在打印头中的定位，这种测试是难以进行的，或者由于例如影响测试结果的寄生电容，这种测试可能不准确。
图2a示意性地示出了根据实施例的用于对打印头电路100的致动器元件4进行诊断测试的测试电路200的示例。在整个附图中，相似的编号将用于描述相似的特征。
测试电路200布置为经由电轨道108和开关逻辑104的相应开关106，与一个或更多个致动器元件4电气连通(图2a中仅描绘了一个致动器元件4)。
为了简单起见，测试电路200和致动器阵列105之间的电气路径被认为是“测试路径”，由此开关106可以被控制为适当地将一个或更多个致动器元件与测试路径电气连接或隔离。
在图2a中，测试电路200被描绘为，例如通过打印机或打印头上的接口与打印头电路100电气连通。在其他示例中，测试电路200可以集成为打印头电路100的一部分。
测试电路200包括控制器202、源204和测量电路205。
控制器202可以包括，例如现场可编程门阵列(FPGA)、微控制器、或其他合适的电路(例如部件、逻辑、功能)。
控制器202与测试电路200内的各种电路和部件(诸如打印头电路100、驱动电路(图2a中未示出))和/或打印机上的其他电路(未示出)接口连接。例如，控制器202控制开关106，由此一个或更多个致动器元件4可以连接到测试电路200，用于在任何时间进行诊断测试。
在以下的说明性的示例中，源204是用于产生恒定电流(iM)的电流源，恒定电流的电平由控制器202定义。如将变得清楚的，电流源204优选地具有用于对致动器元件线性充电的高输出阻抗，以提高电容测量的精度。
测量电路205布置为，在诊断测试期间感测或测量并处理测试路径上的一个或更多个值。
在本说明性的示例中，测量电路205包括源208、209和比较器210、211以及定时器212。
复位开关206被提供用于放电测试路径，以及可以是将测试路径连接到参考电压(例如接地)的任何合适的开关元件(例如NMOS晶体管)。复位开关206可由控制器202控制。
在以下示例中，源208、209被描述为数模转换器(DAC)，每个源产生定义的电压电平(被描述为来自DAC 208的V高，以及来自DAC 209的V低)。可以响应于来自控制器202的信号(未示出)来定义由DAC 208、209产生的电压电平。
比较器210、211各自使用由DAC 208、209定义的电压电平之一作为第一输入，以及使用来自测试路径的电压VX作为第二输入。在图2a中，比较器210的第一输入是来自DAC208的V高，而比较器211的第一输入是来自DAC 209的V低。
定时器212接收比较器210、211的输出，并对VX从V低到V高的转换进行计时。定时器212以由任何合适的源产生的时钟频率FCLK工作，从而在任何合适的频率(例如，约10MHz)下工作。将认识到，可以通过增加时钟频率来提高由此产生的测量的精度。定时器212可以在FPGA或微控制器中实现，或者可以实现为专用集成电路(IC)。在可选的示例中，定时器212可以被集成在控制器202内。
测试电路200可用于确定致动器元件4的电容CACT，由此图2b图示了根据实施例的在确定CACT时使用测试电路200获得的测量结果。
作为说明性的示例，对于第一测试周期P1，控制器202已经通过闭合复位开关206以使寄生电容CPAR(在一些示例中为电容CACT)放电来重置测试路径中的电容，该控制器闭合开关106并断开复位开关206，使得包括电流iM的测试输入对组合电容CPAR+CACT充电，由此，如图2b所示，电压VX在时间(T)内以由等式(1)给出的速率上升：
(1)
VX是比较器210、211的输入，且当VX上升时，定时器212测量V低比较器211的切换(即VX通过V低)和V高比较器210的切换(即VX通过V高)之间的转换时间(t1)。
测量的转换时间(t1)由等式(2)和(3)获得：
(2)
(3)
因此，总电容由(4)确定：
(4)
因此，CACT可由(5)计算：
(5)
然而，由于CPAR未知，(C(PAR)+C(ACT))并未提供对于CACT的准确的确定，因此CACT可能无法确切地指示开路的存在或不存在。
虽然可对寄生电容CPAR使用估计值，但是所有电路的批次间差异可能会影响寄生电容和致动器电容，因此可增加准确估计寄生电容的难度。
因此，为了更准确地确定CACT，测试电路在两个周期P1’和P2’内执行两次测量，由此图2c图示了根据另一实施例的在确定CACT时使用测试电路200获得的测量结果。
对于可视为校准周期的第一周期P1’，已经重置测试路径中的电容的控制器202断开开关106并断开复位开关206，使得测试输入电流iM在P1’期间对寄生电容CPAR充电，由此，如图2c所示，电压VX以(6)给出的速率随时间上升：
(6)
随着VX上升，定时器212测量V低比较器211的切换和V高比较器210的切换之间的转换时间(t1)。
测量的转换时间(t1)由(7)获得：
(7)
因此，寄生电容由(8)确定：
(8)
对于可视为测试周期的第二周期P2’，控制器202闭合复位开关206以重置测试路径中的电容，然后闭合开关106并断开复位开关206，使得测试输入电流iM对组合电容CPAR+CACT充电，由此，如图2c所示，电压VX以(9)给出的速率随时间上升：
(9)
随着VX上升，定时器212测量V低比较器211的切换和V高比较器210的切换之间的转换时间t2，由(10a)给出。
(10a)
因此，总电容可以从10b确定，由此
(10b)
在(8)中代替CPAR，则可能确定CACT：
(11)
因此，当使用校准周期来首先确定CPAR时，与估计CPAR相比，可能更准确地确定CACT。因此，还可能基于CACT或响应于CACT，更准确地检测开路的存在或不存在。
图3a示意性地示出了根据实施例的开关106和开关控制电路300的示例，并且图3b示出了用于驱动一个或更多个致动器元件的驱动波形310的示例。
在本说明性的示例中，开关106包括两个开关元件，其被描绘为以串联(例如以传输门配置)布置的晶体管302、304。这种布置在打印时，提供高电压和高电流操作。尽管开关106的开关元件被描述为晶体管，但是开关元件不限于晶体管，开关元件的数量也不限于两个。
有利的是，将开关106的导通电阻最小化，以便最小化打印头电路中的功率耗散(例如，通过减少导体(I2R)损耗)，以及优化驱动波形310的形状(例如，边缘和转换速率(slew rate))，以便获得期望的微滴速度和微滴体积。
在本说明性的示例中，晶体管302、304共享公共源极。晶体管302的漏极布置为经由端子306与驱动电路/测试电路(未示出)电气连通，晶体管304的漏极布置为经端子308与致动器元件(未示出)电气连通。每个晶体管302、304还具有布置在其源极和漏极之间的相应二极管316、318，使得电流从源极流向漏极(如箭头所指示)。二极管316、318各自可以是晶体管302、304中的本征二极管。
为了接通开关106(即闭合开关)，在每个晶体管302、304的源极和栅极之间施加大约5V的电位差。
当驱动波形在不同电压之间转换时，例如图3b所示的在0V和20V之间转换的驱动波形310，公共源极处的电压需要响应不同的电压，以便使晶体管302、304在需要时保持导通。
这种控制由开关控制电路300提供，开关控制电路300包括电平移位器301，该电平移位器301配置为产生在公共源极电压之上的可变电压，以在驱动波形310在不同电压之间转换时提供必要的电位差。
电平移位器301经由端子312供电，同时可变电压可以响应于经由端子314(例如从驱动电路)接收到的电平信号而产生。
电平移位器301产生寄生电流ip，由此当开关106闭合时，ip流经公共源极，以及当开关106断开时，ip也流经公共源极。
本领域技术人员将理解，在其他实施例中，寄生电流ip可以由除电平移位器之外的部件/电路产生。
当开关106断开时，ip可以经由二极管316流到端子306，在端子306处ip将被吸收(例如，通过驱动电路中的放大器)。另外，或者可选地，电流ip可以经由二极管318流到端子308，由此它将对与端子308电气连通的致动器元件充电。因此，当开关106断开时，ip将被视为寄生电流。
为了控制当开关106断开时ip流动的方向，开关106任一侧的电压(例如，端子306、308处的电压)可以由测试电路200设置，例如通过使用另一DAC(图3中未示出)，以偏置端子306、308(或与其连通的电路，例如致动器元件)。因此，测试电路200可以偏置端子306、308，以确保当开关106断开时，ip不会流过二极管318。
图4a示意性地示出了根据实施例的用于对打印头电路100的致动器元件4执行诊断测试的测试电路200的示例，由此致动器元件4连接到具有相关联的开关控制电路300的开关106，由此如前所述，寄生电流ip对致动器元件4充电。
图4b图示了根据另一个实施例的在确定CACT时使用图4a的测试电路200获得的测量结果。
如上所述，确定致动器元件4的电容CACT可以是有用的。然而，在图4a中所描绘的电路中有多个未知数。例如，致动器电容(CACT)、寄生电容(CPAR)和寄生电流(ip)是未知的。
因此，为了更准确地确定CACT，测试电路202在三个周期P1”、P2”、P3”内执行三次测量。
对于可被视为第一校准周期的第一周期P1”，控制器断开复位开关206，闭合开关106，并控制电流源204产生iM，以偏置开关106和/或致动器元件4的端子，从而控制ip的方向，使得包括ip的测试输入将对寄生电容CPAR充电。
当致动器元件4被偏置时，控制器202断开开关106以将致动器元件4与测试路径电气隔离，以及闭合复位开关206并控制电流源204，以防止iM流动，使得测试路径中的CPAR放电。
控制器202断开复位开关206，断开开关106，并控制电流源204，以防止iM流动。
如图4b所示，在P1”期间，电压VX响应于ip以转换速率SR1随时间上升，转换速率SR1由下式给出：
(12)
对于可被视为代表第二校准周期的第二周期P2”，控制器202闭合开关106，断开复位开关206，并控制电流源204产生iM，以偏置开关106和/或致动器元件4的端子，从而控制ip的方向，使得包括ip的测试输入将对寄生电容CPAR充电。
控制器202然后断开开关106，以将致动器元件4与测试路径电气隔离，以及闭合复位开关206，并控制电流源204以防止iM流动，从而使得测试路径中的CPAR放电。
控制器202断开复位开关206，断开开关106，并控制电流源204产生iM，使得包括(ip+iM)的测试输入在第二校准周期P2”期间对寄生电容CPAR充电。
如图4b所示，在P2”期间，电压VX以由下式给出的转换速率SR2上升：
(13)
因此，根据(12)和(13)得到：
(14)
对于可视为代表测试周期的第三周期P3”，控制器202闭合开关106，以将致动器元件4电气连接到测试路径，闭合复位开关206，并控制电流源204以防止iM流动，从而使得测试路径中的CPAR放电。
控制器202断开复位开关206，闭合开关106，并控制电流源204产生iM，使得包括(ip+iM)的测试输入在P3”期间，对组合的寄生电容器和致动器电容器充电到总电容(CPAR+CACT)。
如图4b所示，在P3”期间，电压VX以由下式给出的转换速率SR3上升：
(15)
给定的转换周期z的转换速率由下式给出：
(16) 或因此，重新整理(14)可得：
(17)
因此：
(18)
此外，重新整理(15)并替换SR3可得：
(19)
从(12)和(16)可得：
(20) 和将来自(20)的ip和CPAR替换到(19)，可得：
(21)
重新整理，可得：
(22)
将(18)替换为(22)，可得：
(23)
重新整理，可得：
(24)
根据(24)，CACT可以由三个测量的转换时间t1、t2和t3以及受控电流iM和V高和V低之间的设定的差值一起来确定。
在上述实施例中，V高和V低的值对于不同的周期(例如校准/测试周期)基本是相等的。然而，在可选的实施例中，V高和V低的相应值可以在给定周期内被修改，以增加确定CACT的准确性。
虽然可以控制图3a的电平移位器以防止ip在开关106断开时流动，但是当开关106闭合时，不论电平移位器如何控制，ip都将流动。然而，除非在开关断开时测量ip，否则ip将无法确定，因此将降低确定的CACT的准确性。
图5a示意性地示出了根据另一实施例的打印头电路400，由此测试电路402被并入在打印头电路400的开关电路404内，以及打印头电路400还包括如前所述的致动器元件阵列105。
如上所述，致动器元件阵列105包括多个致动器元件4a-4d，这些致动器元件4a-4d布置为，经由总线107与驱动电路102电气连通，其中开关106根据需要选择性地将相关联的致动器元件连接到驱动路径。
测试电路402布置为与多个致动器元件4a-4d电气连通，由此测试开关414选择性地将测试电路402连接到总线107。测试开关414可以采取任何合适的形式，并且例如可以包括一个或更多个晶体管。
通过接通相关联的开关106a-d，待测试的致动器元件4也连接到总线107和测试电路(当开关414闭合时)。
通常，测试电路402将在大约5V的电压下工作，同时驱动电路102将产生>5V的波形。因此，测试开关414可以例如当驱动电路102驱动致动器元件中的一个或更多个时将测试电路402与驱动路径电气隔离，以防止测试电路402被驱动电流/电压损坏。
控制器416可用于控制测试开关414(例如，响应于来自驱动电路或其它电路的信号)。
测试电路402类似于图2a和图4a中描述的测试电路，由此在本示例中，测试电路402包括：DAC 418、419以产生V高和V低；比较器420、421；和电流源422以产生恒定电流iM。定时器被描绘为集成到控制器402中。
测试电路402还包括用于产生V设定的DAC 423，当偏置开关425闭合时，V设定可以偏置测试路径上的电路，以便例如控制寄生电流ip的流动方向。
测试电路402可用于确定一个或更多个致动器元件4的电容，并因此检测跨如上述所述的一个或更多个致动器元件的开路。跨致动器元件4的开路也被认为包括跨与致动器元件相关联的电轨道(例如电轨道109)的开路。
测试电路402还可用于检测其它故障，例如跨致动器元件的短路。
图5b示意性地示出了检测跨致动器元件4b的短路430。开关106b和414闭合，使得致动器元件4b经由测试路径与测试电路402电气连通。
电流源422(如图5a所示)接通，以及当跨致动器元件存在短路430时，致动器元件4b将不会充电。在跨致动器元件4b没有短路的情况下，致动器元件4b将充电，且致动器元件的后续放电将作为VX从测试路径输入到比较器，由此，在本示例中，VX≤V低指示跨致动器元件4b的短路，而V低≤VX≤V高指示不存在短路。
然而，测试电路402不限于测量来自特定致动器元件的放电以检测跨致动器元件的短路(或无短路)，并在可选的示例中，可以采取不同的测量来指示这种短路。作为说明性的示例，VX在指定时间段内未达到阈值水平，可能指示跨致动器元件的短路。
在本实施例中，每个致动器元件4还耦合到相关联的放电开关424，该放电开关424，例如可用于在闭合和接地时，使得该放电开关424相关联的致动器元件4放电(例如接地)。
放电开关424可以包括晶体管，且可以设置在由控制器416控制的开关逻辑404内。通过适当地控制放电开关，测试电路402还可以用于检测致动器元件阵列105中的致动器元件(例如，相邻的致动器元件)之间的短路(其也可以包括致动器元件的电轨道109之间的短路)。
图5c示意性地示出了检测致动器元件4b和4c之间的短路(描绘为短路432)，由此开关106b和414闭合，使得致动器元件4b经由测试路径与测试电路402电气连通。放电开关424c也闭合，以提供放电致动器元件4c的路径。
电流源422(如图5a所示)接通，且当在相邻的致动器元件4b和4c之间存在短路432时，放电开关424c将提供放电路径，且致动器元件4b将不会充电。在不存在短路的情况下，致动器元件4b将充电，且随后的放电将从测试路径作为VX输入到比较器，由此，对于本示例，VX≤V低指示跨致动器元件4b和4c的短路，而V低≤VX≤V高指示不存在短路。将理解，这种测试不限于相邻的致动器元件，而是可以包括在致动器元件阵列105中的任意数量的致动器元件之间的测试。
然而，测试电路402不限于测量来自特定致动器元件的放电，以检测致动器元件之间的短路(或不存在短路)，以及在可选的示例中，可以采取不同的测量来检测这种短路。例如，VX在指定时间段内未达到阈值水平，可能指示致动器元件之间存在短路。
图6示意性地示出了根据另一实施例的打印头电路500，由此测试电路502被并入在打印头电路500的开关电路504内，且其中打印头电路500还包括如前所述的致动器元件阵列105。
如上所述，致动器元件阵列105包括多个致动器元件4a-4d，这些致动器元件4a-4d布置为经由总线107与驱动电路102电气连通，由此开关106选择性地将相关联的致动器元件连接到总线107。
测试电路502类似于图5a中描述的测试电路，由此在本示例中，测试电路502包括DAC 518、519以产生V高和V低；比较器520、521；电流源522，用于产生恒定电流iM；用于产生V设定的DAC 523；和偏置开关525。
因此，将看出，测试电路502可用于确定一个或更多个致动器元件4的电容，检测跨致动器元件的开路，和/或检测跨致动器元件或致动器元件之间的闭合电路。
在本实施例中，致动器元件4a-4d布置为，经由专用测试总线509与测试电路502电气连通，由此测试开关511根据需要选择性地将相关联的致动器元件连接到测试总线509。测试开关511可以采取任何合适的形式，并且例如可以包括一个或更多个晶体管。测试开关511可由控制器516控制，和/或可由其它电路控制。
如将认识到的，测试总线509将具有相关联的电容513，该电容将被视为寄生电容，以用于测量致动器元件的电容和检测开路的目的。
在本实施例中，测试电路502包括与测试总线509电气连通的放电开关517，用于根据需要放电寄生电容513。
测试总线509的布置提供了测试总线509和驱动电路102之间的电气隔离，因为当测试电路502对致动器元件执行诊断测试时，开关106可以被控制(例如，由测试电路中的控制器、驱动电路中的控制器或其他合适的控制电路)，以确保驱动电路102与测试电路502的电气隔离。
此外，如上所述，最小化开关106的导通电阻可以是有利的。然而，最小化开关的导通电阻会增加其寄生电容。
由于测试开关511用于将致动器元件4连接到测试总线509，以及被控制为在驱动电路102驱动致动器元件4的同时断开，测试开关511对驱动波形基本上没有影响。因此，与开关106相比，测试开关511的导通电阻可以更高，并且与开关106相比，测试开关511的寄生电容可被减小。
因此，与图5a中描述的经由总线107的测试路径的寄生电容相比，经由测试总线509的测试路径的寄生电容可被减小。结果是，对于通过专用测试总线509的测试路径，诊断测试的灵敏度特别是对于特定致动器元件的CACT的确定的准确性可以得到提高。
图7a示意性地示出了根据另一实施例的打印头电路600，由此测试电路602被并入在打印头电路600的开关电路604内，其中打印头电路600还包括如前所述的致动器元件阵列105。
图7b示意性地示出了公共驱动波形650和使用开关606获得的修整波形652的示例。
测试电路602类似于图6中描述的测试电路，由此在本示例中，测试电路602包括：DAC 618、619以产生V高和V低；比较器620、621；电流源622，用于产生恒定电流iM；用于产生V设定的DAC 623；和偏置开关625。
因此，将看出，测试电路602可用于确定一个或更多个致动器元件4的电容，检测跨致动器元件的开路，和/或检测跨致动器元件或致动器元件之间的闭合电路。
在一些实施例中，可能需要修改或“修整”驱动波形的形状，以便，例如调整微滴速度和/或微滴体积。
为了实现这种修整，驱动电路102可以修改应用于所有致动器元件的公共驱动波形。然而，一些应用需要在每个致动器元件的基础上修改驱动波形。
在图7a的示例中，开关元件660和662以传输门配置的方式与开关元件664并联布置，由此开关元件660和662与开关元件664相比具有更高的导通电阻。
开关元件660、662和664可以由测试电路602中的控制器616、驱动电路中的控制器(未示出)、或其他合适的控制电路控制。
开关元件660、662和664配置为，选择性地将公共驱动波形650从驱动电路102传递到相应的致动器元件4中。开关元件664的导通电阻可以被最小化，以便获得期望的波形形状(例如，具有限定的前沿/后沿和转换速率)。
在打印头操作期间，低导通电阻开关元件664闭合，高导通电阻开关元件660、662断开，使得公共驱动波形通过开关元件664，并施加到相关联的致动器元件4。
为了修整公共驱动波形，低导通电阻开关元件664断开，高导通电阻开关元件660、662闭合，同时公共驱动波形通过开关元件。
高导通电阻开关元件660、662在公共驱动波形650通过其时，修改公共驱动波形650(在图7b中被描绘为产生步阶654)。当期望的修整完成时，开关元件664闭合，开关元件660、662断开，由此公共驱动波形650的剩余部分将通过低导通电阻开关元件664，经由开关元件664施加到致动器元件。
在本说明性的示例中，专用测试总线609连接到每个开关606的高导通电阻开关元件660和662之间的公共连接617。
为了将特定致动器元件4连接到测试路径，相应开关606的高导通电阻开关元件662被控制为闭合，同时相应开关的其它开关元件660和664被控制为断开。
因此，将看出，高导通电阻开关元件662不是专用测试开关元件或专用驱动开关元件，而是用于将致动器元件连接到驱动路径和测试路径。
由于测试电路602与驱动电路102电气隔离，因此当驱动波形通过低导通电阻开关元件664传递时，测试电路将不会被驱动电压/电流损坏。
在本说明性的示例中，当修整相关致动器元件4的驱动波形时，高导通电阻开关元件660和662都闭合，由此驱动电路102和相关联的致动器元件4之间的电阻与同时修整的致动器元件的数量无关。
尽管一个或更多个高导通电阻开关元件660a-660d可以合并在一起以提供单个开关元件，但将认识到，在这种布置中，除了在任一时间闭合的高导通电阻开关元件662的数量之外(即，当一个或更多个致动器元件的驱动波形被修整时)，这种单个开关元件的有效电阻将是合并的开关元件660的数量的函数。
图7c示意性地示出了根据另一实施例的打印头电路600，由此测试电路602被并入在打印头电路600的开关电路604内，其中打印头电路600还包括如前所述的致动器元件阵列105。
图7d示意性地示出了公共驱动波形650和使用开关606获得的修整波形652的示例。
在图7c的说明性的示例中，每个开关606包括以复合传输门配置布置的开关元件660’、开关元件662’和开关元件664’，由此开关元件662’与开关元件664’并联布置。
在本说明性的示例中，开关元件660’和662’与开关元件664’相比具有更低的导通电阻。如上所述，开关元件660’、662’和664’可以由测试电路602中的控制器616、驱动电路中的控制器(未示出)、或其他合适的控制电路控制。
开关606利用驱动波形652驱动致动器元件的操作的描述涉及图7d，图7d示出了CDW 650的转换控制的基于步阶的修整方案的基本实施的时序图。
CDW 650包括可以具有任何形状的脉冲。所产生的驱动波形652也具有脉冲。
在本说明性的示例中，在CDW 650的脉冲的前沿中存在步阶654，该步阶处于电压V保持。
开关元件660’、662’、664’获得驱动波形652的定时在两个水平条656、658中指示，上部条656示出开关元件660’和664’的状态，下部条658示出开关元件662’的状态。
两个水平条656和658显示开关元件660’、662’和664’对于CDW 650中的脉冲前沿是闭合的。这意味着传输门的导通电阻由开关元件660’和开关元件662’确定。
在步阶654的平坦部分开始(以虚线示出)之后，开关元件断开，在此期间，致动器元件4与驱动路径去耦合，因此驱动波形652的脉冲中的步阶被延长了受控的持续时间T修整，且没有跟随CDW 650中的步阶654的末端。
驱动波形652中的步阶650的末端是通过在受控持续时间T修整之后，将致动器元件4重新耦合到驱动路径而导致的，并且驱动波形652的电压从V保持下降，以跟随CDW 650中脉冲底部的电压V低。V保持到V低的转换通过仅接通一半的传输门——即开关元件660’和开关元件664’——来实现。
因为开关元件664’与开关元件660’相比具有更高的导通电阻，用于这种转换的传输门的导通电阻将会增加。这使得在不会影响V高到V保持的转换的情况下，减缓V保持到V低的转换。步阶持续时间T修整的定时，以及因此修整量，是由开关元件660’和664’何时接通(图7d中圆圈突出显示的转换)的定时决定。
专用测试总线609耦合到每个开关606的开关元件662’和664’。
为了将特定致动器元件4耦合到测试路径，相应开关606的开关元件660’被控制为断开，同时开关元件662’和664’被控制为根据所需的上升/测量时间将致动器元件4耦合到测试路径。此外，在本说明性的示例中，测试开关610布置为选择性地将测试电路602连接到测试总线609。测试开关610可以采取任何合适的形式，并且例如可以包括一个或更多个晶体管。
例如，由于开关元件662’和664’各自的RON电阻，断开开关元件662’和闭合开关元件664’将提供最长的上升/测量时间；闭合开关元件662’和断开开关元件664’将提供更短的上升/测量时间；同时闭合开关元件662’和664’两者提供最短的上升/测量时间。
因此将看出，开关元件662’和664’不是专用测试开关元件或专用驱动开关元件，而是用于将致动器元件4连接到驱动路径和测试路径两者，同时控制开关元件662’和664’提供上升/测量时间的变化。
注意到，对于图7a和7c的示意性的示例，仅出于说明的目的，开关元件660’、662’和664’被示出为简单的开关逻辑，而在实践中，这些开关元件可以被实现为MOS器件或任何合适的器件。
图8示意性地示出了被实现为诸如印刷电路板(PCB)上的专用电路的测试电路702。PCB可被插入打印机、打印头中，或者例如可以用作连接到打印机/打印头的分立测试模块的一部分。
测试电路702在配置和功能上类似于图7a中描述的测试电路，由此在本说明性的示例中，测试电路702包括电轨道708，该电轨道可以被设置为通过端子728与打印头电路上的致动器元件(未示出)电气连通。
测试电路702包括控制器716，如上所述，控制器716控制测试电路702的电路。控制器702还产生用于控制一个或更多个外部电路或其部件的信号，例如，经由端子730控制打印头电路上的开关电路中的各个开关的信号。
测试电路702包括：测量电路705，该测量电路705包括DAC 718、719以产生V高和V低(由控制器716确定)；比较器720、721，该比较器将测量值VX与各自的DAC输出进行比较；和定时器712，该定时器对VX从V低到V高的转换进行计时，并将结果提供给控制器716。如上所述，定时器712可以在FPGA中实现，或者可以是专用IC。
测试电路702还包括可编程电流源722，以产生例如由控制器716确定的恒定电流iM。如上所述，在实施例中，电流源722具有用于对致动器元件线性充电的高输出阻抗，以提高电容测量的准确度。
如前所述，测试电路702还包括用于产生V设定的DAC 723和偏置开关725。
电源727为电流源722提供合适的电压。电源727还可以经由端子729向外部电路(例如打印头电路)提供电压。由电源727提供的这种电压可以取决于给定的应用，并且可以在例如1.8V至40V的范围内。
控制器716可以经由通信电路732和端子734与另外的外部电路(例如，计算机终端)通信。该电路可以包括通信接口，该通信接口包括串行链路(例如，通用串行总线(USB)到串行链路)。如将理解到的，可能需要此处未描述的另外的电路/终端来根据需要发送/接收/产生信号，例如特定通信协议可能需要的信号。作为说明性的示例，I2C协议可能需要测试电路702产生的时钟信号。
将认识到，测试电路702可用于执行诊断测试，以确定致动器元件的电容CACT，和/或检测故障，例如跨致动器元件的开路，或跨致动器元件或致动器元件之间的闭合电路。在所附的示例中，致动器元件的数量不限于四个，而是可以同等地应用于任何数量的致动元件。
精密电路736可以提供在测试电路702内，由此精密电路可以布置为，与外部测量电路或设备电气连通，该外部测量电路或设备可以比另外用测试电路本身的固有精度实现的更精准地测量测试电路702内产生的电流和电压。
在本说明性的示例中，精密电路736包括精密开关阵列738，其用于选择性地将电流源722和每个DAC 718、719的输出连接到端子740，使得外部测量电路/设备——例如数字电压表(DVM)(例如在打印头电路内或远离打印机)——可以连接到端子740，以比另外用电流源722和DAC 720、721的固有精度实现的更精准地测量iM、V高和V低。DVM然后可以与控制器716通信，以响应于测量值调整来自电流源722、DAC 720和/或DAC 721的输出。
在本说明性的示例中，当精密开关744例如由控制器716闭合时，根据跨精密电阻器配置742的电压降来测量iM。还将理解，这种精密电路可以包括在以上图2a至图7a中描述的其它测试电路中。
虽然上述实施例公开了基于或响应于时间测量来确定电容或检测故障，但是本发明不限于时间测量。
例如，测试电路中的比较器可以用模数转换器(ADC)代替。以图2a的测试电路作为说明性示例，用ADC代替比较器，电压VX是ADC的模拟输入。然后，控制器将控制恒定源一定量的时间，使得电容(CPAR和/或CACT)响应于此而充电。代替时间转换的测量，控制器将响应于测量电压的变化来测量来自ADC的数字信号。然而，如将认识到的，这种测量的精度将取决于ADC的位数。
上述实施例中描述的测试电路可以执行诊断测试，以确定致动器元件的电容CACT和/或检测故障，例如跨致动器元件的开路(包括跨相关的电轨道的开路)，或跨致动器元件或致动器元件之间的闭合电路。
在实施例中，上面描述的这种测试电路可以定位成远离打印机，以及被配置为测试打印头电路中的致动器元件，以便确定电容/检测打印头电路组装到打印机中之前或之后的任何故障。
在其他实施例中，测试电路可以集成到打印机中(例如，作为如图5a、图6和图7a中所描绘的打印头电路的一部分)，由此可以在打印之前或之后执行诊断测试(例如，作为初始化、待机、关机例程的一部分和/或在打印运行之间)。
在实施例中，在检测到致动器元件上的故障时，测试电路(或打印机上的其他电路)可以执行故障动作。
这种故障动作可以包括为用户产生告警。这种告警可以是用户屏幕上识别故障的通知。在可选实施例中，故障动作可包括打印机以受限的功能运行，直到用户解决故障，例如通过更换打印头电路。
在可选实施例中，故障动作可包括测试电路(或打印机上的其他电路)防止特定致动器元件被驱动电路驱动(例如，通过适当地控制相关联的开关)。
故障动作还可以包括驱动电路使用任何合适的技术来适当地补偿任何检测到的故障，例如通过增加从一个或更多个相邻喷嘴喷射的微滴体积。
此外，致动器元件将随着时间而老化，由此可实现的滴落速度将响应于设定的驱动电压而降低，直到致动器元件失效。实际上，可以增加驱动电压以补偿下降的滴落速度。然而，增加驱动电压将缩短致动器元件的寿命。
致动器元件的电容也随着时间减小(例如，由于老化和磨损)，且通常追随着滴落速度。因此，通过随时间记录电容，可能确定和/或预测致动器元件何时接近故障。
预测故障的一种方法是周期性地确定致动器元件的电容，将确定的电容值作为电容历史数据(例如作为时间的函数)存储在存储电路中(例如在测试电路或打印头电路上)，并设置电容阈值。达到阈值可被视为故障，并相应地启动适当的故障动作。
因此，在实施例中，致动器元件的确定的电容历史数据可用于跟踪致动器元件随时间的操作并预测其未来的故障。
将理解，可以基于对存储的电容历史数据的分析来修改致动器元件的功能，由此可以响应于电容历史来调整/修整驱动波形。这种分析可以由打印头电路、测试电路或任何其他合适的电路进行。
如上所述，可以周期性地确定电容，并且存储电容历史数据，例如作为初始化、待机或关机例程的一部分。可选地，电容可以在打印运行之间确定，同时致动器元件不连接到驱动电路。
在本说明书和权利要求中使用术语“包括(comprising)”的地方，并不排除其他元素或步骤，并且不应当被解释为约束到在其之后列出的方式。
在当提及单数名词时使用不定冠词或定冠词——例如“一(a)”或“一个(an)”或“所述(the)”——的地方，除非另有明确声明，否则这包括该名词的复数。
在另一个可选的方案中，本技术的优选实施例可以以其上具有功能数据的数据载体的形式实现，所述功能数据包括功能计算机数据结构，当加载到计算机系统或网络中并在其上进行操作时，所述功能计算机数据结构使得所述计算机系统能够执行该方法的所有步骤。
本领域技术人员将清楚，在不脱离本技术范围的情况下，可以对前述示例性的实施例做出许多改进和修改。

Claims (41)

1.一种测试电路，用于确定致动器元件阵列中的致动器元件的电容(CACT)，其中所述测试电路包括：
控制器；
用于产生测试输入的源；
测量电路，其用于测量所述测试电路和所述致动器元件之间的测试路径上的一个或更多个测试值；
其中，所述控制器被配置为在测试周期内：
控制与所述致动器元件相关联的第一开关，以将所述致动器元件连接到所述测试路径；
控制所述源以产生第一测试输入；
根据响应于所述第一测试输入而产生的第一测试值确定所述致动器元件的总电容(CPAR+CACT)；以及
根据所述总电容(CPAR+CACT)确定所述致动器元件的电容(CACT)。
2.根据权利要求1所述的测试电路，其中，所述控制器还被配置为在第一周期内：
当在所述测试路径和另外的致动器元件之间存在短路时，控制与所述另外的致动器元件相关联的第二开关，以将所述另外的致动器元件连接到所述测试路径。
3.根据任一前述权利要求所述的测试电路，其中，所述控制器还被配置为：
响应于所述测试值和所确定的电容中的一个或更多个，检测与所述致动器元件相关联的故障。
4.根据权利要求3所述的测试电路，其中，所述故障包括以下中的一项或更多项：
开路、跨所述致动器元件的短路、以及所述测试路径和所述另外的致动器元件之间的短路。
5.根据任一前述权利要求所述的测试电路，其中，所述控制器还被配置为在第一校准周期内：
控制与所述致动器元件相关联的所述第一开关，以将所述致动器元件与所述测试路径隔离；以及
控制所述测试路径上的第二测试输入，以对与所述致动器元件相关联的寄生电容(CPAR)充电；
根据响应于所述第二测试输入而产生的第二测试值来确定所述相关联的寄生电容(CPAR)；和
其中，关于所述致动器元件的所述相关联的寄生电容(CPAR)被用于根据总电容(CPAR+CACT)确定所述致动器元件的电容(CACT)。
6.根据权利要求1至4中任一项所述的测试电路，其中，响应于所述第一测试输入和寄生电流，进一步产生所述第一测试值。
7.根据权利要求6所述的测试电路，其中，所述控制器还被配置为在第一校准周期内：
控制所述源以偏置所述寄生电流远离所述致动器元件；
控制与所述致动器元件相关联的所述第一开关，以将所述致动器元件与所述测试路径电气隔离；
控制所述源以利用所述寄生电流对与所述致动器元件相关联的寄生电容充电；以及
响应于利用所述寄生电流对所述相关联的寄生电容充电，产生第二测试值。
8.根据权利要求7所述的测试电路，其中，所述控制器还被配置为在第二校准周期内：
控制所述源以偏置所述寄生电流远离所述致动器元件；
控制与所述致动器元件相关联的所述第一开关，以将所述致动器元件与所述测试路径电气隔离；
控制所述源以利用所述寄生电流和第二测试输入对所述相关联的寄生电容充电；以及
响应于利用所述寄生电流和所述第二测试输入对所述相关联的寄生电容充电，产生第三测试值。
9.根据权利要求8所述的测试电路，其中，所述第二测试值和所述第三测试值被用于根据所述总电容(CPAR+CACT)确定所述致动器元件的电容(CACT)。
10.根据权利要求1至4中任一项所述的测试电路，其中，估计的寄生电容(CPAR)被用于根据所述总电容(CPAR+CACT)确定所述致动器的电容(CACT)。
11.根据任一前述权利要求所述的测试电路，其中，所述测量电路包括一个或更多个比较器，每个比较器布置为接收在所述测试路径上的所述一个或更多个测试值。
12.根据权利要求11所述的测试电路，其中，所述比较器中的每个比较器被布置为接收设定电平输入。
13.根据权利要求11至12中任一项所述的测试电路，其中，所述测量电路包括定时器，所述定时器被布置为接收来自所述一个或更多个比较器的输出。
14.根据权利要求13所述的测试电路，其中，所述定时器被配置为测量以下各项中的一个或更多个：所述第一测试值从第一设定电平到第二设定电平的转换时间、所述第二测试值从第三设定电平到第四设定电平的转换时间、以及所述第三测试值从第五设定电平到第六设定电平的转换时间。
15.根据任一前述权利要求所述的测试电路，所述测试电路还包括测试开关，所述测试开关布置为将所述测试电路与所述测试路径电气隔离。
16.根据任一前述权利要求所述的测试电路，其中，所述测试电路还包括：精密电路，所述精密电路用于选择性地将所述一个或更多个测试输入提供给另一测量电路。
17.根据任一前述权利要求所述的测试电路，其中，所述测试电路还包括放电开关以使所述测试路径放电。
18.根据任一前述权利要求所述的测试电路，其中，所述源包括恒定电流源，以及其中所述第一测试输入包括恒定电流。
19.一种测试电路，用于检测致动器元件阵列中的故障，其中所述测试电路包括：
控制器；
用于产生测试输入的源；以及
测量电路，其用于测量测试路径上的一个或更多个测试值；
其中，所述控制器被配置为在第一周期内：
控制与所述阵列中的第一致动器元件相关联的第一开关，以将所述第一致动器元件连接到所述测试路径；
控制所述源以产生第一测试输入；以及
根据响应于所述第一测试输入而产生的第一测试值，检测所述故障。
20.根据权利要求19所述的测试电路，其中，所述控制器还被配置为：
控制与所述阵列中的第二致动器元件相关联的第二开关，以使所述第二致动器元件放电。
21.根据权利要求19或20中任一项所述的测试电路，其中，所述故障包括以下中的一个或更多个：开路；跨所述第一致动器元件的短路；以及在所述测试路径和所述第二致动器元件之间的短路。
22.根据权利要求21所述的测试电路，其中，开路故障包括所确定的电容低于电容阈值。
23.一种微滴沉积头电路，包括：
致动器元件组件，其包括一个或更多个致动器元件；
开关电路，其包括多个开关，以用于选择性地将所述一个或更多个致动器元件中的致动器元件连接到测试路径或驱动路径；以及
测试电路，其被配置为：
当连接到所述测试路径时确定所述致动器元件的电容，和/或检测所述致动器元件组件中的故障。
24.根据权利要求23所述的微滴沉积头电路，其中，所述测试电路包括：
控制器；
用于产生所述测试路径的测试输入的源；以及
测量电路，其用于测量响应于所述测试输入而产生的在所述测试路径上的一个或更多个测试值。
25.根据权利要求23或24中任一项所述的微滴沉积头电路，其中，所述测试路径包括放电开关，所述放电开关被配置为使所述测试路径上的电容进行放电。
26.根据权利要求23至25中任一项所述的微滴沉积头电路，其中，所述测试路径包括在所述测试电路和所述一个或更多个致动器元件之间的第一测试总线。
27.根据权利要求26所述的微滴沉积头电路，其中，所述驱动路径包括在驱动电路和所述一个或更多个致动器元件之间的所述第一测试总线。
28.根据权利要求23至27中任一项所述的微滴沉积头电路，其中，所述驱动路径包括在驱动电路和所述一个或更多个致动器元件之间的第二测试总线。
29.根据权利要求23至27中任一项所述的微滴沉积头电路，其中，所述测试路径包括用于将所述测试电路与所述驱动路径电气隔离的测试开关。
30.根据权利要求23至29中任一项所述的微滴沉积头电路，其中，所述多个开关中的开关包括串联布置的第一开关元件和第二开关元件。
31.根据权利要求30所述的微滴沉积头电路，其中，所述开关还包括与所述第一开关元件和所述第二开关元件并联布置的第三开关元件。
32.根据权利要求31所述的微滴沉积头电路，其中，所述第一开关元件和所述第二开关元件的导通电阻低于所述第三开关元件的导通电阻。
33.根据权利要求30至32中任一项所述的微滴沉积头电路，其中，所述第一测试总线耦合在所述第一开关元件和所述第二开关元件之间，以及其中，所述第一开关元件被配置为将所述测试电路与所述驱动路径电气隔离。
34.根据权利要求30所述的微滴沉积头电路，其中，所述开关还包括与所述第一开关元件并联布置的第三开关元件。
35.根据权利要求34所述的微滴沉积头电路，其中，所述第一测试总线耦合在所述第二开关元件和所述第三开关元件之间，以及其中，所述测试开关设置在所述测试总线上。
36.根据权利要求23至35中任一项所述的微滴沉积头电路，所述微滴沉积头电路还被配置为当检测到故障时启动故障动作。
37.一种确定打印头电路中致动器元件的电容(CACT)的方法，所述方法包括：
将所述致动器元件耦合到测试路径；
在测试电路处产生用于所述测试路径的第一输入；
在所述测试电路处测量响应于所述测试输入而产生的所述测试路径上的第一测试值；
响应于所述第一测试值，根据所述第一测试值确定所述致动器元件的总电容(CPAR+CACT)；
根据所述总电容(CPAR+CACT)确定所述致动器元件的电容(CACT)。
38.根据权利要求37所述的方法，还包括：响应于所述第一测试值，检测故障。
39.根据权利要求38所述的方法，包括：当检测到故障时，在所述打印头电路上启动故障动作。
40.一种微滴沉积装置，所述微滴沉积装置具有根据权利要求1至22中任一项所述的测试电路。
41.一种测试模块，包括如权利要求1至22中任一项所述的测试电路。
CN201780041171.0A 2016-06-30 2017-06-29 微滴沉积装置及其测试电路 Active CN109414931B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1611464.7A GB2551811B (en) 2016-06-30 2016-06-30 Droplet deposition apparatus and test circuit therefor
GB1611464.7 2016-06-30
PCT/GB2017/051911 WO2018002634A1 (en) 2016-06-30 2017-06-29 Droplet deposition apparatus and test circuit therefor

Publications (2)

Publication Number Publication Date
CN109414931A true CN109414931A (zh) 2019-03-01
CN109414931B CN109414931B (zh) 2021-04-30

Family

ID=56891272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780041171.0A Active CN109414931B (zh) 2016-06-30 2017-06-29 微滴沉积装置及其测试电路

Country Status (8)

Country Link
US (1) US10843459B2 (zh)
EP (1) EP3478506B1 (zh)
JP (1) JP7042224B2 (zh)
CN (1) CN109414931B (zh)
ES (1) ES2829289T3 (zh)
GB (1) GB2551811B (zh)
TW (1) TW201805638A (zh)
WO (1) WO2018002634A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2581292B (en) 2017-03-31 2021-07-21 Cirrus Logic Int Semiconductor Ltd MEMS transducer system and associated methods
US11022650B2 (en) * 2017-10-12 2021-06-01 Rohm Co., Ltd. Capacitive switch controller
GB2570668A (en) * 2018-01-31 2019-08-07 Xaar Technology Ltd Droplet deposition apparatus
JP7246216B2 (ja) * 2019-03-19 2023-03-27 エスアイアイ・プリンテック株式会社 液体噴射ヘッドおよび液体噴射記録装置
US11092654B2 (en) * 2019-06-28 2021-08-17 Teradyne, Inc. Measuring a leakage characteristic of a signal path
JP7468021B2 (ja) * 2020-03-18 2024-04-16 株式会社リコー 液体を吐出する装置、ヘッド駆動制御装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221142A1 (en) * 2005-03-30 2006-10-05 Brother Kogyo Kabushiki Kaisha Ink-jet printer head
CN1944055A (zh) * 2005-10-05 2007-04-11 富士施乐株式会社 压电元件的驱动电路和液滴喷射装置
JP2007301741A (ja) * 2006-05-08 2007-11-22 Fuji Xerox Co Ltd 液滴吐出装置
US20070279446A1 (en) * 2006-06-06 2007-12-06 Fuji Xerox Co., Ltd. Piezoelectric head inspection device and droplet jetting device
JP2008055830A (ja) * 2006-09-01 2008-03-13 Fuji Xerox Co Ltd 液滴吐出装置、その駆動方法及び駆動プログラム
CN101462403A (zh) * 2007-12-19 2009-06-24 富士施乐株式会社 电容性负载驱动电路和液滴喷射装置
JP2010253772A (ja) * 2009-04-23 2010-11-11 Seiko Epson Corp 駆動信号生成回路、及び駆動信号生成方法
US20120007910A1 (en) * 2010-07-08 2012-01-12 Samsung Electro-Mechanics Co., Ltd. Apparatus for inspecting inkjet head
CN105426570A (zh) * 2015-10-28 2016-03-23 西安电子科技大学 基于有源补偿子电路的GaN HEMT大信号模型改进方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242159A (ja) * 1993-02-19 1994-09-02 New Japan Radio Co Ltd 静電容量測定装置
JP2001063033A (ja) 1999-08-25 2001-03-13 Oki Data Corp インクジェットプリンタ
TW539622B (en) 2002-05-16 2003-07-01 Benq Corp Method and related apparatus for performing short and open circuit detecting of ink-jet printer head
KR101170855B1 (ko) 2006-12-11 2012-08-02 삼성전기주식회사 피에조 잉크젯 헤드의 동작 검출장치 및 방법
JP2010076329A (ja) 2008-09-26 2010-04-08 Fujifilm Corp 電流検出センサ基板、容量性負荷駆動装置、液体吐出ヘッド駆動装置及び液体吐出装置
KR101153632B1 (ko) * 2010-01-07 2012-07-03 삼성전기주식회사 압전 소자의 폴링 장치 및 이를 이용한 폴링 방법
WO2013154586A1 (en) 2012-04-13 2013-10-17 Hewlett-Packard Development Company, L.P. Printhead with dual switched piezoelectric actuators

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221142A1 (en) * 2005-03-30 2006-10-05 Brother Kogyo Kabushiki Kaisha Ink-jet printer head
CN1944055A (zh) * 2005-10-05 2007-04-11 富士施乐株式会社 压电元件的驱动电路和液滴喷射装置
JP2007301741A (ja) * 2006-05-08 2007-11-22 Fuji Xerox Co Ltd 液滴吐出装置
US20070279446A1 (en) * 2006-06-06 2007-12-06 Fuji Xerox Co., Ltd. Piezoelectric head inspection device and droplet jetting device
JP2008055830A (ja) * 2006-09-01 2008-03-13 Fuji Xerox Co Ltd 液滴吐出装置、その駆動方法及び駆動プログラム
CN101462403A (zh) * 2007-12-19 2009-06-24 富士施乐株式会社 电容性负载驱动电路和液滴喷射装置
JP2010253772A (ja) * 2009-04-23 2010-11-11 Seiko Epson Corp 駆動信号生成回路、及び駆動信号生成方法
US20120007910A1 (en) * 2010-07-08 2012-01-12 Samsung Electro-Mechanics Co., Ltd. Apparatus for inspecting inkjet head
CN105426570A (zh) * 2015-10-28 2016-03-23 西安电子科技大学 基于有源补偿子电路的GaN HEMT大信号模型改进方法

Also Published As

Publication number Publication date
GB2551811A (en) 2018-01-03
US10843459B2 (en) 2020-11-24
GB2551811B (en) 2020-01-15
TW201805638A (zh) 2018-02-16
CN109414931B (zh) 2021-04-30
US20190202199A1 (en) 2019-07-04
WO2018002634A1 (en) 2018-01-04
JP2019521018A (ja) 2019-07-25
EP3478506B1 (en) 2020-08-12
GB201611464D0 (en) 2016-08-17
JP7042224B2 (ja) 2022-03-25
EP3478506A1 (en) 2019-05-08
ES2829289T3 (es) 2021-05-31

Similar Documents

Publication Publication Date Title
CN109414931A (zh) 微滴沉积装置及其测试电路
US9457563B2 (en) Liquid discharging apparatus
CN100515770C (zh) 液滴喷出装置
CN100581820C (zh) 利用波形单独电压修整
CN102248789B (zh) 液体喷出装置及喷出检查方法
US20070236521A1 (en) Droplet ejection head drive apparatus and inkjet recording apparatus
CN104980668B (zh) 芯片、多芯片模块和具有其的装置
JP2004291473A (ja) 液滴吐出装置
JP7151416B2 (ja) 駆動回路、液体吐出装置及び駆動方法
JP6310825B2 (ja) 補正量決定方法、インクジェットヘッドおよびプリント装置
JP3637246B2 (ja) 容量性負荷駆動ユニット及びこのユニットの検査方法並びに検査装置
US11027542B2 (en) Driving circuit, integrated circuit, and liquid discharge apparatus
EP1660326B1 (en) A method of operating a continuous ink jet printer apparatus
US9102146B2 (en) Printhead substrate, printhead, and printing apparatus
EP3344467B1 (en) Liquid ejecting device, head unit, and method for controlling liquid ejecting device
JP2002192728A (ja) インクジェット記録装置とその制御方法
CN104275931A (zh) 元件基板、打印头以及打印设备
JP2020138352A (ja) ヘッドユニット、及び、液体吐出装置
JP6939357B2 (ja) 液体吐出装置及び液体吐出システム
JPH0948117A (ja) ヘッドユニット検査装置
JP2020032622A (ja) 液体噴射装置および液体噴射装置の吐出信号補正方法
JP2018047638A (ja) 液体吐出装置、液体吐出装置に設けられたヘッドユニット、及び、液体吐出装置の制御方法
JP6686938B2 (ja) 駆動回路及びインクジェット記録装置
JP5473172B2 (ja) インクジェットヘッド駆動装置
CN118322717A (zh) 头单元、液体喷出装置以及控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Cambridge County, England

Patentee after: XAAR TECHNOLOGY Ltd.

Address before: Britain Camb

Patentee before: XAAR TECHNOLOGY Ltd.

CP02 Change in the address of a patent holder