CN109413847A - 金属化基板及其制造方法 - Google Patents
金属化基板及其制造方法 Download PDFInfo
- Publication number
- CN109413847A CN109413847A CN201710701215.XA CN201710701215A CN109413847A CN 109413847 A CN109413847 A CN 109413847A CN 201710701215 A CN201710701215 A CN 201710701215A CN 109413847 A CN109413847 A CN 109413847A
- Authority
- CN
- China
- Prior art keywords
- layer
- seed layer
- seed
- buffer layer
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2045—Protection against vibrations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开了一种金属化基板及其制造方法，金属化基板包括绝缘基板、第一晶种层、第二晶种层、金属层以及至少一个缓冲层。第一晶种层设置于绝缘基板上。第二晶种层设置于第一晶种层上。金属层设置于第二晶种层上。至少一个缓冲层设置于第二晶种层与绝缘基板之间。如此一来，通过缓冲层所带来的缓冲效果，将可以有效地避免绝缘基板在后续的退火工艺后所产生的微裂缝情况，进而提升产品的可靠度。
Description
技术领域
本发明是有关于一种金属化基板及其制造方法。
背景技术
目前玻璃金属化，即在玻璃表面沉积金属线路，有许多方法，其中一种方法是先使用溅镀法(sputtering)沉积晶种层(seed layer)，然后接续电镀工艺来增加金属厚度，最后再给予退火工艺以降低电阻。然而，这样的作法在玻璃上所产生的累积应力较大，在退火工艺后，玻璃表面，特别是玻璃和金属界面处，容易有微裂缝生成，影响产品的可靠度。
发明内容
有鉴于此，本发明的一目的在于提出一种可解决上述问题的金属化基板及其制造方法。
为了达到上述目的，依据本发明的一实施方式，一种金属化基板，包括绝缘基板、第一晶种层、第二晶种层、金属层以及至少一个缓冲层。第一晶种层设置于绝缘基板上。第二晶种层设置于第一晶种层上。金属层设置于第二晶种层上。至少一个缓冲层设置于第二晶种层与绝缘基板之间。
在本发明的一个或多个实施方式中，上述的至少一个缓冲层包括含钛缓冲层，含钛缓冲层设置于第一晶种层与绝缘基板之间，其中第一晶种层为含钛晶种层。
在本发明的一个或多个实施方式中，上述的至少一个缓冲层包括含铜缓冲层，含铜缓冲层设置于第二晶种层与第一晶种层之间，其中第二晶种层为含铜晶种层。
在本发明的一个或多个实施方式中，上述的绝缘基板的材质为玻璃。
在本发明的一个或多个实施方式中，上述的金属层的材质为铜。
依据本发明的另一实施方式，一种金属化基板的制造方法包括下列步骤。首先，提供绝缘基板。接着，在绝缘基板上形成第一晶种层。最后，在第一晶种层上形成第二晶种层，以及在第二晶种层上形成金属层。在形成金属层之前，在第二晶种层与绝缘基板之间形成至少一个缓冲层。
在本发明的一个或多个实施方式中，上述的至少一个缓冲层包括含钛缓冲层，上述的形成至少一个缓冲层的步骤包括下列步骤。在形成第一晶种层之前，在绝缘基板上形成含钛缓冲层，其中第一晶种层为含钛晶种层。
在本发明的一个或多个实施方式中，上述的该至少一个缓冲层包括含铜缓冲层，上述的形成至少一个缓冲层的步骤包括下列步骤。在形成第二晶种层之前，在第一晶种层上形成含铜缓冲层，其中第二晶种层为含铜晶种层。
在本发明的一个或多个实施方式中，上述的形成至少一个缓冲层的方法为溅镀。
在本发明的一个或多个实施方式中，上述的形成金属层的方法为电镀。
综上所述，本发明的金属化基板及其制造方法是在绝缘基板与晶种层之间形成低应力的缓冲层(buffer layer)，如此一来，通过缓冲层所带来的缓冲效果，将可以有效地避免绝缘基板在后续的退火工艺后所产生的微裂缝情况，进而提升产品的可靠度。
以上所述仅是用以阐述本发明所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本发明的具体细节将在下文的实施方式及相关附图中详细介绍。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，结合附图说明如下：
图1A～图1G为本发明一实施方式的金属化基板的制造方法的各步骤的剖面图。
图2为本发明另一实施方式的金属化基板的剖面图。
图3为本发明又一实施方式的金属化基板的剖面图。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。
图1A～图1G为本发明一实施方式的金属化基板10的制造方法的各步骤的剖面图。首先，如图1A所示，提供绝缘基板102。具体而言，绝缘基板102的材质例如可为玻璃。
接着，如图1B所示，在绝缘基板102上形成第一缓冲层104。具体而言，第一缓冲层104可为含钛缓冲层，形成含钛缓冲层的方法例如可为溅镀低应力的钛薄膜于绝缘基板102上，以在绝缘基板102上形成含钛缓冲层。
请继续参照图1B。然后，在第一缓冲层104上形成第一晶种层106。具体而言，第一晶种层106可为含钛晶种层，形成含钛晶种层的方法例如可为溅镀一钛薄膜于第一缓冲层104上，以在第一缓冲层104上形成含钛晶种层。第一缓冲层104以及第一晶种层106的厚度总和例如可为，但不限于，10nm～100nm。
接着，如图1C所示，在第一晶种层106上形成第二缓冲层108。具体而言，第二缓冲层108可为含铜缓冲层，形成含铜缓冲层的方法例如可为溅镀低应力的铜薄膜于第一晶种层106上，以在第一晶种层106上形成含铜缓冲层。
请继续参照图1C。然后，在第二缓冲层108上形成第二晶种层110。具体而言，第二晶种层110可为含铜晶种层，形成含铜晶种层的方法例如可为溅镀铜薄膜于第二缓冲层108上，以在第二缓冲层108上形成含铜晶种层。第二缓冲层108以及第二晶种层110的厚度总和例如可为，但不限于，100nm～1000nm。
接着，如图1D～图1G所示，在绝缘基板102上形成图案化线路层100。
具体而言，如图1D所示，首先在第二晶种层110上形成光阻层112(或者说在绝缘基板102上方形成光阻层112)，然后再图案化光阻层112以形成多个开口112A。在本实施方式中，光阻层112例如可为干膜(Dry Film)或湿膜(Liquid Film)。应了解到，以上所举的光阻层112的具体实施方式仅为例示，并非用以限制本发明，本发明所属技术领域中的技术人员，应视实际需要，弹性选择光阻层112的具体实施方式。
接着，如图1E所示，在第二晶种层110上的开口112A中形成金属层114。具体而言，形成金属层114的方法例如可为电镀，金属层114的材质可与第二晶种层110的材质相同。举例来说，当第二晶种层110为铜时，金属层114的材质亦为铜。金属层114的厚度例如可为，但不限于，5μm～30μm。
然后，如图1F所示，移除光阻层112，以在第二晶种层110上形成图案化的金属层114以及位于金属层114之中的间隙114A，使得第二晶种层110的部分表面外露于间隙114A中。
最后，如图1G所示，在间隙114A中分别移除部分的第二晶种层110、第二缓冲层108、第一晶种层106以及第一缓冲层104，以在绝缘基板102上形成图案化线路层100。具体而言，分别移除部分的第二晶种层110、第二缓冲层108、第一晶种层106以及第一缓冲层104的方法例如可为蚀刻。图案化线路层100包括第一缓冲层104、第一晶种层106、第二缓冲层108、第二晶种层110以及金属层114。图案化线路层100例如可为导线结构(Traces)。
如此，即完成了本实施方式的金属化基板10，其包括：绝缘基板102、第一缓冲层104、第一晶种层106、第二缓冲层108、第二晶种层110以及金属层114。第一缓冲层104设置于绝缘基板102上。第一晶种层106设置于第一缓冲层104上。第二缓冲层108设置于第一晶种层106上。第二晶种层110设置于第二缓冲层108上。金属层114设置于第二晶种层110上。
应了解到，以上所举的图案化线路层100的具体实施方式仅为例示，并非用以限制本发明。在其他实施方式中，也可以在第二晶种层110上直接先电镀一整层金属层，接着在金属层上形成光阻层，然后再图案化光阻层以形成多个开口，这些开口外露出部分金属层，接着在这些开口中分别蚀刻金属层、第二晶种层110、第二缓冲层108、第一晶种层106以及第一缓冲层104，蚀刻完毕后再移除光阻层，以在第二晶种层110上形成图案化线路层100。
在其他实施方式中，也可以视实际需要而不对线路层进行图案化。例如，金属层也可以不经过图案化的过程，而是直接电镀一整层金属层在第二晶种层110上，以在第二晶种层110上形成金属层。借此而形成了不经图案化的线路层于绝缘基板102上，其中线路层包括依序层叠于绝缘基板102上的第一缓冲层104、第一晶种层106、第二缓冲层108、第二晶种层110以及金属层。
图2为本发明另一实施方式的金属化基板20的剖面图。本实施方式的金属化基板20大致与前述实施方式的金属化基板10相同，以下主要描述其相异之处。
在本实施方式中，在形成第二晶种层110之前，可以省略在第一晶种层106上形成第二缓冲层108的步骤。也就是说，在形成第一晶种层106于第一缓冲层104上的步骤后，不形成第二缓冲层108，而是直接在第一晶种层106上形成第二晶种层110。因此，如图2所示，金属化基板20中的缓冲层仅包括形成于第一晶种层106与绝缘基板102之间的第一缓冲层104。也就是说，图案化线路层200包括第一缓冲层104、第一晶种层106、第二晶种层110以及金属层114。
图3为本发明又一实施方式的金属化基板30的剖面图。本实施方式的金属化基板30大致与前述实施方式的金属化基板10相同，以下主要描述其相异之处。
在本实施方式中，在形成第一晶种层106之前，可以省略在绝缘基板102上形成第一缓冲层104的步骤。也就是说，在提供绝缘基板102的步骤后，不形成第一缓冲层104，而是直接在绝缘基板102上形成第一晶种层106。因此，如图3所示，金属化基板30中的缓冲层仅包括形成于第二晶种层110与第一晶种层106之间的第二缓冲层108。也就是说，图案化线路层300包括第一晶种层106、第二缓冲层108、第二晶种层110以及金属层114。
由以上对在本发明的具体实施方式的详述，可以明显地看出，本发明的金属化基板及其制造方法是在绝缘基板与晶种层之间形成低应力的缓冲层，如此一来，通过缓冲层所带来的缓冲效果，将可以有效地避免绝缘基板在后续的退火工艺后所产生的微裂缝情况，进而提升产品的可靠度。
虽然本发明已以实施方式公开如上，然其并不用以限定本发明，任何所属领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种金属化基板，其特征在于，包括：
绝缘基板；
第一晶种层，设置于所述绝缘基板上；
第二晶种层，设置于所述第一晶种层上；
金属层，设置于所述第二晶种层上；以及
至少一个缓冲层，设置于所述第二晶种层与所述绝缘基板之间。
2.如权利要求1所述的金属化基板，其特征在于，所述至少一个缓冲层包括含钛缓冲层，所述含钛缓冲层设置于所述第一晶种层与所述绝缘基板之间，其中所述第一晶种层为含钛晶种层。
3.如权利要求1或2所述的金属化基板，其特征在于，所述至少一个缓冲层包括含铜缓冲层，所述含铜缓冲层设置于所述第二晶种层与所述第一晶种层之间，其中所述第二晶种层为含铜晶种层。
4.如权利要求1所述的金属化基板，其特征在于，所述绝缘基板的材质为玻璃。
5.如权利要求1所述的金属化基板，其特征在于，所述金属层的材质为铜。
6.一种金属化基板的制造方法，其特征在于，包括：
提供绝缘基板；
在所述绝缘基板上形成第一晶种层；
在所述第一晶种层上形成第二晶种层；以及
在所述第二晶种层上形成金属层，
其中在形成所述金属层之前，在所述第二晶种层与所述绝缘基板之间形成至少一个缓冲层。
7.如权利要求6所述的制造方法，其特征在于，所述至少一个缓冲层包括含钛缓冲层，其中形成所述至少一个缓冲层的步骤包括：
在形成所述第一晶种层之前，在所述绝缘基板上形成所述含钛缓冲层，其中所述第一晶种层为含钛晶种层。
8.如权利要求6或7所述的制造方法，其特征在于，所述至少一个缓冲层包括含铜缓冲层，其中形成所述至少一个缓冲层的步骤包括：
在形成所述第二晶种层之前，在所述第一晶种层上形成所述含铜缓冲层，其中所述第二晶种层为含铜晶种层。
9.如权利要求6所述的制造方法，其特征在于，形成所述至少一个缓冲层的方法为溅镀。
10.如权利要求6所述的制造方法，其特征在于，形成所述金属层的方法为电镀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710701215.XA CN109413847A (zh) | 2017-08-16 | 2017-08-16 | 金属化基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710701215.XA CN109413847A (zh) | 2017-08-16 | 2017-08-16 | 金属化基板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109413847A true CN109413847A (zh) | 2019-03-01 |
Family
ID=65454397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710701215.XA Withdrawn CN109413847A (zh) | 2017-08-16 | 2017-08-16 | 金属化基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109413847A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090191659A1 (en) * | 2005-08-12 | 2009-07-30 | Samsung Electronics Co., Ltd | Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same |
| CN103238380A (zh) * | 2010-12-28 | 2013-08-07 | 株式会社德山 | 金属化基板、金属糊剂组合物、以及金属化基板的制造方法 |
| US8772158B2 (en) * | 2012-07-20 | 2014-07-08 | Globalfoundries Inc. | Multi-layer barrier layer stacks for interconnect structures |
| JP2015086085A (ja) * | 2013-10-28 | 2015-05-07 | 日本発條株式会社 | 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法 |
| US9142501B2 (en) * | 2013-03-14 | 2015-09-22 | International Business Machines Corporation | Under ball metallurgy (UBM) for improved electromigration |
| CN206040640U (zh) * | 2016-01-11 | 2017-03-22 | 艾马克科技公司 | 半导体集成电路的电容器 |
| US20170200782A1 (en) * | 2016-01-11 | 2017-07-13 | Amkor Technology, Inc. | Capacitor of semiconductor integrated circuit and method for manufacturing the same |
-
2017
- 2017-08-16 CN CN201710701215.XA patent/CN109413847A/zh not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090191659A1 (en) * | 2005-08-12 | 2009-07-30 | Samsung Electronics Co., Ltd | Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same |
| CN103238380A (zh) * | 2010-12-28 | 2013-08-07 | 株式会社德山 | 金属化基板、金属糊剂组合物、以及金属化基板的制造方法 |
| US8772158B2 (en) * | 2012-07-20 | 2014-07-08 | Globalfoundries Inc. | Multi-layer barrier layer stacks for interconnect structures |
| US9142501B2 (en) * | 2013-03-14 | 2015-09-22 | International Business Machines Corporation | Under ball metallurgy (UBM) for improved electromigration |
| JP2015086085A (ja) * | 2013-10-28 | 2015-05-07 | 日本発條株式会社 | 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法 |
| CN206040640U (zh) * | 2016-01-11 | 2017-03-22 | 艾马克科技公司 | 半导体集成电路的电容器 |
| US20170200782A1 (en) * | 2016-01-11 | 2017-07-13 | Amkor Technology, Inc. | Capacitor of semiconductor integrated circuit and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3386894A (en) | Formation of metallic contacts | |
| US10204933B2 (en) | Thin film transistor and method for manufacturing the same, and display panel | |
| TW201545215A (zh) | 金屬線路微結構之製法 | |
| CN104576323A (zh) | 一种金属图形化结构及方法 | |
| WO2011158731A1 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| CN112996265A (zh) | 一种无需补偿的精细线路板制作方法 | |
| CN104768324B (zh) | 核心基材与线路板的制作方法 | |
| KR20130032276A (ko) | 배선기판 및 그 제조방법 | |
| CN109413847A (zh) | 金属化基板及其制造方法 | |
| KR101043343B1 (ko) | 네거티브 포토레지스트를 이용한 에어브릿지 제조방법 | |
| CN106252315B (zh) | 封装结构及其制造方法 | |
| KR100987106B1 (ko) | 중간층 형성을 통한 선택적 도금을 이용한 멀티레이어 기판제조방법 | |
| TW201911488A (zh) | 金屬化基板及其製造方法 | |
| JP4328134B2 (ja) | プリント配線基板の製造方法 | |
| TWM564309U (zh) | 微型化線路 | |
| JP3843919B2 (ja) | 半導体ウェハのめっき方法 | |
| KR20160057244A (ko) | 회로기판 및 그 제조방법 | |
| CN109788658A (zh) | 电路板及其制作方法 | |
| JP5447949B2 (ja) | 配線基板の製造方法 | |
| DE102006050505A1 (de) | Elektronische Verschaltungen und Verfahren zur Herstellung derselben | |
| JP2017005052A (ja) | 基板及び回路基板の製造方法 | |
| TWI619415B (zh) | Method for making printed circuit board by semi-additive method | |
| TW201626869A (zh) | 中介層結構及其製作方法 | |
| JP2006229017A (ja) | 厚膜電子部品の製造方法 | |
| TWI306367B (en) | Flexible wiring substrate and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190301 |
|
| WW01 | Invention patent application withdrawn after publication |