CN109411486A - 感测器封装结构 - Google Patents

感测器封装结构 Download PDF

Info

Publication number
CN109411486A
CN109411486A CN201710700256.7A CN201710700256A CN109411486A CN 109411486 A CN109411486 A CN 109411486A CN 201710700256 A CN201710700256 A CN 201710700256A CN 109411486 A CN109411486 A CN 109411486A
Authority
CN
China
Prior art keywords
substrate
layer
sensor chip
supporter
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710700256.7A
Other languages
English (en)
Other versions
CN109411486B (zh
Inventor
陈建儒
杨若薇
洪立群
杜修文
辛宗宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tong Hsing Electronic Industries Ltd
Original Assignee
Victory International Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victory International Ltd By Share Ltd filed Critical Victory International Ltd By Share Ltd
Priority to CN201710700256.7A priority Critical patent/CN109411486B/zh
Priority to US15/819,741 priority patent/US10600830B2/en
Priority to JP2017242768A priority patent/JP6530479B2/ja
Publication of CN109411486A publication Critical patent/CN109411486A/zh
Application granted granted Critical
Publication of CN109411486B publication Critical patent/CN109411486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种感测器封装结构，包括：基板、设置于基板的感测芯片、电连接基板与感测芯片的多条金属线、面向感测芯片的透光层、设置于基板的环状支撑体、以及设置于基板并包覆于支撑体外侧缘与透光层外侧缘的封胶体。每条金属线的局部埋置于支撑体内，并且支撑体相较于基板的高度大于任一个金属线相较于基板的高度。所述透光层的底面包含面向感测芯片的中心区及呈环状且围绕于中心区外侧的支撑区。支撑体位于感测芯片的外侧，并且支撑体顶抵于透光层的支撑区。借此，所述感测器封装结构能用来进行较小尺寸感测芯片的封装。

Description

感测器封装结构
技术领域
本发明涉及一种封装结构，尤其涉及一种感测器封装结构。
背景技术
现有电子装置内的电子构件需要朝向尺寸缩小的方向研发，以使电子装置能够在有限的空间内安装更多的电子构件。然而，现有感测器封装结构(例如：影像感测器封装结构)的发展已面临：现有感测器封装结构并不适合用来进行较小尺寸感测芯片的封装。
于是，本发明人认为上述缺陷可改善，乃特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的本发明。
发明内容
本发明实施例在于提供一种感测器封装结构，其通过有别于以往的构造而能有效地改善现有感测器封装结构所容易发生的问题。
本发明实施例公开一种感测器封装结构，包括：一基板，所述基板包含位于相反两侧的一上表面与一下表面，并且所述基板在所述上表面形成有多个焊垫；一感测芯片，所述感测芯片包含有位于相反两侧的一顶面与一底面，所述感测芯片的所述底面设置于所述基板的所述上表面并位于多个所述焊垫的内侧；多条金属线，多条所述金属线的一端分别连接于多个所述焊垫，并且多条所述金属线的另一端分别连接于多个所述连接垫；一透光层，所述透光层具有位于相反两侧的一第一表面与一第二表面，所述第二表面包含有面向于所述感测芯片的一中心区及呈环状且围绕在所述中心区外侧的一支撑区；一支撑体，所述支撑体呈环状，所述支撑体设置于所述基板的所述上表面并且位于所述感测芯片的外侧，所述支撑体的顶缘顶抵于所述透光层的所述支撑区；其中，每个所述金属线的局部埋置于所述支撑体内，并且所述支撑体相较于所述基板的所述上表面的一高度大于任一个所述金属线相较于所述基板的所述上表面的一高度；以及一封胶体，所述封胶体设置于所述基板的所述上表面并包覆于所述支撑体的外侧缘及所述透光层的外侧缘。
优选地，所述支撑体包含有：一支撑层；及一接合层，所述接合层呈环状并设置于所述支撑层上，所述接合层的顶缘顶抵于所述透光层的所述支撑区。
优选地，所述支撑层相较于所述基板的所述上表面的一高度不大于所述感测芯片的所述顶面相较于所述基板的所述上表面的一高度，并且每个所述金属线的局部埋置于所述接合层内，而所述支撑层未接触任一个所述金属线。
优选地，所述接合层位于所述支撑层与所述透光层的所述支撑区之间，并且所述接合层未接触任一个所述焊垫。
优选地，所述接合层进一步设置于所述基板的所述上表面，并且多个所述焊垫埋置于所述接合层内。
优选地，所述接合层包含有：一第一层，所述第一层呈环状并设置于所述支撑层及所述基板的所述上表面，并且多个所述焊垫埋置于所述第一层内；其中，所述第一层相较于所述基板的所述上表面的一高度大于所述感测芯片的所述顶面相较于所述基板的所述上表面的一高度；及一第二层，所述第二层呈环状并设置于所述第一层上，并且所述第二层顶抵于所述透光层的所述支撑区。
优选地，所述封胶体包含有：一模制封胶体，所述模制封胶体设置于所述基板的所述上表面并包覆于所述第一层的外侧缘；及一液态封胶体，所述液态封胶体设置于所述模制封胶体上并包覆于所述第二层的外侧缘及所述透光层的所述外侧缘。
优选地，所述支撑层相较于所述基板的所述上表面的一高度大于所述感测芯片的所述顶面相较于所述基板的所述上表面的一高度，并且每个所述金属线的局部埋置于所述支撑层内。
优选地，所述封胶体包含有：一模制封胶体，所述模制封胶体设置于所述基板的所述上表面并包覆于所述支撑层的一外侧缘；及一液态封胶体，所述液态封胶体设置于所述模制封胶体上并包覆于所述接合层的外侧缘及所述透光层的所述外侧缘。
优选地，所述支撑层包含有位于所述感测芯片的所述顶面的一延伸部，并且所述延伸部位于多个所述连接垫的外侧。
优选地，所述支撑层设置于所述基板的所述上表面并且位于所述感测芯片与多个所述焊垫之间。
优选地，所述顶面包含有一感测区以及呈环状且围绕于所述感测区的一打线区，所述感测区占所述顶面面积的60％至95％，所述感测芯片在所述打线区设有多个连接垫。
优选地，所述感测区占所述顶面面积的80％至90％。
优选地，所述支撑体呈环状且包覆于所述感测芯片的至少部分外侧缘，或者所述支撑体呈环状且与所述感测芯片的外侧缘之间形成有一间隙。
优选地，所述支撑体未接触所述感测芯片的所述顶面。
综上所述，本发明实施例所公开的感测器封装结构，能够通过支撑体维持所述透光层与感测芯片相对位置，以使上述感测芯片的顶面上无需设置支撑结构，进而利于封装尺寸缩小后的感测芯片。
为能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与附图仅用来说明本发明，而非对本发明的保护范围作任何的限制。
附图说明
图1为本发明感测器封装结构实施例一的俯视示意图。
图2为图1省略透光层与封胶体后的示意图。
图3为图1沿剖线Ⅲ-Ⅲ的剖视示意图。
图4为图1另一实施态样俯视示意图(省略透光层与封胶体)。
图5为图1另一实施态样的剖视示意图。
图6为本发明感测器封装结构实施例二的剖视示意图(一)。
图7为本发明感测器封装结构实施例二的剖视示意图(二)。
图8为本发明感测器封装结构实施例三的剖视示意图。
图9为本发明感测器封装结构实施例四的剖视示意图。
图10为本发明感测器封装结构实施例五的剖视示意图。
图11为本发明感测器封装结构实施例六的剖视示意图。
具体实施方式
请参阅图1至图11，其为本发明的实施例，需先说明的是，本实施例对应图式所提及的相关数量与外型，仅用来具体地说明本发明的实施方式，以便于了解本发明，而非用来局限本发明的保护范围。
[实施例一]
如图1至图5所示，本实施例公开一种感测器封装结构100，尤其是指一种影像感测器封装结构100，但本发明不受限于此。所述感测器封装结构100包含一基板1、设置于上述基板1的一感测芯片2、使上述基板1与感测芯片2建立电性连接的多条金属线3、位置对应于所述感测芯片2的一透光层4、设置于基板1且能维持上述透光层4与感测芯片2相对位置的一支撑体5、及设置于基板1并包覆于支撑体5及所述透光层4的一封胶体6。以下将分别介绍本实施例感测器封装结构100中的各个构件构造，并适时说明构件间的连接关系。
如图2和图3所示，所述基板1可以是塑料基板、陶瓷基板、导线架(lead frame)、或是其他板状材料，本实施例对此不加以限制。其中，上述基板1包含位于相反两侧的一上表面11与一下表面12，并且所述基板1在上表面11形成有间隔排列的多个焊垫111。再者，所述基板1在下表面12也形成有多个焊垫(未标示)，借以用来分别焊接多颗焊接球(未标示)。也就是说，本实施例的基板1是以具备球栅数组封装(Ball Grid Array，BGA)的构造作一说明，但本发明不受限于此。
如图2和图3所示，所述感测芯片2于本实施例中是以影像感测芯片2来作一说明，但本发明对上述感测芯片2的类型不加以限制。其中，所述感测芯片2包含有位于相反两侧的一顶面21与一底面22、及垂直地相连于上述顶面21与底面22的一外侧缘23。所述顶面21包含有一感测区211以及呈环状且围绕于上述感测区211的一打线区212，并且感测芯片2在上述打线区212设有多个连接垫213。
更详细地说，所述感测区211于本实施例中大致呈方形(如：正方形或长方形)，并且上述感测区211的中心可以是顶面21的中心(如：图2)或是与顶面21中心留有一距离(图中未示出)。所述打线区212于本实施例中呈方环状，并且上述打线区212的每个部位的宽度较佳是大致相同，但打线区212的具体外型可以依据设计者或制造者的需求而加以调整，在此不加以限制。其中，所述感测区211于本实施例中占感测芯片2顶面21面积的60％至95％(较佳是80％至90％)。换个角度来说，相较于现有的感测芯片，本实施例感测芯片2的打线区212面积被缩小，借以缩小整个感测芯片2的尺寸。
再者，所述感测芯片2是以底面22设置于基板1的上表面11并位于上述多个焊垫111的内侧，也就是说，设置有上述感测芯片2的基板1上表面11部位是大致位于所述多个焊垫111包围的区域之内。其中，本实施例中的感测芯片2是通过黏晶胶(Die Attach Epoxy，未标示)来将其底面22固定于基板1的上表面11，但具体设置方式不受限于此。
如图2和图3所示，所述多条金属线3的一端分别连接于基板1的多个焊垫111，并且多条金属线3的另一端分别连接于感测芯片2的多个连接垫213。上述每条金属线3可以通过反打(reverse bond)或是正打(forward bond)的方式所形成。进一步地说，当每条金属线3采用反打方式时，上述感测芯片2的顶面21与每条金属线3的相邻部位能够形成有小于等于45度的一夹角(未标示)，以使每条金属线3的顶点能够位于较低的高度位置，进而避免触碰到透光层4，但本发明不受限于此。例如，上述夹角也可以是小于等于30度。
如图2和图3所示，所述透光层4于本实施例中呈透明状且以平板状的玻璃作一说明，但本发明对透光层4的类型不加以限制。举例来说，所述透光层4也可以是由透光(或透明)塑料材质所形成。其中，所述透光层4具有位于相反两侧的一第一表面41与一第二表面42、及垂直地相连于第一表面41与第二表面42的一外侧缘43。本实施例的第一表面41与第二表面42为尺寸相同的方形(如：正方形或长方形)，并且所述透光层4的第二表面42面积大于上述感测芯片2的顶面21面积，但不受限于此。
进一步地说，所述透光层4是通过支撑体5而设置于感测芯片2上方，并且透光层4的第二表面42是大致平行且面向于所述感测芯片2的顶面21。进一步地说，所述第二表面42包含有面向于上述感测芯片2的一中心区421、呈环状且围绕在所述中心区421外侧的一支撑区422、及呈环状且围绕于所述支撑区422的一固定区423。其中，所述感测芯片2的感测区211正投影于第二表面42而形成有一投影区域(未标示)，并且所述投影区域即相当于第二表面42的中心区。抵接于上述支撑体5的第二表面42部位即相当于支撑区422，在上述中心区421与支撑区422以外的第二表面42部位即相当于固定区423。
另，上述透光层4的第二表面42较佳是邻设但未接触于每条金属线3，每条金属线3的顶点相较于基板1上表面11的高度H3(如：图3)较佳是小于所述透光层4第二表面42相较于基板1上表面11的高度H4(如：图3)，但不受限于此。
需额外说明的是，本实施例的透光层4虽是以平板状的玻璃作一说明，但上述透光层4的具体构造也可以依据设计者的需求而加以调整。举例来说，在本发明未绘示的实施例中，所述透光层4的顶部周缘也可以形成有阶梯状的构造，以供封胶体6附着于上述阶梯状构造上。
如图2和图3所示，所述支撑体5呈环状且其材质例如是玻璃接合树脂(GlassMount Epoxy，GME)，但本发明不受限于此。其中，所述支撑体5的底缘设置于上述基板1的上表面11，并且上述支撑体5的底缘位于感测芯片2的外侧并位于基板1的多个焊垫111的内侧，而所述支撑体5较佳是未接触上述感测芯片2的顶面21。所述支撑体5的顶缘顶抵于上述透光层4的支撑区422，也就是说，所述支撑体5并未接触透光层4的中心区421与固定区423。
再者，每个金属线3的局部埋置于上述支撑体5内，并且所述支撑体5相较于基板1上表面11的一高度H5(本实施例的高度H5大致等同于高度H4)大于任一个金属线3相较于基板1上表面11的高度H3。另，所述支撑体5包覆于上述感测芯片2的至少部分外侧缘23，但本发明不受限于此。举例来说，如图4和图5所示，所述支撑体5也可以与上述感测芯片2的外侧缘23之间形成有一间隙G。
如图2和图3所示，所述封胶体6设置于基板1的上表面11并包覆于所述支撑体5的外侧缘50、以及透光层4的固定区423与外侧缘43。上述每条金属线3的部分(如：位于支撑体5外侧的每条金属线3部位)及每个焊垫111皆埋置于封胶体6内。
依上所述，本实施例所公开的感测器封装结构100，能够通过支撑体5维持所述透光层4与感测芯片2相对位置，以使上述感测芯片2的顶面21上无需设置支撑结构，进而利于封装尺寸缩小后的感测芯片2。进一步地说，所述感测器封装结构100能够适用于打线区212面积被缩小(如：所述感测区211于占感测芯片2顶面21面积的60％至95％)，而致使尺寸被缩小的感测芯片2。
[实施例二]
请参阅图6和图7，其为本发明的实施例二，本实施例与上述实施例一类似，相同处则不再加以赘述，而两个实施例的差异主要在于支撑体5。本实施例相较于实施例一的具体结构差异，大致说明如下。
所述支撑体5包含有一支撑层51以及呈环状并设置于支撑层51上的一接合层52，并且接合层52的顶缘顶抵于所述透光层4的支撑区422。也就是说，本发明对所述支撑体5的类型不加以限制，所述支撑体5可以是相同材质的单一构件(如：实施例一)或是由多种材质所组成的复合构件(如：实施例二)。
再者，所述支撑层51与接合层52于本实施例中皆呈环状且相互堆栈，并且上述支撑层51与接合层52能以相同材质(如：玻璃接合树脂，GME)或是不同材质所制成。其中，所述支撑层51设置于上述基板1的上表面11并且位于所述感测芯片2与多个焊垫111之间，并且所述支撑层51相较于基板1上表面11的一高度H51不大于(如：小于)所述感测芯片2的顶面21相较于基板1上表面11的一高度H21。据此，所述支撑层51较佳是未接触任一个金属线3，但本发明不受限于此。
进一步地说，如图6所示，所述支撑层51包覆于上述感测芯片2的至少部分外侧缘23，但本发明不受限于此。举例来说，如图7所示，所述支撑层51也可以与上述感测芯片2的外侧缘23之间形成有一间隙G。
再者，所述接合层52位于上述支撑层51与透光层4的支撑区422之间，所述接合层52较佳是未接触基板1的上表面11、任一个焊垫111、任一个连接垫213，并且上述每个金属线3的局部埋置于接合层52内。也就是说，本实施例的支撑层51与透光层4是分别以两道步骤制造形成上述支撑体5，并且支撑层51为支撑体5的下半部，而接合层52为支撑体5的上半部。本实施例的接合层52厚度不小于支撑层51厚度，但本发明不受限于此。
另，所述封胶体6设置于基板1的上表面11并包覆于所述支撑层51的外侧缘511、接合层52的外侧缘521、以及透光层4的固定区423与外侧缘43。并且上述每条金属线3的部分(如：位于支撑层51与接合层52外侧的每条金属线3部位)及每个焊垫111皆埋置于封胶体6内。
[实施例三]
请参阅图8，其为本发明的实施例三，本实施例与上述实施例二类似，相同处则不再加以赘述，而两个实施例的差异主要在于接合层52。本实施例相较于实施例二的具体结构差异，大致说明如下。
所述接合层52包覆在支撑层51的外侧缘511及局部顶缘，并且接合层52的底缘设置于上述基板1的上表面11，而所述多个焊垫111埋置于接合层52内。再者，连接且邻近于每个焊垫111的金属线3部位埋置于接合层52内。也就是说，所述支撑层51大致位于感测芯片2与接合层52之间。
另，所述封胶体6设置于基板1的上表面11并包覆于所述接合层52的外侧缘521、以及透光层4的固定区423与外侧缘43。并且上述每条金属线3及每个焊垫111皆未接触于封胶体6，也就是说，每条金属线3及每个焊垫111皆位于封胶体6的内侧。
[实施例四]
请参阅图9，其为本发明的实施例四，本实施例与上述实施例三类似，相同处则不再加以赘述，而两个实施例的差异主要在于接合层52。本实施例相较于实施例三的具体结构差异，大致说明如下。
所述接合层52包含有一第一层522及设置于所述第一层522上的一第二层523。其中，所述第一层522呈环状并设置于支撑层51(如：包覆在支撑层51的外侧缘511及局部顶缘)，并且所述第一层522的底缘设置于基板1的上表面11，而所述多个焊垫111埋置于上述第一层522内。再者，连接且邻近于每个焊垫111的金属线3部位埋置于第一层522内。也就是说，所述支撑层51大致位于感测芯片2与第一层522之间。进一步地说，所述第一层522相较于基板1上表面11的一高度H522大于上述感测芯片2顶面21相较于基板1上表面11的一高度H21。
所述第二层523呈环状并设置于第一层522上，并且所述第二层523顶抵于上述透光层4的支撑区422。其中，所述第二层523的厚度小于上述第一层522的厚度，并且第二层523的底缘仅设置于第一层522的部分顶缘上，但本发明不以此为限。
[实施例五]
请参阅图10，其为本发明的实施例五，本实施例与上述实施例四类似，相同处则不再加以赘述，而两个实施例的差异主要在于封胶体6。本实施例相较于实施例四的具体结构差异，大致说明如下。
所述封胶体包含有一模制封胶体61(molding compound)及一液态封胶体62(liquid compound)。其中，所述模制封胶体61设置于基板1的上表面11并包覆于所述第一层522的外侧缘5221，上述模制封胶体61的顶缘较佳是切齐于第一层522的顶缘。所述液态封胶体62设置于模制封胶体61上并包覆于所述第二层523的外侧缘5231及所述透光层4的固定区423与外侧缘43。
[实施例六]
请参阅图11，其为本发明的实施例六，本实施例与上述实施例二类似，相同处则不再加以赘述，而两个实施例的差异主要在于支撑体5。本实施例相较于实施例二的具体结构差异，大致说明如下。
所述支撑层51设置于上述基板1的上表面11并且位于所述感测芯片2与多个焊垫111之间，并且所述支撑层51相较于基板1上表面11的一高度H51’大于所述感测芯片2顶面21相较于所述基板1上表面11的一高度H21。据此，每个金属线3的局部埋置于上述支撑层51内。再者，所述支撑层51包含有位于上述感测芯片2顶面21上的一延伸部512，并且所述延伸部512位于多个连接垫213的外侧。
所述接合层52位于上述支撑层51与透光层4的支撑区422之间，并且所述接合层52较佳是未接触基板1的上表面11、任一个焊垫111、任一个连接垫213、及任一个金属线3。本实施例的接合层52厚度小于支撑层51厚度，但本发明不受限于此。
所述封胶体包含有一模制封胶体61(molding compound)及一液态封胶体62(liquid compound)。其中，所述模制封胶体61设置于基板1的上表面11并包覆于所述支撑层51的外侧缘511，上述模制封胶体61的顶缘较佳是切齐于支撑层51的顶缘。所述液态封胶体62设置于模制封胶体61上并包覆于所述接合层52的外侧缘521及所述透光层4的固定区423与外侧缘43。
以上所述仅为本发明的优选可行实施例，并非用来局限本发明的保护范围，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的权利要求书的保护范围。

Claims (15)

1.一种感测器封装结构，其特征在于，所述感测器封装结构包括：
一基板，所述基板包含位于相反两侧的一上表面与一下表面，并且所述基板在所述上表面形成有多个焊垫；
一感测芯片，所述感测芯片包含有位于相反两侧的一顶面与一底面，所述感测芯片的所述底面设置于所述基板的所述上表面并位于多个所述焊垫的内侧；
多条金属线，多条所述金属线的一端分别连接于多个所述焊垫，并且多条所述金属线的另一端分别连接于多个所述连接垫；
一透光层，所述透光层具有位于相反两侧的一第一表面与一第二表面，所述第二表面包含有面向于所述感测芯片的一中心区及呈环状且围绕在所述中心区外侧的一支撑区；
一支撑体，所述支撑体呈环状，所述支撑体设置于所述基板的所述上表面并且位于所述感测芯片的外侧，所述支撑体的顶缘顶抵于所述透光层的所述支撑区；其中，每个所述金属线的局部埋置于所述支撑体内，并且所述支撑体相较于所述基板的所述上表面的一高度大于任一个所述金属线相较于所述基板的所述上表面的一高度；以及
一封胶体，所述封胶体设置于所述基板的所述上表面并包覆于所述支撑体的外侧缘及所述透光层的外侧缘。
2.依据权利要求1所述的感测器封装结构，其特征在于，所述支撑体包含有：
一支撑层；及
一接合层，所述接合层呈环状并设置于所述支撑层上，所述接合层的顶缘顶抵于所述透光层的所述支撑区。
3.依据权利要求2所述的感测器封装结构，其特征在于，所述支撑层相较于所述基板的所述上表面的一高度不大于所述感测芯片的所述顶面相较于所述基板的所述上表面的一高度，并且每个所述金属线的局部埋置于所述接合层内，而所述支撑层未接触任一个所述金属线。
4.依据权利要求3所述的感测器封装结构，其特征在于，所述接合层位于所述支撑层与所述透光层的所述支撑区之间，并且所述接合层未接触任一个所述焊垫。
5.依据权利要求3所述的感测器封装结构，其特征在于，所述接合层设置于所述基板的所述上表面，并且多个所述焊垫埋置于所述接合层内。
6.依据权利要求5所述的感测器封装结构，其特征在于，所述接合层包含有：
一第一层，所述第一层呈环状并设置于所述支撑层及所述基板的所述上表面，并且多个所述焊垫埋置于所述第一层内；其中，所述第一层相较于所述基板的所述上表面的一高度大于所述感测芯片的所述顶面相较于所述基板的所述上表面的一高度；及
一第二层，所述第二层呈环状并设置于所述第一层上，并且所述第二层顶抵于所述透光层的所述支撑区。
7.依据权利要求6所述的感测器封装结构，其特征在于，所述封胶体包含有：
一模制封胶体，所述模制封胶体设置于所述基板的所述上表面并包覆于所述第一层的外侧缘；及
一液态封胶体，所述液态封胶体设置于所述模制封胶体上并包覆于所述第二层的外侧缘及所述透光层的所述外侧缘。
8.依据权利要求2所述的感测器封装结构，其特征在于，所述支撑层相较于所述基板的所述上表面的一高度大于所述感测芯片的所述顶面相较于所述基板的所述上表面的一高度，并且每个所述金属线的局部埋置于所述支撑层内。
9.依据权利要求8所述的感测器封装结构，其特征在于，所述封胶体包含有：
一模制封胶体，所述模制封胶体设置于所述基板的所述上表面并包覆于所述支撑层的一外侧缘；及
一液态封胶体，所述液态封胶体设置于所述模制封胶体上并包覆于所述接合层的外侧缘及所述透光层的所述外侧缘。
10.依据权利要求8所述的感测器封装结构，其特征在于，所述支撑层包含有位于所述感测芯片的所述顶面的一延伸部，并且所述延伸部位于多个所述连接垫的外侧。
11.依据权利要求2至10中任一项所述的感测器封装结构，其特征在于，所述支撑层设置于所述基板的所述上表面并且位于所述感测芯片与多个所述焊垫之间。
12.依据权利要求1至10中任一项所述的感测器封装结构，其特征在于，所述顶面包含有一感测区以及呈环状且围绕于所述感测区的一打线区，所述感测区占所述顶面面积的60％至95％，所述感测芯片在所述打线区设有多个连接垫。
13.依据权利要求12所述的感测器封装结构，其特征在于，所述感测区占所述顶面面积的80％至90％。
14.依据权利要求1至9中任一项所述的感测器封装结构，其特征在于，所述支撑体呈环状且包覆于所述感测芯片的至少部分外侧缘，或者所述支撑体呈环状且与所述感测芯片的外侧缘之间形成有一间隙。
15.依据权利要求1至9中任一项所述的感测器封装结构，其特征在于，所述支撑体未接触所述感测芯片的所述顶面。
CN201710700256.7A 2017-08-16 2017-08-16 感测器封装结构 Active CN109411486B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710700256.7A CN109411486B (zh) 2017-08-16 2017-08-16 感测器封装结构
US15/819,741 US10600830B2 (en) 2017-08-16 2017-11-21 Sensor package structure
JP2017242768A JP6530479B2 (ja) 2017-08-16 2017-12-19 センサパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710700256.7A CN109411486B (zh) 2017-08-16 2017-08-16 感测器封装结构

Publications (2)

Publication Number Publication Date
CN109411486A true CN109411486A (zh) 2019-03-01
CN109411486B CN109411486B (zh) 2020-12-08

Family

ID=65360775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710700256.7A Active CN109411486B (zh) 2017-08-16 2017-08-16 感测器封装结构

Country Status (3)

Country Link
US (1) US10600830B2 (zh)
JP (1) JP6530479B2 (zh)
CN (1) CN109411486B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752281A (zh) * 2019-10-31 2020-02-04 开发晶照明（厦门）有限公司 发光二极管封装结构及其承载座
CN112420753A (zh) * 2019-08-22 2021-02-26 胜丽国际股份有限公司 感测器封装结构
TWI721837B (zh) * 2020-03-26 2021-03-11 勝麗國際股份有限公司 感測器封裝結構

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037970B2 (en) * 2018-11-01 2021-06-15 Semiconductor Components Industries, Llc Semiconductor package structure and related methods
TWI747218B (zh) * 2020-03-27 2021-11-21 勝麗國際股份有限公司 晶片級感測器封裝結構
CN113823645B (zh) * 2020-06-18 2024-08-06 同欣电子工业股份有限公司 感测器封装结构
TWI766296B (zh) * 2020-06-18 2022-06-01 勝麗國際股份有限公司 感測器封裝結構
US11823968B2 (en) * 2020-08-27 2023-11-21 Nxp Usa, Inc. Semiconductor device package having stress isolation and method therefor
CN115312549A (zh) * 2021-05-05 2022-11-08 胜丽国际股份有限公司 传感器封装结构
TWI782857B (zh) * 2022-01-18 2022-11-01 勝麗國際股份有限公司 感測器封裝結構
US20230397354A1 (en) * 2022-06-06 2023-12-07 Tong Hsing Electronic Industries, Ltd. Sensor package structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050063033A1 (en) * 2003-09-18 2005-03-24 Kinsman Larry D. Microelectronic devices and methods for packaging microelectronic devices
US20090127690A1 (en) * 2005-07-28 2009-05-21 Nxp B.V. Package and Manufacturing Method for a Microelectronic Component
CN101989580A (zh) * 2009-07-29 2011-03-23 胜开科技股份有限公司 增加气室空间的影像感测器封装结构
US20160260761A1 (en) * 2015-03-04 2016-09-08 Samsung Electronics Co., Ltd. Semiconductor package and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728014B2 (ja) * 1986-05-21 1995-03-29 株式会社東芝 固体撮像装置
JP2002076154A (ja) * 2000-08-23 2002-03-15 Kyocera Corp 半導体装置
US8368096B2 (en) * 2005-01-04 2013-02-05 Aac Technologies Japan R&D Center Co., Ltd. Solid state image pick-up device and method for manufacturing the same with increased structural integrity
US20070138585A1 (en) * 2005-12-16 2007-06-21 Hsin Chung H Image sensor package
US8269300B2 (en) * 2008-04-29 2012-09-18 Omnivision Technologies, Inc. Apparatus and method for using spacer paste to package an image sensor
TWI437700B (zh) * 2010-05-31 2014-05-11 Kingpak Tech Inc 晶圓級影像感測器構裝結構之製造方法
JP5634380B2 (ja) * 2011-10-31 2014-12-03 アオイ電子株式会社 受光装置およびその製造方法
CN104020633B (zh) * 2013-02-28 2015-12-09 深圳市绎立锐光科技开发有限公司 发光装置及相关投影系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050063033A1 (en) * 2003-09-18 2005-03-24 Kinsman Larry D. Microelectronic devices and methods for packaging microelectronic devices
US20090127690A1 (en) * 2005-07-28 2009-05-21 Nxp B.V. Package and Manufacturing Method for a Microelectronic Component
CN101989580A (zh) * 2009-07-29 2011-03-23 胜开科技股份有限公司 增加气室空间的影像感测器封装结构
US20160260761A1 (en) * 2015-03-04 2016-09-08 Samsung Electronics Co., Ltd. Semiconductor package and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420753A (zh) * 2019-08-22 2021-02-26 胜丽国际股份有限公司 感测器封装结构
CN112420753B (zh) * 2019-08-22 2023-10-13 同欣电子工业股份有限公司 感测器封装结构
CN110752281A (zh) * 2019-10-31 2020-02-04 开发晶照明（厦门）有限公司 发光二极管封装结构及其承载座
TWI721837B (zh) * 2020-03-26 2021-03-11 勝麗國際股份有限公司 感測器封裝結構

Also Published As

Publication number Publication date
JP2019036701A (ja) 2019-03-07
JP6530479B2 (ja) 2019-06-12
US10600830B2 (en) 2020-03-24
CN109411486B (zh) 2020-12-08
US20190057992A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
CN109411486A (zh) 感测器封装结构
CN107591374A (zh) 感测器封装结构
JP6415648B2 (ja) センサパッケージ構造
TWI642150B (zh) 堆疊式感測器封裝結構
JP6479099B2 (ja) センサパッケージ構造
TWI640073B (zh) 感測器封裝結構
CN109244067A (zh) 可携式电子装置及其影像撷取模块与影像感测组件
CN112420753B (zh) 感测器封装结构
TWM638012U (zh) 封裝結構
TW201528450A (zh) 半導體裝置及半導體裝置之製造方法
CN107799476B (zh) 具有挡止件的封装基板及感测器封装结构
TWI819452B (zh) 感測器封裝結構
KR20150032497A (ko) 반도체 장치
CN104051373B (zh) 散热结构及半导体封装件的制法
CN102556938B (zh) 芯片叠层封装结构及其制造方法
CN2648606Y (zh) 影像传感器芯片尺寸封装结构
TWI828192B (zh) 感測器封裝結構
TW202032725A (zh) 晶片級感測器封裝結構
CN115206893B (zh) 传感器封装结构
TWI840058B (zh) 感測器封裝結構
TWI443788B (zh) 半導體封裝件及其製法
TW202410320A (zh) 感測器封裝結構
CN110518027A (zh) 感测器封装结构
JPH01125964A (ja) リードフレーム
TW201023332A (en) Multi-chip package structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230118

Address after: Taipei City, Taiwan Chinese Zhongzheng District Yanping Road No. 83 6 floor

Patentee after: TONG HSING ELECTRONIC INDUSTRIES, Ltd.

Address before: Hsinchu County

Patentee before: KINGPAK TECHNOLOGY Inc.