TWI443788B - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TWI443788B
TWI443788B TW097121054A TW97121054A TWI443788B TW I443788 B TWI443788 B TW I443788B TW 097121054 A TW097121054 A TW 097121054A TW 97121054 A TW97121054 A TW 97121054A TW I443788 B TWI443788 B TW I443788B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor
semiconductor package
carrier
wafer
Prior art date
Application number
TW097121054A
Other languages
English (en)
Other versions
TW200952137A (en
Inventor
林偉勝
蔡文達
江連成
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW097121054A priority Critical patent/TWI443788B/zh
Publication of TW200952137A publication Critical patent/TW200952137A/zh
Application granted granted Critical
Publication of TWI443788B publication Critical patent/TWI443788B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Die Bonding (AREA)

Description

半導體封裝件及其製法
本發明係有關一種半導體封裝件及其製法，尤指一種半導體封裝件及其製法。
目前半導體封裝技術包括打線式(Wire bonding)及覆晶式(Flip Chip)半導體封裝技術，其中覆晶式封裝結構其所封裝之半導體晶片係以主動面朝下之倒置方式安置於電路板上，並藉由複數個焊塊(Bump)而焊結並電性連接至電路板上；請參閱第1A圖，而一般打線式封裝結構係使用晶片座10及形成於晶片座10周圍之多數導腳101，待晶片11藉由銀膠12黏接至晶片座10上並以銲線13電性連接晶片11與導腳101後，再經由一封裝樹脂14包覆該晶片11、晶片座10、銲線13以及局部導腳101而形成半導體封裝件1。
請參閱第1A'圖，於晶片11黏接至晶片座10上之製程，因晶片11整面擠壓銀膠12，而使銀膠12容易流溢至晶片11上方，且因銀膠12不易控制，常使晶片11傾斜固定，導致無法接置銲線13，亦或銲線13接觸不良，上述情況，均使半導體封裝件1的良率降低。
請參閱第1B圖，為了提高良率，於美國專利第6191490號，提供一種製法，係將晶片座10a上方兩側設置銀膠12a，而晶片11a兩側亦設置銀膠12a'，使晶片11a僅以側邊黏著至晶片座10a上，因晶片座10a及晶片 11a分別設有銀膠12a, 12a'，且晶片11a以銀膠12a'黏著晶片座10a之銀膠12a，故，銀膠12a, 12a'不易流溢至晶片11a上方；然，因銀膠12a, 12a'分為上、下層，使兩側銀膠12a, 12a'之高度不易控制，依然會發生晶片11a傾斜固定，導致無法接置銲線13a，亦或銲線13a接觸不良等情況。
請參閱第1C圖，為了提高良率，於美國專利第7102218號，提供一種製法，係將晶片座10b上方設置支撐體15，且於支撐體15上設置銀膠12b，使晶片11b黏著至銀膠12b以固定於晶片座10b上，因銀膠12b僅為一層，故可減少晶片11b傾斜固定之情況發生；然，因銀膠12b之高度不易控制，故仍有發生晶片11b傾斜固定之虞慮，且因需要設置支撐體15，不僅使材料成本增加，且還需使用額外的工具，造成製程之不便。
請參閱第1D圖，於美國專利第5214307號，提供一種製法，係將晶片座10c上方設置複數凸塊16，且於晶片座10c對應各凸塊16之處設置銀膠12c，當晶片11c壓合於銀膠12c時，同時亦置於各凸塊16上，使銀膠12c之高度與凸塊16同高，而有效控制銀膠12c之高度，因此，降低晶片11c發生傾斜固定之情況；然，各凸塊16係以一體成型壓模於晶片座10c上，故，容易使各凸塊16產生公差而導致表面高度不一致，仍有晶片11c傾斜固定之虞慮。另外，請參閱第1D'圖，因凸塊16之位置與晶片11c之周邊保有一段距離，使得當晶片11c壓合於 銀膠12c時，銀膠12c流動受到凸塊16阻擋，易於晶片座10c上發生空孔(void)17現象；所謂之空孔現象即因黏著物固化時，空氣未即時排擠至外部，而被固態材質包覆而造成空孔；若晶片座10c上產生空孔17，將導致封裝件成為不良件。
因此，如何設計一種克服上述種種缺失之半導體封裝件及其製法，實已為此相關領域所迫切待解之課題。
本發明之一目的為提供一種使半導體晶片固定良好之半導體封裝件及其製法。
本發明之另一目的為提供一種避免產生空孔之半導體封裝件及其製法。
為達上揭目的及其他目的，本發明提供一種半導體封裝件之製法，係可包括：首先，提供一承載件，接著於承載件上設置一些結合墊，以於承載件上形成塗覆區，再於塗覆區上形成黏著層，且結合墊圍設黏著層；另外，製備一具有複數電極墊之半導體晶片，且設置於黏著層上，而半導體晶片各角落結合於結合墊上，可使結合墊支撐半導體晶片保持水平，接著於電極墊上藉由導線連接至承載件，以使半導體晶片電性連接承載件，最後，再於半導體晶片、結合墊及導線上形成封裝膠體，以形成一半導體封裝件。
於一實施態樣中，該承載件係可為具有晶片座及複數導腳之導線架，而該導線則連結該電極墊與導腳。於另一 實施態樣中，該承載件亦可為基板。
前述之半導體封裝件之製法中，以半導體晶片各角落結合於結合墊上為基本需求，該半導體晶片係可為矩形，而該結合墊之數量不一，並無特定限制，其係可為四個，且各該結合墊可結合於半導體晶片之四個角落上，其亦可為兩個長條片，且各該結合墊係可設於半導體晶片相對兩側邊，較佳地，係對齊於相對兩側邊。又，因結合墊供支撐半導體晶片以保持水平，各該結合墊之厚度係可相同。
前述之半導體封裝件之製法中，以結合墊支撐半導體晶片保持水平為基本需求，該半導體晶片之側邊可結合於該結合墊上，以增強支撐效果。
此外，前述之半導體封裝件之製法中，以半導體晶片設置於黏著層上為基本需求，該黏著層係可為銀膠，較佳地，該黏著層係可為圖案化。當然亦可為其他材質，並無特定限制。
又，本發明復提供一種半導體封裝件，係可包括：承載件、半導體晶片、結合墊、導線以及封裝膠體。該承載件可於部份表面具有黏著層；該半導體晶片可結合於黏著層，且具有複數電極墊；該結合墊可設於承載件上且圍設於黏著層周圍，而半導體晶片之角落可完全結合於結合墊上，以藉該結合墊支撐半導體晶片保持水平；該導線可連結電極墊與承載件，以使半導體晶片電性連接承載件；該封裝膠體可用以包覆半導體晶片、結合墊及導線。
由上可知，本發明半導體封裝件及其製法，藉由於承 載件上設置結合墊，當半導體晶片壓合於黏著層時，其角落亦同時結合於結合墊上，使黏著層高度與結合墊相同而可控制黏著層高度，且使半導體晶片得以保持水平；相較於習知技術，本發明之半導體晶片水平固定於承載件上，有效達到使半導體晶片固定良好之目的；另外，因結合墊設於半導體晶片之角落，黏著層流動時不會受到結合墊的阻擋，該承載件上不會產生空孔，有效達到避免產生空孔之目的。
以下請配合圖式說明本創作之具體實施例，以使所屬技術中具有通常知識者可輕易地瞭解本創作之技術特徵與達成功效。
請參閱第2A至2E圖，係提供一種半導體封裝件之製法，並請同時參閱第2B'、2C'圖。
如第2A圖所示，首先，提供一承載件，該承載件可為基板或導線架，於本實施例中，承載件係以導線架為例，該導線架具有晶片座20，且其周圍設置複數導腳201，並於晶片座20上設置四結合墊21，且各結合墊21為矩形並厚度相同，以提高後續製程中之支撐效果，各結合墊21係為膠帶(Tape)而具有黏貼面21a，以供後續製程中之貼合效果；另外，於其他實施例中，結合墊21之數量亦可為其他數量，並不以此為限。
如第2B、2B'圖所示，於晶片座20上，四結合墊21形成塗覆區210，且於塗覆區210上形成係為銀膠之黏著 層22，以使四結合墊21佈設黏著層22之預定位置。其中，該預定位置係為塗覆區210之四個角落，而該黏著層22係以圖案化形成於晶片座20上，以提高後續壓合製程之功效，於本實施例中，係以「＊」形，但並不以此為限。
如第2C、2C'圖所示，製備一矩形且具有複數電極墊230之半導體晶片23，且將其壓合於黏著層22以固定於晶片座20上；另外，半導體晶片23之四個角落完全貼合於四個結合墊21之黏貼面21a上，且因各結合墊21高度相同，使各結合墊21支撐半導體晶片23之高度相同，而得以使半導體晶片23保持水平。又，於其他實施例中，該結合墊21亦可為長條形，以使半導體晶片23之側邊亦貼合於各結合墊21上，而增加支撐半導體晶片23之功效。
如第2D、2E圖所示，於電極墊230上藉由一導線24連接至導腳201，以使半導體晶片23電性連接導腳201。最後，於半導體晶片23、晶片座20、結合墊21及導線24上包覆封裝膠體25，以完成一半導體封裝件2。其中，封裝膠體25係為一般封裝用之樹脂，有關於封裝樹脂之種類繁多，惟乃業界所周知，且其非本案技術特徵，故不贅述，特此述明。
所述之製法中，該四個結合墊21供貼合及支撐之用，當半導體晶片23壓合於黏著層22時，同時亦直接貼合於各結合墊21上，使黏著層22之高度與結合墊21同高，而有效控制黏著層22之高度，且黏著層22設於由各結合墊21所組成之塗覆區210內，使該黏著層22不會流 溢至半導體晶片23上方。又，因各結合墊21完全平衡支撐於半導體晶片23之各角落上，以使半導體晶片23保持水平；相較於習知技術，因半導體晶片23水平固定於晶片座20上，以於電極墊230上順利接置導線24，而提高半導體封裝件2的良率。
依上述之製法，該半導體封裝件2係包括：承載件、半導體晶片23、結合墊21、導線24以及封裝膠體25。所述之承載件具有晶片座20，該晶片座20於部份表面具有黏著層22，且晶片座20周圍具有複數導腳201；所述之半導體晶片23結合於黏著層22以設於晶片座20上，且其有複數電極墊230；所述之結合墊21設於晶片座20上且佈設於黏著層22周圍之預定位置，並使半導體晶片23之各角落完全貼合於其上，供支撐半導體晶片23保持水平。所述之導線24連結電極墊230與導腳201，以使半導體晶片23電性連接導腳201；所述之封裝膠體25包覆半導體晶片23、晶片座20、結合墊21及導線24。
請參閱第3圖，本實施例與上述實施例之差異僅在於黏著層22的圖案，其餘相關半導體封裝件2之結構均相同，因此不再重複說明相同部份之結構，特此敘明。本實施例之黏著層22係以散點式形於晶片座20上，同樣可提高半導體晶片23壓合於黏著層22之功效。
請參閱第4A圖，本實施例與上述實施例之差異僅在於結合墊21與半導體晶片23的對應位置，其餘相關半導體封裝件2之結構均相同，因此不再重複說明相同部份之 結構，特此敘明。本實施例之各結合墊21對齊於半導體晶片23之各角落。
請參閱第4B及4C圖，本實施例與上述實施例之差異僅在於結合墊21型式及其與半導體晶片23的對應位置，其餘相關半導體封裝件2之結構均相同，因此不再重複說明相同部份之結構，特此敘明。本實施例之結合墊21係為兩個長條片，以沿該半導體晶片23之矩形長度設置，以使各結合墊21設於半導體晶片23相對兩側邊，或對齊設於半導體晶片23相對兩側邊。
綜上所述，本發明半導體封裝件及其製法藉由於承載件上設置同高之結合墊，當半導體晶片壓合於黏著層時，其角落同時貼合於各結合墊上，使黏著層之高度與結合墊同高，且使半導體晶片保持水平，因此，有效達到使半導體晶片固定良好之目的；另外，因結合墊之位置設計於半導體晶片之角落，當半導體晶片壓合於黏著層時，該承載件上不會產生空孔，有效達到避免產生空孔之目的。
惟以上所述之具體實施例，僅係用以例釋本創作之特點及功效，而非用以限定本創作之可實施範疇，在未脫離本創作上揭之精神與技術範疇下，任何運用本創作所揭示內容而完成之等效改變及修飾，均仍應為下述之申請專利範圍所涵蓋。
1、2‧‧‧半導體封裝件
10、10a、10b、10c、20‧‧‧晶片座
101、201‧‧‧導腳
11、11a、11b、11c‧‧‧晶片
12、12a、12a'、12b、12c‧‧‧銀膠
13、13a‧‧‧銲線
14‧‧‧封裝樹脂
15‧‧‧支撐體
16‧‧‧凸塊
17‧‧‧空孔
21‧‧‧結合墊
21a‧‧‧黏貼面
210‧‧‧塗覆區
22‧‧‧黏著層
23‧‧‧半導體晶片
230‧‧‧電極墊
24‧‧‧導線
25‧‧‧封裝膠體
第1A至1D圖係為四種習知半導體封裝件之剖面示意圖；其中，第1A'圖為第1A圖之局部放大圖；第1D'圖為 第1D圖之上視圖。
第2A至2E圖係為本發明半導體封裝件之製法之流程示意圖；其中，第2B'、2C'圖為第2B及2C圖之上視圖。
第3圖係為第2B'之另一實施例之示意圖；以及第4A至4C圖係為第2C'圖之其他實施例之示意圖。
2‧‧‧半導體封裝件
20‧‧‧晶片座
201‧‧‧導腳
21‧‧‧結合墊
22‧‧‧黏著層
23‧‧‧半導體晶片
230‧‧‧電極墊
24‧‧‧導線
25‧‧‧封裝膠體

Claims (20)

  1. 一種半導體封裝件，係包括：承載件，係於部份表面具有黏著層；半導體晶片，係結合於該黏著層以設於該承載件上，且該半導體晶片具有複數電極墊；結合墊，係設於該承載件上且佈設於該黏著層周圍之預定位置，並使該半導體晶片之各角落完全結合於該結合墊上，以藉由該結合墊支撐該半導體晶片保持水平；導線，係連結該電極墊與該承載件，以使該半導體晶片電性連接該承載件；以及封裝膠體，包覆該半導體晶片、該結合墊及該導線。
  2. 如申請專利範圍第1項之半導體封裝件，其中，該半導體晶片係為矩形，該結合墊為矩形，而該結合墊係為四個，且各該結合墊分別結合於該半導體晶片之四個角落上。
  3. 如申請專利範圍第1項之半導體封裝件，其中，該半導體晶片係為矩形，而該結合墊係為兩長條片，以沿該半導體晶片之矩形長度設置。
  4. 如申請專利範圍第3項之半導體封裝件，其中，各該結合墊係設於該半導體晶片相對兩側邊。
  5. 如申請專利範圍第3項之半導體封裝件，其中，各該結合墊係對齊於該半導體晶片相對兩側邊。
  6. 如申請專利範圍第2或3項之半導體封裝件，其中，各該結合墊之厚度相同。
  7. 如申請專利範圍第1項之半導體封裝件，其中，該黏著層係為銀膠。
  8. 如申請專利範圍第1項之半導體封裝件，其中，該承載件表面具有圖案化之黏著層。
  9. 如申請專利範圍第1項之半導體封裝件，其中，該半導體晶片之側邊結合於該結合墊上。
  10. 如申請專利範圍第1項之半導體封裝件，其中，該承載件係為具有晶片座及複數導腳之導線架，且該導線連結該電極墊與該導腳。
  11. 一種半導體封裝件之製法，係包括：提供一承載件；於該承載件上設置結合墊，以於該承載件上形成塗覆區；於該塗覆區上形成黏著層，且該結合墊佈設於該黏著層周圍之預定位置；製備一具有複數電極墊之半導體晶片，且設置該半導體晶片於該黏著層上，而該半導體晶片之各角落完全結合於該結合墊上，以藉該結合墊支撐該半導體晶片保持水平；於該電極墊上連接導線至該承載件，以使該半導體晶片電性連接該承載件；以及於該半導體晶片、該結合墊及該導線上包覆封裝 膠體，以形成一半導體封裝件。
  12. 如申請專利範圍第11項之半導體封裝件之製法，其中，該半導體晶片係為矩形，該結合墊為矩形，而該結合墊係為四個，且各該結合墊分別結合於該半導體晶片之四個角落上。
  13. 如申請專利範圍第11項之半導體封裝件之製法，其中，該半導體晶片係為矩形，而該結合墊係為兩長條片，以沿該半導體晶片之矩形長度設置。
  14. 如申請專利範圍第13項之半導體封裝件之製法，其中，各該結合墊係設於該半導體晶片相對兩側邊。
  15. 如申請專利範圍第13項之半導體封裝件之製法，其中，各該結合墊係對齊於該半導體晶片相對兩側邊。
  16. 如申請專利範圍第12或13項之半導體封裝件之製法，其中，各該結合墊之厚度相同。
  17. 如申請專利範圍第11項之半導體封裝件之製法，其中，該黏著層係為銀膠。
  18. 如申請專利範圍第11項之半導體封裝件之製法，其中，該承載件表面具有圖案化之黏著層。
  19. 如申請專利範圍第11項之半導體封裝件之製法，其中，該半導體晶片之側邊結合於該結合墊上。
  20. 如申請專利範圍第11項之半導體封裝件，其中，該承載件係為具有晶片座及複數導腳之導線架，且該導線連結該電極墊與該導腳。
TW097121054A 2008-06-06 2008-06-06 半導體封裝件及其製法 TWI443788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW097121054A TWI443788B (zh) 2008-06-06 2008-06-06 半導體封裝件及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097121054A TWI443788B (zh) 2008-06-06 2008-06-06 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW200952137A TW200952137A (en) 2009-12-16
TWI443788B true TWI443788B (zh) 2014-07-01

Family

ID=44871954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097121054A TWI443788B (zh) 2008-06-06 2008-06-06 半導體封裝件及其製法

Country Status (1)

Country Link
TW (1) TWI443788B (zh)

Also Published As

Publication number Publication date
TW200952137A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
JP5005534B2 (ja) ダイと、ボールグリッドアレイパッケージを覆うように積層された反転ランドグリッドアレイパッケージとを含む半導体マルチパッケージモジュール
TWI442520B (zh) 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
JP4705784B2 (ja) イメージセンサデバイスの製造方法
TWI435420B (zh) Semiconductor device and manufacturing method thereof
TWI423401B (zh) 在上側及下側具有暴露基底表面之半導體推疊封裝組件
JP4503677B2 (ja) 上側および下側の基板表面を露出させた半導体パッケージ
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
TWI601219B (zh) 電子封裝件及其製法
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
TWI321838B (en) Stacked type chip package, chip package and process thereof
TW201029147A (en) Module having stacked chip scale semiconductor packages
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
TWI480989B (zh) 半導體封裝件及其製法
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
TWI469310B (zh) 覆晶堆疊封裝結構及其封裝方法
TW201316462A (zh) 封裝件及其製法
TW201327769A (zh) 半導體封裝件及其製造方法
TWI460796B (zh) 具有保護層的半導體封裝及其製作方法
TWI443788B (zh) 半導體封裝件及其製法
US8039941B2 (en) Circuit board, lead frame, semiconductor device, and method for fabricating the same
KR100610916B1 (ko) 반도체패키지
KR101096441B1 (ko) 박형 패키지 및 이를 이용한 멀티 패키지
TW554505B (en) Semiconductor package
TWI464844B (zh) 具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法