CN109411444A - 逆熔丝元件及其操作方法 - Google Patents

逆熔丝元件及其操作方法 Download PDF

Info

Publication number
CN109411444A
CN109411444A CN201710701041.7A CN201710701041A CN109411444A CN 109411444 A CN109411444 A CN 109411444A CN 201710701041 A CN201710701041 A CN 201710701041A CN 109411444 A CN109411444 A CN 109411444A
Authority
CN
China
Prior art keywords
inverse
line
voltage
source electrode
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710701041.7A
Other languages
English (en)
Other versions
CN109411444B (zh
Inventor
黄财煜
王炳尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710701041.7A priority Critical patent/CN109411444B/zh
Priority to US16/027,358 priority patent/US10770159B2/en
Publication of CN109411444A publication Critical patent/CN109411444A/zh
Application granted granted Critical
Publication of CN109411444B publication Critical patent/CN109411444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开一种逆熔丝元件及其操作方法，该逆熔丝元件包含多个主动区、多条沿着第一方向延伸的字符线切过主动区、多条沿着第二方向延伸的位线和源极线交替排列并跨越过主动区、多个电容结构，沿着各源极线设置在源极线与主动区之间。

Description

逆熔丝元件及其操作方法
技术领域
本发明涉及一种半导体元件，特别是涉及一种逆熔丝(antifuse)元件及其编程和读取的操作方法。
背景技术
逆熔丝(anti-fuse)通常使用于芯片的线路修补或是用来做为可编程的连结性元件。举例而言，当逆熔丝作为线路修补元件时，其使用时点是在芯片上的电路功能测试之后，发现电路有问题时，即可以通过导通逆熔丝来重建电路。或者，当逆熔丝作为可编程逆熔丝阵列、与电子电路相连接时，在进行数据输入时，根据每一个位于阵列中的逆熔丝是否被导通，可相对应地提供1或0的逻辑信号。
典型的逆熔丝是金属层-绝缘层-金属层(MIM)的结构。利用逆熔丝进行编程以存储数字信息的方法，是利用施加高电压于逆熔丝，使逆熔丝中的绝缘层发生击穿因此使其上下两侧的金属层之间可导通，让逆熔丝呈现「开 (On)」的状态。反之，未编程的逆熔丝成一「关(Off)」的状态。
逆熔丝具有在晶片测试阶段(chip test,CP)或最终测试阶段(final test,FT)都可编程的优点，已被广泛应用在现今半导体元件中，例如常用在动态随机存取存储器(DRAM)的修补。如图1左边所示，芯片10例如是一种动态随机存取存储器芯片，包含存储器元件12、逆熔丝元件16以及逻辑运算元件14。逆熔丝元件16可存储存储器元件12中损坏部分的地址信息，当对存储器元件12进行编程或读取时，可根据逆熔丝元件16存储的信息通过逻辑运算元件14跳接至预设在存储器元件12中的冗余存储器，因此达到修补的目的。图1右边例示一种已知DRAM架构的逆熔丝元件26的电路示意图，包含由多个逆熔丝单元260构成的阵列，各逆熔丝单元260是由一栅极G以及一电容C构成。当逆熔丝单元已编程，即其中的电容C已被击穿，则可视为存在电路中的一种电阻(如箭头标示处)。由于该已知DRAM架构的逆熔丝元件26中所有电容C是同时连接到端点A(例如各电容C的上电极彼此电连接)，因此对选定的逆熔丝单元260进行编程或读取时，很容易受到其他逆熔丝单元的干扰，发生编程效率不佳或读取错误的问题。
因此，如何有效整合逆熔丝元件与其它半导体元件的制作步骤并使逆熔丝可以更准确且有效率地被编程和读取，仍是现今努力研究的方向。
发明内容
本发明的目的在于提供一种逆熔元件及其操作方法，可方便地与存储器元件整合制作，并且可以较准确且有效率地被编程和读取。
为达上述目的，本发明一方面提供一种逆熔丝结构，包含基底，基底中包含多个主动区。多条沿着一第一方向延伸的字符线埋设在该基底中，各该主动区被两条该字符线切过而被区分成一第一掺杂区和两第二掺杂区。多条沿着一第二方向延伸的位线设在该基底上，其中各该主动区的该第一掺杂区通过一位线接触结构与一该位线电连接。多条与平行于该位线的源极线设在该基底上，其中各该主动区的两该第二掺杂区各通过一源极线接触结构分别与两该源极线电连接。多个电容结构，沿着各该源极线，夹设在各该源极线接触结构与该源极线之间。
本发明另一方面提供一种逆熔丝的编程和读取方法。首先提供一逆熔丝元件，包含多行字符线、多列位线，以及多列源极线，其中该多列源极线与该多列位线交替排列，且第n列该源极线位于第n列与第n-1列该位线之间。多个逆熔丝单元，各包含一栅极与一电容，该栅极由一该字符线控制且一端与一该位线电连接，另一端通过该电容与一该源极线电连接，其中第m行字符线控制的一对逆熔丝单元串接在第n列位线与第n-1列位线之间，并且包含一共用端、共同连接至第n列源极线。接着，提供一字符线控制信号至第 m行字符线，一逆熔丝控制信号至第n列源极线，一第一位线控制信号第n 列位线，以及一第二位线控制信号至第n-1列位线，以对该对逆熔丝单元进行编程或读取的操作。
附图说明
图1为现有DRAM架构的逆熔丝元件的电路示意图；
图2至图10为本发明一实施例的逆熔丝元件16的制作方法步骤示意图；
图11至图14为本发明一实施例的逆熔丝元件的操作方法的示意图。
主要元件符号说明
10 芯片 106a 非金属导电材料层
26 逆熔丝元件 106b 金属导电材料层
260 逆熔丝单元 106c 金属硅化物层
WL 字符线 16a 主表面
BL 位线 12a 主表面
G 栅极 208 逆熔丝电容
C 电容 202 底金属层
12 存储器元件 204 绝缘层
14 逻辑运算元件 206 顶金属层
16 逆熔丝元件 210 金属层
100 基底 P1 第一图案化制作工
艺
120 浅沟绝缘结构 P2 第二图案化制作工
艺
101 主动区 220 源极线
102 字符线 230 电容接触垫
102a 栅极介电层
104 位线 130、240 介电层
Y 第一方向 300 存储器电容
X 第二方向 302 底金属层
a 第三方向
101a 第一掺杂区 304 绝缘层
101b 第二掺杂区 306 顶金属层
106 接触结构 300 存储器电容
108 接触结构
160A、160B、160C、106D 逆熔丝单元
112A、112B、112C、112D 栅极
208A、208B、208C、208D 逆熔丝电容
具体实施方式
为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合所附的附图作详细说明。本发明实施例的附图是半示意且未按比例绘制，为了清楚呈现，某些尺寸可能被放大，非本发明要强调的结构与元件也可能被省略。另外，公开和描述多个实施例中具有通用的某些特征时，相同或类似的特征通常以相同的附图标记描述，以方便于说明和描述。
图2至图10为根据本发明一实施例的逆熔丝元件16的制作方法步骤示意图。为了简化图示，同时以图2来说明逆熔丝元件16和存储器元件12的主动区、字符线、位线、接触插塞的顶视图。图3至图5、图7、图8和图 10左边为沿着逆熔丝元件16的I-I切线(即沿着第三方向a)的剖视图，右边为沿着存储器元件12的I-I切线的剖视图。图6上部和下部分别是逆熔丝元件16和存储器元件12于图5所示制作工艺阶段的顶视图。图9上部和下部分别是逆熔丝元件16和存储器元件12于图8所示制作工艺阶段的顶视图。
请参考图2和图3。本发明提供的逆熔丝元件16是DRAM架构、可与存储器元件12整合制作，特别是在完成主动区、字符线、位线、接触插塞后、形成存储器电容结构之前，针对逆熔丝元件区进行逆熔丝元件的制作步骤，然后再继续制作存储器的电容结构。因此，本发明的逆熔丝元件16与存储器元件12具有相同的特征尺寸，例如都是6F2，并且在完成主动区、字符线、位线、接触插塞的制作工艺阶段时，两者会具有完全相同的结构。
首先提供一基底100，例如是硅基底或、覆绝缘(SOI)基底或是外延材料。逆熔丝元件16以及存储器元件12是同时制作在基底100上。基底100中形成有浅沟绝缘结构120，以及由浅沟绝缘结构120定义的多个主动区101，沿着第三方向a延伸。多条字符线(word line,WL)102形成在基底100中，沿着第一方向Y延伸并切过主动区101。根据所述实施例，第三方向a和第一方向Y夹有一小于90度的锐角。各主动区101被两条字符线102切过而区分成一个位于主动区101中间的第一掺杂区101a，和两个位于主动区101 两端的第二掺杂区101b，主动区101被字符线102切过的部分则形成沟槽式栅极。多条位线(bit line,BL)104沿着垂直于第一方向Y的第二方向X形成在基底100上、横跨过主动区101并重叠在第一掺杂区101a的正上方。逆熔丝元件16和存储器元件12的第二掺杂区101b上都设有接触结构106，逆熔丝元件16的接触结构106是用来与后续形成的逆熔丝电容208(绘示在图8)电连接，存储器元件12的接触结构106是用来与后续形成的存储器电容 300(绘示在图10)电连接。逆熔丝元件16和存储器元件12的第一掺杂区101a 上都设有接触结构108，用来与一位线104电连接。根据本发明一实施例，接触结构106可以是由非金属导电材料层106a和金属导电材料层106b构成的堆叠结构，两者之间设有一金属硅化物层106c。非金属导电材料层106a 例如是还掺杂多晶硅，金属导电材料层106b例如是钨，金属硅化物层106c 例如是硅化钴。图2绘示的接触结构106和接触结构108的形状是为了便于理解其与主动区101电连接处的位置，并非其实际的形状。
形成字符线102的步骤例如是，完成浅沟绝缘结构120及平坦化制作工艺后，接着进行一图案化制作工艺，例如光刻暨蚀刻制作工艺，在基底100 中蚀刻出多条沿着第一方向Y延伸的字符线沟槽。沿着各字符线沟槽的表面形成栅极介电层102a接着形成金属材料(例如钨)填满字符线沟槽，再回蚀刻该金属材料至一预定深度，完成字符线102。根据本发明一实施例，接触结构108与位线104可以是经由相同的图案化步骤形成，两者具有相同的延伸方向。接触结构106可以是利用自对准于接触结构108与位线104的方法形成在相邻位线104之间，各位于一第二掺杂区101b上。如图3所示，逆熔丝元件16与存储器元件12的接触结构106与接触结构108之间由介电层130 填满，以提供平坦的主表面16a与12a。逆熔丝元件16与存储器元件12的接触结构106的非金属导电材料层106a分别自主表面16a与12a暴露出来。
请参考图4。接着，对逆熔丝元件16与存储器元件12暴露出来的金属导电材料层106b进行一回蚀刻步骤，使金属导电材料层106b被凹陷至低于主表面16a和12a一深度，优选小于4纳米(nm)。接着，以例如原子层沉积制作工艺、沿着主表面16a和12a共型地沉积一底金属层202，例如氮化钛，厚度优选介于6纳米至10纳米之间，以填满金属导电材料层106b上的凹陷区域。接着，利用化学机械研磨制作工艺或回蚀刻制作工艺移除凹陷区域外多余的底金属层202，使剩余的底金属层202仅填充在凹陷区域内，厚度优选大于2纳米。填充在凹陷区域内的底金属层202会完全重叠在源极线接触结构106正上方、两者的侧壁完全对齐。
请参考图5和图6。接着全面性的形成一绝缘层204，例如氧化硅或氮化硅，以及一顶金属层206，例如氮化钛，完全覆盖逆熔丝元件16与存储器元件12的主表面16a与12a，然后进行第一图案化制作工艺P1，例如光刻暨蚀刻制作工艺，以图案化覆盖在逆熔丝元件16上的绝缘层204以及顶金属层206，并且完全移除掉覆盖在存储器元件12主表面12a上的绝缘层204 和顶金属层206，暴露出存储器元件12接触结构16顶部的底金属层202。请参考图6所示顶视图，第一图案化制作工艺P1后，逆熔丝元件16的绝缘层204和顶金属层206会沿着第一方向Y排列在相邻字符线102之间，大致上会重叠在第二掺杂区101b和接触差塞106的正上方，而存储器元件12的绝缘层204和顶金属层206会被完全移除。
请参考图7、图8和图9。接着全面性的形成金属层210，例如钨，完全覆盖住逆熔丝元件16与存储器元件12的主表面16a与12a，然后进行第二图案化制作工艺P2，例如光刻暨蚀刻制作工艺，将覆盖在逆熔丝元件16与存储器元件12上的金属层210同时图案化成逆熔丝元件16的源极线220和存储器元件12的电容接触垫230。参考图9上方逆熔丝元件16的顶视图，源极线220是沿着第二方向X延伸的连续结构，与位线104平行，与位线 104在第一方向Y上交替排列。源极线220大致上会通过两相邻位线104之间暴露出来的第二掺杂区101b的正上方，使该些第二掺杂区101b可通过设于其正上方的接触结构106，电连接至同一条源极线220。换句话说，不同对相邻位线104之间暴露出来的第二掺杂区101b，分别是电连接到不同条源极线220。参考图9下方存储器元件12的顶视图，与源极线220同时形成的电容接触垫230则是不连续的岛状结构，各自重叠在存储器元件12各第二掺杂区101b的正上方。
第二图案化制作工艺P2优选是多重图案化制作工艺，利用两次或两次以上光刻暨蚀刻(lithography-etching,LE)制作工艺形成的图案重叠出电容接触垫230的预定图案。根据本发明一实施例，第二图案化制作工艺P2包含两次的光刻暨蚀刻制作工艺(LELE)，第一次的光刻暨蚀刻制作工艺将逆熔丝元件16和存储器元件12的金属层210图案化成多条沿着第二方向X延伸的图案化金属层210，然后再进行第二次的光刻暨蚀刻制作工艺，将存储器元件12的图案化金属层210切割成不连续的电容接触垫230，各自与一接触结构106连接。上述的第二次的光刻暨蚀刻制作工艺中，逆熔丝元件16的图案化金属层210会被掩模层(例如光致抗蚀剂或硬掩模)覆盖，不会被切割，因此仍具有第一次的光刻暨蚀刻制作工艺后形成的连续图案。值得注意的是，前文所述图5中沿着第一方向Y延伸的顶金属层206和绝缘层204也会在第一次光刻暨蚀刻制作工艺中同时被蚀刻而被切割成不连续的结构，例如图9上部标示的矩形区域。也就是说，顶金属层206和绝缘层204是同时通过图5所示第一图案化制作工艺P1和图8所示第二图案化制作工艺P2被图案化的，因此两者会完全重叠，具有相同的面积并且侧壁完全对齐。值得注意的是，顶金属层206和绝缘层204的其中一对侧壁会共同对齐于源极线的两侧壁，另一对侧壁会完全被该源极线覆盖。被切割后的顶金属层206和绝缘层204与一接触结构106完全重叠或部分重叠。由于底金属层202的位置是对准在接触结构16的正上方，因此顶金属层206和绝缘层204会与底金属层202完全重叠或部分重叠。优选者，可通过图5所示第一图案化制作工艺P1和图8所示第二图案化制作工艺P2分别控制顶金属层206和绝缘层 204在第二方向X和第一方向Y上的宽度来控制最后制作出来的尺寸。优选者，顶金属层206和绝缘层204的面积大于底金属层202的面积。
请继续参考图8的剖视图。本发明提供的逆熔丝元件16的逆熔丝电容 208夹设在接触结构16和源极线220之间，其中底金属层202通过接触结构 106与第二掺杂区101b电连接，顶金属层206与源极线220电连接。通过控制位线104和字符线102可控制施加在底金属层202的电压，通过控制源极线220可控制施加在顶金属层206的电压。未编程的逆熔丝元件16的逆熔丝电容208的底金属层202和顶金属层206之间被绝缘层204电性隔离，两者之间无电流流通，逆熔丝元件16即读取为「关(off)」的状态。对逆熔丝元件16进行编程操作时，会在底金属层202与顶金属层206之间施加一大于绝缘层204击穿电压(breakdown voltage)的电位差，产生电流击穿绝缘层 204，使底金属层202和顶金属层206之间导通，逆熔丝元件16即读取为「开 (On)」的状态。
请参考图10。接着，全面性地形成一介电层240完全覆盖逆熔丝元件 16和存储器元件，然后对介电层240进行平坦化制作工艺。平坦化后的介电层240会完全覆盖源极线202和电容接触垫230并填满源极线202和电容接触垫230之间的凹陷区域以提供一平坦表面。介电层240例如是氧化硅或氮化硅，但不限于此。接下来进行存储器元件12存储器电容300的制作步骤，可利用已知的冠状电容(crown-type capacitor)的或其他堆叠式电容的制作方法来制作存储器电容300，在此并不赘述。如图10所示，各存储器电容300 形成在各电容接触垫230的正上方，位于高于逆熔丝电容208的一水平高度。存储器电容300包含底金属层302(例如氮化钛)、绝缘层304(例如高介电常数介电层)以及顶金属层306(例如氮化钛)。根据所述实施例，各存储器电容 300的底金属层302具有U型的剖面形状，并且与其正下方的电容接触垫230 电连接。绝缘层304以及顶金属层306共型且连续地沿着所有底金属层302的表面覆盖，也就是说，各电容结构300的顶金属层306是等电位的。根据本发明一实施例，逆熔丝元件16正上方可被存储器电容300制作过程中形成的材料层覆盖，例如被绝缘层304或其他介电材料层覆盖。
接下来的图11至图14说明根据本发明一实施例的逆熔丝元件16的操作方法。图11为逆熔丝元件16的顶视图。图12为图11所示逆熔丝元件16 的电路示意图。图13和图14分别说明进行编程或读取操作时，施加在逆熔丝元件16各端点的电压。
请参考图11。如前所述，本发明提供的逆熔丝元件16包含基底100、多个主动区101、多行字符线102、多列位线104、多列源极线220以及多个逆熔丝电容208。字符线102沿着第一方向Y延伸并切过主动区101，将主动区101区分成一个第一掺杂区101a和两个第二掺杂区101b。位线104沿着第二方向X延伸跨过主动区101并且重叠在第一掺杂区101a上方，通过接触结构108与第一掺杂区101a电连接。源极线220沿着第二方向X延伸，与位线104交替排列并且跨过主动区101、重叠在第二掺杂区101b上方。逆熔丝电容208沿着源极线220设置在源极线220与接触结构106之间。主动区101被字符线102切过的部分为栅极，与其一侧的第二掺杂区101b上的逆熔丝电容208构成一逆熔丝单元160。为了便于说明，以下说明定义选择的字符线102为第m行字符线102，m为大于或等于1的正整数，选择的位线104为第n列位线104，n为大于或等于1的正整数。通过第m行字符线 102与第n列位线可定位出一选择的逆熔丝单元160，与该选择的逆熔丝单元160电连接的源极线220则定义为第n列源极线220，第n列源极线220 会位于第n列与第n+1列位线104之间。第m行字符线102可接收一字符线控制信号、第n列源极线220可接收一逆熔丝控制信号，第n列位线104 可接收一第一位线控制信号，第n+1列位线104可接收一第二位线控制信号。
请参考图12，为图11所示逆熔丝元件16的电路示意图。为了简化图示，仅绘示出与选择的第m行字符线102、第n列位线104和第n列源极线220 连接的四个逆熔丝单元160A、160B、160C和160D。逆熔丝单元160A包含逆熔丝电容208A和栅极112A，逆熔丝单元160B包含逆熔丝电容208B 和栅极112B，逆熔丝单元160C包含逆熔丝电容208C和栅极112C，逆熔丝单元160D包含逆熔丝电容208D和栅极112D。栅极112A和112B的一端通过共用端(即第一掺杂区101b和接触结构108)连接至第n列位线102，另一端通过各自的逆熔丝电容208A和208B，分别连接至第n列源极线220和第 n-1列源极线。栅极112C和112D的一端通过共用端连接至第n+1列位线102，另一端通过各自的逆熔丝电容208C和208D，分别连接至第n+1列源极线220和第n列源极线。栅极112A和112C同时由第m行字符线102控制，栅极112B和11D分别是由第m+1行和第m-1行字符线102控制。为了便于理解，图11中特别标示出第m行字符线102、第n列位线104、第n+1列位线104、第n列源极线和逆熔丝电容208A、208B、208C、208D的位置。
请参考图13，对逆熔丝单元160A进行编程时，字符线控制信号为第一电压，例如2.5V，其大于栅极112A的开启电压，使栅极112A导通。逆熔丝控制信号为第二电压，例如2.5V至3.6V。第一位线控制信号为第三电压，例如-0.7V。由于栅极112A是导通状态且第二电压大于第三电压，两者的差值(3.2V至4.3V)大于逆熔丝电容208A的击穿电压(约3V)，因此会产生电流击穿逆熔丝电容208A而将数据写入逆熔丝单元160A中，后续进行读取时，逆熔丝单元160A即读取为「开(On)」的状态。值得注意的是，编程逆熔丝单元160A时，逆熔丝单元160C的栅极112C也是导通状态，为了避免将数据误写入尚未被编程的逆熔丝单元160C(「关(Off)」的状态)，或减少通过已编程熔丝单元160C(「开(On)」的状态)的漏电，第二位线控制信号优选为小于第二电压的第四电压，例如1.2V。当逆熔丝单元160C尚未被编程时，借此可确保第二电压与第四电压的差值(1.3V至2.4V)小于逆熔丝电容208C的击穿电压，或当逆熔丝单元160C已编程时，选择第四电压为1.2V而非0V 可减少通过逆熔丝单元160C的电压差，因此减少漏电。根据所述实施例，提供给控制逆熔丝单元160B、160C和其他未绘示出来的逆熔丝单元的字符线102、位线104和源极线220的电压分别是-0.3V、0V和0V。另外，还可提供-0.7V的电压至基底100。
在其他实施例中，若是对逆熔丝单元160C进行编程，类似的，字符线控制信号为第一电压，例如2.5V，逆熔丝控制信号为第二电压，例如2.5V 至3.6V，第二位线控制信号为第四电压，例如-0.7V，而第一位线控制信号为第三电压，例如1.2V。第二电压与第四电压的差值需大于逆熔丝电容208C 的击穿电压，第二电压与第三电压的差值需小于逆熔丝电容208A的击穿电压。
请参考图14，对逆熔丝单元160A进行读取时，字符线控制信号为第一电压，例如2.5V，其大于栅极112A的开启电压，使栅极112A导通。逆熔丝控制信号为第五电压，例如1.2V。第一位线控制信号为读取信号，若逆熔丝单元160A已被编程，第一位线控制信号会读取到自第n列源极线220通过已击穿的电容208A(可视为电阻)流至第n列位线104的电流，逆熔丝单元 160A即读取为「开(On)」的状态。若逆熔丝单元160A未被编程，第一位线控制信号不会读取到电流，逆熔丝单元160A即读取为「关(Off)」的状态。根据所述实施例，提供给控制其他逆熔丝单元160B、160C、160D和未绘示出来的逆熔丝单元的字符线102和源极线220电压分别是-0.3V和0V，位线则是浮置。另外，还可提供-0.7V的电压至基底100。
在其他实施例中，若是对逆熔丝单元160C进行读取，类似的，字符线控制信号为第一电压，例如2.5V，逆熔丝控制信号为第五电压，例如1.2V，但是需选择第二位线控制信号为读取信号。提供给控制其他逆熔丝单元 160A、160B、160D和未绘示出来的逆熔丝单元的字符线102和源极线220 电压分别是-0.3V和0V，位线则是浮置。
本发明提供的逆熔丝元件可方便地与存储器元件整合制作。相较于一般 DRAM架构的逆熔丝元件，本发明形成源极线来进行选择的逆熔丝单元的编程和读取操作，可避免将数据误写入其他非选择的逆熔丝单元，或避免来自其他逆熔丝单元的漏电，因此可以准确且更有效率。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种逆熔丝元件，包含:
基底，包含多个主动区；
多条沿着一第一方向延伸的字符线，埋设在该基底中，各该主动区被两条该字符线切过而被区分成一第一掺杂区和两第二掺杂区；
多条沿着一第二方向延伸的位线，设在该基底上，其中各该主动区的该第一掺杂区通过一位线接触结构与一该位线电连接；
多条与平行于该位线的源极线，设在该基底上，其中各该主动区的两该第二掺杂区各通过一源极线接触结构分别与两该源极线电连接；以及
多个电容结构，沿着各该源极线，夹设在各该源极线接触结构与该源极线之间。
2.如权利要求1所述的逆熔丝元件，其中该第一方向与该第二方向垂直。
3.如权利要求1所述的逆熔丝元件，其中该多个主动区沿着一第三方向延伸，该第三方向与该第一方向夹有一锐角。
4.如权利要求1所述的逆熔丝元件，从顶视图来看，该多条源极线与该多条位线均沿着该第二方向延伸并且在该第一方向上交替排列。
5.如权利要求3所述的逆熔丝元件，其中两相邻该位线之间暴露出来的第二掺杂区是电连接至同一条该源极线。
6.如权利要求1所述的逆熔丝元件，从剖视图来看，该源极线的位置高于该位线的位置。
7.如权利要求1所述的逆熔丝元件，其中该位线接触结构沿着该第二方向延伸。
8.如权利要求1所述的逆熔丝元件，其中该电容结构包含底金属层，顶金属层以及绝缘层夹设在该底金属层与该顶金属层之间。
9.如权利要求8所述的逆熔丝元件，其中该底金属层完全重叠在该源极线接触结构正上方，两者具有完全对齐的侧壁。
10.如权利要求8所述的逆熔丝元件，该顶金属层与该绝缘层完全重叠且具有完全对齐的侧壁。
11.如权利要求9所述的逆熔丝元件，其中该顶金属层与该绝缘层的其中一对侧壁对齐于该源极线的两侧壁，另一对侧壁完全被该源极线覆盖。
12.如权利要求8所述的逆熔丝元件，其中该顶金属层与该绝缘层具有相同的面积，并且大于该底金属层的面积。
13.如权利要求1所述的逆熔丝元件，其中该逆熔丝元件的特征尺寸为6F2。
14.一种逆熔丝元件的操作方法，包含:
提供一逆熔丝元件，包含:
多行字符线；
多列位线；
多列源极线与该多列位线交替排列，其中第n列该源极线位于第n列与第n+1列该位线之间；
多个逆熔丝单元，各该逆熔丝单元包含一栅极与一电容，该栅极由一该字符线控制，该栅极的一端与一该位线连接，另一端通过该电容与一该源极线连接，其中由第m行字符线控制的一对该逆熔丝单元的该栅极一端共同连接至第n列该源极线，另一端分别连接至第n列该位线与第n-1列该位线；以及
提供一字符线控制信号至第m行该字符线，一逆熔丝控制信号至第n列该源极线，一第一位线控制信号至第n列该位线，一第二位线控制信号至第n+1列该位线，以对该对逆熔丝单元进行编程或读取的操作。
15.如权利要求14所述的操作方法，该字符线控制信号为一第一电压，该第一电压大于该栅极的开启电压。
16.如权利要求15所述的操作方法，当该操作方法为编程时，该逆熔丝控制信号为一第二电压，该第一位线控制信号为一第三电压，该第二位线控制信号为一第四电压，其中该第二电压大于该第三电压以及该第四电压。
17.如权利要求16所述的操作方法，其中当该操作方法为编程该对逆熔丝单元中与第n列该位线连接的该逆熔丝单元时，该第二电压与该第三电压的差值大于该电容的击穿电压，该第二电压与该第四电压的差值小于该电容的击穿电压。
18.如权利要求16所述的操作方法，其中当该操作方法为编程该对逆熔丝单元中与第n+1列该位线连接的该逆熔丝单元时，该第二电压与该第三电压的差值小于该电容的击穿电压，该第二电压与该第四电压的差值大于该电容的击穿电压。
19.如权利要求15所述的操作方法，当该操作方法为读取该对逆熔丝单元中与第n列该位线连接的该逆熔丝单元时，该逆熔丝控制信号为一第五电压，该第一位线控制信号为一读取信号，该第二位线控制信号为浮置。
20.如权利要求15所述的操作方法，当该操作方法为读取该对逆熔丝单元中与第n+1列该位线连接的该逆熔丝单元时，该逆熔丝控制信号为一第五电压，该第二位线控制信号为一读取信号，该第一位线控制信号为浮置。
CN201710701041.7A 2017-08-16 2017-08-16 逆熔丝元件及其操作方法 Active CN109411444B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710701041.7A CN109411444B (zh) 2017-08-16 2017-08-16 逆熔丝元件及其操作方法
US16/027,358 US10770159B2 (en) 2017-08-16 2018-07-04 Antifuse device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710701041.7A CN109411444B (zh) 2017-08-16 2017-08-16 逆熔丝元件及其操作方法

Publications (2)

Publication Number Publication Date
CN109411444A true CN109411444A (zh) 2019-03-01
CN109411444B CN109411444B (zh) 2020-09-15

Family

ID=65361184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710701041.7A Active CN109411444B (zh) 2017-08-16 2017-08-16 逆熔丝元件及其操作方法

Country Status (2)

Country Link
US (1) US10770159B2 (zh)
CN (1) CN109411444B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265396A (zh) * 2019-06-28 2019-09-20 芯盟科技有限公司 存储器结构及其形成方法
CN110429084A (zh) * 2019-08-13 2019-11-08 德淮半导体有限公司 存储器的结构及其形成方法
CN112349313A (zh) * 2020-11-30 2021-02-09 福建省晋华集成电路有限公司 半导体存储器件
TWI782499B (zh) * 2020-09-10 2022-11-01 日商鎧俠股份有限公司 半導體裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987100B (zh) * 2019-05-23 2024-06-21 长鑫存储技术有限公司 半导体结构及其制造方法、存储器
US11145591B2 (en) * 2019-11-18 2021-10-12 International Business Machines Corporation Integrated circuit (IC) device integral capacitor and anti-fuse
US20210167068A1 (en) * 2019-12-03 2021-06-03 Nanya Technology Corporation Memory device
US11094388B1 (en) * 2020-07-20 2021-08-17 Winbond Electronics Corp. Anti-fuse device and program method using the same
US20230012005A1 (en) * 2021-07-07 2023-01-12 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and same
TWI767850B (zh) * 2021-10-05 2022-06-11 華邦電子股份有限公司 反熔絲元件及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110122672A1 (en) * 2008-01-18 2011-05-26 Renesas Electronics Corporation Non-volatile semiconductor memory device
CN103545290A (zh) * 2012-07-16 2014-01-29 爱思开海力士有限公司 半导体器件的反熔丝、其制造方法以及半导体组件和系统
CN106057780A (zh) * 2015-04-10 2016-10-26 爱思开海力士有限公司 反熔丝、反熔丝阵列及其操作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150706A (en) 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6680520B2 (en) 2000-03-14 2004-01-20 International Business Machines Corporation Method and structure for forming precision MIM fusible circuit elements using fuses and antifuses
WO2003025944A1 (en) 2001-09-18 2003-03-27 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6735108B2 (en) 2002-07-08 2004-05-11 Micron Technology, Inc. ROM embedded DRAM with anti-fuse programming
US8022503B2 (en) 2008-06-03 2011-09-20 United Microelectronics Corp. Anti-fusse structure and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110122672A1 (en) * 2008-01-18 2011-05-26 Renesas Electronics Corporation Non-volatile semiconductor memory device
CN103545290A (zh) * 2012-07-16 2014-01-29 爱思开海力士有限公司 半导体器件的反熔丝、其制造方法以及半导体组件和系统
CN106057780A (zh) * 2015-04-10 2016-10-26 爱思开海力士有限公司 反熔丝、反熔丝阵列及其操作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265396A (zh) * 2019-06-28 2019-09-20 芯盟科技有限公司 存储器结构及其形成方法
CN110429084A (zh) * 2019-08-13 2019-11-08 德淮半导体有限公司 存储器的结构及其形成方法
CN110429084B (zh) * 2019-08-13 2022-04-26 德淮半导体有限公司 存储器的结构及其形成方法
TWI782499B (zh) * 2020-09-10 2022-11-01 日商鎧俠股份有限公司 半導體裝置
US11670631B2 (en) 2020-09-10 2023-06-06 Kioxia Corporation Semiconductor device
CN112349313A (zh) * 2020-11-30 2021-02-09 福建省晋华集成电路有限公司 半导体存储器件

Also Published As

Publication number Publication date
US10770159B2 (en) 2020-09-08
US20190057754A1 (en) 2019-02-21
CN109411444B (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
CN109411444A (zh) 逆熔丝元件及其操作方法
CN102067315B (zh) 包括具有被电隔离的柱的二极管的共享的二极管器件部的叠轨式堆叠的非易失性存储器阵列
US7256446B2 (en) One time programmable memory cell
CN104396014B (zh) 以反熔丝为特征的集成电路器件及其制造方法
JP4718119B2 (ja) Ｒｒａｍアレイの製造方法及びｒｒａｍ
KR20110032252A (ko) 수직 어레이 트랜지스터를 갖는 저항성 메모리 소자
US9679903B2 (en) Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse
US10354728B2 (en) Write verification and resistive state determination based on cell turn-on characteristics for resistive random access memory
JP2009260052A (ja) 不揮発性半導体記憶装置とその製造方法および半導体装置
JP2015082545A (ja) 抵抗変化素子
KR100967680B1 (ko) 상변화 기억 소자 및 그의 제조방법
CN107910316B (zh) 半导体器件反熔丝结构及其写入和读取方法
CN108878644A (zh) 一种nor型阻变存储器及制备方法
CN113611666B (zh) 晶体管阵列及其制造方法、半导体器件及其制造方法
US20220293628A1 (en) Memory device and method for manufacturing the same and method for operating the same
JP2006332671A (ja) 相変化記憶素子及びその製造方法
CN114429991A (zh) 反熔丝晶体管及其制造方法、存储单元及其阵列、芯片
CN113921521A (zh) 半导体装置及其制造方法
TWI559304B (zh) 一次性編程電阻式記憶體
KR20090001193A (ko) 상 변화 기억 소자 및 그의 제조방법
US20230101075A1 (en) Transistor capable of electrically controlling a threshold voltage and semiconductor device including the transistor
CN220476237U (zh) Nor型存储器件
CN113629054B (zh) U型晶体管阵列及其形成方法、半导体器件及其形成方法
CN115084187A (zh) 半导体存储器元件及其制作方法
CN118574427A (zh) 一种半导体结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant