CN109390334B - 用于通信系统收发器接口的设备 - Google Patents

用于通信系统收发器接口的设备 Download PDF

Info

Publication number
CN109390334B
CN109390334B CN201810905265.4A CN201810905265A CN109390334B CN 109390334 B CN109390334 B CN 109390334B CN 201810905265 A CN201810905265 A CN 201810905265A CN 109390334 B CN109390334 B CN 109390334B
Authority
CN
China
Prior art keywords
bipolar junction
type
junction transistor
well
directional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810905265.4A
Other languages
English (en)
Other versions
CN109390334A (zh
Inventor
J·A·塞尔瑟多
何林峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN109390334A publication Critical patent/CN109390334A/zh
Application granted granted Critical
Publication of CN109390334B publication Critical patent/CN109390334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

本公开涉及用于通信系统收发器接口的设备。公开用于保护电路免受瞬态电事件影响的集成电路器件。集成电路器件包括第一双极结型晶体管(BJT)和与第一BJT交叉耦合以作为第一半导体可控整流器(SCR)操作的第二BJT，其中第一BJT的基极连接到第二BJT的集电极和第二BJT的基极连接到第一BJT的发射极或集电极。集成电路器件另外包括触发装置，包括第一二极管，所述第一二极管的阴极电连接到第一BJT的基极。集成电路器件还包括第三BJT，与第二BJT交叉耦合以作为第二SCR操作，其中所述第三BJT具有连接到所述第二BJT的基极的集电极和连接到所述第二BJT的集电极的基极。

Description

用于通信系统收发器接口的设备
技术领域
公开的技术涉及电子设备，更具体地涉及用于通信系统收发器接口的保护设备，用于提供对瞬态电事件(例如电过应力/静电放电)的保护。
背景技术
某些电子系统可能暴露于持续时间相对较短并且具有快速变化的电压和/或电流的瞬态电事件。瞬态电事件可包括例如静电放电(ESD)或由电荷从物体或人突然释放到电子系统引起的电磁干扰事件。
由于过电压条件和/或IC的相对较小区域的高功率耗散，瞬态电事件可能损坏电子系统内的集成电路(IC)。这种快速和高功率耗散可潜在地导致核心电路的损坏，例如，栅极氧化物穿通、结损坏、金属损坏和表面电荷累积、以及其它破坏性现象。此外，瞬态电事件可引起闩锁(换句话说，无意中产生低阻抗路径)，从而破坏IC的功能并导致IC的永久性损坏。
发明内容
在一个方面中，集成电路器件包括第一双极结型晶体管(BJT)和与第一BJT交叉耦合以作为第一半导体可控整流器(SCR)操作的第二BJT，其中第一BJT的基极连接到第二BJT的集电极，并且第二BJT的基极连接到第一BJT的发射极或集电极。集成电路器件另外包括触发装置，包括第一二极管，所述第一二极管的阴极电连接到第一BJT的基极。集成电路器件还包括第三BJT，与第二BJT交叉耦合以作为第二SCR操作，其中所述第三BJT具有连接到所述第二BJT的基极的集电极和连接到所述第二BJT的集电极的基极。
在另一个方面中，集成电路器件包括：半导体基板，其中形成有双向半导体可控整流器(SCR)，其中双向SCR形成在第一端子和第二端子之间，并且其中所述双向SCR包括第一类型的中心阱，其中形成有第二类型的中心重度掺杂区域。集成电路器件另外包括形成在半导体基板上方的多个金属化层和一对二极管，其中每个二极管的阴极通过一个或多个金属化层电连接到第一类型的中心阱。
在另一个方面中，集成电路器件包括：半导体基板，其中形成有三个或更多个阱，所述阱包括插入第二类型的第一阱和第二类型的第二阱之间的第一类型的第一阱。集成电路器件另外包括形成在半导体基板上方的多个金属化层。集成电路器件另外包括多个双极结型晶体管(BJT)，形成在所述三个或更多个阱中并且被配置为作为双向半导体可控整流器(SCR)和作为在所述三个或更多个阱中形成的SCR操作，其中所述双向SCR和SCR中的每个包括一对双极结型晶体管(BJT)，其中每一对BJT的基极连接到一对BJT中的另一个的集电极。集成电路器件另外包括第一类型的第二阱和第一类型的第三阱形成在所述半导体基板中并且被所述三个或更多个阱插入。第一二极管形成在第一类型的第二阱和第二类型的第一阱中，并且第二二极管形成在第一类型的第三阱和第二类型的第二阱中。所述第一和第二二极管的阴极通过金属化层中的一个或多个彼此电连接。
附图说明
图1A是根据实施例的具有一个或多个系统级双向保护器件的片上系统芯片(SOC)或系统级封装(SIP)的示意图。
图1B是根据实施例的具有双向保护器件的收发器集成电路的示意图。
图1C是根据实施例的以堆叠配置布置并且其中集成有双向保护器件的系统级封装(SIP)的示意性侧视图。
图1D是根据实施例的集成有双向保护器件的以横向相邻配置布置的系统级封装(SIP)的示意性平面图。
图2A和2B是根据实施例的具有双向保护器件的示例性收发器接口的示意性电路图。
图3A是根据实施例的具有触发装置和增益控制的双向半导体可控整流器(SCR)的双向保护器件的示意电路图。
图3B示出了根据实施例的触发装置和增益控制的双向SCR的示意性准静态电流-电压曲线。
图3C示出了根据实施例的触发装置和增益控制的双向SCR的示意性电压-时间曲线，其分别对应于触发装置和增益控制的双向SCR。
图4A是根据实施例的具有PNP双极结型晶体管-基触发装置和增益控制的双向SCR的双向保护器件的示意电路图。
图4B是根据实施例的具有雪崩二极管-基触发装置和增益控制的双向SCR的双向保护器件的示意电路图。
图4C是根据实施例的具有NPN双极结型晶体管-基触发装置和增益控制的双向SCR的双向保护器件的示意性电路图。
图5是根据实施例的具有多个PNP双极结型晶体管-基触发装置和增益控制的双向SCR的双向保护器件的示意电路图。
图6A是根据实施例的具有触发装置和增益控制的双向SCR的双向保护器件的示意性剖视图。
图6B是图6B中所示的双向保护器件的俯视图。
图7A是根据实施例的双向保护器件的等效电路图。
图7B是根据实施例的图7A中所示的双向保护器件的示意性剖视图。
图8A是根据实施例的具有包括二极管的触发装置的双向保护器件的等效电路图。
图8B是根据实施例的图8A中所示的双向保护器件的示意性剖视图。
图9是示出根据实施例的具有不同配置的双向保护器件的模拟DC电流-电压(IV)曲线的曲线图。
图10A是示出根据实施例的具有不同配置的双向保护器件的传输线脉冲(TLP)测试条件下的模拟电压-时间(V-t)曲线的曲线图。
图10B是示出根据实施例的在具有不同配置的双向保护器件的非常快的传输线脉冲(VFTLP)测试条件下的模拟电压-时间(V-t)曲线的曲线图。
图11A是根据实施例的具有包括二极管的触发装置的双向保护器件的示意性剖视图。
图11B示出了流过图11A所示的双向保护器件中的不同电流路径的模拟电流的相对比例。
图12A是根据实施例的具有触发装置的双向保护器件的等效电路图，该触发装置包括二极管和多个SCR电流路径。
图12B是根据实施例的图12A中所示的双向保护器件的示意性剖视图。
图12C是根据替代实施例的图12A中所示的双向保护器件的示意性剖视图。
图13A是根据实施例的双向保护器件的示意性剖视图，该双向保护器具有包括二极管和多个SCR电流路径的触发装置。
图13B示出了流过图13A所示的双向保护器件中的不同电流路径的模拟电流的相对比例。
图14A是示出根据实施例的具有不同配置的双向保护器件的传输线脉冲(TLP)测试条件的实验电流-电压(IV)曲线的曲线图(线性标度)。
图14B是示出图14A中所示的实验电流-电压(IV)曲线的曲线图(对数标度)。
图15A是示出根据实施例的具有不同配置的双向保护器件的非常快的传输线脉冲(VFTLP)测试条件下的实验电流-电压(IV)曲线的曲线图。
图15B是示出根据实施例的具有不同配置的双向保护器件的非常快的传输线脉冲(VFTLP)测试条件下的实验电压-时间(V-t)曲线的曲线图。
具体实施方式
以下对实施例的详细描述呈现了本发明的特定实施例的各种描述。然而，本发明可以以权利要求所定义和涵盖的多种不同方式实施。在本说明书中，参考附图，其中相同的附图标记可表示相同或功能相似的元件。
如本文所使用的诸如上、下等的术语是指如图中所示定向的设备，并且应相应地进行解释。还应当理解，因为半导体器件(例如晶体管)内的区域是通过掺杂具有不同杂质或不同浓度杂质的半导体材料的不同部分来定义的，不同区域之间的离散物理边界实际上可能不存在于完成的设备中，而是区域可以从一个转换到另一个。附图中所示的一些边界属于这种类型，并且仅作为读者的帮助而被示为突然结构。在下面描述的实施例中，p型区域可以包括诸如硼的p型半导体材料作为掺杂剂。此外，n型区域可以包括诸如磷的n型半导体材料作为掺杂剂。本领域技术人员将理解下面描述的区域中的各种浓度的掺杂剂。
用于各种应用的新兴集成电路(IC)(包括使用低压CMOS工艺制造的汽车和消费电子)越来越多地使用在相对高的双向电压下操作的输入/输出(I/O)接口引脚。这些IC通常在相对恶劣的环境中工作，并且应符合适用的静电放电(ESD)和电磁干扰抗扰度(EMI)规范。强大的ESD和EMI抗扰性是理想的，因为IC可能会受到超出普通工作条件的各种高压瞬态电气事件的影响。
瞬态电事件可以是例如快速变化的高能信号，例如静电放电(ESD)事件。瞬态电气事件可以与由用户接触引起的过电压事件相关联。在其他情况下，制造商可以生成瞬态电气事件，以在规定的应力条件下测试收发器集成电路的稳健性，这可以通过各种组织设定的标准来描述，例如联合电子设备工程委员会(JEDEC)、国际电工委员会(IEC)和汽车工程委员会(AEC)。
可以采用各种技术来保护IC的核心或主电路免受这些破坏性瞬态电事件的影响。一些系统采用外部片外保护器件来确保核心电子系统不会因瞬态静电和电磁事件而受损。然而，由于性能、成本和空间考虑，对与主电路单片集成的保护器件的需求日益增加，即要保护的电路。
通过将保护器件提供给IC的引脚或焊盘来增强电子电路的可靠性。当瞬态电事件的电压达到触发电压时，保护器件可以通过从高阻抗状态转换到低阻抗状态来将焊盘处的电压电平维持在预定安全范围内。此后，保护器件可以在瞬态电事件的电压达到正或负故障电压之前分流与瞬态电事件相关联的电流的至少一部分，该正故障电压或负故障电压可导致IC损坏的最常见原因之一。例如，保护器件可以被配置为保护内部电路免受超过IC功率高和低功率(例如，接地)电压供应水平的瞬态信号的影响。可能希望保护器件可配置用于不同的电流和电压(I-V)阻断特性，并且能够在正常工作电压条件下提供具有快速操作性能和低静态功耗的正和负瞬态电事件的保护。
在速度与电流和电压处理能力平衡方面，保护要求越来越复杂的一个技术领域是使用片上系统(SOC)或系统级封装(SIP)的技术。
图1A是根据本文公开的实施例的片上系统(SOC)/系统级封装(SI P)100的示意图，其中集成有双向保护器件。SOC/SIP 100包括集成用于各种应用的各种组件的信号处理平台，包括消费者通信系统、医疗保健生命信号处理、机器人和关键任务工业、仪器仪表、航空航天和汽车平台、以及其他应用。SOC/SIP 100包括一个或多个双向保护器件(例如，虚线圆圈组件)，其可以是收发器接口处的系统级保护器件，例如，多通道收发器接口(RXA、RXB、TXA、TXB等)用于保护各种组件。SOC/SIP 100通常包括主中心数字信号处理控制器中的一个或多个，例如微处理器和存储器单元，其可以通信地耦合到用于模拟数据采样和数据转换的数据采集功能块，用于远程控制的无线收发器，用于交替感测感兴趣的关键参数的传感器组，例如，温度、压力、强度、气体浓度、位置、光强度或化学成分，电力管理和能量收集系统，以调节系统中的电力条件，其他功能块。具有这些和其他功能块的SIP或异质集成SOC可以在一个或多个半导体工艺技术中实现，并且在其中集成有双向保护器件，用于在与不同终端应用相关联的可变环境条件下的可靠操作。
图1B是根据实施例的其中集成有双向保护器件156的收发器IC 150的示意图。收发器IC 150包括耦合到核心电路152的收发器接口电路154，例如多用途数据处理控制电路，其可用于各种应用，包括消费者通信系统中的数据采样和双工通信应用、医疗保健至关重要信号处理和任务关键型工业、仪器仪表、航空航天和汽车平台等。收发器接口电路154被配置为耦合到收发器158，用于在其间接收和/或发送信号。当耦合到收发器158时，收发器接口电路154同时直接电连接到双向保护器件156，用于保护收发器接口电路154。核心电路152被配置为产生用于收发器接口154的控制信号以便控制它的信令操作。
仍然参考图1B，双向保护器件156电连接在收发器158和电源低电压V1之间，电源低电压V1可以是例如低阻抗电源低电源，例如接地。当收发器158例如通过接口引脚接收到瞬态电事件时，双向保护器件156可以将与瞬态电事件相关联的电流转移或分流到电源低电压V1，例如系统接地(GND)，从而防止损坏电连接到接口引脚的内部电路元件。
收发器接口电路154可以在具有各种共模电压范围的输入信号下操作。各种操作环境下的过电压条件的范围包括例如由ISO-7637和ISO-16750标准定义的范围。为了在这些环境下响应，可能需要设计保护器件156以在可变的双向阻挡电压下操作，快速响应(例如，在2ns内)并处理大量的应力电流，在例如由IEC61000-4-2或ISO10605标准定义的应力条件下以安全地防止系统损坏。另外，在一些应用中，可能希望使保护器件156具有可变和/或不对称的触发电压以及可变和/或不对称的保持电压。
图1C是根据实施例的以堆叠配置布置并且其中集成有双向保护器件的系统级封装(SIP)160的示意性侧视图。SIP 160包括多个片上系统(SOC)，包括第一SOC 162和第二SOC 164彼此通信地耦合并且使用胶层168以堆叠配置物理地附接。根据实施例，第一SOC162可以是例如在第一种半导体工艺技术中实现的高性能信号处理、传感和通信SOC，第二SOC 164可包括以第二半导体工艺技术实现的双向保护器件。第二SOC 164被配置为通过集成双向保护器件耦合到外部接触引线172，从而为SIP 160提供针对瞬态电事件的保护。
图1D是根据实施例的以横向相邻配置布置的系统级封装(SIP)180的示意性平面图，其中集成有双向保护器件。SIP 180包括多个SOC，包括第一片上系统(SOC)184和第二片上系统(SOC)188，它们通信地耦合并且彼此横向相邻。第二SOC 188可以是例如在多种专用半导体工艺技术中实现的高性能信号处理器、隔离器、传感或通信SOC。根据实施例，第一SOC 184可以包括以不同的半导体工艺技术实现的多个双向保护器件186a-186c。第二SOC184被配置为通过集成在其中的双向保护器件耦合到多个外部触点引线，从而为SIP 180提供针对瞬态电事件的保护。在SOC内或在管芯和封装引脚之间的不同管芯之间的多个连接可以形成为适合于在所公开技术的范围内的应用。
图2A和2B分别示出了收发器接口200和250的电路图，根据实施例，收发器接口200和250可以用双向保护器件实现。在正常操作环境中，收发器接口200、250可以是例如接口IC，例如半双工或全双工通信收发器IC，其中端子或引脚直接暴露给用户，例如，连接到汽车电缆或工业机械硬度。收发器接口200、250可用于通过接口传送数据，例如通过使用低压差分信令。
参照图2A，收发器接口200包括第一和第二端子(左和右Tx_Rx)、功率钳204、第一至第四电路驱动器控制单元208a-208d、第一钳位器件202a、第二钳位器件202b、第一至第六n型金属氧化物半导体(NMOS)晶体管216a-216f、第一透彻第四p型金属氧化物半导体(PMOS)晶体管212a-212d、第一电阻器R1和第二电阻器R2。
NMOS晶体管216a-216f和PMOS晶体管212a-212d可用于通过端子Tx_Rx电传输信号。例如，电路驱动器控制单元208a-208d可用于控制NMOS晶体管216a-216f和PMOS晶体管212a、212d的栅极电压，以控制端子Tx_Rx之间的差分电压。电压可以具有正极性或负极性。
第一钳位器件202a包括电连接到第一端子Tx_Rx(左)的第一端子和电连接到电源低电压(基板电压VSUB)的第二端子。类似地，第二钳位器件202b包括电连接到第二端子Tx-Rx(右)的第一端子和电连接到基板电压VSUB的第二端子。第一和第二钳位器件202a、202b可用于保护收发器接口200免受ESD和/或EMI事件的影响。钳位器件202a、202b可以保护收发器接口200的组件，包括例如与组件相关联的寄生基板器件。
图2B示出了根据实施例的另一收发器接口250的电路图，其可包括本文所述的一个或多个双极性过压钳位器件。收发器接口250包括第一引脚1、第二引脚2、收发器电路(Tx/Rx)253、第一钳位器件257a、第二钳位器件257b、第一n型金属氧化物半导体(NMOS)晶体管258a、第二NMOS晶体管258b、p型金属氧化物半导体(PMOS)晶体管259a、第二PMOS晶体管259b、第一电阻器260a、第二电阻器260b、第三电阻器260c、第四电阻器260d、第一二极管结构261a和第二二极管结构261b。
NMOS晶体管258a、258b和PMOS晶体管259a、259b可用于在第一和第二引脚1、2上电传输信号。例如，收发器电路253可用于控制NMOS晶体管258a、258b的栅极电压，PMOS晶体管259a、259b例如用于控制第一和第二引脚1、2之间的差分电压。电压可以具有正极性或负极性。
仍然参考图2B，收发器接口250可以从电源高电源电压V2和电源低电源电压V1接收电力。收发器接口250的某些组件，例如NMOS晶体管258a、258b、PMOS晶体管259a、259b、二极管结构261a、261b和钳位器件257a、257b可以在基板中制造，该基板使用基板电压VSUB进行偏置。
各种寄生基板装置可以存在于收发器接口250中。寄生基板装置可以包括电连接到基板电压VSUB的端子。在没有保护的情况下，寄生基板装置可能在ESD和/或EMI条件下被损坏。
在所示的配置中，NMOS晶体管258a、258b分别包括寄生基板双极晶体管267a、267b。另外，PMOS晶体管259a、259b包括寄生基板二极管268a-268d。此外，二极管结构261a、261b分别包括寄生基板二极管268e、268f。尽管图2B中示出了某些寄生基板装置，但寄生基板装置的其他配置也是可能的。
第一钳位器件257a包括电连接到第一引脚1的第一端子VH、电连接到电源低电压V1的第二端子VL、以及电连接到基板电压VSUB的基板端子。另外，第二钳位器件257b包括电连接到第二引脚2的第一端子VH、电连接到电源低电压V1的第二端子VL、以及电连接到基板电压VSUB的基板端子。第一和第二钳位器件257a、257b可用于保护收发器接口250免受ESD和/或EMI事件的影响。钳位器件257a、257b可以保护收发器接口250的组件，包括例如与组件相关联的寄生基板装置。
图2A和2B的收发器接口200和250分别示出了可以用本文所述的双向保护器件实现的示例收发器接口。然而，收发器接口可以以其他方式实现以满足通信协议约束。
另外，尽管已经在收发器接口的背景下示出了钳位器件，但是本文描述的钳位器件可以用于各种IC和其他电子器件，包括例如工业控制系统、接口系统、电源管理系统、微机电系统(MEMS)传感器系统、汽车系统、无线基础设施系统和/或数字信号处理(DSP)系统。另外，尽管收发器接口20已经示出为包括两个信号引脚和两个钳位器件，但是可以包括更多或更少的钳位器件和引脚以满足系统规范。此外，夹具装置可以以其他方式连接。例如，钳位器件的端子可以以其他方式连接，例如连接到其他节点和/或电压。
一些保护器件包括一个或多个半导体可控整流器(SCR)，其可以提供针对具有相对高的电压和/或电流密度的电过应力(EOS)事件的不对称或对称阻断保护。然而，一些SCR具有较慢的响应时间，这可能损害保护可能受低输入电阻约束(例如<20Ω)的电子系统的能力。保护器件通常需要满足竞争需求，即提供对具有高电压的EOS脉冲的保护，同时提供足够高的保持电压以防止闩锁，同时配置为快速响应瞬态应力。然而，同时满足竞争需求可能是困难的，因为一个参数的改进经常导致其他参数的退化。例如，SCR的两个端子之间的相对长的间隔可以增加阻塞和保持电压。然而，这种方法可以导致响应于EOS事件的较低的开启速度和较高的过冲电压。为解决过冲问题而提出的一些选项包括使用外部触发电路来加速开启过程。然而，采用外部触发电路导致更大的占用面积、更高的成本，并且并不总是适用于具有高双极性电压摆动信号的接口电路。因此，在下文中，提供的保护器件的各种实施例是紧凑的并且具有快速响应时间。
图3A是根据实施例的双向保护器件400的示意性电路图，该双向保护器件400具有触发装置和增益控制的双向半导体可控整流器(SCR)。参照图3A，双向保护器件400包括第一端子(T1)和第二端子(T2)，其被配置为在其间接收瞬态电信号，例如，瞬态正或负电压信号可能超过双向保护器件400的触发电压。例如，T1或T2中的一个可以是IC的信号引脚或焊盘，而T1或T2中的另一个可以是电源低引脚或焊盘，例如与电源低压电源相关的焊盘，如VSS或地。
图3A的双向保护器件400包括配置成提供第一电流分流路径的触发装置402和配置成提供第二电流分流路径的双向半导体可控整流器(SCR)404。触发装置402和双向SCR404彼此电耦合并且配置成使得触发装置402在阈值处理或触发时放电或接收第一电流，或者释放电荷载体(即电子或空穴)，其至少部分地使双向SCR 404触发以释放第二电流。
双向保护器件400的触发装置402包括NPN双极结型晶体管(BJT)410、PNP双极结型晶体管(BJT)406或雪崩PN二极管408中的一个或多个。触发装置402的示例下面将更详细地描述具有各种装置的装置。图4A示出了具有NPN BJT的实施例，图4B示出了具有雪崩PN二极管的示例实施例，图4C示出了具有PNP BJT的实施例。触发装置402具有第一装置端子t1和第二装置端子t2，每个装置可以是触发装置402的晶体管端子或二极管端子之一。触发装置402的t1电连接(例如直接连接)在双极保护器件400的T1，而触发装置402的t2电连接(例如通过第三个电阻(R3)连接)到双向SCR 404并且被配置为向其提供电流或从其接收电流(即提供电荷载体)。在各种实施例中，触发装置的t2可以连接到双向SCR 404的中心区域，例如NPNPN双向SCR的中心n型区域。
应当理解，虽然未在图3A中示出，但是可以存在另外的触发装置，其具有第三端子(t3，未示出)，其电连接(例如，直接连接)到双极保护器件400的T2并且通过第三电阻器(R3)共同连接到双向SCR 404。具有附加触发装置的实施例在下文中参考图5更详细地描述infra。
双向SCR 404包括第一NPN双极晶体管(BJT)412、PNP双向双极晶体管(BJT)414和第二NPN双极晶体管(BJT)416。第一NPN BJT 412的发射极通过第一电阻器R1电连接到T1，第一NPN BJT 412的基极共同电连接到T1，使得集电极和第一NPN BJT 416的基极通过R1彼此电连接。第一NPN BJT 412的基极电连接到PNP双向BJT 414的集电极/发射极(C/E)，并且第一NPN BJT 412的集电极电连接到PNP双向BJT 414的基极。类似地，第二NPN BJT 416的发射极通过第二电阻器R2电连接到T2，并且第二NPN BJT 416的基极通常电连接到T2，使得集电极和第二NPN BJT 416的基极通过R2彼此电连接。第二NPN BJT 416的基极电连接到PNP双向BJT 414的发射极/集电极(E/C)，并且第二NPN BJT 416的集电极电连接到PNP双向BJT 414的基极。
现在参考图3A中所示的触发装置402和双向SCR 404之间的电连接，触发装置402的第一装置端子t1通过第一电阻器R1电连接到第一NPN BJT 412的发射极。也就是说，第一NPN BJT 412的发射极和触发装置402的第一装置端子t1共同电连接到T1，用于接收瞬态电信号。另外，触发装置402的第二装置端子t2通过第三电阻器R3电连接到PNP双向BJT 414的基极，使得一旦被激活，触发装置402被配置为提供或接收双向SCR 404触发电流ITR以至少部分地引起双向SCR 404的激活，这将在下面更详细地讨论。在所示实施例中，触发装置402被配置为向PNP双向BJT 414的基区供应电子。在下文中，描述双向SCR 404的操作原理，接着是触发装置402的操作原理和触发装置402与双向SCR 404的电耦合。
在一个说明性方面，双向SCR 404可被描述为包括PNP双向BJT 414和第一NPN BJT412，其被配置为响应于在T2处相对于T1接收的正电压(或在T1处相对于T2接收的负电压)而被激活的第一NPNP SCR。双向SCR 404可以被描述为另外包括PNP双向BJT 414和第二NPNBJT 416，其被配置为响应于在T1处相对于T2接收的正电压(或相对于T1在T2处接收的负电压)而被激活的第二NPNP SCR。以这种方式，双向SCR 404可以在T1和T2之间的任一电压极性中被触发。
第一NPNP SCR包括：包括第一NPN BJT 412的发射极的第一N区、包括可以与第一NPN BJT 412的基极共用或连接的PNP双向BJT 414的集电极/发射极(C/E)的第一P区、包括可与第一NPN BJT 412的集电极共用或连接的PNP双向BJT 414的基极的第二N区、包括PNP双向BJT 414的发射极/集电极(E/C)的第二P区。如本文所述，第一N区、第二N区和第二P区有时可分别被称为作为第一NPNP SCR的“阴极”、“栅极”和“阳极”。
类似地，第二NPNP SCR包括：包括第二NPN BJT 416的发射极的第一N区、包括可以与第二NPN BJT 416的基极共用或连接的PNP双向BJT 414的发射极/集电极(E/C)的第一P区、包括可与第二NPN BJT 416的集电极共用或连接的PNP双向BJT 414的基极的第二N区、包括双向PNP BJT 414的集电极/发射极(C/E)的第二P区。如本文所述，第一N区、第二N区和第二P区有时可以分别是称为第二NPNP SCR的“阴极”、“栅极”和“阳极”。
不受任何理论的束缚，应当理解，第一和第二NPNP SCR中的每一个可以以不同方式激活。一种激活模式与施加在第一或第二NPNP SCR的阴极和阳极之间的电压相关联。该模式有时被称为电压触发，其发生在超过阈值的正向电压(即，正电压)被放置在相对于NPNP SCR的阴极的阳极之间时。在低于第一NPNP SCR的阈值电压的正向电压下，第一N型区域与第一P型区域之间的第一NP结和第二N型区域与第二P型区域之间的第二NP结之间的第一NP结正向偏置，而第一P型区域和第二N型区域之间的中间PN结最初是反向偏置的。最初，很少的电流流过PNPN SCR，因为很少的载流子穿过中间的PN结。然而，在超过第一NPNP SCR的第一阈值的正向电压或其之上，第一NPNP SCR部分地由于中间PN结中的载流子的雪崩倍增而开始导通。一旦击穿开始，第一个P型区域和第二个N型区域中多数载流子的增加驱动中间PN结正向偏置，导致低阻抗状态，其中第一NPNP SCR的所有结点变为向前偏见。当在相对于第二NPNP SCR的阴极的阳极之间放置超过阈值的正向电压时，类似条件可以触发第二NPNP SCR进入低阻抗状态。
欠压触发模式，当瞬态电气事件在T1上相对于T2产生负电压时，其绝对值超过第一触发电压(VTR1)，或T2上相对于T1的负电压，其绝对值超过第二触发电压(VTR2)，第一和第二NPNP SCR都可以被阈值化，使得双向SCR 204被激活。作为关于图3A的双向SCR 404的说明性示例事件序列，响应于T1上的负电压相对于T2超过VTR1，第一NPN BJT 412可以开始导通，导致其集电极电位被拉低，这反过来拉低PNP双向BJT 414的基极电位。这反过来导致中间NP结的结击穿，导致PNP双向BJT 414导通。当PNP双向BJT 414开始导通时，其集电极电位被上拉，这反过来拉高第二NPN BJT 416的基极电位。或者，响应于T2上的负电压相对于T1超过VTR2，类似的事件序列可导致双极SCR 404触发进入导电状态。一旦以这种方式触发双向SCR 404，它就进入低阻抗模式，其中通过在第一和第二NPN BJT 412、416中的一个与PNP双向BJT 414之间形成的反馈回路可以保持低阻抗。如上所述，即使T1和T2两端的绝对电压随后低于VTR1和VTR2。
除了上面讨论的电压触发激活模式之外，当多数载流子被提供给上述第一和第二NPNP SCR的栅极时，双极SCR 404的激活可以由另一种激活模式引起，这是图3A中的PNP双向BJT 414的基极。该第二模式(有时称为栅极触发)发生在与如上所述的第一或第二NPNPSCR上的正向电压组合时，电荷载流子(例如，电子)被提供给栅极(例如，第一或第二NPNPSCR的PNP双向BJT 414的基极)。提供给NPNP SCR的栅极的电荷载流子通过将多数载流子提供给栅极区域来加速低阻抗状态，使得可以加速中间PN结的正向偏置，从而加速低阻抗状态。在图3A的双向SCR 404中，触发装置402被配置为将电荷载流子供应到第一和第二NPNPSCR的栅极。
在操作中，除了其他因素之外，当t1和t2两端的电压超过触发装置402的阈值或触发电压时，触发装置402可被激活。在被激活时，触发装置402引起触发电流ITR的产生，这至少部分地导致双向SCR 404被激活。触发装置402的示例实施例在下文中参考图4A-4C描述。
图3B是示出触发装置和增益控制的双向SCR的电流-电压(IV)曲线的示意图300，如果触发装置未被连接以引起双向SCR的触发，则将单独获得该曲线。特别地，曲线图304示意性地示出了双向SCR 404对在T1和T2之间接收的电压信号的准静态响应，并且曲线图308示意性地示出了触发装置402对在t1和t1之间接收的电压信号的准静态响应。x轴和y轴分别代表准静态电压和相应的电流。IV曲线304和308具有各自的阻挡区域(“OFF”区域)304a和308a，其特征在于在原点和相应的击穿电压VBD1和VBD2之间具有非常高的阻抗。如在图3B中所示的DC或准静态响应的上下文中所使用的，VBD1可以对应于SCR的DC或准静态击穿电压，并且VBD2可以对应于触发装置的BJT或雪崩二极管的DC或准静态击穿电压。当T1和T2两端的电压达到VBD1并且t1和t2两端的电压达到VBD2时，dV/dI变为零，并且发生相应的双向SCR 404和触发装置402的切换。阻挡区域304a和308a之后分别是VBD1和第一保持电压VH1之间以及VBD2和第二保持电压VH2之间的相应的负电阻区域304b和308b(也称为“回跳区域”)，接着是各个正电阻区域(“ON”区域)304c和308c。在保持电压VH1和VH2处，相应的保持电流值分别是IH1和IH2，其可以表示可以维持各个器件的“ON”状态的最小电流电平。根据实施例，双向SCR 404和触发装置402被配置成使得在准静态条件下或响应于具有相对长持续时间(例如，长于约100ns或长于约1μs)的电压信号，双向SCR 404的VBD1低于触发装置402的VBD2。例如，双向SCR 404可以配置成在准静态条件下具有介于约5V和约25V之间、或介于约10V和约20V之间例如大约15V的VBD1，而触发装置402可以被配置为具有介于约10V和约40V之间、约15V和约35V之间、约20V和约30V之间例如约25V的VBD2。
图3C是示出触发装置和增益控制的双向半导体可控整流器的瞬态电压-时间(Vt)曲线的示意图320，其类似于关于图3A描述的那些，单独地(即，没有彼此连接)，用于说明目的。特别地，曲线图314示意性地示出了双向SCR 404对在T1和T2之间接收的相对短脉冲(例如，短于约1μm或短于约100ns)的电压信号的响应，并且曲线图318示意性地示出了触发装置402对在t1和t2之间接收的类似的相对短脉冲电压信号的响应。例如，曲线图320的x轴和y轴分别表示时间和传输线脉冲(TLP)电压。Vt曲线314和318具有各自的阻挡区域(“OFF”区域)314a、318a，其特征在于在原点和对应于双向SCR 404和触发装置402的相应击穿时间tTR1和tTR2之间具有非常高的阻抗。在tTR1和tTR2，dV/dt达到零并且发生触发装置402的切换，随后发生双向SCR 404的切换。阻挡区域314a和318a之后分别在tBD1和第一保持时间tH1之间以及在tBD2和第二保持时间tH2之间的相应的负电阻区域314b和318b，接着是相应的正电阻区域(“ON”区域)314c和318c。在保持时间tH1和tH2，相应的电流值是IH1和IH2。与如上关于图3B所述的各个装置对准静态电压信号的响应不同，双向SCR 404和触发装置402被配置成使得，响应于相对短的持续时间，例如，响应于在T1和T2之间以及在t1和t2之间接收的传输线脉冲，双向SCR 404的触发或接通电压VTR1基本上高于触发装置402的触发或接通电压VTR2。例如，双向SCR 404可以配置成具有，在具有非常短的瞬态电压持续时间的TLP条件下，具有例如在约100ps和约10ns之间例如600ps的上升时间，和/或具有在约5ns和约500ns之间例如100ns的脉冲宽度，在约50V和约150V之间、约75V和约125V之间例如约100V的VTR1，而触发装置402可以配置成具有基本上低于约10V和约50V之间、约20V和约40V之间例如30V的VTR2。
如图3B和3C所示，双向SCR 404和触发装置402中的每一个可以被激活到低阻抗状态的电压可以取决于相应设备接收的激活信号的持续时间，例如，时间宽度。相反，双向SCR404和触发装置402中的每一个可被激活到低阻抗状态的速度可取决于由相应装置接收的激活信号的电压。不受任何理论束缚，这种降低有时被称为dV/dt效应，其效果的大小可以取决于反向偏置结的电容等因素。基于该效果，发明人已经认识到，如图3C所示，双向保护器件400可以被配置成使得与双向SCR404和触发装置402的激活相关联的Vt曲线318和314可以被定制，例如，重叠或分开。在图示的例子中，双向SCR 404和触发装置402的Vt曲线的峰值可以被定制为在特定时间窗口内，例如，以防止对触发装置402的物理损坏，其可以不被配置为处理与双向SCR 404一样多的电流。例如，在各种实施例中，对于具有上面参照图3B描述的VBD1和VBD2值的双向SCR 404和触发装置402，对于具有例如大约100ps和大约10ns之间例如600ps的上升时间的瞬态电压信号，和/或具有大约5ns和大约500ns之间例如100ns的脉冲宽度，Vt曲线314和318的峰值之间的差值(tBD1-tBD2)可以是，例如，在约200ps和约10ns之间，在约150ps和约5.5ns之间例如约3ns。
仍然参考图3B和3C，应当理解，在某些条件下，瞬态电压信号可以激活触发装置但不激活双向SCR，例如，当瞬态电压信号的电压在VBD1/VTR1和VBD2/VTR2和/或当瞬态电压信号的持续时间在tBD1和tBD2之间时。
返回参照图3C，对于某些应用，可能希望具有双向SCR的相对高的保持电压(VH)以防止损坏无源部件，例如可以与双向保护器件串联连接的电阻器。返回参考图3A，在本文描述的各种实施例中，可以通过降低第一和/或第二NPN BJT 412、416的发射极注入效率和电流增益来增加VH，这可以通过将第一NPN BJT 412的发射极区连接到第一电阻器R1并将第二NPN BJT 412的发射极区连接到第二电阻器R2来实现。在各种实施例中，通过调整R1和R2中的每一个以具有在约0.001欧姆和约20欧姆之间、在约0.5欧姆和约2欧姆之间、或在约2欧姆和约10欧姆之间的范围内的电阻值，双向SCR 404的VH可以相应地定制，使其值分别在约3V和约15V之间、约4V和约5V之间或者约5V和约8V之间。
图4A-4C是根据各种实施例的具有不同触发装置的双向保护器件的示意性电路图。类似于上面关于图3A描述的双向保护器件400，图4A-4C中所示的每个实施例包括双向SCR 404和触发装置，其中触发装置和双向SCR 404彼此电耦合使得触发装置在被激活时使载流子(例如电子)流入或流出双向SCR 404，这至少部分地使双向SCR 404被激活。
图4A示出了根据实施例的双向保护器件420，其中触发装置422包括PNP触发BJT406。PNP触发BJT 406包括集电极，其电连接到第一NPN BJT 412的基极和T1，并且还包括通过第五电阻器R5电连接到双向SCR 404的PNP双向BJT 414的基极的基极。PNP触发BJT 406还包括通过第三电阻器R3连接到PNP双向SCR 414的第一和第二NPN BJT 412、416的集电极的发射极。当双向保护器件420在T1处相对于T2接收到负瞬态电信号时，PNP触发BJT 406被激活，从而通过PNP双向BJT 414的基极向双向SCR 404供应电子，这反过来加速双向SCR404的激活进入低阻抗状态，如上面结合图3A所讨论的。
图4B示出了根据实施例的双向保护器件440，其中触发装置442包括雪崩触发二极管408。雪崩触发二极管408包括p型阳极，其电连接到第一NPN BJT 412的基极和T1。雪崩触发二极管408还包括通过第三电阻器R3电连接到双向SCR 404的PNP双向BJT 414的基极的n型阴极。当双向保护器件440在T1处相对于T2接收到负瞬态电信号时，雪崩触发二极管408被激活，从而通过PNP双向BJT 414的基极向双向SCR 404供应电子，这反过来加速双向SCR404被激活成低阻抗状态，如上面结合图3A所讨论的。
图4C示出了根据实施例的双向保护器件460，其中触发装置462包括NPN触发BJT410。NPN触发BJT 410包括通过第六电阻器R6电连接到第一NPN BJT 412的基极和T1的基极，并且还包括通过第一电阻器R1电连接到第一NPN BJT 412的发射极和T1的发射极。NPN触发BJT 406还包括通过第三电阻器R3连接到双向SCR 404的PNP双向BJT 414的基极的集电极。当双向保护器件460在T1处相对于T2接收到负瞬态电信号时，NPN触发BJT 410被激活，从而通过PNP双向BJT 414的基极向双向SCR 404供应电子，这反过来加速双向SCR 404被激活成低阻抗状态，如上面结合图3A所讨论的。
图5是根据一些实施例的双向保护器件500的示意电路图，该双向保护器件500具有多个PNP双极结型晶体管-基触发装置和增益控制的双向触发装置。除了保护器件电路之外，图5还示出了在一些实施例中可以存在的周围电路。
双向保护器件500包括类似于图4A的双向SCR 404的双向SCR 504，并且包括第一NPN BJT 512、PNP双向BJT 514和第二NPN BJT 516。双向SCR 504以与图4A的双向SCR 404类似的方式电连接到R1、R2、T1和T2，并且省略了类似电连接的详细描述。
同样类似于图4A的双向保护器件420，双向保护器件500包括触发装置522，其包括根据实施例的第一PNP触发BJT 506a。第一PNP触发BJT 506a以与图4A的触发装置422类似的方式电连接到第一NPN BJT 512、T1、R5、双向BJT 514和R3，并且省略了类似电连接的详细描述。除了第一PNP触发BJT 506a之外，双向保护器件500另外包括第二PNP触发BJT506b。第二PNP触发BJT 506b包括电连接到第二NPN BJT 516的基极和T2的集电极，并且还包括通过R5电连接到双向SCR 504的PNP双向BJT 514的基极的基极。第二PNP触发BJT 506b的发射极通过第四电阻器R4电连接到双向SCR 514。
在操作中，当双向保护器件520在T1和T2之间接收到超过某个值的负瞬态电信号时，可以激活第一PNP触发BJT 506a并通过双向BJT 514的基极向双向SCR 404供应电子，其至少部分地使双向SCR 504的激活进入低阻抗状态，如上面结合图3A所讨论的。类似地，当双向保护器件520在T1和T2之间接收到超过某个值的正瞬态电信号时，可以激活第二PNP触发BJT 506b并通过PNP双向BJT 514的基极向双向SCR 504供应电子，其至少部分地使双向SCR 504的激活进入低阻抗状态。而在一些实施例中，第一PNP BJT 506a、第二PNP BJT506b和双向SCR 514可以配置成使得足以激活双向保护器件520的绝对电压可以在相反的极性中相似或相同，在其他实施例中，它们可以配置为，根据应用，使得足以激活双向保护器件520的绝对电压可以在相反极性方面不同。
现在参考双向保护器件500的周围电路，可以存在电连接到双向保护器件504的寄生电路530。寄生电路530包括第一寄生PNP BJT 534和第二寄生PNP BJT 538，其具有共同连接到PNP双向BJT 514的基极的基极。此外，第一和第二寄生PNP BJT 534和538具有分别电连接到双向BJT 514的C/E和E/C的发射极。第一寄生PNP BJT的集电极可以连接到基板区域554，例如在基板中形成的保护环结构。第一和第二寄生PNP BJT 534和538的基极共同连接到第一NPN寄生BJT 542，其发射极可以连接到例如隔离区550，例如原生埋层或深N阱。
应当理解，在寄生电路530中，第一NPN寄生BJT 542的集电极和第二PNP寄生BJT538的基极将彼此连接，并且第二PNP寄生BJT和538的集电极和第一NPN寄生BJT 542的基极彼此连接，使得第一NPN寄生BJT 542和第二PNP寄生BJT 538形成交叉耦合寄生PNPN SCR546。寄生SCR 546可以由诸如隔离结构的结构(例如，自然掺杂的掩埋层或深N阱)和基板区域产生并且可能是不期望的。因此，产生寄生PNPN SCR 546的结构可以配置成使得它们在操作中不会被激活。仍然参考图5，双向保护器件500可以具有背栅二极管548，其可以电连接到基板区域554和T1。
图6A和6B分别是根据一些实施例的具有集成触发装置的双向保护器件600的横截面图和俯视图。所示实施例是环形装置，其中在基板中形成的各个区域围绕环形装置的中心区域，其中图6A示出了沿环形装置的一半截取的横截面。
在图6A中，为了帮助更好地理解与双向保护器件600的操作相关的各种结构特征，各种结构区域覆盖有等效电路图。在下文中，首先描述各种结构特征，然后是相应的等效电路图。双向保护器件600包括半导体基板602，例如，p型半导体基板，其中形成有插入在第一p型阱(PW)608和第二p-型阱(PW)610之间的第一n型阱(NW)618。第一PW 608在其中形成第一重掺杂n型(n+)区620a区，其电连接到第一端子T1，第二PW 610在其中形成第二重掺杂n-型(n+)区域620b，其电连接到第二端子(T2)，使得形成双向半导体可控整流器(SCR)，其中双向SCR具有用作阴极/阳极(K/A)的第一n+区域和用作阳极/阴极(A/K)的第二n+区域。
如本文和整个说明书中所述，应当理解，半导体基板602可以以多种方式实施，包括但不限于掺杂的半导体基板或绝缘体上硅(SOI)基板，其包括硅-绝缘体-硅结构，其中使用诸如掩埋的SiO2层的绝缘层将上述各种结构与支撑基板隔离。另外，应当理解，上述各种结构可以至少部分地形成在表面区域处或附近形成的外延层中。
在所示实施例中，第一PW 608与第一NW618横向隔开间隙，而第二PW 610接触第一NW618以在其间形成结。然而，其他实施例是可能的，例如，第一PW 608和第一NW618可以彼此接触以在它们之间形成结，和/或第二PW 610和第一NW618分离，这取决于期望的装置特征，如下文详细讨论的。
如本文所用，结或结区是指当两种不同类型的半导体材料形成界面时形成的区域，并且可包括由于内置电场而使电子带(即导带和价带)弯曲的界面附近的区域。因此，结区的尺寸可以取决于各种因素，例如掺杂浓度和形成结的不同类型的半导体材料的掺杂分布。
仍然参考图6，双向保护器件600包括深N阱(DNW)604，其设置在第一NW618、第一PW608和第二PW 610中的一个或多个的底端下方，例如，紧接在其下方或与其接触。在一些实施例中，DNW 604在y方向上垂直地与第一和第二PW 608、610形成结区域，同时从第一NW618形成n型区域的垂直延伸。在第一PW 608和第一NW 618彼此横向分离和/或第二PW 610和第一NW 618彼此横向分离的实施例中，，DNW 604可以填充在分离区域之间形成的相应间隙。例如，在图6A中，第一PW 608和第一NW 618由DNW 604分开，使得DNW 604也可以形成来自第一NW 618的横向延伸区域。
仍然参考图6A，第一n+区域620a、第一PW 608、第一NW 618、第二PW 610和第二n+区域620b电连接，使得形成NPNPN双向SCR。双向SCR包括第一PNP双向BJT614，第一NPN BJT612和第二NPN BJT 616，它们以与以上参照图5进行描述的PNP双向BJT 514、第一NPN BJT512和第二NPN BJT 516类似的方式电连接。
仍然参考图6A，双向保护器件600还包括与第一PW 608相邻的第二n型阱(NW)624。第二NW 624在其中形成有第一重掺杂p型(p+)区域628a。第一p+区域628a、第二NW 624和第一PW 608被配置为第一触发PNP BJT 606a的发射极、基极和集电极。第一PW 608通过第一触发PNP BJT 606a的集电极电连接到T1形成有第二重掺杂p+区628b，使得第一触发PNPBJT 606a的集电极通常与配置为双向保护器件600的双向SCR的阴极/阳极(K/A)的第一n+区域620a电连接到T1。
双向保护器件600被配置成使得第二PW 610插入在第一侧上的第一NW 618和第二侧上的DNW 604之间并与之接触。DNW 604在其中形成第三重掺杂p型(p+)区628c。第三p+区域628c、DNW 604和第二PW 618被配置为第二触发PNP BJT 606b的发射极、基极和集电极。第二PW 610通过第二触发PNP BJT 606b的集电极电连接到T2在其中形成有第四重掺杂p+区628d，使得第二触发PNP BJT 606b的集电极通常与配置为双向保护器件600的双向SCR的阳极/阴极(A/K)的第二n+区域620b电连接到T2。
在双向保护器件600中，当第二p+区628b直接电连接到T1时，第一n+区620a通过第一电阻器R1电连接到T1。类似地，当第四p+区628d直接电连接到T2时，第二n+区620b通过第二电阻器R2电连接到T2。R1和R2具有电阻值，使得分别连接到第一NPN BJT 612和第二NPNBJT 616的发射极，可以可控地减小发射极注入效率和相应BJT的相应增益，从而增加保持NPNPN双向SCR的电压，如上文参考图3C所述。通过图案化一个或多个金属化层，例如，第一(M1)到第n(Mn)金属化层，其中n可以是2到10，在双向保护器件600上方形成R1和R2。每个R1和R2都可以可以由一个或多个图案化的多晶硅或图案化的薄膜金属层形成。
第一触发PNP BJT 606a和第二触发PNP BJT 606b还被配置成使得相应的发射极通过形成在双向保护器件600上方的一个或多个金属化层电连接到第一NW 618。在所示实施例中，第一p+区628a电连接到形成在第一NW 618中的第三重掺杂(n+)区620c，其可以通过在金属化层中的一个或多个652处形成的第三电阻器R3设置在NPNPN双向SCR的中心区域。类似地，第三p+区628c通过形成在金属化层中的一个或多个652处的第四电阻器R4电连接到在第一NW 618中形成的第三重掺杂(n+)区620c。在各种实施例中，每个R3和R4的电阻值在约0.01欧姆和约2000欧姆之间，例如0.05欧姆左右。R3和R4中的每一个可以由一个或多个图案化的多晶硅或图案化的薄膜金属层形成。
因此，双向保护器件600包括：包括第一n+区域620a、第一PW 608、第一NW 618、第二PW 610和第二n+区域620b的NPNPN双向SCR；第一触发装置包括包括第一p+区628a、第二NW624和第一PW 608的第一触发PNP BJT 606a；第二触发装置包括包括第三p+区域628c、DNW604和第二PW 610的第二触发PNP BJT 606b。通过使第一和第二触发BJT 606a和606b的发射极通过第一NW 618电连接到NPNPN双向SCR以在被激活时向其提供电子，NPNPN双向SCR和第一和第二触发装置以类似于上面参考图5描述的双向SCR 504和触发装置522操作。
现在结合图6A参考图6B，描述双向保护器件600的环形配置。双向保护器件600具有设置在环形结构的中心的第三n型阱(NW)640，并且在其中形成有第六重掺杂n型(n+)区域620f。第三NW 640连续地被第二PW 610、第一NW 618、第一PW 608、第二NW 624、形成有第四重掺杂n型(n+)区620d的第四n型阱(NW)644和形成有第七重掺杂p型(p+)区域628g的第三p型阱(PW)648包围。第七p+区628g可以电连接(例如，开尔文连接)到VSUB处的主电路的基板，VSUB可以接地。
应当理解，第三NW 640，DNW 604和第四NW 644形成横向和垂直包围第一PW 608，第二PW 610，第一NW 618和第二NW 624的桶型隔离区域。在一些实施例中，桶型隔离可以是电浮动的。
如上所述，第一和第二触发PNP BJT 606a和606b通过在金属化层中的一个或多个652形成的R3和R4电连接到第一NW 618。双向保护器件600的金属化工艺结构包括多个金属化层，例如，第一(M1)到第n(Mn)金属化层，其中n可以是2到10。如本文所用，金属化层包括由导电材料(例如Cu、Al或W)形成的横向延伸的导电结构(例如金属线)，其可以使用光刻掩模图案化，并且还包括垂直延伸的导电结构，例如由导电材料(例如Cu、Al或W)形成的通孔或触点，其直接位于横向延伸的导电结构的下方。因此，第一金属化层404包括基板602上方的最低水平金属线和在PW或NW内形成n+或p+区域(例如，自对准硅化物或“硅化”触点)的通孔或触点。类似地，M2包括M1上方的下一更高级别的金属线以及对M1进行的通孔或接触。M3至Mn在本文中类似地定义为包括它们下方的横向线和垂直连接。
在图6B的自上而下的图示中，图6A的一个或多个金属化层652由多个金属条652a/b形成，所述多个金属条652a/b径向延伸并通过第一p+区628a电连接到第二NW 624、通过第三n+区域620c电连接到第一NW 618、通过第三p+区域628c电连接到DNW 604，如图6A/6B所示。在一些实施例中，金属条带652a/b有利地形成在低于M3的金属层，即金属化层M1和/或M2处，以最小化所得的净电容，同时瞄准上述R3和R4的电阻值，使得RC延迟最小化以将触发载波传递到第一NW 618。例如，相邻金属条652a/652b之间的尺寸和间隔可以设计成使得净电容低于约100fF、低于约50fF或低于约30fF。另外，应当理解，可以优化金属条652a/652b的数量。例如，虽然图6B中示出了28个(每侧7个)金属条652a和4个金属条652b，但是不同的布置是可能的，其中存在更多或更少数量的金属条652a/b，使得R3和R4中的每一个净电阻值在约0.001欧姆和约20欧姆之间，例如在0.05欧姆之间。
继续参考图6A，双向保护器件600包括在x方向上横向延伸并且分离一些相邻的重掺杂(n+和p+)区域的多个电浮置金属层：第一电浮置金属层632a形成在第一PW 608的表面上以及第二p+区域628b和第一n+区域620a之间；第二电浮置金属层632b形成在第一PW 608的表面上以及第一n+区域620a和第五p+区域628e之间；第三电浮置金属层632c形成在第一NW 618和DNW 604之间以及第五p+区域628e和第三n+区域620c之间的结区域的表面上；第四电浮置金属层632d形成在第一NW 618的表面上以及第三n+区域620c和第六p+区域628f之间；第五电浮置金属层632e形成在第二PW 610的表面上以及第六p+区域628f和第二n+区域620b之间；第六电浮置金属层632f形成在第二PW 610的表面上以及第二n+区域620b和第四p+区域628d之间。电浮置金属层是电浮动的，因为它们没有电连接到其他结构并且通过薄介电层与它们形成的表面分离。不受任何理论束缚，应当理解，浮动金属层可以允许在相对紧密的横向接近处放置相反掺杂的相邻n+和p+区域，以获得由其间具有改善的击穿特性的n+和/或p+区域形成的器件的高电流(例如，>1×105A/cm2)能力，例如，由于带间隧穿和/或穿通效应。这反过来允许双向SCR装置的各种BJT的优化以获得相对高的电流和高速能力，例如，通过使第一NPN BJT 612、第二NPN BJT 616和双向PNP BJT 614的较短基区获得最佳晶体管效率。
有利地，第一至第六电浮置金属层632a至632f可以在处理步骤期间和使用处理步骤同时形成，所述处理步骤在与双向保护器件600电连接的装置中的其他地方(例如核心电路)形成栅极堆叠的n-FET(未示出)或p-FET(未示出)。因此，在本文所述的各种实施例中，浮置金属层形成在下面的薄电介质例如，SiO2、SiON或高K电介质)上，所述薄电介质被沉积或生长以形成集成电路中其他地方的n-FET和/或p-FET的栅极电介质(未示出)。因此，虽然为清楚起见未在图中示出，但浮动金属层不直接接触形成它们的阱的下面的表面，而是由薄电介质垂直插入。另外，虽然为了清楚起见也未示出，但是侧壁间隔物(例如，SiN间隔物)可以形成在浮置金属层的侧壁上，以使浮置金属层与相邻的n+和p+区域绝缘。下面的栅极介电层和侧壁间隔物防止在相邻的n+和p+区域之间形成直接的电短路。薄介电层防止浮置金属层和下面的阱表面之间形成硅化物，并且用于电隔离浮置金属层，浮置金属层不与任何其他结构电连接。
当用n-FET的栅极形成金属层时，可以使用的材料包括n掺杂的半导体，例如n掺杂的多晶硅或合适的“n型”金属，其函数Φm,N在约4.1eV和约4.65eV之间、约4.1eV和约4.4eV之间，或介于约4.4eV和约4.65eV之间。当用p-FET的栅极形成金属层时，可以使用的材料包括p掺杂的半导体，例如p掺杂的多晶硅或具有函数Φm,P在约4.65eV至约5.2eV、约4.65eV至约4.9eV、或约4.9eV至约5.2eV之间的合适的“p型”金属。
在本文公开的各种实施例中，用于图6A中的电浮置金属层632a-632f的合适金属包括例如铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铷(Ru)、TiN、TaN、TaCN和TaSixNy、仅举几例。
应当理解，每个电浮置金属层632a-632f的横向尺寸小于约1μm、小于约0.5μm、小于约0.2μm、在约0.1μm至约0.3μm之间或约0.06μm至约0.2μm，例如约0.16μm。
双向保护器件600的未被电浮置金属层分开的一些其他相邻的重掺杂(p+和n+)区域可以被第一至第八电介质隔离636a-636h中的一个隔开，第一至第八电介质隔离636a-636h可以是浅沟槽隔离区域。类似于浮动金属层，电介质隔离可以允许在相对紧密的横向接近处放置相反掺杂的相邻n+和p+区域以获得高电流能力。然而，与浮动金属层相比，介电隔离区域可以允许以相对较低的速度优化双向SCR装置的各种BJT，例如，通过在相邻的n+和p+区域之间实现更长的路径长度，例如一些BJT的基区的更长的路径。
然而，除了电介质隔离之外，一些其他相邻的重掺杂(n+、p+)区域被电浮置金属层分开，以在较长的载流子漂移路径的代价下提供相邻结之间的额外击穿电压。例如，第五p+区628e和第三n+区620c被第三电浮置金属层632c和第五电介质隔离636e分开。在所示的实施方式中，第五电介质隔离636e增加DNW 604与第一NW之间的结的击穿电压，同时增加PNP双向BJT 614的有效基极长度，使得双向SCR的触发电压在相对于T2的正偏置T1可以增加以换取较慢的速度。
本文公开的各种p+区和n+区的峰值掺杂浓度可以超过约1×1019cm-3，超过约1×1020cm-3，或者在约1×1020cm-3和约8×1020cm-3之间的范围内，例如，约为2×1020cm-3。另外，各种PW和NW以及DNW的峰值掺杂浓度在约1.5×1016cm-3至约7.5×1016cm-3的范围内，例如，约5.0×1016cm-3。
通过使用介电隔离区域、浮动金属层和各种结构之间的优化横向尺寸的组合，双向保护器件600的双向SCR和触发装置可以被优化以如上面关于图4A和图5所描述的那样操作。例如，第四电介质隔离636d在x方向上具有横向长度d1，并且第六电介质隔离636f在x方向上具有横向长度d2，其尺寸可以定制以优化第一和第二触发PNP BJT 606a和606b，与NPNPN双向SCR的横向尺寸d3相比，它们相对较短，这是第一n+区域620a和第二n+区域620b之间的距离，这样触发PNP BJT 606a和606b被配置成在激活双向SCR之前被激活，如上面参考图4A和5所述。在各种实施例中，d1和d2中的每一个在约1μm至约5μm之间、约2μm至约4μm之间、例如约3μm；d3在约10μm至约30μm之间、约15μm至约25μm之间，例如约20μm。在一些实施方案中，比率d3/d1和d3/d2中的每一个在约3:1和约7:1之间、在约4:1和约6:1之间，例如约5:1。
图7A和7B分别是根据实施例的双向保护器件700的等效电路图700A和横截面图。在一些实施例中，双向保护器件700可以是环形装置，其中在基板中形成的各个区域围绕环形装置的中心区域，类似于上面关于图6B描述的环形构造，使得图7B的横截面图表示沿环形装置的一半截取的横截面。在图7B中，为了帮助更好地理解与双向保护器件700作为电路的操作相关的各种结构特征，各种结构区域覆盖有类似于图7A的等效电路图700A的等效电路图。
参照图7B，双向保护器具700具有一些特征，这些特征存在于上文关于图6A和6B描述的双向保护器件600中。例如，双向保护器件700包括半导体基板602，其中形成有至少三个阱，包括介于第一p型阱(PW)608和第二p型阱(PW)610之间的第一n型阱(NW)618。第一PW608、第二PW 610和第一NW 618分别在其中形成第一、第二和第三重掺杂n型(n+)区620a、620b和620c。第一PW 608和第二PW 610另外分别在其中形成第二和第四p+区628b和628d。装置700另外包括形成在第一PW 608的左侧的第二NW 624、形成在第二PW 610的右侧并且在其中形成有第六n+区域620f的第三NW 640、形成在第二NW 624的左侧并且在其中形成有第四n+区域720d的第四NW744、在第二NW 624和第四NW744之间形成并且在其中形成有第七p+区域728g的第三PW748、形成在第三NW 640的右侧并且在其中形成有第五n+区域720e的第五NW752、形成在第三NW 640和第五NW752之间并且在其中形成有第八p+区域728h的第四PW756。装置700另外包括布置为桶型隔离物的DNW 604，其至少包围并接触第一PW 608、第二PW 610、第一NW 618、第二NW 624和第三NW 640的底部区域。类似于上面关于图6A和6B描述的实施例，双向保护器件700具有形成在第一PW 608中的第二p+区域628b、形成在第二PW610中的第四p+区域628d、形成在第一PW 608和DNW 604之间的边界区域处的第五p+区域628e、以及形成在第一NW 618和第二PW 610之间的边界区域处的第六p+区域628f。双向保护器件700也具有第一至第二和第四第八介电隔离区636a-636b和636d-636h，其形成在如图所示的各个位置。
参考关于图7B所示的双向保护器件700和关于图7A所示的等效电路700A，类似于关于图6A和6B所示的保护器件600，在第一PW 608中，第一n+区域620a电连接到第一端子(T1)，并且在第二PW 610中，第二n+区域620b电连接到第二端子(T2)，使得第一n+区域620a、第一PW 608、第一NW 618、第二PW 610和第二n+区域620b电连接在T1和T2之间，并配置为NPNPN双向SCR。如图7B中所示的重叠等效电路图和图7A的等效电路图700B所示，双向SCR包括第一PNP双向BJT(Q2)614，第一NPN BJT(Q1)616和第二NPN BJT(Q3)612以与图6A和6B所示的双向保护器件600类似的方式电连接。如说明书中其他地方所述，Q1 616和Q2 614通过使一个基极连接到另一个的集电极而交叉耦合。类似地，Q3 612和Q2 614通过使一个基极连接到另一个的集电极而交叉耦合。应当理解，在双向保护器件700和本文描述的各种实施例中，虽然SCR可以被描述为具有一种类型，但是实施例不限于此，并且在其他实施例中，类似的SCR可以被配置为相反的类型。。例如，在其他实施例中，第一PNP双向BJT(Q2)614可以是NPN BJT，并且第一和第二NPN BJT(Q1、Q3)616、612可以是PNP BJT。
在所示实施例中，第一PW 608通过由DNW 604的区域形成的间隙与第一NW 618横向分离，而第二PW 610接触第一NW 618以在其间形成结。然而，其他实施例也是可能的，例如，其中第一PW 608和第一NW 618可以彼此接触以在它们之间形成结，和/或第二PW 610和第一NW 618被分离。以类似的方式，在其他实施例中，被示出为彼此横向分离的任何相邻的阱可以彼此接触，并且相反地，在其他实施例中，示出为彼此接触的任何相邻阱可以由DNW604的居间区域分开。
继续参考图7B，以与上面参照图6A描述的类似方式，双向保护器件700包括形成在基板602的表面上的多个电浮置金属层，而不与其导电连接，并且在x方向上横向延伸以分离一些相邻和相反重掺杂的(n+和p+)区域。电浮置金属层包括：第一至第五电浮置金属层632a-632f。如上所述，在提供类似于介电隔离区的隔离功能的同时，电浮置金属层可以允许相对紧密的相邻区域(例如，相邻的n+和p+区域)在相对紧密的横向接近处放置以获得根据实施例的双向保护器件的高电流(例如，>1×105A/cm2)和高速能力。不受任何理论束缚，可以通过例如使第一NPN BJT 612、第二NPN BJT 616和双向PNP BJT 614的较短基区能够实现最佳晶体管效率来提供高电流和高速能力。虽然一些相邻的n+和p+区域被示出为在其间形成有电浮置金属层，但是实施例不限于此，并且在其他实施例中，电浮置金属层中的任何一个或多个可以用电介质隔离区替换或补充。类似地，虽然一些相邻的n+和p+区域被示出为在其间形成介电隔离区域，但是实施例不限于此，并且在其他实施例中，任何一个或多个介电隔离区域可以用电浮替换或补充置金属层。例如，在其他实施例中，可以省略第五电介质隔离区域626。
在本文公开的各种实施例中，可以结合阱和重度掺杂区域的掺杂浓度来选择第一至第五电浮置金属层632a-632f的横向宽度，使得到的结具有高电流密度能力，同时具有高穿通效应和带间隧道效应。在各种实施例中，第一至第五电浮置金属层632a-632f中的一个或多个或每个可具有小于约1μm、小于约0.5μm、小于约0.2μm、介于约0.1μm和约0.3μm之间、或介于约0.06μm和约0.2μm之间，例如约0.16μm的宽度。当结合相邻的峰值掺杂浓度超过约1×1019cm-3、超过约1×1020cm-3、介于1×1020cm-3和8×1020cm-3之间例如2×1020cm-3的p+区和n+区时，这些宽度可以实现高速、高电流和高穿通效应之间的平衡。
除了如上所述具有电浮置层之外，还可以通过优化双向NPNPN SCR的横向长度来平衡保护器件700的速度和阻断电压。在所示实施例中，第一n+区域620a和第二n+区域620b之间的横向长度可被优化为介于约10μm至约30μm之间，介于约15μm至约25μm之间，例如约20μm。另外，第一PW 608和第二PW 618的峰值掺杂浓度在约1.5×1016cm-3至约7.5×1016cm-3的范围内，例如，约5.0×101016cm-3，使得Q3 612和Q1 616以及T1和T2的基极之间的电阻R10和R11分别在10Ω和400Ω之间、10Ω和200Ω或200Ω和400Ω之间，或者在由这些值中的任何一个定义的范围内。
一些电子系统，例如汽车接口、可编程逻辑控制器、仪器放大器和具有分布式远程节点和传感器的通信接口，可能受到低输入电阻约束(例如<20Ω)。这些系统可能需要保护器件来满足许多竞争需求。同时，这些系统可能具有保护器件的竞争需求，以保护它们免受高压EOS脉冲的影响，同时提供足够高的保持电压以防止闩锁，同时还配置为快速响应非常短的瞬态应力。例如，一些系统可能需要比例如上述一些实施例所能提供的更快的响应时间和更高的保持电压。因此，在下文中，除了上述各种特征，包括双向SCR的横向长度的优化和使用电浮置金属层之外，下面描述了其他实施例，其保护器件提供紧凑的解决方案，在阻断电压、高电流能力、快速响应时间和足够的保持电压之间取得平衡，仅举几例。
图8A和8B是根据实施例的具有包括二极管的触发装置的双向保护器件800的图示。图8B示出了保护器件800的截面图，图8A示出了双向保护器件800的等效电路图800A。双向保护器件800的一些特征类似于上述的一些双向保护器件，例如，双向保护器件700(图7A、7B)，因此，在下文中，省略了一些重叠特征的详细描述。
参照图8B，双向保护器件800包括半导体基板602，其中第一NW 618、第一PW 608、第二PW 610、第一、第二和第三n+区域620a、620b和620c以及第二和第四p+区域628b和628d以与上面参考图7B描述的类似方式形成。双向保护器件800另外包括第二NW 624，其中形成有第六n+区域620f的第三NW 640、其中形成有第四n+区域720d的第四NW744、其中形成有第七p+区域728g的第三PW748，其中形成有第五n+区域720e的第五NW 752，其中形成有第八p+区域728h的第四PW756和DNW 604，其布置类似于上面参照图7B所示的双向装置700。类似于器件700(图7B)，双向保护器件800具有第二p+区域628b，第四p+区域628d，第一至第二和第四至第八电介质隔离区域636a-636b和636d-636h。然而，与上面关于图7B描述的保护器件700相比，器件800省略了第五p+区域628e和第六p+区域628f。相反，器件800在相对于双向保护器件700(图7B)省略了第五p+区域628e和第六p+区域628f的区域中包括第九电介质区域836i和第十电介质区域836j。另外，与保护器件700不同，器件800包括形成在第二NW 624中的第六n+区域720f和形成在第三NW 640中的第七n+区域720g。第六n+区域720f插入在第三电介质隔离区域636c和第四电介质区域636d之间，第七n+区域720g介于第十一电介质隔离区域836k和第五电介质隔离区域636f之间。
类似于上面关于图7A和7B描述的装置700，在关于图8B示出的双向保护器件800和关于图8A示出的等效电路800A中，第一重掺杂n型(n+)区域620a电连接到第一端子(T1)，第二重掺杂n型(n+)区域620b电连接到第二端子(T2)，其中在T1和T2之间形成第一n+区域620a、第一PW608、第一NW 618、第二PW 610和被配置为NPNPN双向SCR的第二n+区域620b。NPNPN双向SCR包括第一PNP双向BJT(Q2)614，第一NPN BJT(Q1)616和第二NPN BJT(Q3)612，它们以类似于图7A和7B的双向保护器件700的方式交叉耦合和电连接。第一n+区域620a和第二n+区域620b可分别用作阳极(A)和阴极(K)，或者分别用作阴极(K)和阳极(A)，这取决于极性瞬态电气事件。
仍然参考图8B，在功能上以类似于上面关于图3A和4B描述的实施例的方式，双向保护器件800包括触发装置，该触发装置包括二极管。在所示实施例中，第二p+区域628b和第一PW 608的一个或多个p型区域，以及DNW 604，第二NW 624和第六n+区域720f的一个或多个n型区域被配置为第一触发二极管(Dn)808，其中一个或多个p型区域用作Dn 808的阳极，并且一个或多个n型区域用作Dn 808的阴极。第一n+区域620a并且第二p+区域628b都形成在第一PW 608Q4第一NPN BJT 612中，并且Dn 808的阳极共同电连接到T2。
仍然参考图8B，以与Dn 808的配置类似的方式，第四p+区域628d和第二PW 612的一个或多个p型区域以及DNW 603的一个或多个n型区域，第三NW 640和第七n+区域720g被配置为第二触发二极管(Dp)804，其中一个或多个p型区域用作Dp 804的阳极，并且一个或多个n型区域用作Dp 804的阴极。第二n+区域620b和第四p+区域628d都形成在第二PW 610中，这样Q1 616的发射极和Dp 804的阳极共同电连接到T1。
仍然参考图8A和8B，在某些配置下，形成Dn 808的区域和/或形成Dp 804的区域具有物理特性，使得Dn 808和/或Dp 804基本上表现为雪崩二极管。如本文所述，雪崩二极管是设计用于在指定的反向偏压下经历雪崩击穿的二极管。不受任何理论束缚，雪崩击穿是由少数载流子引起的，这些载流子被加速到足够高的速度，使得加速的少数载流子使晶格电离，产生更多的载流子，进而产生更多的电离。特别地，当第六n+区域720f和第二p+区域628b之间的电流路径长度D1(例如，通过第四电介质隔离636d的宽度测量)例如小于5μm，小于3.5μm或者小于2μm，根据实施例，所得到的Dn 808被配置为雪崩二极管。类似地，当第七n+区域720g和第四p+区域628d之间的电流路径长度D2例如小于5μm，小于3.5μm或小于2μm时，根据实施例，所得到的Dp 804被配置为服务于雪崩二极管。得到的Dn 808和Dp 804可以具有快速响应时间，如下文关于例如图10A和10B所示。
继续参考图8B，以与上述关于双向保护器件700(图7B)类似的方式，双向保护器件800包括在x方向上横向延伸并分离一些相邻的重掺杂(n+和p+)区域的多个电浮置金属层。电浮置金属层包括第一至第六电浮置金属层632a-632f，其可以允许在相对紧密的横向接近处放置相反掺杂的相邻n+和p+区域以用于高电流(例如，>1×105A/cm2)和高速性能，同时用于抑制带间隧穿和穿通效应，例如，通过启用第一NPN BJT 612、第二NPN BJT 616和双向PNP BJT 614的较短基区并且通过启用较短的电流路径长度D1和D2能够实现最佳晶体管效率，如上文关于图7A和7B以及下文关于图10A和10B所讨论的。
在操作中，当双向保护器件800在T1和T2之间接收瞬态电信号(例如，EOS信号)时，取决于瞬态电信号的极性，该对二极管Dn 808、Dp 804的组合导通电压和反向偏置的Dn808和Dp 804的反向击穿电压可以与Dn 808和Dp 804的正向偏置之一的正向阈值或导通电压之和近似或成比例。如上所述，通过优化D1和D2，可以针对特定目的相应地调整一对二极管Dn 808、Dp 804的组合导通电压。发明人已经发现，在不受任何理论束缚的情况下，一些保护器件在应力条件下的电压过冲是由载流子传输的延迟引起的。有利地，通过将一对二极管Dn 808、Dp 804与包括第一NPN BJT 612、第一PNP BJT 614和第二NPN BJT 616的NPNPN双向SCR电并联，其中一对二极管Dn 808、Dp 804具有相对短的阳极-阴极距离，双向保护器件800的响应或导通时间可以更快，并且与没有一对二极管Dn 808、Dp 804的双向SCR器件相比，所得到的电压过冲显着降低。
仍然参考图8A和8B，除了通过比通过NPNPN双向SCR的传导路径更快的初始传导路径提供更快的响应时间之外，该对二极管Dn 808、Dp 804可以加速响应NPNPN双向SCR本身，部分地通过通过一个或多个金属化层752的二极管Dn 808、Dp 804的阴极与第一PNP BJT614的基极之间的电连接。如图所示，至少部分用作Dn 808的阴极的第六n+区域720f和至少部分用作Dp 804的阴极的第七n+区域720g通过在基板602中形成的双向保护器件800上方形成的一个或多个金属化层752电连接到第一NW 618层。一个或多个金属化层752可以以类似的方式形成，并且具有上述关于图6A和6B所描述的一个或多个金属化层652的任何特征。例如，虽然未示出，但是一个或多个金属化层752可以用于第三和第四电阻器R3、R4，其可以具有在约0.01欧姆和约2000欧姆之间的电阻值，例如0.05欧姆左右，并且形成图案化的多晶硅或图案化的薄膜金属层中的一个或多个。在所示实施例中，第六n+区720f电连接到形成在第一NW 618中的第三重掺杂(n+)区620c，其可以通过金属化层中的一个或多个752设置在NPNPN双向SCR的中心区域。类似地，第七n+区域720f通过金属化层中的一个或多个752电连接到在第一NW 618中形成的第三重掺杂(n+)区域620c。
通过使二极管Dn 808、Dp 804的阴极通过第一NW 618电连接到NPNPN双向SCR，可以将来自二极管Dn 808、Dp 804的电子提供给NPNPN双向SCR以加速其激活，使得与一对二极管Dn 808、Dp 804并联电连接的NPNPN双向SCR的组合类似于上面关于例如图4B描述的双向SCR 404和触发装置442。
图9是示出各种装置的模拟DC电流-电压(IV)曲线的曲线图900，包括对应于双向保护器件700(图7A/7B)的IV曲线904、908、912、分别类似于双向保护器件800(图8A/8B)的一对二极管Dn 808、Dp 804的二极管对和NPNPN双向SCR和类似于双向保护器件800(图8B)的一对二极管Dn 808、Dp 804的组合。如IV曲线908所示，隔离的一对二极管的DC击穿电压大于DC条件下双向SCR的DC击穿电压。因此，当与NPNPN双向SCR并联电连接时，该对二极管对NPNPN双向SCR的IV曲线的影响非常小，如IV曲线912所示。
图10A和10B是曲线图1000A、100B，示出了在传输线脉冲(TLP)测试条件下(1A的电流水平，100ps上升时间和10ns脉冲宽度)的各种器件的模拟电压-时间(Vt)曲线，包括分别对应于双向保护器件700(图7A/7B)的V-t曲线1004、1008、1012、1016、类似于双向器件800(图8A/8B)的一对二极管Dn 808、Dp 804的二极管对、NPNPN双向SCR和类似于双向保护器件800的一对二极管的组合(图8A/8B)、NPNPN双向SCR和类似于双向保护器件1200的一对二极管的改进组合(下文描述的图12A/12B)。曲线图1000A示出了在1-10ns的时间范围内的电压响应，曲线图1000B示出了在0-500ps的时间范围内的电压响应。如图所示，在V-t曲线1004中在50ns和100ps之间观察到的接近90V的峰值过冲电压在对应于具有二极管的器件的V-t曲线1012和1016中减小到约45V。另外，相对于V-t曲线1004，V-t曲线1012中的保持电压(例如约2-4ns)增加，但是在Vt曲线1016中相对于Vt曲线1004减小，表示根据本文描述的结构修改的保持电压的可调性，例如，根据关于图7A/7B、8A/8B和12A/12B所示的双向保护器件对器件结构的修改。由于各种原因，保持电压的可调性可能是有利的。在某些情况下，可能需要高保持电压以防止例如闭锁。然而，在其他情况下，当高保持电压可能损害器件稳健性时，例如由于更高的焦耳加热导致的ESD/EMC保护性能能力的劣化，可能不期望高保持电压。
参照图11A，基于模拟，示出了具有包括操作中的二极管的触发装置的双向保护器件1100的不同电流路径，以帮助理解对瞬态电事件的各种电响应。图11A示出了保护器件1100的横截面图，其在半导体基板602中具有与上文关于图7A和7B描述的保护器件700类似地配置的各个区域。另外，以与上面关于图8A和8B描述的保护器件800类似的方式，保护器件1100具有一个或多个金属化层752，其电连接(例如，连接)第一触发二极管(Dn)808和第二触发二极管(Dp)804的阴极。特别地，双向保护器件1100包括第一n+区域620a、第一PW608、第一NW 618、第二PW 610和被配置为NPNPN双向SCR的第二n+区域620b。保护器件1100另外包括第二p+区域628b和第一PW 608的一个或多个p型区域以及DNW 604、第二NW 624和配置为第一触发二极管(Dn)808的第六n+区域720f的一个或多个n型区域。除了第一n+区域620a之外，第一PW 608还在其中另外形成第二p+区域628b，例如第一NPN BJT(Q3)612的发射极和通常电连接到T2的Dn 808的阳极。保护器件1100另外包括第四p+区域628d和第二PW612的一个或多个p型区域以及DNW 603、第三NW 640和配置为第二触发二极管(Dp)804的第七n+区域720g的另外一个n型区域。除了第二n+区域620b之外，第二PW 610还在其中另外形成第四p+区域628d，例如第二NPN BJT 616的发射极和通常与T1电连接的Dp 804的阳极。基于模拟，发明人已经发现，通过配置保护器件以使特定比例的电流流过不同的电流路径，可以控制包括保持电压的各种参数。特别地，在保护器件1100中形成的不同电流路径包括通过Dn 808从第六n+区域720f到第二p+区域628b以及通过Dp 804从第五n+区域720e到第四p+区域628d的二极管路径1104、通过第一NPN晶体管612从第三n+区域620c到第一n+区域620a的NPN路径1108、以及通过NPNPN双向SCR从第四p+区域628d到第一n+区域620a的双向SCR路径1112。返回参考图8A所示的等效电路，第二触发二极管Dp 804与形成在第二PW 616中的电阻器R11电并联设置并且与PNP晶体管(Q2)614的发射极基二极管电并联。响应于瞬态电事件，在图11B中示出了作为时间的函数的通过不同电流路径1104、1108和1112的电流的模拟相对百分比。如图所示，在前10ns中，通过二极管路径1104的电流百分比相对较高。发明人已经发现，通过二极管Dp 804、Dn 808的这种相对高比例的电流导致通过NPN路径1108的相对低比例的电流，这又导致相对高的保持电压，如上面关于图10A和10B(参见与Vt曲线1004相关的Vt曲线1012)所述。基于通过二极管路径1104的相对电流量与保持电压之间的这种观察到的相关性，发明人发现可以通过增加通过二极管路径1104的相对电流量来增加保持电压。相反，基于下面参考图12A和12B描述的结构修改，可以降低保持电压。
图12A和12B示出了根据实施例的双向保护器件1200，其具有集成的触发二极管并且被配置用于较低的保持电压。图12B示出了保护器件1200的截面图，图12A示出了双向保护器件1200的等效电路图1200A。双向保护器件1300的一些特征类似于双向保护器件800(图8A、8B)，因此，在下文中，省略了对一些类似特征的详细描述。
参照图12B，保护器件1200在半导体基板602中具有各种区域，其类似地定位和配置为上面参照图8B描述的双向保护器件800，除了在保护器件1200中，第三n+区域620c省略并且在其位置上，在第一NW 618中形成中心p+区域1220。所得到的等效电路在图12A中示出。类似于上面关于图8A和8B描述的装置800，双向保护器件1200包括NPNPN双向SCR，其包括第一PNP双向BJT(Q2)614，第一NPN BJT(Q1)616和与双向保护器具800类似的方式电连接(图8A/8B)的第二NPN BJT(Q3)612。第一n+区域620a和第二n+区域620b分别可以用作NPNPN双向SCR的阳极(A)和阴极(K)，或者分别用作阴极(K)和阳极(A)，这取决于瞬态电气事件的极性。
仍然参考图12B，与上面关于图8A和8B描述的装置800不同，中心p+区域1220的存在形成第二PNP BJT(Q4)1208和第三PNP BJT(Q5)1204。对于Q4 1208，中心p+区域1220被配置为发射极，第一NW 618和DNW 604被配置为基极，并且第一PW 608被配置为集电极。对于Q5 1204，中心p+区域1220被配置为发射极，第一NW 618和DNW 604被配置为基极，第二PW610被配置为集电极。参照图12A所示的等效电路，第二触发二极管Dp 804与形成在第二PW616中的电阻器R11电并联设置，并且与由Q2 614和Q1 616形成的第一NPNP SCR电并联，其中Q2 614和Q1 616中的每一个的基极连接到Q2 614和Q1 616中的另一个的集电极。如所配置的，第一NPNP SCR与由Q1 616和Q5 1204形成的第二NPNP SCR电并联，其中Q1 616和Q51204中的每一个都具有连接到Q1 616和Q5 1204中的另一个的集电极的基极。因此，Q1 616形成在第一和第二NPNP SCR之间共享的公共NPN BJT。类似地，第一触发二极管Dn 808与形成在第一PW 608中的电阻器R10并联电气并且与由Q2 614和Q3 612形成的第三NPNP SCR电并联设置，其中Q2 614和Q3 612中的每一个具有连接到Q2 614和Q3 612中的另一个的集电极的基极。如所配置的，第三NPNP SCR也与由Q4 612和Q4 1208形成的第四NPNP SCR电并联，其中Q3 612和Q4 1208中的每一个都具有连接到Q3 612和Q4 1208中的另一个的集电极的基极。因此，Q2 616形成在第三和第四NPNP SCR之间共享的公共NPN BJT。
仍然参考图12B，类似于装置800(图8A/8B)，双向保护器件1200包括第一触发二极管(Dn)808，其中第一NPN BJT 612的发射极和Dn 808的阳极通常电连接到T2，并且还包括第二触发二极管(Dp)804，其中第二NPN BJT 616的发射极和Dp 804的阳极通常电连接到T1。由于存在Q5 1204并且由交叉耦合的Q1 616和Q5 1204形成的第二NPNP SCR与Dp 804电并联，与保护器件800(图8A/8B)相比，响应于瞬态电事件，相对较小量的电流流过保护器件1200中的Dp 804。类似地，由于存在Q4 1208和由交叉耦合Q3 612和由Dn 808电并联的Q41208形成的第四NPNP SCR，与保护器件800(图8A/8B)相比，响应于瞬态电事件，相对较小量的电流流过保护器件1200中的Dn 808。流过Dp 804和Dn 808的相对较低量的电流对保护器件1200的器件行为的影响在下面参考图13A和13B进一步描述。
图12C示出了根据实施例的双向保护器件1200B。除了从第一NW 618省略第五电介质隔离636e之外，保护器件1200B与关于图12B所示的保护器件1200相同。以与上面参考图8B描述的方式类似，双向保护器件1200B包括在x方向上横向延伸并且分离一些相邻的重掺杂(n+和p+)区域的多个电浮置金属层：第一至第六电浮置金属层632a-632f，其可以允许在相对紧密的横向接近处放置相反掺杂的相邻n+和p+区域，以获得高电流和高速能力，以与上文关于图8A和8B讨论的方式类似。在各种实施例中，电浮置金属层提供高电流和高速度，同时还提供电隔离效果，类似于电介质隔离区域。因此，在所示实施例中，电浮置金属层632a-632f不与电介质隔离区域横向重叠。
图13B示出了基于模拟的双向保护器件1300在操作中的不同电流路径。图13A示出了双向保护器件1300的横截面图，其在半导体基板602中具有与上文关于图11A描述的双向保护器件1100类似地配置，除了在保护器件1300中，省略第三n+区域620c，并且在其位置，中心p+区域1220以与双向保护器件1200(图12A/12B)类似的方式形成在第一NW 618中。结果，在保护器件1300中形成的不同电流路径包括二极管路径1304和SCR路径1312，其类似于上面参考图11A描述的二极管路径1104和SCR路径1112。然而，与以上关于图11A描述的NPN路径1108不同，装置1300包括穿过中心p+区域1220、第一NW 618、DNW 604、第一PW 608和第一n+区域620a的第二SCR路径1308。如上面关于图12A和12B所述，中心p+区域1220的存在形成第二PNP BJT(Q4)1208和第三PNP BJT(Q5)1204。结果，包括Q2 614和Q1 616的第一NPNPSCR与包括Q1 616和Q5 1204的第二NPNP SCR电并联，并且包括Q2 614和Q3 612的第三NPNPSCR也与包括Q3 612和Q4 1208的第四NPNP SCR电并联。由于存在Q5 1204和由交叉耦合的Q1 616和与Dp 804电并联的Q5 1204形成的第二NPNP SCR，与保护器件800(图8A/8B)相比，相对较小量的电流流过保护器件1200中的Dp 804。类似地，由于存在Q4 1208和由交叉耦合的Q3 612和与Dn 808电并联的Q4 1208产生的第四NPNP SCR，与保护器件800(图8A/8B)相比，相对较小量的电流流过保护器件1200中的Dn 808。流过Dp 804和Dn 808的相对较低的电流量在图13B中示出。响应于瞬态电事件，在图13B中示出了作为时间的函数的通过不同电流路径1304、1308和1312的电流的模拟相对百分比。如图所示，在前10ns中，与上面针对图11A针对保护器件1100描述的二极管路径1104相比，通过二极管路径1304的电流的百分比相对较低。发明人已经发现，与保护器件800(图8A/8B)和1100(图11A)相比，通过二极管Dp 804、Dn 808的这种相对低比例的电流导致通过第二SCR路径1308的相对高比例的电流，这又导致相对较低的保持电压，如上面参考图10A和10B所述(Vt曲线1016)。基于观察到的通过二极管路径1104的电流量与保持电压之间的相关性，发明人发现通过形成中心p+区1220和所得的次级SCR，可以通过降低通过二极管路径1104的相对电流量来降低保持电压，如图12A和12B所示。
图14A和14B示出了曲线图1400A(线性标度)和1400B(对数标度)，示出了在传输线脉冲(TLP)测试条件下的重叠的实验电流-电压(IV)曲线。曲线图1400A示出了类似于装置800的NPNPN双向SCR(图7A/7B)的NPNPN双向SCR的IV曲线1404、1408、1412、NPNPN双向SCR和类似于装置800的二极管对(图8A/8B)的组合、NPNPN双向SCR和类似于下文描述的装置1300(图13A/13B)的一对二极管的改进组合。如上面关于保护器件800(图8A/8B)所述，当触发二极管Dp 804、Dp 808的阴极电连接到第三n+区域636e时，IV曲线1408显示保持电压(例如，电流小于2×10-11A的电压)，其相对于保护器件700(图7A/7B)所示的IV曲线1404所显示的保持值更高，该保护器件700不具有阴极电连接到第三n+区域636e的触发二极管Dp 804、Dp808。另一方面，如上面关于保护器件1300(图13A/13B)所述，当触发二极管Dp 804、Dp 808的阴极电连接到中心p+区域1220时，IV曲线1412显示保持电压，该保持电压与对应于保护器件700(图7A/7B)的IV曲线1404所显示的保持相当，并且低于对应于保护器件1300(图13A/13B)的IV曲线1408所显示的保持电压。与保持电压相反，保护器件700(图7A/7B)、保护器件800(图8A/8B)和保护器件1300(图13A/13B)显示类似的触发电压(大约21V)，如由IV曲线1404、1408和1412所示。该观察结果表明，不受任何理论束缚，触发电压可由双向NPNPNSCR控制，而不是触发二极管Dp 804、Dp 808和/或包括交叉耦合Q2 614和Q5 1204以及交叉耦合Q2 614和Q4 1208的第二和第四NPNP SCR。
图15A是曲线图1500A，示出了在非常快的传输线脉冲(VFTLP)测试条件下测量的实验电流-电压(IV)曲线。曲线图1500A示出了类似于装置800的NPNPN双向SCR(图7A/7B)的NPNPN双向SCR的线性标度1504、1508、1512中的IV曲线、NPNPN双向SCR和类似于器件800(图8A/8B)的二极管对的组合、以及NPNPN双向SCR和类似于下文描述的器件1300(图13A/13B)的二极管对的改进组合。将IV曲线1512与IV曲线1504进行比较，VFTLP测试结果显示当触发二极管Dp 804、Dp 808的阴极电连接到中心p+区域1220时产生的过冲电压的显着降低。此外，由于较低的钳位电压和较低的保持电压，提出的IV曲线1512对应于保护器件1300(图13A/13B)与对应于保护器件800(图8A/8B)的IV曲线1508相比，在VFTLP测试下显示出更高的鲁棒性。
图15B是曲线图1500B，示出了在非常快的传输线脉冲(VFTLP)测试条件下测量的实验电压-时间(V-t)曲线。将对应于保护器件1300(图13A/13A)的Vt曲线1520与对应于保护器件700(图7A/7B)的Vt曲线1516进行比较，VFTLP测试结果显示当触发二极管Dp 804、Dp808的阴极电连接到中心p+区域1220时，导致过冲电压和更快的导通速度显着降低。
在上述实施例中，结合特定实施例描述了用于磨损监视器的装置、系统和方法。然而，应该理解，实施例的原理和优点可以用于需要保护免受瞬态电事件的任何其他系统、装置或方法。在前文中，应当理解，任何一个实施例的任何特征可以与任何其他一个实施例的任何其他特征组合和/或替换。
本公开的各方面可以在各种电子设备中实现。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备、诸如基站的蜂窝通信基础设施等。电子设备的示例可以包括但是不限于诸如智能电话之类的移动电话，诸如智能手表或耳机之类的可穿戴计算设备、电话、电视、计算机监视器、计算机、调制解调器、手持式计算机、膝上型计算机计算机、平板电脑、个人数字助理(PDA)、微波炉、冰箱、车载电子系统、如汽车电子系统、立体声系统、DVD播放器、CD播放器、数字音乐播放器、如MP3播放器、收音机、便携式摄像机、数码相机等相机、便携式存储芯片、洗衣机、烘干机、洗衣机/烘干机、外围设备、时钟等。此外，电子设备可包括未完成的产品。
除非上下文另有明确要求，否则在整个说明书和权利要求书中，词语“包括”、“包含”、“含有”、“具有”等应以包含性的意义解释，而不是排他性的或详尽的意思，也就是说，在“包括但不限于”的意义上。如本文通常所使用的，“耦合”是指可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。同样地，如本文通常所使用的，“连接”一词指的是可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。另外，当在本申请中使用时，词语“此处”、“上方”、“下方”、“下文”、“上文”和类似含义的词语在本申请中使用时，应将本申请作为一个整体而不是本申请的任何特定部分。在上下文允许的情况下，使用单数或复数的上述具体实施方式中的词语也可以分别包括复数或单数。“或”指的是两个或多个项目的列表，该单词涵盖了该单词的所有以下解释：列表中的任何项目，列表中的所有项目以及列表中项目的任意组合。
此外，除非另有明确说明或者在所使用的上下文中以其他方式理解，否则本文使用的条件语言，例如“可以”、“可能”、“例如”、“诸如”等通常旨在表达某些实施例包括，而其他实施例不包括某些特征、元件和/或状态。因此，这种条件语言通常不旨在暗示一个或多个实施例以任何方式需要特征、元素和/或状态，或者是否包括这些特征、元素和/或状态或者在任何特定实施例中执行这些特征、元素和/或状态。
虽然已经描述了某些实施例，但是这些实施例仅作为示例呈现，并且不旨在限制本公开的范围。实际上，这里描述的新颖设备、方法和系统可以以各种其他形式体现，此外，在不脱离本公开的精神的情况下，可以对这里描述的方法和系统的形式进行各种省略、替换和改变。例如，虽然以给定布置呈现块，但是替代实施例可以执行具有不同组件和/或电路拓扑的类似功能，并且可以删除、移动、添加、细分、组合和/或修改一些块。这些块中的每一个可以以各种不同的方式实现。可以组合上述各种实施例的元件和动作的任何合适组合以提供进一步的实施例。上述各种特征和过程可以彼此独立地实现，或者可以以各种方式组合。本公开的特征的所有合适的组合和子组合旨在落入本公开的范围内。

Claims (26)

1.集成电路器件，包括：
第一双极结型晶体管(BJT)；
第二双极结型晶体管，与所述第一双极结型晶体管交叉耦合以作为第一半导体可控整流器(SCR)操作，其中所述第一双极结型晶体管的基极连接到所述第二双极结型晶体管的集电极，并且所述第二双极结型晶体管的基极连接到所述第一双极结型晶体管的发射极或集电极；
触发装置，包括第一触发装置，所述第一触发装置被配置用于提供触发电流到所述第一双极结型晶体管的基极；和
第三双极结型晶体管，与第二双极结型晶体管交叉耦合以作为第二半导体可控整流器操作，其中所述第三双极结型晶体管具有连接到所述第二双极结型晶体管的基极的集电极和连接到所述第二双极结型晶体管的集电极的基极，
其中所述第一双极结型晶体管、第二双极结型晶体管和第三双极结型晶体管以及所述触发装置形成在共同基板中。
2.权利要求1所述的集成电路器件，还包括被配置作为所述第一双极结型晶体管的基极的第一类型的第一阱，其中所述第一类型的第一阱插入在被配置作为所述第一双极结型晶体管的集电极的第二类型的第一阱和被配置作为所述第一双极结型晶体管的发射极的第二类型的第二阱之间，其中所述第一类型的第一阱还在其中形成第二类型的第一重度掺杂区域。
3.权利要求2所述的集成电路器件，其中所述第一触发装置通过所述第二类型的第一重度掺杂区域连接到所述第一双极结型晶体管的基极。
4.权利要求2所述的集成电路器件，还包括形成在半导体基板上方的多个金属化层，在所述半导体基板中形成所述第一双极结型晶体管、第二双极结型晶体管、第三双极结型晶体管和触发装置，其中所述第一触发装置通过金属化层中的一个或多个电连接到所述第一双极结型晶体管的基极。
5.权利要求2所述的集成电路器件，其中所述第二类型的第一阱还被配置作为所述第二双极结型晶体管的基极，其中所述第二双极结型晶体管的基极形成在第一类型的第一重度掺杂区域和第一类型的深阱之间，该第一类型的第一重度掺杂区域形成在所述第二类型的第一阱中并且被配置作为第二双极结型晶体管的发射极，并且所述第一类型的深阱形成在所述第二类型的第一阱下并被配置作为第二双极结型晶体管的集电极。
6.权利要求1所述的集成电路器件，还包括第一端子(T1)和第二端子(T2)，其中第一半导体可控整流器被配置为双向半导体可控整流器，其包括电连接到第一端子(T1)的阴极/阳极(K/A)和电连接到第二端子(T2)的阳极/阴极(A/K)，其中所述集成电路器件被配置为响应于在第一端子(T1)和第二端子(T2)之间接收的电过应力信号而激活。
7.权利要求6所述的集成电路器件，其中所述触发装置包括第一二极管和第二二极管，所述第一二极管的阴极电连接到所述第一双极结型晶体管的基极，所述第二二极管的阴极电连接到所述第一双极结型晶体管的基极，并且其中所述第一二极管的阳极电连接到第一端子(T1)，以及其中所述第二二极管的阳极电连接到第二端子(T2)。
8.权利要求7所述的集成电路器件，还包括第四双极结型晶体管，其与第二双极结型晶体管交叉耦合以作为第三半导体可控整流器操作，其中所述第四双极结型晶体管具有连接到所述第二双极结型晶体管的基极的集电极和连接到所述第二双极结型晶体管的集电极的基极。
9.权利要求1所述的集成电路器件，其中所述第一触发装置包括触发二极管或触发双极结型晶体管中的至少一个。
10.权利要求9所述的集成电路器件，还包括第一类型的第一阱，其被配置作为所述第一双极结型晶体管的基极，其中所述第一类型的第一阱插入在被配置作为所述第一双极结型晶体管的集电极的第二类型的第一阱和被配置作为所述第一双极结型晶体管的发射极的第二类型的第二阱之间，其中所述第二类型的第一阱还包括共同连接到所述集成电路器件的端子的第一类型的重度掺杂区域和第二类型的重度掺杂区域。
11.集成电路器件，包括：
半导体基板，其中形成有双向半导体可控整流器(SCR)，所述双向半导体可控整流器形成在第一端子和第二端子之间，其中所述双向半导体可控整流器包括第一类型的中心阱，在所述第一类型的中心阱中形成有第二类型的中心重度掺杂区域；
形成在半导体基板上方的一个或多个金属化层；和
一对触发装置，各自通过所述一个或多个金属化层电连接到所述第一类型的中心阱。
12.权利要求11所述的集成电路器件，其中所述双向半导体可控整流器包括第一双极结型晶体管(BJT)，所述第一双极结型晶体管具有所述第一类型的中心阱配置作为基极，所述双向半导体可控整流器还包括被配置作为所述第一双极结型晶体管的集电极的第二类型的第一阱和被配置作为所述第一双极结型晶体管的发射极的第二类型的第二阱，其中所述第一类型的中心阱插入在所述第二类型的第一和第二阱之间。
13.权利要求12所述的集成电路器件，其中所述双向半导体可控整流器还包括形成在第一类型的中心阱上的第一和第二电浮置金属层，其中所述第一和第二电浮置金属层被第二类型的中心重度掺杂区域横向插入。
14.权利要求12所述的集成电路器件，其中所述双向半导体可控整流器还包括第二双极结型晶体管，所述第二双极结型晶体管与第一双极结型晶体管交叉耦合以作为双向半导体可控整流器操作，其中所述第一双极结型晶体管的基极连接到所述第二双极结型晶体管的集电极，并且所述第二双极结型晶体管的基极连接到所述第一双极结型晶体管的发射极或集电极。
15.权利要求14所述的集成电路器件，还包括第一类型的深阱，其中第一类型的中心阱以及第二类型的第一和第二阱中的每个形成在所述第一类型的深阱中。
16.权利要求15所述的集成电路器件，其中所述第二双极结型晶体管包括形成在第二类型的第一阱中用作发射极的第一类型的重度掺杂区域，所述第二类型的第一阱用作第二双极结型晶体管的基极，并且所述第一类型的深阱用作所述第二双极结型晶体管的集电极。
17.权利要求14所述的集成电路器件，还包括第三双极结型晶体管，其与第二双极结型晶体管交叉耦合以作为第二半导体可控整流器操作，其中所述第三双极结型晶体管具有连接到所述第二双极结型晶体管的基极的集电极和连接到所述第二双极结型晶体管的集电极的基极。
18.权利要求17所述的集成电路器件，其中所述第二类型的中心重度掺杂区域被配置作为第三双极结型晶体管的发射极，所述第一类型的中心阱被配置作为第三双极结型晶体管的基极，并且所述第二类型的第一阱被配置作为第三双极结型晶体管的集电极。
19.权利要求11所述的集成电路器件，其中该对触发装置中的每一个包括触发二极管或触发双极结型晶体管中的至少一个。
20.权利要求19所述的集成电路器件，其中所述双向半导体可控整流器包括第一双极结型晶体管(BJT)，其具有所述第一类型的中心阱配置作为其基极，所述双向半导体可控整流器还包括被配置作为所述第一双极结型晶体管的集电极的第二类型的第一阱和被配置作为所述第一双极结型晶体管的发射极的第二类型的第二阱，其中所述第二类型的第一和第二阱每一个都包括第一类型的重度掺杂区域和第二类型的重度掺杂区域。
21.权利要求20所述的集成电路器件，其中所述第二类型的第一阱的所述第一类型的重度掺杂区域和第二类型的重度掺杂区域共同电连接到第一端子(T1)，并且其中所述第二类型的第二阱的所述第一类型的重度掺杂区域和第二类型的重度掺杂区域共同电连接到第二端子(T2)。
22.集成电路器件，包括：
半导体基板，其中形成有三个或更多个阱，所述三个或更多个阱包括插入在第二类型的第一阱和第二类型的第二阱之间的第一类型的第一阱；
形成在半导体基板上方的一个或多个金属化层；
多个双极结型晶体管(BJT)，形成在所述三个或更多个阱中并且被配置为作为在所述三个或更多个阱中形成的半导体可控整流器(SCR)和作为双向半导体可控整流器操作，其中所述双向半导体可控整流器和半导体可控整流器中的每一个包括一对双极结型晶体管(BJT)，其中该对双极结型晶体管中的每一个的基极连接到该对双极结型晶体管中的另一个的集电极；
第一类型的第二阱和第一类型的第三阱，形成在所述半导体基板中并且被所述三个或更多个阱插入；
第一触发装置，形成在第一类型的第二阱和第二类型的第一阱中；和
第二触发装置，形成在第一类型的第三阱和第二类型的第二阱中，
其中所述第一和第二触发装置通过所述金属化层中的一个或多个彼此电连接。
23.权利要求22所述的集成电路器件，其中所述双向半导体可控整流器和半导体可控整流器分享共同的双极结型晶体管。
24.权利要求23所述的集成电路器件，其中所述第一和第二触发装置中每一个的阴极通过所述一个或多个金属化层共同连接到所述第一类型的第一阱。
25.权利要求24所述的集成电路器件，其中共同双极结型晶体管的基极和第一触发装置的阳极形成在所述第二类型的第一阱中。
26.权利要求22所述的集成电路器件，还包括一个或多个核心电路，其集成在所述半导体基板中以形成片上系统(SOC)。
CN201810905265.4A 2017-08-10 2018-08-10 用于通信系统收发器接口的设备 Active CN109390334B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/674,218 2017-08-10
US15/674,218 US10249609B2 (en) 2017-08-10 2017-08-10 Apparatuses for communication systems transceiver interfaces

Publications (2)

Publication Number Publication Date
CN109390334A CN109390334A (zh) 2019-02-26
CN109390334B true CN109390334B (zh) 2023-07-04

Family

ID=65084562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810905265.4A Active CN109390334B (zh) 2017-08-10 2018-08-10 用于通信系统收发器接口的设备

Country Status (5)

Country Link
US (1) US10249609B2 (zh)
JP (1) JP6743096B2 (zh)
CN (1) CN109390334B (zh)
DE (1) DE102018118033A1 (zh)
TW (1) TWI693692B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10374092B2 (en) * 2017-04-17 2019-08-06 Globalfoundries Inc. Power amplifier ramping and power control with forward and reverse back-gate bias
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
TWI661530B (zh) * 2018-02-13 2019-06-01 力晶積成電子製造股份有限公司 靜電放電保護元件
US10930650B2 (en) 2018-06-28 2021-02-23 Stmicroelectronics International N.V. Latch-up immunization techniques for integrated circuits
JP7201288B2 (ja) * 2018-07-26 2023-01-10 ラピスセミコンダクタ株式会社 半導体装置
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
US11152352B2 (en) * 2019-03-28 2021-10-19 Intel Corporation Dual mode snap back circuit device
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
US11342323B2 (en) * 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
CN110335866B (zh) * 2019-06-26 2021-09-24 电子科技大学 一种基于纳米级集成电路工艺的双向低触发esd保护器件
US10804887B1 (en) * 2019-09-26 2020-10-13 Texas Instruments Incorporated Slow clamp circuit for bipolar junction transistor (BJT) buffers
US11362203B2 (en) 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
US20220028853A1 (en) * 2020-07-23 2022-01-27 Changxin Memory Technologies, Inc. Electrostatic discharge protection device
EP4067917A4 (en) * 2021-02-03 2023-10-18 Changxin Memory Technologies, Inc. INTEGRATED CIRCUIT LATCH-UP TEST STRUCTURE
US11978733B2 (en) 2021-08-05 2024-05-07 Globalfoundries Singapore Pte. Ltd. High-voltage electrostatic discharge devices
US11942472B2 (en) 2021-09-15 2024-03-26 Globalfoundries Singapore Pte. Ltd. High-voltage electrostatic discharge devices
CN113675189B (zh) * 2021-10-22 2021-12-31 武汉市聚芯微电子有限责任公司 一种静电防护器件及芯片
CN115050736B (zh) * 2022-06-10 2023-05-23 深圳市晶扬电子有限公司 低压工艺的静电保护器件及整体静电防护方法
US11942473B2 (en) 2022-06-14 2024-03-26 Analog Devices, Inc. Electrostatic discharge protection for high speed transceiver interface
TWI819717B (zh) * 2022-07-25 2023-10-21 國立陽明交通大學 半導體裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129163A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436667A (en) 1964-12-08 1969-04-01 Electric Associates Inc Protection circuit for an amplifier system
SE430450B (sv) 1979-04-03 1983-11-14 Asea Ab Tvapoligt overstromsskydd for inkoppling i en stromforande ledning
US4626882A (en) 1984-07-18 1986-12-02 International Business Machines Corporation Twin diode overvoltage protection structure
US4633283A (en) 1985-03-11 1986-12-30 Rca Corporation Circuit and structure for protecting integrated circuits from destructive transient voltages
US5061652A (en) 1990-01-23 1991-10-29 International Business Machines Corporation Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure
IT1253682B (it) 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Struttura di protezione dalle scariche elettrostatiche
US5182220A (en) 1992-04-02 1993-01-26 United Microelectronics Corporation CMOS on-chip ESD protection circuit and semiconductor structure
US5276582A (en) 1992-08-12 1994-01-04 National Semiconductor Corporation ESD protection using npn bipolar transistor
US5343053A (en) 1993-05-21 1994-08-30 David Sarnoff Research Center Inc. SCR electrostatic discharge protection for integrated circuits
US5369041A (en) 1993-07-14 1994-11-29 Texas Instruments Incorporated Method for forming a silicon controlled rectifier
US5475335A (en) 1994-04-01 1995-12-12 National Semiconductor Corporation High voltage cascaded charge pump
US5600525A (en) 1994-08-17 1997-02-04 David Sarnoff Research Center Inc ESD protection circuit for integrated circuit
US5652689A (en) 1994-08-29 1997-07-29 United Microelectronics Corporation ESD protection circuit located under protected bonding pad
JPH08139528A (ja) 1994-09-14 1996-05-31 Oki Electric Ind Co Ltd トランジスタ保護回路
US5576557A (en) 1995-04-14 1996-11-19 United Microelectronics Corp. Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits
US5541801A (en) 1995-05-26 1996-07-30 United Microelectronics Corporation Low-voltage gate trigger SCR (LVGTSCR) ESD protection circuit for input and output pads
US5745323A (en) 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
FR2743938B1 (fr) 1996-01-19 1998-04-10 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques
TW299495B (en) 1996-05-03 1997-03-01 Winbond Electronics Corp Electrostatic discharge protection circuit
US5663860A (en) 1996-06-28 1997-09-02 Harris Corporation High voltage protection circuits
JP3601252B2 (ja) 1996-09-13 2004-12-15 株式会社デンソー ノックセンサ
KR100240872B1 (ko) 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
US5889644A (en) 1997-02-19 1999-03-30 Micron Technology, Inc. Device and method for electrostatic discharge protection of a circuit device
US6057184A (en) 1997-03-21 2000-05-02 International Business Machines Corporation Semiconductor device fabrication method using connecting implants
US6784489B1 (en) 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
DE19721655C1 (de) 1997-05-23 1998-12-03 Daimler Benz Ag Thyristor mit Selbstschutz
EP0915508A1 (en) 1997-10-10 1999-05-12 STMicroelectronics S.r.l. Integrated circuit with highly efficient junction insulation
US6137140A (en) 1997-11-26 2000-10-24 Texas Instruments Incorporated Integrated SCR-LDMOS power device
US6365924B1 (en) 1998-06-19 2002-04-02 National Semiconductor Corporation Dual direction over-voltage and over-current IC protection device and its cell structure
KR100307554B1 (ko) 1998-06-30 2001-11-15 박종섭 Esd 소자를 구비하는 반도체장치
JP3244057B2 (ja) 1998-07-16 2002-01-07 日本電気株式会社 基準電圧源回路
US6236087B1 (en) 1998-11-02 2001-05-22 Analog Devices, Inc. SCR cell for electrical overstress protection of electronic circuits
US6369427B1 (en) 1998-11-03 2002-04-09 Vlsi, Technology, Inc. Integrated circuitry, interface circuit of an integrated circuit device, and cascode circuitry
US6172403B1 (en) 1998-12-15 2001-01-09 Winbond Electronics Corp. Electrostatic discharge protection circuit triggered by floating-base transistor
US6144542A (en) 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
GB9907021D0 (en) 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Switch circuit and semiconductor switch for battery-powered equipment
US6310379B1 (en) 1999-06-03 2001-10-30 Texas Instruments Incorporated NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
US6873505B2 (en) 1999-09-14 2005-03-29 United Microelectronics Corp. Electrostatic discharge protective circuitry equipped with a common discharge line
US6512662B1 (en) 1999-11-30 2003-01-28 Illinois Institute Of Technology Single structure all-direction ESD protection for integrated circuits
US6358781B1 (en) 2000-06-30 2002-03-19 Taiwan Semiconductor Manufacturing Company Uniform current distribution SCR device for high voltage ESD protection
US6538266B2 (en) 2000-08-11 2003-03-25 Samsung Electronics Co., Ltd. Protection device with a silicon-controlled rectifier
US6492208B1 (en) 2000-09-28 2002-12-10 Taiwan Semiconductor Manufacturing Company Embedded SCR protection device for output and input pad
US6621126B2 (en) 2000-10-10 2003-09-16 Sarnoff Corporation Multifinger silicon controlled rectifier structure for electrostatic discharge protection
JP4065104B2 (ja) 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
TW483143B (en) 2001-02-05 2002-04-11 Vanguard Int Semiconduct Corp Voltage control device for electrostatic discharge protection and its related circuit
US6498357B2 (en) 2001-02-09 2002-12-24 United Microelectronics Corp. Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process
US6448123B1 (en) 2001-02-20 2002-09-10 Taiwan Semiconductor Manufacturing Company Low capacitance ESD protection device
TW511269B (en) 2001-03-05 2002-11-21 Taiwan Semiconductor Mfg Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit
JP4005920B2 (ja) 2001-03-16 2007-11-14 サーノフ コーポレーション ラッチアップ耐性のための高保持電流を有する静電放電保護構造
EP2395620B1 (en) 2001-03-16 2015-06-17 Sofics BVBA Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7548401B2 (en) 2001-03-16 2009-06-16 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US6403992B1 (en) 2001-06-05 2002-06-11 Integrated Technology Express Inc. Complementary metal-oxide semiconductor device
US7005708B2 (en) 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
TW504828B (en) 2001-08-17 2002-10-01 Winbond Electronics Corp Bi-directional electrical overstress and electrostatic discharge protection apparatus
US20030076636A1 (en) 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device
JP4369230B2 (ja) 2001-11-07 2009-11-18 新電元工業株式会社 サージ防護半導体装置
US6667870B1 (en) 2001-12-12 2003-12-23 Natiional Semiconductor Corporation Fully distributed slave ESD clamps formed under the bond pads
US6704180B2 (en) 2002-04-25 2004-03-09 Medtronic, Inc. Low input capacitance electrostatic discharge protection circuit utilizing feedback
US6717214B2 (en) 2002-05-21 2004-04-06 Koninklijke Philips Electronics N.V. SOI-LDMOS device with integral voltage sense electrodes
US7179691B1 (en) 2002-07-29 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for four direction low capacitance ESD protection
US6724603B2 (en) 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
JP4240983B2 (ja) 2002-10-07 2009-03-18 沖電気工業株式会社 入力ピン容量の設定方法
US6960811B2 (en) 2002-11-07 2005-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Low capacitance ESD protection device, and integrated circuit including the same
US20040190208A1 (en) 2003-03-26 2004-09-30 Maxim Levit Electrostatic discharge protection and methods thereof
US6909149B2 (en) 2003-04-16 2005-06-21 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6756834B1 (en) 2003-04-29 2004-06-29 Pericom Semiconductor Corp. Direct power-to-ground ESD protection with an electrostatic common-discharge line
US7196887B2 (en) 2003-05-28 2007-03-27 Texas Instruments Incorporated PMOS electrostatic discharge (ESD) protection device
US7244992B2 (en) 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection
US6960792B1 (en) 2003-09-30 2005-11-01 National Semiconductor Corporation Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention
US7582938B2 (en) 2003-10-01 2009-09-01 Lsi Corporation I/O and power ESD protection circuits by enhancing substrate-bias in deep-submicron CMOS process
US6979869B2 (en) 2003-10-01 2005-12-27 Lsi Logic Corporation Substrate-biased I/O and power ESD protection circuits in deep-submicron twin-well process
US6906387B1 (en) 2003-10-15 2005-06-14 Altera Corporation Method for implementing electro-static discharge protection in silicon-on-insulator devices
US20050088794A1 (en) 2003-10-23 2005-04-28 International Business Machines Corporation Removeable ESD for improving I/O pin bandwidth
US7038280B2 (en) 2003-10-28 2006-05-02 Analog Devices, Inc. Integrated circuit bond pad structures and methods of making
US7067883B2 (en) 2003-10-31 2006-06-27 Lattice Semiconductor Corporation Lateral high-voltage junction device
TWI223432B (en) 2003-12-18 2004-11-01 Univ Nat Chiao Tung Double-triggered silicon controller rectifier and relevant circuitry
US7202114B2 (en) 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
US7285458B2 (en) 2004-02-11 2007-10-23 Chartered Semiconductor Manufacturing Ltd. Method for forming an ESD protection circuit
DE102004009981B4 (de) 2004-03-01 2005-12-29 Infineon Technologies Ag ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung
KR100635874B1 (ko) 2004-04-07 2006-10-18 매그나칩 반도체 유한회사 Ｅｓｄ 보호 회로 및 그 방법
TWI231033B (en) 2004-06-04 2005-04-11 Macronix Int Co Ltd ESD protection circuit
CN100377321C (zh) 2004-06-28 2008-03-26 中芯国际集成电路制造(上海)有限公司 用于高电压操作的金属氧化物半导体器件及其制造方法
US8890248B2 (en) 2004-08-26 2014-11-18 Texas Instruments Incorporation Bi-directional ESD protection circuit
JP4282581B2 (ja) 2004-09-29 2009-06-24 株式会社東芝 静電保護回路
TWI237893B (en) 2004-12-10 2005-08-11 Richtek Technology Corp Booster-type power management chip containing electrostatic discharge protection mechanism of output electrode
KR100627134B1 (ko) 2004-12-14 2006-09-25 한국전자통신연구원 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
KR100638456B1 (ko) 2004-12-30 2006-10-24 매그나칩 반도체 유한회사 이에스디 보호회로 및 그 제조방법
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7414287B2 (en) 2005-02-21 2008-08-19 Texas Instruments Incorporated System and method for making a LDMOS device with electrostatic discharge protection
DE102005013686A1 (de) 2005-03-18 2006-10-05 Atmel Germany Gmbh ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
US7232711B2 (en) 2005-05-24 2007-06-19 International Business Machines Corporation Method and structure to prevent circuit network charging during fabrication of integrated circuits
JP2007012864A (ja) 2005-06-30 2007-01-18 Nippon Telegr & Teleph Corp <Ntt> 静電放電保護回路
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US7372083B2 (en) 2005-08-09 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection
JP4995455B2 (ja) 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
US7465995B2 (en) 2006-01-10 2008-12-16 Taiwan Semiconductor Manufacturing Co. Resistor structure for ESD protection circuits
US7385793B1 (en) 2006-01-24 2008-06-10 Cypress Semiconductor Corporation Cascode active shunt gate oxide project during electrostatic discharge event
US7345341B2 (en) 2006-02-09 2008-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage semiconductor devices and methods for fabricating the same
US8218276B2 (en) 2006-05-31 2012-07-10 Alpha and Omega Semiconductor Inc. Transient voltage suppressor (TVS) with improved clamping voltage
US7626243B2 (en) 2006-08-04 2009-12-01 Advanced Analogic Technologies, Inc. ESD protection for bipolar-CMOS-DMOS integrated circuit devices
US20080029782A1 (en) 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
US7605431B2 (en) 2006-09-20 2009-10-20 Himax Technologies Limited Electrostatic discharge protection apparatus for semiconductor devices
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8431958B2 (en) 2006-11-16 2013-04-30 Alpha And Omega Semiconductor Ltd Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US7701012B2 (en) 2007-02-26 2010-04-20 Freescale Semiconductor, Inc. Complementary zener triggered bipolar ESD protection
TW200905860A (en) 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier
US7834378B2 (en) 2007-08-28 2010-11-16 Fairchild Korea Semiconductor Ltd SCR controlled by the power bias
DE102007040875B4 (de) 2007-08-29 2017-11-16 Austriamicrosystems Ag Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
US7663190B2 (en) 2007-10-08 2010-02-16 Intersil Americas Inc. Tunable voltage isolation ground to ground ESD clamp
JP2009194301A (ja) 2008-02-18 2009-08-27 Sanyo Electric Co Ltd 半導体装置
US7786504B2 (en) 2008-03-20 2010-08-31 Amazing Microelectronic Corp. Bidirectional PNPN silicon-controlled rectifier
KR100976410B1 (ko) 2008-05-28 2010-08-17 주식회사 하이닉스반도체 정전기 방전 장치
US7868387B2 (en) 2008-06-13 2011-01-11 Analog Devices, Inc. Low leakage protection device
KR20100003569A (ko) 2008-07-01 2010-01-11 서경대학교 산학협력단 사이리스터를 이용한 ｅｓｄ 보호 회로
US8198651B2 (en) 2008-10-13 2012-06-12 Infineon Technologies Ag Electro static discharge protection device
JP2010129893A (ja) 2008-11-28 2010-06-10 Sony Corp 半導体集積回路
US8039868B2 (en) * 2008-12-23 2011-10-18 International Business Machines Corporation Structure and method for an electrostatic discharge (ESD) silicon controlled rectifier (SCR) structure
JP5172654B2 (ja) 2008-12-27 2013-03-27 株式会社東芝 半導体装置
EP2246885A1 (fr) 2009-04-27 2010-11-03 STmicroelectronics SA Structure de protection d'un circuit intégré contre des décharges électrostatiques
US8222698B2 (en) 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US8044457B2 (en) 2009-06-29 2011-10-25 Analog Devices, Inc. Transient over-voltage clamp
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US8648419B2 (en) 2010-01-20 2014-02-11 Freescale Semiconductor, Inc. ESD protection device and method
US8952456B2 (en) 2010-02-24 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge circuit using inductor-triggered silicon-controlled rectifier
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8217461B1 (en) 2010-07-09 2012-07-10 Altera Corporation ESD protection circuit
US8686470B2 (en) 2011-01-07 2014-04-01 Nxp, B.V. ESD protection circuit
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8476736B2 (en) 2011-02-18 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Low leakage diodes
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US8963200B2 (en) 2012-06-20 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection
US8796729B2 (en) * 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9929142B2 (en) 2015-03-04 2018-03-27 Analog Devices, Inc. Apparatus and methods for overvoltage switches with active leakage current compensation
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9954356B2 (en) 2015-05-15 2018-04-24 Analog Devices, Inc. Electrostatic discharge protection circuits for radio frequency communication systems
US9831233B2 (en) * 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129163A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
TW201921629A (zh) 2019-06-01
JP2019041101A (ja) 2019-03-14
US20190051646A1 (en) 2019-02-14
US10249609B2 (en) 2019-04-02
TWI693692B (zh) 2020-05-11
CN109390334A (zh) 2019-02-26
DE102018118033A1 (de) 2019-02-14
JP6743096B2 (ja) 2020-08-19

Similar Documents

Publication Publication Date Title
CN109390334B (zh) 用于通信系统收发器接口的设备
CN107342285B (zh) 集成电路设备
CN110890359B (zh) 用于机动车和通信系统收发器接口的设备
CN107527879B (zh) 用于有源控制的触发和锁存释放晶闸管的设备和方法
CN109713916B (zh) 通过控制信号放大控硅整流器动态触发和关断
US8680620B2 (en) Bi-directional blocking voltage protection devices and methods of forming the same
US9478608B2 (en) Apparatus and methods for transceiver interface overvoltage clamping
US9123540B2 (en) Apparatus for high speed signal processing interface
US9006781B2 (en) Devices for monolithic data conversion interface protection and methods of forming the same
US8860080B2 (en) Interface protection device with integrated supply clamp and method of forming the same
US8120887B2 (en) MOS transistor triggered transient voltage suppressor to provide circuit protection at a lower voltage
CN106684080B (zh) 包括硅可控整流器的静电放电保护装置
WO2020144180A2 (en) Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
JP2014517517A (ja) 過電圧および／または静電気放電保護デバイス
US10665584B1 (en) Low capacitance and high-holding-voltage transient-voltage-suppressor (TVS) device for electro-static-discharge (ESD) protection
US11942473B2 (en) Electrostatic discharge protection for high speed transceiver interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant