CN109390024B - 确定是否进行重新训练操作的存储器装置及包含其的系统 - Google Patents

确定是否进行重新训练操作的存储器装置及包含其的系统 Download PDF

Info

Publication number
CN109390024B
CN109390024B CN201810641833.4A CN201810641833A CN109390024B CN 109390024 B CN109390024 B CN 109390024B CN 201810641833 A CN201810641833 A CN 201810641833A CN 109390024 B CN109390024 B CN 109390024B
Authority
CN
China
Prior art keywords
memory device
data
circuit
transmission path
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810641833.4A
Other languages
English (en)
Other versions
CN109390024A (zh
Inventor
郑源主
李将雨
郑秉勋
任政燉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109390024A publication Critical patent/CN109390024A/zh
Application granted granted Critical
Publication of CN109390024B publication Critical patent/CN109390024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

一种存储器装置，包含配置为检查信号传输路径的状态的路径状态检查电路，每个信号传输路径包含存储器装置的数据传输路径和时钟传输路径。路径状态检查电路包含采样电路和管理电路，该采样电路配置为通过使用已经通过数据传输路径的模式数据和已经通过时钟传输路径的时钟信号来进行采样操作并产生采样数据，该管理电路配置为产生采样数据与模式数据的比较，并且基于比较的结果来管理指示是否要进行存储器装置的重新训练操作的检查结果信息。

Description

确定是否进行重新训练操作的存储器装置及包含其的系统
相关申请的交叉引用
本申请要求在韩国知识产权局于2017年8月9日提交的韩国专利申请No.10-2017-0101352的优先权，其全部内容通过引用并入本文。
技术领域
本发明构思的示例性实施例涉及一种存储器装置，并且更特别地，涉及一种确定(或有效确定)是否在存储器装置上进行训练(training)操作之后进行重新训练(re-training)操作以使得数据与时钟信号之间对齐的存储器装置，以及涉及包含该存储器装置的存储器系统。
背景技术
存储器控制器可以在通电之后在存储器装置上进行训练操作，以调整对齐条件(例如，数据和时钟信号之间的改善的和/或优选的对齐条件)，并且然后可以控制诸如写入操作和读取操作的存储器操作。在训练操作之后经过特定的(或替代地，预定的)时间时，由于存储器操作环境等所造成的变化，数据和时钟信号之间可以发生歪曲或不对齐，并且因此写入操作或读取操作可能失效。因此，可以在存储器装置上进行重新训练操作，以使数据与时钟信号对齐。为了进行重新训练操作，存储器控制器可以确定存储器操作是否失效，基于该确定结果确定是否进行重新训练操作，以及控制存储器装置的重新训练操作。
然而，在存储器控制器进行操作(诸如确定存储器操作是否失效和确定是否进行重新训练操作)时，时间的损失和由于该时间的损失所造成的存储器性能的恶化可能发生。
发明内容
本发明构思的实施例提供一种存储器装置，其可以有效地确定是否进行重新训练操作以改善存储器系统的性能，以及提供一种包含该存储器装置的存储器系统。
根据本发明构思的示例性实施例，提供了一种存储器装置，其包含路径状态检查电路，该路径状态检查电路配置为检查信号传输路径的状态，每个信号传输路径包含存储器装置的数据传输路径和时钟传输路径。路径状态检查电路包含采样电路和管理电路，该采样电路配置为通过使用已经通过数据传输路径的模式数据和已经通过时钟传输路径的时钟信号来进行采样操作，并产生采样数据，该管理电路配置为产生采样数据与模式数据的比较，并且基于比较的结果管理检查结果信息，该检查结果信息指示是否要进行存储器装置的重新训练操作。
根据本发明构思的示例性实施例，提供了一种存储器装置，其包含路径状态检查电路，该路径状态检查电路配置为检查信号传输路径的状态，每个信号传输路径包含存储器装置的数据传输路径和时钟传输路径。路径状态检查电路包含采样电路和管理电路，该采样电路配置为通过使用已经通过数据传输路径的模式数据和已经通过时钟信号传输路径的多个时钟信号来进行多个采样操作，多个时钟信号中的每一个具有不同的相位，采样电路配置为产生采样数据的多个段(piece)，该管理电路配置为产生模式数据与采样数据的多个段的比较，并且配置为基于比较的结果管理路径状态信息，该路径状态信息指示模式数据和多个时钟信号之中的参考时钟信号之间的对齐程度。
根据本发明构思的示例性实施例，提供了一种存储器系统，其包含存储器装置和存储器控制器，该存储器控制器配置为控制存储器装置的存储器操作，其中存储器装置配置为通过使用已经分别通过信号传输路径的模式数据与时钟信号来进行检查信号传输路径的状态的操作，并配置为作为进行该操作的结果而产生指示是否要进行存储器装置的重新训练操作的检查结果信息，其中存储器控制器配置为基于检查结果信息来控制存储器装置的重新训练操作。
根据本发明构思的示例性实施例，提供了一种储存装置，其包含多个从设备和一个主设备，每个从设备包括用于储存特定数据的信号传输路径，主设备配置为控制多个从设备的操作。从设备中的每一个配置为产生采样数据与模式数据的比较，该采样数据通过使用已经分别通过信号传输路径的模式数据和时钟信号进行采样操作来产生，并且基于比较的结果产生指示是否需要重新训练操作的检查结果信息，并且将产生的检查结果信息提供给主设备，并且主设备配置为基于从从设备接收的检查结果信息的多个段来控制从设备的重新训练操作。
附图说明
根据以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，其中：
图1是根据本发明构思的示例性实施例的存储器系统的示意性框图；
图2是图1的存储器系统中的存储器装置的框图；
图3A和3B是图2的路径状态检查电路的框图；
图4是图3A的采样电路的电路图；
图5A和5B是用于解释图3A的采样电路的采样操作的图；
图6A和6B是用于解释根据本发明构思的示例性实施例的比较器的比较操作的图；
图7是用于解释根据本发明构思的示例性实施例的由检查结果信息产生器产生检查结果信息的操作的图；
图8是根据本发明构思的示例性实施例的路径状态检查电路的框图；
图9A和9B是用于解释图8的检查结果信息产生器的检查结果信息产生方式的示意图；
图10A和图10B是根据本发明构思的示例性实施例的基于模式数据与时钟信号之间的对齐程度来产生检查结果信息的路径状态检查电路的框图；
图11是用于解释图10A中的参考状态信息的图；
图12A至13B是用于解释根据本发明构思的示例性实施例的通过使用路径状态信息来产生检查结果信息的路径状态检查电路的操作的图；
图14A至14D是用于解释根据本发明构思的示例性实施例的路径状态检查电路在信号传输路径上进行检查操作的时序图；
图15A至15C是用于解释根据写入数据和模式数据之间的布置关系的路径状态检查电路的检查操作和存储器装置的写入操作的图；
图16A至16C是用于解释根据本发明构思的示例性实施例的基于由路径状态检查电路产生的检查结果信息的存储器装置的操作的时序图；
图17A和17B是用于解释如图16A至16C中示出的使存储器装置的写入操作停止的操作的另一示例的图；
图18A和18B是用于解释存储器控制器从存储器装置接收检查结果信息的实施例的存储器系统的框图；以及
图19是根据本发明构思的示例性实施例的储存装置的框图。
具体实施方式
以下，将参考附图详细描述本发明构思的实施例。
图1是根据本发明构思的实施例的存储器系统1的示意性框图。
参考图1，存储器系统1可以包含存储器控制器10和存储器装置20。存储器装置20可以包含存储器单元阵列22和路径状态检查电路24。然而，本发明构思不限于此。路径状态检查电路24可以是或可以包含含有模拟电路和/或数字电路的硬件块。硬件块可以包含多个电子组件，诸如电阻器、晶体管、电容器和/或彼此布置和连接的其他的元件，使得硬件块能够响应于电刺激而进行特定的功能。替代地或附加地，路径状态检查电路24可以是或可以包含含有多个机器可读指令的软件块，该多个机器可读指令配置为由存储器控制器10等执行。软件块可以包括实现逻辑功能的机器可读指令的有序列表。软件块可以在任何处理器可读介质中实施，供指令执行系统、设备或装置(诸如单核或多核处理器或含有处理器的系统)使用或与其结合使用。以下，作为示例性实施例，将详细描述在图1中示出的存储器系统1的组件。
存储器控制器10可以在存储器装置20上进行控制操作。例如，存储器控制器10可以将地址信号ADDR、命令CMD和控制信号CTRL提供给存储器装置20，以在存储器装置20上进行写入、读取和/或擦除操作。存储器单元阵列22可以包含多个存储器单元(未示出)，该多个存储器单元布置在多个字线(未示出)相交于多个位线(未示出)的区域中。此外，存储器单元阵列22可以包含字线、至少一个串选择线和至少一个地选择线，并可以包含多个存储器块。
在示例性实施例中，多个存储器单元可以是闪速存储器单元，并且存储器单元阵列22可以是或可以包含NAND闪速存储器单元阵列和/或NOR闪速存储器单元阵列。以下，将参考多个存储器单元是闪速存储器单元的情形详细描述本发明构思的实施例。然而，本发明构思不限于此，并且在其他的实施例中，多个存储器单元可以是诸如电阻式随机存取存储器(RRAM)、相变RAM(PRAM)和/或磁性RAM(MRAM)的电阻式存储器单元，或者可以是诸如动态RAM(DRAM)的易失性存储器单元。
根据发明构思的示例性实施例的路径状态检查电路24可以检查在存储器装置20中的信号传输路径的状态并产生检查结果信息。检查结果信息可以是或可以包含在存储器控制器10控制存储器装置20的重新训练操作时要参考的信息。路径状态检查电路24可以将检查结果信息提供给存储器控制器10，并且存储器控制器10可以在不分别确定存储器装置20的存储器操作是否失败的情况下，通过参考检查结果信息来确定(例如，迅速确定)是否对存储器装置20进行重新训练操作。
在示例性实施例中，路径状态检查电路24可以检查已经通过存储器装置20中的特定的(或替代地，预定的)数据传输路径的模式数据和已经通过存储器装置20中的特定的(或替代地，预定的)时钟传输路径的时钟信号之间的对齐状态，并可以产生指示是否需要存储器装置20的重新训练操作的检查结果信息。例如，在从存储器控制器10接收与信号传输路径状态检查有关的命令或接收具有特定的值的地址信号时，或者在存储器装置20的训练操作之后，路径状态检查电路24可以在每个特定的(或替代地，预定的)周期，进行检查信号传输路径的状态的操作，并产生检查结果信息。
模式数据可以是包含特定的(或替代地，预定的)模式位(pattern bit)的数据，以检查数据传输路径的状态。特定的(或替代地，预定的)数据传输路径可以对应于写入到存储器单元阵列22的通用数据(general data)所通过的数据传输路径，并且特定的(或替代地，预定的)时钟传输路径可以对应于必要于向存储器单元阵列22写入通用数据的时钟信号所通过的时钟传输路径。信号传输路径可以包含数据传输路径和时钟传输路径，并且下面描述由路径状态检查电路24所检查的数据传输路径和时钟传输路径的细节。
根据示例性实施例的路径状态检查电路24可以检查信号传输路径的状态，并产生指示是否需要(或指定)对于存储器装置20的重新训练操作的检查结果信息，并将检查结果信息提供给存储器控制器10，并且因此存储器控制器10可以迅速地确定是否在存储器装置20上进行重新训练操作以及进行重新训练操作。如上所述，存储器系统1的性能可以通过确定(例如，有效确定)是否进行重新训练操作来改善。
图2是图1的存储器系统中的存储器装置20的框图。
参考图2，对应于存储器装置20的存储器装置100可以包含控制逻辑110、页缓冲器电路120、输入/输出(I/O)电路130、电压产生器140、行解码器150、存储器单元阵列160和/或路径状态检查电路170。
存储器单元阵列160可以通过字线WL、串选择线SSL和地选择线GSL连接到行解码器150，并且可以通过位线BL连接到页缓冲器电路120。存储器单元阵列160可以包含多个存储器块。存储器单元阵列160可以包含多个NAND单元串。NAND单元串中的每一个可以在垂直或水平方向上形成沟道。在存储器单元阵列160中，多个字线可以在垂直方向上堆叠。然而，本发明构思不限于此。
行解码器150可以解码地址，以选择存储器单元阵列160的字线WL中的任意一个。行解码器150可以将从电压产生器140所提供的字线电压提供给存储器单元阵列160的选定的字线。
页面缓冲器电路120可以根据由控制逻辑电路110所进行的操作，作为写入驱动器或感测放大器进行操作。页面缓冲器电路120可以在写入操作期间将通过数据线DL从I/O电路130接收到的数据写入选定的存储器单元中，并且可以在读取操作期间通过位线BL感测储存在选定的存储器单元中的数据，以将感测的数据提供给I/O电路130。
I/O电路130可以通过数据线DL连接到页缓冲器电路120，并且可以通过DQ垫132和DQS垫134连接到存储器控制器MCTR。I/O电路130可以通过DQ垫132从存储器控制器MCTR接收数据(DQ)或向存储器控制器MCTR输出数据(DQ)，并且可以通过DQS垫134从存储器控制器MCTR接收DQ选通信号或向存储器控制器MCTR输出DQ选通信号。在存储器操作中使用的时钟信号可以从DQ选通信号产生。尽管为了描述的方便，图2中示出了一个DQ垫132，但本发明构思不限于此，并且存储器装置100可以包含多个DQ垫，且可以通过多个DQ垫并行地接收或输出数据的多个段。I/O电路130可以将输入地址或命令提供给控制逻辑电路110或行解码器150。
响应于从I/O电路130发送的命令，控制逻辑110可以控制存储器操作，该存储器操作包含用于将数据与时钟信号对齐的训练操作、在训练操作之后数据和时钟信号相互不对齐时所进行的重新训练操作、写入操作、读取操作和/或擦除操作。
路径状态检查电路170可以包含采样电路172和管理电路174。采样电路172可以包含于I/O电路130中，并在将数据写入到页缓冲器电路120和/或存储器单元阵列160时使用。路径状态检查电路170可以检查已经通过存储器装置100中的特定的(或替代地，预定的)数据传输路径的模式数据和已经通过存储器装置100中的特定的(或替代地，预定的)时钟传输路径的时钟信号之间的对齐状态。特定的(或替代地，预定的)数据传输路径可以是正常写入操作中的写入数据的部分或全部的传输路径，并且特定的(或替代地，预定的)时钟传输路径可以是正常写入操作中所需要的时钟信号的部分或全部的传输路径。
特定的(或替代地，预定的)数据传输路径可以包含在存储器控制器MCTR和DQ垫132之间的第一数据传输路径DQ_P1和在DQ垫132和采样电路172之间的第二数据传输路径DQ_P2。特定的(或替代地，预定的)时钟传输路径可以包含在存储器控制器MCTR和DQS垫134之间的第一时钟传输路径DQS_P1和在DQS垫134和采样电路172之间的第二时钟传输路径DQS_P2。然而，本发明构思不限于此，并且可以设定特定的(或替代地，预定的)数据传输路径和特定的(或替代地，预定的)时钟传输路径中的每一个，以便进一步包含块的路径，该块在I/O电路130中并在参考频率以上进行高速操作。此外，特定的(或替代地，预定的)数据传输路径和特定的(或替代地，预定的)时钟传输路径可以对应于复制的信号传输路径，在进行写入操作时该复制的信号传输路径相同于或相似于数据和时钟信号的信号传输路径。以下将描述路径状态检查电路170的特定的操作。
图3A和3B是图2的路径状态检查电路170的框图。
参考图3A，对应于路径状态检查电路170的路径状态检查电路200a可以包含采样电路220a和管理电路240a。管理电路240a可以包含比较器242a、检查结果信息产生器244a和储存电路246a。路径状态检查电路200a可以使用已经通过(或已经经历)信号传输路径STP的模式数据PT_D'和时钟信号CLK'来检查信号传输路径STP的状态。作为非限制性示例性实施例，可以从图1中的存储器控制器10接收模式数据PT_D和时钟信号CLK。采样电路220a可以通过使用模式数据PT_D'和时钟信号CLK'进行采样操作，并产生采样数据Sample_D。例如，采样电路220a可以在时钟信号CLK'的上升沿和/或下降沿采样模式数据PT_D'的值，以产生采样数据Sample_D。
比较器242a可以从采样电路220a接收采样数据Sample_D，并可以接收模式数据PT_D作为比较参考。比较器242a可以将模式数据PT_D与采样数据Sample_D进行比较，以产生比较结果Comp_R。检查结果信息产生器244a可以从比较器242a接收比较结果Comp_R，并可以基于比较结果Comp_R产生检查结果信息C_RI，该检查结果信息指示是否要进行存储器装置的重新训练操作。
储存电路246a可以从检查结果信息产生器244a接收检查结果信息C_RI，并储存所接收的检查结果信息C_RI。储存电路246a可以包含至少一个寄存器，并可以将检查结果信息C_RI储存到指示存储器装置的状态的状态寄存器中。例如，在储存电路246a接收具有第一值的检查结果信息C_RI时，储存电路246a可以将具有第一值(该第一值指示不需要存储器装置的重新训练操作)的检查结果信息C_RI储存到特定的(或替代地，预定的)寄存器中。此后，在储存电路246a接收具有第二值(该第二值指示需要存储器装置的重新训练操作)的检查结果信息C_RI时，储存电路246a可以将储存在特定的(或替代地，预定的)寄存器中的检查结果信息C_RI的第一值改变为第二值。同样地，管理电路240a可以管理储存在储存电路246a中的检查结果信息C_RI，并且尽管在图3A中未示出，但检查结果信息C_RI可以提供给图1的存储器控制器10，并且存储器控制器10可以通过检查结果信息C_RI来确定(例如，容易地确定)，是否需要存储器装置的重新训练操作(例如，是否要进行存储器装置的重新训练操作)。
与图3A的路径状态检查电路200a相比，图3B的路径状态检查电路200b可以还包含模式数据产生器270b和时钟信号产生器280b。模式数据产生器270b可以产生包含特定的(或替代地，预定的)模式位的模式数据PT_D，以检查信号传输路径STP的状态。模式数据产生器270b可以产生模式数据PT_D，该模式数据随机地包含特定的(或替代地，预定的)模式位。模式数据产生器270b可以包含储存各种模式数据的电熔丝(E-fuse)电路，并且可以选择储存在电熔丝电路中的各种模式数据中的任何一种以及产生模式数据PT_D。
时钟信号产生器280b可以产生具有特定的(或替代地，预定的)频率的时钟信号CLK，以检查信号传输路径STP的状态。时钟信号产生器280b可以基于从存储器控制器10接收的DQ选通信号来产生时钟信号CLK。时钟信号产生器280b可以产生具有与在写入操作中所使用(例如，所需要)的时钟信号的频率相同的频率的时钟信号。图3A的路径状态检查电路200a从外部接收模式数据PT_D和时钟信号CLK，而图3B的路径状态检查电路200b可以在内部产生模式数据PT_D和时钟信号CLK。因此，在存储器装置的训练操作之后，路径状态检查电路200b可以主动地检查信号传输路径的状态，而无需从存储器控制器10接收单独的信号。
图4是图3A的采样电路220a的电路图。
参考图4，对应于采样电路220a的采样电路220可以包含至少一个触发器FF。触发器FF可以接收已经通过信号传输路径的模式数据PT_D'和时钟信号CLK'。触发器FF可以在时钟信号CLK'的上升沿和下降沿采样模式数据PT_D'的值，以产生采样数据Sample_D并输出采样数据Sample_D。然而，本发明构思不限于此。采样电路220a可以包含能够基于时钟信号CLK'采样模式数据PT_D'的各种结构。
图5A和5B是用于说明图3A的采样电路220a的采样操作的图。
在图5A中，假定在信号传输路径状态良好并且模式数据PT_D'与时钟信号CLK'之间的对齐正确的状态下进行采样操作。
参考图3A和5A，采样电路220a可以在包含第一位数据D_1和第二位数据D_2的模式数据PT_D'上进行采样操作。例如，采样电路220a可以在时钟信号CLK'的上升沿和下降沿采样模式数据PT_D'的值。例如，可以在时钟信号CLK'的上升沿采样第一位数据D_1，并且可以在时钟信号CLK'的下降沿采样第二位数据D_2。因此，采样电路220a可以产生包含第一位数据D_1和第二位数据D_2采样数据Sample_D。
在图5B中，采样操作被假定为在信号传输路径状态不良并且模式数据PT_D'与时钟信号CLK'之间的对齐不正确的状态下进行。
参考图3A和5B，采样电路220a可以在包含第一位数据D_1和第二位数据D_2的模式数据PT_D'上进行采样操作。例如，采样电路220a可以分别在时钟信号CLK'的上升沿和下降沿采样模式数据PT_D'，并产生采样数据Sample_D，该采样数据包含不同于第一位数据D_1的数据W_D和不同于第二位数据D_2的另一数据W_D。然而，本发明构思不限于此，并且可以使用包含更多模式位的模式数据以各种方式进行采样操作。
图6A和6B是用于解释根据本发明构思的示例性实施例的比较器242的比较操作的图。
图6A是示出了将图5A中的采样数据Sample_D与模式数据PT_D进行比较的情形的图，并且图6B是示出了将图5B中的采样数据Sample_D与模式数据PT_D进行比较的情形的图。
参考图6A，比较器242可以包含至少一个逻辑电路LC，并且例如逻辑电路LC可以是或可以包含XOR逻辑电路。逻辑电路LC可以接收采样数据Sample_D和作为比较参考的模式数据PT_D，并比较采样数据Sample_D与模式数据PT_D。模式数据PT_D和采样数据Sample_D可以分别包含第一位数据D_1和第二位数据D_2。比较器242可以将采样数据Sample_D与模式数据PT_D进行比较，并产生指示模式数据PT_D与采样数据Sample_D匹配的路径数据Pass_D作为比较结果Comp_R。
参考图6B，比较器242的逻辑电路LC可以接收采样数据Sample_D和模式数据PT_D，并将采样数据Sample_D与模式数据PT_D进行比较。采样数据Sample_D可以包含不同于第一位数据D_1的数据W_D和不同于第二位数据D_2的另一数据W_D。比较器242可以将采样数据Sample_D与模式数据PT_D进行比较，并产生失效数据Fail_D作为比较结果Comp_R，该失效数据指示模式数据PT_D与采样数据Sample_D彼此不同。
图7是用于解释根据本发明构思的示例性实施例的由检查结果信息产生器244产生检查结果信息C_RI的操作的图。
参考图7，在检查结果信息产生器244接收到指示采样数据与模式数据匹配的通行数据(pass data)Pass_D时，检查结果信息产生器244可以产生具有第一值(例如，逻辑高H)的检查结果信息C_RI，该第一值指示不需要存储器装置的重新训练操作。此外，当检查结果信息产生器244接收到指示采样数据与模式数据不匹配的失效数据Fail_D时，检查结果信息产生器244可以产生具有第二值(例如，逻辑低L)的检查结果信息C_RI，该第二值指示需要存储器装置的重新训练操作。
检查结果信息产生器244可以将检查结果信息C_RI储存到储存电路246中。在示例性实施例中，储存电路246可以包含状态寄存器(status register)SR，指示存储器装置的状态的信息储存在该状态寄存器中。状态寄存器SR可以包含特定的(或替代地，预定的)存储器空间，用于储存检查结果信息C_RI的值。在接收从存储器控制器(或外部)所读取的状态时，储存电路246可以将包含检查结果信息C_RI的存储器状态信息提供给存储器控制器(或外部)，该检查结果信息C_RI指示是否需要存储器装置的重新训练。
图8是根据本发明构思的示例性实施例的路径状态检查电路300的框图。
图8示出了在存储器控制器和存储器装置之间并行传输和接收并行数据的多个段时的路径状态检查电路300的操作。在这种情况下，假定并行数据的多个段分别通过在图2的存储器装置100中不同的数据传输路径。
参考图8，路径状态检查电路300可以包含采样电路320、比较器340和检查结果信息产生器360。采样电路320可以包含多个触发器FF1至FFn。模式数据PT_D1至PT_Dn的第一至第n段可以分别对应于并行数据的第一至第n段。更详细地，为了检查发送并行数据的多个段的数据传输路径的状态，模式数据的多个段(即，模式数据PT_1至PT_n的第一至第n段)可以分别通过特定的(或替代地，预定的)数据传输路径，该数据传输路径对应于在存储器装置进行写入操作时发送并行数据的多个段所通过的数据传输路径。
触发器FF1至FFn中的每一个可以使用已经通过特定的(或替代地，预定的)数据传输路径的模式数据的多个段PT_D1'至PT_Dn'和已经通过特定的(或替代地，预定的)时钟传输路径的时钟信号CLK'进行采样操作。相应地，采样电路320可以产生采样数据的多个段Sample_D1至Sample_Dn。
比较器340可以包含多个逻辑电路LC1至LCn。逻辑电路LC1至LCn中的每一个可以是或可以包含XOR逻辑电路。多个逻辑电路LC1至LCn可以通过将模式数据的多个段PT_1至PT_n与采样数据的多个段Sample_D1至Sample_Dn分别进行比较来产生多个比较结果Comp_R1至Comp_Rn。
检查结果信息产生器360可以接收多个比较结果Comp_R1至Comp_Rn，并可以通过使用多个比较结果Comp_R1至Comp_Rn来产生检查结果信息。参考图9A和9B将描述检查结果信息产生器360的更多细节。
图9A和9B是用于解释图8的检查结果信息产生器360的检查结果信息产生方式的图。
在图9A和9B中，假定在存储器控制器和存储器装置之间将发送和接收并行数据的8个段。参考图8和9A，采样电路320和比较器340可以通过使用模式数据的8个段PT_D1至PT_D8来产生8个比较结果Comp_R1至Comp_R8，并且可以将比较结果Comp_R1至Comp_R8提供给检查结果信息产生器360。
在图9A中的检查结果信息产生器360可以接收通行数据的多个段Pass_D1至Pass_D8作为比较结果Comp_R1至Comp_R8。在示例性实施例中，在比较结果Comp_R1至Comp_R8全部是通行数据Pass_D1到Pass_D8时，在图9A中的检查结果信息产生器360可以产生具有第一值H的检查结果信息C_RI，该第一值H指示不需要存储器装置的重新训练操作。
在图9B中的检查结果信息产生器360可以接收通行数据的多个段Pass_D1和Pass_D3至Pass_D8以及失效数据的一个段Fail_D2作为比较结果Comp_R1至Comp_R8。在示例性实施例中，在接收到失效数据的至少一个段时，在图9B中的检查结果信息产生器360可以产生具有第二值L的检查结果信息C_RI，该第二值L指示需要存储器装置的重新训练操作(例如，存储器装置要进行重新训练操作)。然而，本发明构思不限于此。在接收到超过参考失效数据的段的特定的(或替代地，预定的)数目的失效数据时，检查结果信息产生器360可以产生具有第二值L的检查结果信息C_RI。参考失效数据的段的数目可以预先设定，并且参考失效数据的段的数目可以由从外部接收到的信号来改变。
图10A和图10B是根据本发明构思的示例性实施例的基于模式数据与时钟信号之间的对齐程度来产生检查结果信息的路径状态检查电路400a和400b的框图。
参考图10A，路径状态检查电路400a可以包含采样电路420a、比较器440a和检查结果信息产生器460a。采样电路420a可以包含多个采样电路420a_1至420a_m。比较器440a可以包含多个比较器440a_1至440a_m。
采样电路420a_1至420a_m可以接收已经通过信号传输路径STP的特定的(或替代地，预定的)数据传输路径的模式数据PT_D'，并且可以分别接收具有不同的相位并已经通过信号传输路径STP的特定的(或替代地，预定的)时钟传输路径的时钟信号CLK_P1'至CLK_Pm'。时钟信号CLK_P1至CLK_Pm可以被移位，以便具有恒定的相位差。采样电路420a_1至420a_m中的每一个可以通过使用时钟信号CLK_P1'至CLK_Pm'中的对应的一个和和模式数据PT_D'来进行采样操作，并且产生采样数据的多个段Sample_DP1至Sample_DPm中的对应的一个。比较器440a_1到440a_m中的每一个可以通过使用采样数据的多个段Sample_DP1到Sample_DPm中的对应的一个和作为比较参考的模式数据PT_D来进行比较操作，并且产生比较结果Comp_DP1到Comp_DPm中的对应的一个。路径状态信息PSI可以包含由比较器440a所产生的比较结果Comp_DP1至Comp_DPm，并且路径状态信息PSI可以指示当前模式数据PT_D'与参考时钟信号(或具有0偏移相位的时钟信号，例如时钟信号CLK_P1')之间的对齐程度。
检查结果信息产生器460a可以基于路径状态信息PSI和参考设定信息Ref_set_Info来产生检查结果信息C_RI。参考设定信息Ref_set_Info可以包含参考状态信息RSI和参考位的数目RBN。参考设定信息Ref_set_Info可以储存于图3A的储存电路246a中。以下将给出其详细描述。
与图10A的路径状态检查电路400a相比，图10B的路径状态检查电路400b还包含模式数据产生器470b和时钟信号产生器480b。模式数据产生器470b可以产生包含特定的(或替代地，预定的)模式位的模式数据PT_D，以检查信号传输路径STP的状态。时钟信号产生器480b可以产生具有特定的(或替代地，预定的)频率和相位的时钟信号CLK_P1至CLK_Pm，以检查信号传输路径STP的状态。时钟信号产生器480b可以包含移相器482b，并且可以通过使用移相器482b来以某一相位连续地移位具有0相位的参考时钟信号，以产生具有不同相位的多个时钟信号CLK_P1至CLK_Pm。
图11是用于解释图10A中的参考状态信息的图。
参考图10A和11，路径状态检查电路400a可以在存储器装置的训练操作之后的特定的(或替代地，预定的)时间之内产生参考状态信息RSI。采样电路420a可以通过使用第一时钟信号CLK_P1'(参考)和第二至第四时钟信号CLK_P2'至CLK_P4'，在包含第一位数据D_1和第二位数据D_2的模式数据PT_D'上进行多个采样操作，该第二至第四时钟信号基于第一时钟信号CLK_P1'(参考)以特定的(或替代地，预定的)相位c相对于彼此分别移位。
比较器440a可以将由采样电路420a所产生的采样数据的多个段与模式数据PT_D(参见图10A)进行比较，以产生多个比较结果(例如第一至第四比较结果Comp_DP1至Comp_DP4)。例如，因为使用第一时钟信号CLK_P1'作为参考所产生的采样数据与模式数据PT_D匹配，比较器440a可以产生第一比较结果Comp_DP1，该第一比较结果具有指示通行结果Pass的值(例如值“1”)。如此，因为使用相对于第一时钟信号CLK_P1'分别移位Φ和2Φ的第二和第三时钟信号CLK_P2'和CLK_P3'所产生的采样数据与模式数据PT_D匹配，比较器440b可以产生具有指示通行结果Pass的第二和第三比较结果Comp_DP2和Comp_DP3。此外，因为使用相对于第一时钟信号CLK_P1'移位3Φ的第四时钟信号CLK_P4'所产生的采样数据与模式数据PT_D不匹配，比较器440b可以产生具有指示失效结果Fail的值(例如，值“0”)的第四比较结果Comp_DP4。
参考状态信息RSI可以包含第一至第四比较结果Comp_DP1至Comp_DP4，并且例如可以具有值“0111”作为4-位数据。参考状态信息RSI可以在存储器装置的训练操作之后的特定的(或替代地，预定的)时间内产生，并且可以是用于确定是否进行存储器装置的重新训练的参考。
图12A至13B是用于解释根据本发明构思的示例性实施例的通过使用路径状态信息PSI产生检查结果信息C_RI的路径状态检查电路的操作的图。
参考图10A和12A，在从外部接收与信号传输路径状态检查有关的命令或接收具有特定的值的地址信号时，或者在存储器装置的训练操作之后，路径状态检查电路400a可以在每个特定的(或替代地，预定的)周期进行产生路径状态信息PSI的操作。以下，与图11不同，假定在存储器装置的训练操作之后已经过去了一定量的时间，并且因此已经通过信号传输路径的数据与时钟信号之间的对齐已经是有些错误的。
采样电路420a可以通过使用第一时钟信号CLK_P1'(参考)和第二至第四时钟信号CLK_P2'至CLK_P4'，在包含第一位数据D_1和第二位数据D_2的模式数据PT_D'上进行多个采样操作，该第二至第四时钟信号基于第一时钟信号CLK_P1'(参考)以特定的(或替代地，预定的)相位c相对于彼此分别移位。比较器440a可以将由采样电路420a所产生的采样数据的多个段与模式数据PT_D进行比较(参见图10A)，以产生多个比较结果，即第一至第四比较结果Comp_DP1至Comp_DP4。因为使用作为参考的第一时钟信号CLK_P1'和第二时钟信号CLK_P2'所产生的采样数据与模式数据PT_D匹配，比较器440a可以产生第一和第二比较结果Comp_DP1和Comp_DP2，每个比较结果具有指示通行结果Pass的值。此外，因为使用第三和第四时钟信号CLK_P3'和CLK_P4'所产生的采样数据与模式数据PT_D不匹配，比较器440a可以产生第三和第四比较结果Comp_DP3和Comp_DP4，每个比较结果具有指示失效结果Fail的值。
路径状态信息PSI可以包含第一至第四比较结果Comp_DP1至Comp_DP4。例如，路径状态信息PSI可以具有值“0011”作为4-位数据。
参考图12B，基于路径状态信息PSI和参考设定信息Ref_set_Info，检查结果信息产生器460可以产生指示是否需要存储器装置的重新训练操作的检查结果信息C_RI。参考设定信息Ref_set_Info可以包含参考状态信息RSI和参考位的数目RBN。如以上参照图11所描述的，参考状态信息RSI可以被设定为值“0111”，并且参考位的数目RBN可以被设定“2”。在示例性实施例中，参考位的数目RBN可以基于参考状态信息RSI设定。例如，参考位的数目RBN可以考虑到包含于参考状态信息RSI中的位的数目和参考状态信息RSI的值来设定。然而，参考状态信息RSI的值和参考位的数目RBN不限于此，并且可以被设定为各种值，以及可以由于诸如存储器装置的操作环境的因素而改变。
检查结果信息产生器460可以将路径状态信息PSI与参考状态信息RSI进行比较。检查结果信息产生器460可以基于在路径状态信息PSI和参考状态信息RSI之间的不同的位的数目是否等于或大于参考位的数目RBN来产生检查结果信息C_RI。例如，因为路径状态信息PSI的值是“0011”并且参考状态信息RSI的值是“0111”，所以其间的一个位是不同的，并且不同的位的数目少于被设定为“2”的参考位的数目RBN。
因为路径状态信息PSI和参考状态信息RSI之间的差值不大，所以数据和时钟信号之间的不对齐程度可以被确定为还未达到存储器操作失效的级别。相应地，检查结果信息产生器460可以产生具有第一值H的检查结果信息C_RI，该第一值指示需要存储器装置的重新训练操作。
参考图10A和13A，采样电路420a可以通过使用第一时钟信号CLK_P1'(参考)和第二至第四时钟信号CLK_P2'至CLK_P4'，在包含第一位数据D_1和第二位数据D_2的模式数据PT_D'上进行多个采样操作，该第二至第四时钟信号基于第一时钟信号CLK_P1'(参考)以特定的(或替代地，预定的)相位c相对于彼此分别移位。比较器440a可以将由采样电路420a所产生的采样数据的多个段与模式数据PT_D进行比较(参见图10A)，以产生多个比较结果，即第一至第四比较结果Comp_DP1至Comp_DP4。因为使用第一时钟信号CLK_P1'作为参考所产生的采样数据与模式数据PT_D匹配，比较器440a可以产生第一比较结果Comp_DP1，该第一比较结果Comp_DP1具有指示通行结果Pass的值。此外，因为使用第二至第四时钟信号CLK_P2'至CLK_P4'所产生的采样数据与模式数据PT_D不匹配，比较器440a可以产生第二至第四比较结果Comp_DP2至Comp_DP4，每个比较结果具有指示失效结果Fail的值。
路径状态信息PSI可以包含第一至第四比较结果Comp_DP1至Comp_DP4。例如，路径状态信息PSI可以具有作为4-位数据的值“0001”。
检查结果信息产生器460可以将路径状态信息PSI与参考状态信息RSI进行比较。检查结果信息产生器460可以基于在路径状态信息PSI和参考状态信息RSI之间的不同的位的数目是否等于或大于参考位的数目RBN来产生检查结果信息C_RI。例如，因为路径状态信息PSI的值是“0001”并且参考状态信息RSI的值是“0111”，所以其间的二个位是不同的，并且不同的位的数目等于被设定为“2”的参考位的数目RBN。
因为路径状态信息PSI和参考状态信息RSI之间的差值较大(不同的位的数目大于或等于参考位的数目RBN)，数据和时钟信号之间的不对齐程度可以被确定为已经达到存储器操作失效的级别。相应地，检查结果信息产生器460可以产生具有第二值L的检查结果信息C_RI，该第二值L指示需要存储器装置的重新训练操作(例如，指示进行重新训练操作)。
图14A至14D是时序图，该时序图用于解释根据本发明构思的示例性实施例的路径状态检查电路在信号传输路径上进行检查操作和进行存储器装置的写入操作的时序(timing)。
参考图1和14A，在存储器装置20未从存储器控制器10收到任何命令的状态中或者在空闲时间下，路径状态检查电路24可以在信号传输路径上进行检查操作CHO。在信号传输路径的状态良好时，由路径状态检查电路24产生的检查结果信息C_RI可以具有第一值H，该第一值H指示不需要存储器装置20的重新训练操作(例如，存储器装置不进行重新训练操作)。响应于从存储器控制器10所接收的写入命令WR_CMD，存储器装置20可以即刻进行写入操作WRO。
参考图1和14B，在存储器装置20响应于写入命令WR_CMD来进行写入操作WRO之前的时序处，路径状态检查电路24在信号传输路径上进行检查操作CHO。例如，在存储器装置20从存储器控制器10接收写入命令WR_CMD时，路径状态检查电路24可以首先在信号传输路径上进行检查操作CHO。在由路径状态检查电路24产生的检查结果信息C_RI具有指示不需要存储器装置20的重新训练操作的第一值H时，存储器装置20可以在检查操作CHO之后响应于写入命令WR_CMD而即刻进行写入操作WRO。
参考图1和14C，在与存储器装置20进行特定的(或替代地，预定的)写入操作同时的时序处，路径状态检查电路24可以在信号传输路径上进行检查操作。例如，在存储器装置20响应于从存储器控制器10接收的写入命令WR_CMD而进行部分写入操作WRO_P1之后，路径状态检查电路24可以在信号传输路径上进行检查操作CHO。存储器装置20可以在完成检查操作CHO之后进行剩余的写入操作WRO_P2。在由路径状态检查电路24产生的检查结果信息C_RI具有指示不需要存储器装置20的重新训练操作的第一值H时，存储器装置20可以即刻进行剩余的写入操作WRO_P2。
参考图1和14D，在存储器装置20完成写入操作之后的时序处，路径状态检查电路24可以在信号传输路径上进行检查操作。例如，存储器装置20可以响应于从存储器控制器10接收的写入命令WR_CMD来进行写入操作WRO。此后，路径状态检查电路24可以在信号传输路径上进行检查操作CHO。
为了便于描述，在图14A至14D中示出了在没有接收单独的命令的情况下路径状态检查电路24在信号传输路径上进行检查操作的情形。然而，如上所述，在从存储器控制器10接收与信号传输路径状态检查有关的命令或接收具有特定的值的地址信号时，或者在存储器装置20的训练操作之后，路径状态检查电路24可以在每个特定的(或替代地，预定的)周期在信号传输路径上进行检查操作。
在示例性实施例中，在存储器装置20处于延迟模式(latency mode)时，路径状态检查电路24可以通过使用时钟信号来在信号传输路径上进行检查操作，该时钟信号形成在延迟模式中特定的(或替代地，预定的)的时间之后。延迟模式可以是指存储器装置20的模式，在该存储器装置20的模式中存储器操作需要的时钟信号在存储器装置20进行存储器操作之前形成。换言之，路径状态检查电路24可以通过使用在存储器操作之前即刻形成的特定的(或替代地，预定的)周期的时钟信号来进行检查操作。
图15A至15C是用于解释根据写入数据WR_DATA和模式数据PT_D之间的布置关系的路径状态检查电路的检查操作和存储器装置MD的写入操作的图。
参考图15A，存储器装置MD可以从存储器控制器接收写入命令WR_CMD和地址信号ADDR。此后,存储器装置MD可以接收包含模式数据PT_D和写入数据WR_DATA的数据。在示例性实施例中，模式数据PT_D可以布置在写入数据WR_DATA的前端。存储器装置MD的路径状态检查电路可以从接收到模式数据PT_D的时间t1进行检查信号传输路径状态的操作CHO。以下，假定将产生具有第一值H的检查结果信息C_RI作为检查操作CHO的结果，该第一值指示不需要存储器装置MD的重新训练操作(例如，将不进行存储器装置MD的重新训练操作)。存储器装置MD可以从时间t2至时间t3进行将写入数据WR_DATA写入到图2的页缓冲器电路120的操作WRO_PB。此后，在从存储器控制器接收确认命令CON_CMD时，存储器装置MD可以从时间t4进行将储存在页缓冲器电路120中的写入数据WR_DATA写入到图2的存储器单元阵列160的操作WRO_MCELL。例如，确认命令CON_CMD可以是用于通知存储器装置MD来最终将写入页缓冲器电路120中的数据写入到存储器单元阵列160的命令。
参考图15B，与图15A不同，模式数据PT_D可以布置在第一写入数据WR_DATA_1和第二写入数据WR_DATA_2之间。存储器装置MD可以从时间t1进行将第一写入数据WR_DATA_1写入到图2的页缓冲器电路120的操作WRO_PB_1。存储器装置MD的路径状态检查电路可以从接收到模式数据PT_D的时间t2进行检查信号传输路径状态的操作CHO。存储器装置MD可以从时间t3进行将第二写入数据WR_DATA_2写入到图2的页缓冲器电路120的操作WRO_PB_2。此后，在从存储器控制器接收确认命令CON_CMD时，存储器装置MD可以从时间t5进行将储存在页缓冲器电路120中的第一和第二写入数据WR_DATA_1和WR_DATA_2写入到图2的存储器单元阵列160的操作WRO_MCELL。
参考图15C，与图15A不同，模式数据PT_D可以布置在写入数据WR_DATA的后端。存储器装置MD可以从时间t1进行将写入数据WR_DATA写入到图2的页缓冲器电路120的操作WRO_PB。存储器装置MD的路径状态检查电路可以从接收模式数据PT_D的时间t2至时间t3进行检查信号传输路径状态的操作CHO。此后，在从存储器控制器接收确认命令CON_CMD时，存储器装置MD可以从时间t4进行将储存在页缓冲器电路120中的写入数据WR_DATA写入到图2的存储器单元阵列160的操作WRO_MCELL。
图16A至16C是用于解释根据本发明构思的示例性实施例的存储器装置的操作的时序图，该存储器装置的操作基于由路径状态检查电路所产生的检查结果信息。
参考图1和16A，在存储器装置20从存储器控制器10接收写入命令WR_CMD时，路径状态检查电路24可以在信号传输路径上进行检查操作。此后，为了进行写入操作WRO，存储器装置20可以通过参考检查结果信息C_RI来确定是否进行写入操作WRO。在由路径状态检查电路24产生的检查结果信息C_RI具有指示要进行存储器装置20的重新训练操作的第二值L时，存储器装置20可以进行停止写入操作的操作WROS。停止写入操作的操作WROS可以被限定为存储器装置20与写入命令WR_CMD相响应而不进行一系列写入操作的状态。然而，本发明构思不限于此，并且停止写入操作的操作WROS可以被各式地限定，并且参照图17A和17B来描述其他限定的示例。
存储器控制器10可以参考检查结果信息C_RI并将重新训练命令RT_CMD提供给存储器装置20。存储器装置20可以响应于重新训练命令RT_CMD来进行重新训练操作RE_TRO。由于进行了重新训练操作RE_TRO，检查结果信息C_RI的值可以改变为第一值H(其指示不需要存储器装置20的重新训练操作的)，并且存储器装置20可以进行写入操作WRO。
参考图1和16B，在存储器装置20从存储器控制器10接收写入命令WR_CMD时，路径状态检查电路24可以在存储器装置20响应于写入命令WR_CMD来进行部分写入操作WRO_P1之后在信号传输路径上进行检查操作CHO。在由路径状态检查电路24产生的检查结果信息C_RI具有指示需要存储器装置20的重新训练操作(例如，要进行存储器装置20的重新训练操作)的第二值L时，存储器装置可以进行停止写入操作的操作WROS。
存储器控制器10可以参考检查结果信息C_RI并将重新训练命令RT_CMD提供给存储器装置20。存储器装置20可以响应于重新训练命令RT_CMD来进行重新训练操作RE_TRO。由于进行了重新训练操作RE_TRO，检查结果信息C_RI的值可以改变为第一值H(其指示不需要存储器装置20的重新训练操作)，并且存储器装置20可以进行剩余的写入操作WRO_P2，。此外，在部分写入操作WRO_P1(其在数据和时钟信号之间对齐错误的状态下进行)中，存储器装置20可以对写入到存储器单元阵列22的数据选择性地进行重新写入操作RE_WRO_P1。
参考图1和16C，存储器装置20可以响应于从存储器控制器10接收的写入命令WR_CMD来进行写入操作WRO。此后，路径状态检查电路24可以在信号传输路径上进行检查操作CHO。由路径状态检查电路24产生的检查结果信息C_RI可以具有第二值L，该第二值指示需要存储器装置20的重新训练操作(例如要进行存储器装置20的重新训练操作)。
存储器控制器10可以参考检查结果信息C_RI并将重新训练命令RT_CMD提供给存储器装置20。存储器装置20可以响应于重新训练命令RT_CMD来进行重新训练操作RE_TRO。由于进行了重新训练操作RE_TRO，检查结果信息C_RI的值可以改变为第一值H(其指示不需要存储器装置20的重新训练操作)，并且存储装置20可以选择性地执行重写操作RE_WRO，以重新进行写入操作WRO，该写入操作WRO在数据和时钟信号之间对齐错误的状态下进行。
由于参考由路径状态检查电路24产生的检查结果信息C_RI，在需要存储器装置的重新训练操作(例如，要进行存储器装置的重新训练操作)时，写入操作可能失效。因此，存储器装置20可以通过在进行重新训练操作之前不进行写入操作而不进行存储器操作(例如，不必要的存储器操作)。
图17A和17B是用于解释如在图16A至16C中示出的停止存储器装置MD的写入操作的操作WROS的另一示例的图。
图17A和17B的细节与参考图15所描述的细节相似，并且因此，将仅详细描述特有的内容。以下，假定将由于检查操作CHO产生检查结果信息C_RI，该检查结果信息C_RI具有指示需要存储器装置MD的重新训练操作的第二值L。
参考图17A，可以将由存储器装置MD的路径状态检查电路产生的检查结果信息C_RI提供给存储器控制器MCTR。参考图18A和18B将描述存储器控制器MCTR接收检查结果信息C_RI的示例性实施例。存储器装置MCTR可以参考检查结果信息C_RI，以识别需要存储器装置MD的重新训练操作(例如，要进行存储器装置MD的重新训练操作)。将写入数据WR_DATA写入到存储器装置MD的页缓冲器电路(即图2的页缓冲器电路120)中的操作WRO_PB可以是低可靠性的，并且因此，存储器控制器MCTR可以不将确认命令CON_CMD提供给存储器装置MD。此后，存储器装置MD可以不进行将储存在页缓冲器120中的写入数据WR_DATA写入到图2存储器单元阵列160的操作。例如，停止存储器装置MD的写入操作的操作WROS可以限定为存储器装置MD不进行将储存在页缓冲器电路120中的写入数据WR_DATA写入到存储器单元阵列160的状态。
参考图17B，与图17A不同，由存储器装置MD的路径状态检查电路产生的检查结果信息C_RI可以不直接提供给存储器控制器MCTR。相应地，存储器控制器MCTR可以不确定是否要进行存储器装置MD的重新训练操作，并且因此可以将确认命令CON_CMD提供给存储器装置MD。在存储器装置MD接收确认命令CON_CMD时，存储器装置MD可以参考检查结果信息C_RI，以确定是否进行将储存在页缓冲器电路120中的写入数据WR_DATA写入到图2的存储器单元阵列160中的操作。例如，在检查结果信息C_RI具有指示需要存储器装置MD的重新训练操作的第二值L时，虽然存储器装置MD接收确认命令CON_CMD，但是存储器装置MD可以不进行将储存在页缓冲器电路120中的写入数据WR_DATA写入到图2的存储器单元阵列160的操作。换言之，存储器装置MD可以进行停止写入操作的操作WROS。
图18A是用于解释存储器控制器510a从存储器装置530a接收检查结果信息C_RI的示例性实施例的存储器系统500a的框图，以及图18B是用于解释存储器控制器510b从存储器装置530b接收检查结果信息C_RI的另一实施例的存储器系统500b的框图。
参考图18A，存储器系统500a可以包含存储器控制器510a和存储器装置530a。存储器装置530a可以包含如上参考图1所描述的路径状态检查电路532a。存储器控制器510a可以将检查命令Check_CMD提供给存储器装置530a，用于控制检查信号传输路径的状态的检查操作。路径状态检查电路532a可以响应于检查命令Check_CMD来在信号传输路径上进行检查操作，并产生指示是否需要存储器装置530a的重新训练操作的检查结果信息C_RI。存储器装置530a可以在对信号传输路径的检查操作完成之后将产生的检查结果信息C_RI提供给存储器控制器510a。存储器控制器510a可以通过参考检查结果信息C_RI来迅速确定是否进行存储器装置530a的重新训练操作。在存储器控制器510a确定进行重新训练操作时，存储器控制器510a可以将重新训练命令RT_CMD提供给存储器装置530a。
参考图18B，与图18A不同，存储器控制器510b可以将请求信号提供给存储器装置530b，以获得由路径状态检查电路532b产生的检查结果信息C_RI。在示例性实施例中，检查结果信息C_RI可以储存于状态寄存器中，在该状态寄存器中储存了指示存储器装置530b的状态的信息。相应地，存储器控制器510b可以将状态读取信号Status_read提供给存储器装置530b。存储器装置530b可以响应于状态读取信号Status_read而将包含检查结果信息C_RI的状态信息Status_Info提供给存储器控制器510b。存储器控制器510b可以通过参考检查结果信息C_RI来迅速确定是否进行存储器装置530b的重新训练操作。在确定进行重新训练操作时，存储器控制器510b可以将重新训练命令RT_CMD提供给存储器装置530b。
图19是根据本发明构思的示例性实施例的储存装置1000的框图。
参考图19，储存装置1000可以包含主设备(或控制器)1100和多个从设备(或存储器芯片)1200。从设备1200中的每一个可以包含能够储存数据的多个存储器单元。主设备1100可以控制对于从设备1200的数据处理操作，诸如写入操作、读取操作、擦除操作、训练操作、重新训练操作等。主设备1100和从设备1200可以通过多个信道CH1至CHk连接，并且数据、命令和地址等的各种段可以通过多个信道CH1至CHk在主设备1100和从设备1200之间发送和接收。从设备1200中的每一个可以包含路径状态检查电路(PSCC)1220(其检查信号传输路径的状态，如上参考图1所述)，并且产生指示是否需要从设备1200的重新训练操作的检查结果信息C_RI。从设备1200中的信号传输路径的特点可以相同或不同，并且因此，如参考图10A所描述的参考设定信息Ref_set_Info对于从设备1200中的每一个可以是相同的或不同的。例如，连接到第一信道(例如，信道CH1)的第一从设备的参考状态信息RSI和参考位的数目RBN可以分别不同于连接到第二信道(例如，信道CH2)的第二从设备的参考状态信息RSI和参考位的数目RBN。
主设备1100可以包含从设备重新训练控制器1120，并且从设备重新训练控制器1120可以从多个从设备1200中的每一个接收检查结果信息C_RI。从设备重新训练控制器1120可以在内部存储器空间中管理从设备ID和其对应的检查结果信息C_RI。此外，从设备重新训练控制器1120可以通过参考检查结果信息C_RI来迅速确定是否进行从设备1200的重新训练操作，并且可以控制单独的重新训练操作。
尽管本发明构思已经参考其实施例被具体示出和描述，但是将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (24)

1.一种存储器装置，包括：
路径状态检查电路，其配置为检查信号传输路径的状态，每个信号传输路径包含所述存储器装置的数据传输路径和时钟传输路径，
其中所述路径状态检查电路包含，
采样电路，其配置为通过使用已经通过所述数据传输路径的模式数据和已经通过所述时钟传输路径的时钟信号来进行采样操作，并产生采样数据，以及
管理电路，其配置为产生所述采样数据与所述模式数据的比较，并配置为基于所述比较的结果来管理检查结果信息，所述检查结果信息指示是否要进行所述存储器装置的重新训练操作，
其中所述数据传输路径包括第一数据传输路径和第二数据传输路径，
其中所述模式数据包括通过所述第一数据传输路径的第一模式数据和通过所述第二数据传输路径的第二模式数据，
其中所述采样电路配置为通过使用已经通过所述数据传输路径的所述第一模式数据和所述第二模式数据以及已经通过所述时钟传输路径的所述时钟信号来进行所述采样操作，并且产生第一采样数据和第二采样数据，
其中所述管理电路配置为通过将所述第一采样数据与所述第一模式数据进行比较来产生第一比较结果，并通过将所述第二采样数据与所述第二模式数据进行比较来产生第二比较结果。
2.如权利要求1所述的存储器装置，其中所述采样电路配置为通过在所述时钟信号的上升沿和下降沿两者处对所述模式数据的值采样来产生所述采样数据。
3.如权利要求1所述的存储器装置，其中，响应于从所述存储器装置的外部接收与对所述信号传输路径的状态的检查操作有关的命令，或者响应于所述存储器装置的训练操作的完成，所述路径状态检查电路配置为在每个特定的周期进行所述检查操作。
4.如权利要求1所述的存储器装置，其中所述模式数据和所述时钟信号中的至少一个从所述存储器装置的外部接收。
5.如权利要求1所述的存储器装置，其中所述路径状态检查电路还包括：
模式数据产生电路，其配置为产生所述模式数据，以及
时钟信号产生电路，其配置为产生所述时钟信号。
6.如权利要求1所述的存储器装置，其中所述管理电路配置为将所述检查结果信息储存在所述存储器装置的状态寄存器中，
其中所述存储器装置配置为响应于从外部接收的状态读取请求，将所述检查结果信息发送到所述存储器装置的外部。
7.如权利要求1所述的存储器装置，其中所述管理电路配置为响应于所述模式数据和所述采样数据彼此不同，将所述检查结果信息管理为具有第一值，所述第一值指示所述重新训练操作被触发进行。
8.如权利要求7所述的存储器装置，其中所述存储器装置配置为响应于从外部接收的重新训练命令来进行所述重新训练操作，
其中所述管理电路配置为将所述检查结果信息管理为具有第二值，所述第二值指示所述重新训练操作不被触发进行。
9.如权利要求1所述的存储器装置，其中所述管理电路配置为基于所述第一比较结果和所述第二比较结果来设定所述检查结果信息。
10.如权利要求9所述的存储器装置，其中所述管理电路配置为响应于所述第一比较结果和所述第二比较结果中的至少一个是指示失配的失效数据，将所述检查结果信息设定为具有指示要进行所述重新训练操作的值。
11.如权利要求1所述的存储器装置，其中响应于所述存储器装置从所述存储器装置的外部接收写入命令，所述路径状态检查电路配置为在以下时序中的至少一个处对所述信号传输路径的状态进行检查操作：
i)在所述存储器装置响应于所述写入命令来对所述存储器装置的多个存储器单元进行写入操作之前的时序，
ii)在所述存储器装置进行所述写入操作期间的时序，以及
iii)在所述存储器装置完成所述写入操作之后的时序。
12.如权利要求1所述的存储器装置，其中响应于所述存储器装置从所述存储器装置的外部接收包括模式数据和写入数据的数据，所述路径状态检查电路配置为基于所述模式数据和所述写入数据之间的布置位置在以下时序中的至少一个处对所述信号传输路径的状态进行检查操作：
i)在所述存储器装置对所述存储器装置的多个存储器单元进行写入操作之前的时序，
ii)在所述存储器装置进行所述写入操作期间的时序，以及
iii)在所述存储器装置完成所述写入操作之后的时序。
13.如权利要求1所述的存储器装置，其中所述存储器装置配置为通过参考所述检查结果信息来确定是否进行所述存储器装置的多个存储器单元的写入操作。
14.如权利要求1所述的存储器装置，其中响应于所述存储器装置在延迟模式中，所述路径状态检查电路配置为以所述延迟模式通过使用时钟信号来进行检查所述信号传输路径的状态的操作。
15.一种存储器装置，包括：
路径状态检查电路，其配置为检查信号传输路径的状态，每个信号传输路径包含所述存储器装置的数据传输路径和时钟传输路径，
其中所述路径状态检查电路包含，
采样电路，其配置为通过使用已经通过所述数据传输路径的模式数据和已经通过所述时钟传输路径的多个时钟信号来进行多个采样操作，所述多个时钟信号中的每一个具有不同的相位，所述采样电路配置为产生采样数据的多个段，
管理电路，其配置为产生所述模式数据与所述采样数据的多个段的比较，并配置为基于所述比较的结果来产生路径状态信息，所述路径状态信息指示所述模式数据和所述多个时钟信号之中的参考时钟信号之间的对齐的程度，所述路径状态信息用于重新训练，
其中，所述管理电路被配置为基于所述路径状态信息和参考状态信息之间的不同位的数目是否大于或等于参考位的数目来确定检查结果信息的值。
16.如权利要求15所述的存储器装置，还包括：
移相电路，其配置为移位所述参考时钟信号的相位，以产生具有不同相位的所述多个时钟信号。
17.如权利要求15所述的存储器装置，其中所述管理电路配置为将参考状态信息与所述路径状态信息进行比较，并且基于所述比较的结果来管理检查结果信息，所述检查结果信息指示是否进行所述存储器装置的重新训练操作。
18.如权利要求17所述的存储器装置，其中所述参考状态信息是所述路径状态信息，所述路径状态信息在完成所述存储器装置的训练操作之后的特定时间内由于所述路径状态检查电路的检查操作而产生。
19.如权利要求17所述的存储器装置，其中所述路径状态信息和所述参考状态信息中的每一个包括具有多个位的数据，
其中通过确定在所述路径状态信息和所述参考状态信息之间的不同位的数目是否大于或等于参考位的数目，来确定所述检查结果信息的值。
20.如权利要求19所述的存储器装置，其中基于在完成所述存储器装置的训练操作之后的特定时间内由于所述路径状态检查电路的检查操作而产生的所述路径状态信息，来设定参考位的数目。
21.一种存储器系统，包括：
存储器装置，以及
存储器控制器，其配置为控制所述存储器装置的存储器操作，
其中，所述存储器控制器被配置为向所述存储器装置传输写入命令、写入数据和模式数据，
其中所述存储器装置配置为：
响应于所述写入命令将所述写入数据写入所述存储器装置的页缓冲器电路，
通过使用已经分别通过信号传输路径的模式数据和时钟信号来进行检查信号传输路径的状态的操作，并且配置为由于进行所述操作而产生检查结果信息，所述检查结果信息指示是否要进行所述存储器装置的重新训练操作，
其中，所述存储器控制器配置为基于所述检查结果信息来确定是否向所述存储器装置传输确认命令。
22.如权利要求21所述的存储器系统，其中所述存储器控制器配置为从所述存储器装置请求所述检查结果信息，
并且所述存储器装置配置为响应于所述请求来将所述检查结果信息提供给所述存储器控制器。
23.如权利要求21所述的存储器系统，其中所述存储器控制器配置为将命令提供给所述存储器装置，所述命令用于控制检查所述存储器装置的信号传输路径的状态的操作，
并且所述存储器装置配置为响应于所述命令来进行检查操作，并且将所述检查结果信息提供给所述存储器控制器。
24.如权利要求21所述的存储器系统，其中所述存储器控制器配置为将所述模式数据和所述时钟信号中的至少一个提供给所述存储器装置。
CN201810641833.4A 2017-08-09 2018-06-21 确定是否进行重新训练操作的存储器装置及包含其的系统 Active CN109390024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170101352A KR102392055B1 (ko) 2017-08-09 2017-08-09 리트레이닝 동작의 수행 여부를 효율적으로 결정하기 위한 메모리 장치 및 이를 포함하는 메모리 시스템
KR10-2017-0101352 2017-08-09

Publications (2)

Publication Number Publication Date
CN109390024A CN109390024A (zh) 2019-02-26
CN109390024B true CN109390024B (zh) 2023-11-21

Family

ID=65274965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810641833.4A Active CN109390024B (zh) 2017-08-09 2018-06-21 确定是否进行重新训练操作的存储器装置及包含其的系统

Country Status (4)

Country Link
US (1) US10754563B2 (zh)
KR (1) KR102392055B1 (zh)
CN (1) CN109390024B (zh)
SG (1) SG10201806103WA (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11507310B2 (en) 2019-09-02 2022-11-22 SK Hynix Inc. Memory controller and operating method thereof
KR20210061174A (ko) 2019-11-19 2021-05-27 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210097938A (ko) 2020-01-31 2021-08-10 에스케이하이닉스 주식회사 클록변조를 통해 리드 데이터의 신뢰성을 검증하는 메모리 장치 및 메모리 장치를 포함하는 메모리 시스템
KR20210026871A (ko) 2019-09-02 2021-03-10 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11501808B2 (en) * 2019-09-02 2022-11-15 SK Hynix Inc. Memory controller and operating method thereof
US11562780B2 (en) 2019-10-04 2023-01-24 Samsung Electronics Co., Ltd. Memory device and memory system including the same
KR20210040707A (ko) 2019-10-04 2021-04-14 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20210136203A (ko) 2020-05-06 2021-11-17 삼성전자주식회사 저장 장치 및 그것의 리트레이닝 방법
CN114446370A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 信号校验系统
US11809719B2 (en) * 2021-02-02 2023-11-07 Nvidia Corporation Techniques for performing write training on a dynamic random-access memory
US11742007B2 (en) 2021-02-02 2023-08-29 Nvidia Corporation Techniques for performing write training on a dynamic random-access memory
CN116092546B (zh) * 2023-04-11 2023-06-09 长鑫存储技术有限公司 一种命令产生电路及存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479802A (zh) * 2006-06-30 2009-07-08 莫塞德技术公司 同步存储器读取数据捕获
CN102194515A (zh) * 2010-02-23 2011-09-21 三星电子株式会社 片上终结电路、存储器件和模块及操练片上终结器方法
US8565033B1 (en) * 2011-05-31 2013-10-22 Altera Corporation Methods for calibrating memory interface circuitry
CN105706069A (zh) * 2013-09-04 2016-06-22 英特尔公司 用于未匹配信号接收器的周期训练
CN106133710A (zh) * 2014-06-27 2016-11-16 超威半导体公司 用于训练存储器物理层接口的集成控制器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640509A (en) 1995-10-03 1997-06-17 Intel Corporation Programmable built-in self-test function for an integrated circuit
US7668276B2 (en) * 2001-10-22 2010-02-23 Rambus Inc. Phase adjustment apparatus and method for a memory device signaling system
US7447953B2 (en) 2003-11-14 2008-11-04 Intel Corporation Lane testing with variable mapping
US7259606B2 (en) 2004-01-27 2007-08-21 Nvidia Corporation Data sampling clock edge placement training for high speed GPU-memory interface
US7607031B2 (en) * 2006-03-28 2009-10-20 Advanced Micro Devices, Inc. Power management in a communication link
KR101206503B1 (ko) 2006-06-30 2012-11-29 삼성전자주식회사 스큐 제거 회로 및 그에 의한 스큐 제거 방법
US7802166B2 (en) 2006-09-27 2010-09-21 Qimonda Ag Memory controller, memory circuit and memory system with a memory controller and a memory circuit
US7694031B2 (en) * 2006-10-31 2010-04-06 Globalfoundries Inc. Memory controller including a dual-mode memory interconnect
KR100821584B1 (ko) 2007-03-09 2008-04-15 주식회사 하이닉스반도체 라이트 트래이닝 기능을 갖는 반도체 메모리 장치
US8207976B2 (en) 2007-03-15 2012-06-26 Qimonda Ag Circuit
KR100903367B1 (ko) * 2007-11-02 2009-06-23 주식회사 하이닉스반도체 고속으로 데이터 송신할 수 있는 반도체 메모리 장치 및 그를 포함하는 시스템
KR100903368B1 (ko) 2007-11-02 2009-06-23 주식회사 하이닉스반도체 고속으로 데이터 송신할 수 있는 반도체 메모리 장치
KR100942953B1 (ko) 2008-06-30 2010-02-17 주식회사 하이닉스반도체 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치
US8667347B2 (en) 2008-12-31 2014-03-04 Rambus Inc. Active calibration for high-speed memory devices
US8037375B2 (en) 2009-06-30 2011-10-11 Intel Corporation Fast data eye retraining for a memory
KR101791456B1 (ko) 2010-10-11 2017-11-21 삼성전자주식회사 라이트 트레이닝 방법 및 이를 수행하는 반도체 장치
US8793547B2 (en) * 2013-01-02 2014-07-29 Altera Corporation 3D built-in self-test scheme for 3D assembly defect detection
US9042188B2 (en) * 2013-04-01 2015-05-26 Arm Limited Memory controller and method of calibrating a memory controller
US9190129B2 (en) * 2013-05-31 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Continuous tuning of preamble release timing in a double data-rate memory device interface
SG10201406215YA (en) * 2014-09-30 2016-04-28 Mentorica Technology Pte Ltd Systems and methods for automated data analysis and customer relationship management
KR20160075094A (ko) 2014-12-19 2016-06-29 삼성전자주식회사 메모리 컨트롤러와 이를 포함하는 메모리 시스템
US10496280B2 (en) * 2015-09-25 2019-12-03 Seagate Technology Llc Compression sampling in tiered storage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479802A (zh) * 2006-06-30 2009-07-08 莫塞德技术公司 同步存储器读取数据捕获
CN102194515A (zh) * 2010-02-23 2011-09-21 三星电子株式会社 片上终结电路、存储器件和模块及操练片上终结器方法
US8565033B1 (en) * 2011-05-31 2013-10-22 Altera Corporation Methods for calibrating memory interface circuitry
CN105706069A (zh) * 2013-09-04 2016-06-22 英特尔公司 用于未匹配信号接收器的周期训练
CN106133710A (zh) * 2014-06-27 2016-11-16 超威半导体公司 用于训练存储器物理层接口的集成控制器

Also Published As

Publication number Publication date
SG10201806103WA (en) 2019-03-28
US20190050159A1 (en) 2019-02-14
KR20190016870A (ko) 2019-02-19
CN109390024A (zh) 2019-02-26
US10754563B2 (en) 2020-08-25
KR102392055B1 (ko) 2022-04-28

Similar Documents

Publication Publication Date Title
CN109390024B (zh) 确定是否进行重新训练操作的存储器装置及包含其的系统
CN104810054B (zh) 控制目标模块的写入均衡的电路及其方法
US11114170B2 (en) Memory system
CN107146639B (zh) 半导体存储装置及存储器系统
US8559225B2 (en) Nonvolatile memory device and related method of operation
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
KR20200052562A (ko) 스토리지 장치
US9627095B1 (en) Memory module, memory system including the same and operation method thereof
CN107919160B (zh) 测试单元阵列的方法及执行其的半导体器件
CN111833954A (zh) 存储设备
KR20030009109A (ko) 입출력 장치 및 랜덤 액세스 메모리 장치
CN104969198A (zh) 数据路径完整性验证
US20210319813A1 (en) Methods, semiconductor devices, and semiconductor systems
US9093178B1 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
US10832789B1 (en) System countermeasure for read operation during TLC program suspend causing ADL data reset with XDL data
US11726695B2 (en) Electrical mirroring by NAND flash controller
US9036429B2 (en) Nonvolatile memory device and operating method thereof
US20150043291A1 (en) Method for testing semiconductor apparatus and test system using the same
JP2019045910A (ja) 半導体記憶装置
CN114694740A (zh) 存储器设备和存储器控制器以及包括其的存储设备
US20100014365A1 (en) Data input circuit and nonvolatile memory device including the same
US20200379862A1 (en) Memory device for efficiently determining whether to perform re-training operation and memory system including the same
US9466338B1 (en) Pulse generator, memory device, memory system having the same, and method of controlling an internal power of the memory device
CN110751975B (zh) 存储器件及其测试电路
US20240161824A1 (en) Memory device and operating method of thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant