CN109309049A - 半导体结构及其制造方法和高k金属栅鳍式场效应晶体管 - Google Patents

半导体结构及其制造方法和高k金属栅鳍式场效应晶体管 Download PDF

Info

Publication number
CN109309049A
CN109309049A CN201710621512.3A CN201710621512A CN109309049A CN 109309049 A CN109309049 A CN 109309049A CN 201710621512 A CN201710621512 A CN 201710621512A CN 109309049 A CN109309049 A CN 109309049A
Authority
CN
China
Prior art keywords
work function
type work
regulating course
function regulating
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710621512.3A
Other languages
English (en)
Other versions
CN109309049B (zh
Inventor
贺鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710621512.3A priority Critical patent/CN109309049B/zh
Priority to US16/039,085 priority patent/US10522684B2/en
Publication of CN109309049A publication Critical patent/CN109309049A/zh
Priority to US16/702,016 priority patent/US10804400B2/en
Application granted granted Critical
Publication of CN109309049B publication Critical patent/CN109309049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种半导体结构及其制造方法和高k金属栅鳍式场效应晶体管，涉及半导体制造领域。方法包括：提供衬底结构，衬底结构包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分；在衬底结构上形成第一P型功函数调节层；在第一P型功函数调节层上形成保护层；对保护层进行图案化，使得第一部分上的第一P型功函数调节层暴露；对暴露的第一部分上的第一P型功函数调节层进行氧化处理；去除保护层；在第一P型功函数调节层上形成第二P型功函数调节层。本申请由于第一部分的第一P型功函数调节层进行了氧化处理，从而能够实现在第一部分与第二部分的金属层厚度相同的情况下，使得第一部分和第二部分的阈值电压不同。

Description

半导体结构及其制造方法和高k金属栅鳍式场效应晶体管
技术领域
本申请涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法和高k金属栅鳍式场效应晶体管。
背景技术
对于HKMG FinFET(高k金属栅鳍式场效应晶体管)，如图1所示，110为覆盖层，120为P型功函数金属层，130为N型功函数金属层，140为势垒层。可以通过调整金属栅极的功函数进行来进行阈值电压调整，从而实现多阈值电压。
通常可以通过改变金属栅极厚度来调整金属栅极的功函数，例如，调整氮化钛、氮化钽、或者碳化铝钛以及他们的化合物的厚度。对于HKMG FinFET，随着栅极长度的缩小，尤其是P型低阈值器件，金属层厚度改变的空间是有限的。因此，针对金属栅极鳍式场效应晶体管需要新的优化方案。
申请内容
本申请要解决的一个技术问题是提供一种半导体结构及其制造方法和高k金属栅鳍式场效应晶体管，能够在第一部分和第二部分金属层厚度相同的情况下，实现多阈值电压的半导体结构。
根据本申请一方面，提出一种半导体结构的制造方法，包括：提供衬底结构，衬底结构包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分；在衬底结构上形成第一P型功函数调节层；在第一P型功函数调节层上形成保护层；对保护层进行图案化，使得第一部分上的第一P型功函数调节层暴露；对暴露的第一部分上的第一P型功函数调节层进行氧化处理；去除保护层；在第一P型功函数调节层上形成第二P型功函数调节层。
在一个实施例中，衬底结构还包括用于形成第一NMOS器件的第三部分和用于形成第二NMOS器件的第四部分；该制造方法还包括：去除第三部分上的第二P型功函数调节层；在第二P型功函数调节层上以及在第三部分的第一P型功函数调节层上形成第三P型功函数调节层；去除第四部分的第二P型功函数调节层及第三P型功函数调节层。
在一个实施例中，该制造方法还包括：在第三P型功函数调节层上以及在第四部分的第一P型功函数调节层上形成N型功函数调节层。
在一个实施例中，该制造方法还包括：在N型功函数调节层上形成阻挡层。
在一个实施例中，在对保护层进行图案化之前还包括：退火处理。
在一个实施例中，衬底结构包括：在衬底上的界面层；在界面层上的高介电常数材料层。
在一个实施例中，第一P型功函数调节层、第二P型功函数调节层和第三P型功函数调节层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；和/或保护层的材料为非晶硅、多晶硅、氮化硅、或氧化硅。
在一个实施例中，N型功函数调节层的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种。
根据本发明的另一方面，还提出一种半导体结构，包括：衬底结构，包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分；在第一部分上的第一P型功函数调节层和在第二部分上的第一P型功函数调节层，其中，第一部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度高于第二部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度；以及在第一部分上的第一P型功函数调节层和第二部分上的第一P型功函数调节层上的第二P型功函数调节层。
在一个实施例中，衬底结构还包括用于形成第一NMOS器件的第三部分和用于形成第二NMOS器件的第四部分；半导体结构还包括：在第三部分和第四部分上的第一P型功函数调节层；在第二P型功函数调节层和第三部分上的第一P型功函数调节层上的第三P型功函数调节层。
在一个实施例中，该半导体结构还包括：在第三P型功函数调节层上的N型功函数调节层和在第四部分的第一P型功函数调节层上的N型功函数调节层。
在一个实施例中，该半导体结构还包括：在N型功函数调节层上的阻挡层。
在一个实施例中，衬底结构包括：在衬底上的界面层；在界面层上的高介电常数材料层。
在一个实施例中，第一部分上的第一P型功函数调节层和第二部分上的第一P型功函数调节层、第二P型功函数调节层和第三P型功函数调节层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；和/或保护层的材料为非晶硅、多晶硅、氮化硅、或氧化硅。
在一个实施例中，N型功函数调节层的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种。
根据本发明的另一方面，还提出一种高k金属栅鳍式场效应晶体管，包括上述的半导体结构。
与相关技术相比，本申请由于第一部分的第一P型功函数调节层进行了氧化处理，使得第一部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度高于第二部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度，从而能够实现在第一分部和第二部分的金属层厚度相同的情况下，使得第一部分和第二部分的阈值电压不同。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本申请的实施例，并且连同说明书一起用于解释本申请的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本申请，其中：
图1为相关技术中HKMG FinFETs的栅极结构示意图。
图2为本申请半导体结构的制造方法的一个实施例的流程示意图。
图3A为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图3B为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图3C为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图3D为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图3E为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图3F为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图3G为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图4为本申请半导体结构的制造方法的再一个实施例的流程示意图。
图5A为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5B为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5C为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5D为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5E为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5F为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5G为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5H为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5I为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5J为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5K为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图5L为本申请半导体结构的制造过程中的一个阶段的一个实施例的结构示意图。
图6为相关技术中半导体结构的一个示意图。
图7为本申请半导体结构的一个实施例的结构示意图。
图8为本申请半导体结构的再一个实施例的结构示意图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。
图2为本申请半导体结构的制造方法的一个实施例的流程示意图。该方法包括以下步骤：
在步骤210，提供衬底结构，其中，衬底结构包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分。如图3A所示，虚线右侧为第一部分，虚线左侧为第二部分。该衬底结构包括衬底1，在衬底1上的界面层(Interface Layer，简称为IL)2，在界面层2上的高介电常数材料层3，其中，界面层可以为硅的氧化物层。
在步骤220，在衬底结构上形成第一P型功函数调节层。如图3B所示，在高介电常数材料层3上形成第一P型功函数调节层4，其中，第一P型功函数调节层的材料可以为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种，优选地第一P型功函数调节层可以选择TiN层或TiN层和TaN层的层叠层。
在步骤230，在第一P型功函数调节层上形成保护层。其中，首先可以如图3C所示，在第一P型功函数调节层4上形成保护层5，该保护层可以为非晶硅(a-Si)层，该保护层的材料还可以为多晶硅、氮化硅、或氧化硅，然后先进行PCA(Post Cap Anneal，盖层后退火)处理。
在步骤240，对保护层进行图案化，使得第一部分上的第一P型功函数调节层暴露。如图3D所示，保护层仅覆盖在第二部分上的第一P型功函数调节层上。
在步骤250，对暴露的第一部分上的第一P型功函数调节层进行氧化处理。具体可以如图3E所示。可以通过调节金属与高k栅介质界面处氧空位的浓度来改变平带电压VFB，例如，氧空位浓度越高，VFB越大，从而PMOS的阈值电压越低。因此，第一部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度高于第二部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度。
在步骤260，去除保护层。如图3F所示，将保护层5去除。
在步骤270，在第一部分的被氧化的第一P型功函数调节层上和第二部分的第一P型功函数调节层上形成第二P型功函数调节层。如图3G所示，在第一P型功函数调节层4上形成第二P型功函数调节层6，其中，第二P型功函数调节层6的材料可以为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；优选地第二P型功函数调节层为可以为TiN层。
在该实施例中，在半导体结构的制造过程中，由于第一部分的第一P型功函数调节层进行了氧化处理，使得第一部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度高于第二部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度，相比于相关技术，第一部分的金属层厚度减少了，从而能够实现在第一部分和第二部分金属层厚度相同的情况下，第一部分和第二部分的阈值电压不同。
图4为本申请半导体结构的制造方法的再一个实施例的流程示意图。该半导体结构可以包括四个器件。
在步骤410，提供衬底结构，其中，衬底结构包括用于形成第一PMOS器件的第一部分、用于形成第二PMOS器件的第二部分、用于形成第一NMOS器件的第三部分和用于形成第二NMOS器件的第四部分。如图5A所示，以虚线为界，从右至左分别为第一部分、第二部分、第三部分和第四部分。
在步骤420，在衬底结构上形成第一P型功函数调节层。如图5B所示，在高介电常数材料层3上形成第一P型功函数调节层4。
在步骤430，在第一P型功函数调节层上形成非晶硅层，如图5C所示，在第一P型功函数调节层4上形成非晶硅层5。
在步骤440，进行PCA处理。
在步骤450，进行图案化处理，去除第一部分上的非晶硅层。即如图5D所示，非晶硅层5仅覆盖在第二部分、第三部分和第四部分上。
在步骤460，对未被保护层覆盖的第一部分上的第一P型功函数调节层进行氧化处理。具体可以如图5E所示。
在步骤470，去除保护层。如图5F所示，将保护层5去除。
在步骤480，在第一部分的被氧化的第一P型功函数调节层上、第二部分的第一P型功函数调节层上、第三部分的第一P型功函数调节层上和第四部分的第一P型功函数调节层上形成第二P型功函数调节层。如图5G所示，在第一P型功函数调节层4上形成第二P型功函数调节层6。
在步骤490，去除第三部分上的第二P型功函数调节层。如图5H所示，第二P型功函数调节层6仅覆盖在第一部分、第二部分和第四部分之上。
在步骤4100，在第一部分、第二部分和第四部分的第二P型功函数调节层上的第二P型功函数调节层上以及在第三部分的第一P型功函数调节层上形成第三P型功函数调节层。如图5I所示，形成第三P型功函数调节层7，其中，第三P型功函数调节层的材料可以为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；优选地第三P型功函数调节层为可以为TiN层。
在步骤4110，去除第四部分的第二P型功函数调节层及第三P型功函数调节层。如图5J所示。
该实施例还可以包括步骤4120，在第一部分的第三P型功函数调节层上、在第二部分的第三P型功函数调节层上、在第三部分的第三P型功函数调节层上以及在第四部分的第一P型功函数调节层上形成N型功函数调节层。如图5K所示，在第三P型功函数调节层7上形成N型功函数调节层8，其中，N型功函数调节层的材料可以为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种；优选地N型功函数调节层可以为TiAl层。
在步骤4130，在N型功函数调节层上形成阻挡层。如图5L所示，在N型功函数调节层8上形成阻挡层9。
通过上述实施例，能够实现在第一部分和第二部分的金属层厚度相同的情况下，第一部分的阈值电压小于第二部分的阈值电压。另外，由于第一部分、第二部分、第三部分上和第四部分的功函数层不同，因此，该半导体结构可以具有四种阈值电压，例如，第一部分具有P型极低阈值电压(PULVT)或P型低阈值电压(PLVT)，第二部分具有P型标准阈值电压(PSVT)或P型高阈值电压(PHVT)，第三部分具有N型标准阈值电压(NSVT)或N型高阈值电压(NHVT)，第四部分具有N型极低阈值电压(NULVT)或N型低阈值电压(NLVTN)。
如图6所示，为相关技术中包括四个器件的半导体结构，为了使得四部分具有不同的阈值电压，在第一部分上需要四层TiN层，但随着栅极厚度的减小，第四部分显然太厚了。而在本申请中，可以省去第四层P型功函数调节层，即使用更薄的TiN层，由于第一部分上的第一P型功函数调节层进行了氧化处理，同样能够使得第一部分的阈值电压小于第二部分的阈值电压。另外，非晶硅层在PCA退火中应用非常广泛，本申请利用PCA沉积的非晶硅层作为保护层或掩膜，因此，不需要另外沉积盖层。
图7为本申请半导体结构的一个实施例的结构示意图。该半导体结构包括：
衬底结构710，其中，衬底结构710包括用于形成第一PMOS器件的第一部分711和用于形成第二PMOS器件的第二部分712。虚线右侧为第一部分，虚线左侧为第二部分。该衬底结构710可以如图3A-3G所示，包括衬底1，在衬底1上的界面层2，在界面层2上的高介电常数材料层3，其中，界面层可以为硅的氧化物层。
在第一部分711上的第一P型功函数调节层720和在第二部分712上的第一P型功函数调节层730，其中，第一部分上的与第一P型功函数调节层720邻近的高介电常数材料层界面的氧空位浓度高于第二部分上的与第一P型功函数调节层730邻近的高介电常数材料层界面的氧空位浓度。可以通过调节金属与高k栅介质界面处氧空位的浓度来改变平带电压VFB，例如，氧空位浓度越高，VFB越大，从而PMOS的阈值电压越低。另外，第一部分上的第一P型功函数调节层720和第二部分上的第一P型功函数调节层730的材料相同，例如可以为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种。
在第一部分上的第一P型功函数调节层720和第二部分上的第一P型功函数调节层730上的第二P型功函数调节层740。第二P型功函数调节层740的材料也可以为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种。
在该实施例中，该半导体结构由于第一部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度高于第二部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度，从而能够实现在金属层厚度相同的情况下，第一部分和第二部分的阈值电压不同。
在一个实施例中第一部分具有PULVT或PLVT，第二部分具有PSVT或PHVT。
图8为本申请半导体结构的再一个实施例的结构示意图。该半导体结构可以包括四个器件，具体包括：
衬底结构810，其中，衬底结构810包括用于形成第一PMOS器件的第一部分811、用于形成第二PMOS器件的第二部分812、用于形成第一NMOS器件的第三部分813和用于形成第二NMOS器件的第四部分814。例如，以两条虚线为界，从右至左依次为第一部分811、第二部分812、第三部分813和第四部分814。
在第一部分811上的第一P型功函数调节层820以及在第二部分812、第三部分813和第四部分814上的第一P型功函数调节层830，其中，第一部分上的与第一P型功函数调节层820邻近的高介电常数材料层界面的氧空位浓度高于第二部分、第三部分和第四部分上的与第一P型功函数调节层830邻近的高介电常数材料层界面的氧空位浓度。
在第一部分上的第一P型功函数调节层820和第二部分的第一P型功函数调节层830上的第二P型功函数调节层840。
在第二P型功函数调节层840和第三部分上的第一P型功函数调节层830上的第三P型功函数调节层850，其中，第三P型功函数调节层850的材料可以为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种。
进一步地，该半导体结构还可以包括在第三P型功函数调节层850上的N型功函数调节层860以及在N型功函数调节层860上的阻挡层870。其中，N型功函数调节层的材料可以为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种。
通过上述实施例，能够实现在金属层厚度相同的情况下，第一部分的阈值电压小于第二部分的阈值电压。另外，由于第一部分、第二部分、第三部分上和第四部分的功函数层不同，因此，该半导体结构可以具有四种阈值电压，例如，第一部分具有PULVT或PLVT，第二部分具有PSVT或PHVT，第三部分具有NSVT或NHVT，第四部分具有NULVT或NLVTN。另外，本申请相比于相关技术，可以省去第一部分上的第四层P型功函数调节层，即使用更薄的TiN层，由于第一部分上的第一P型功函数调节层进行了氧化处理，同样能够使得第一部分的阈值电压小于第二部分的阈值电压。另外，非晶硅层在PCA退火中应用非常广泛，本申请利用PCA沉积的非晶硅层作为保护层或掩膜，因此，不需要另外沉积盖层。
本申请上述的半导体结构可以作为HKMG FinFET的一部分，也可以作为平面结构晶体管的一部分。
在一个实施例中，若HKMG FinFET包含上述的半导体结构，能够使用更薄的TiN层，达到多阈值电压的目的。
至此，已经详细描述了本申请。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
可能以许多方式来实现本申请的方法以及装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本申请的方法以及装置。用于所述方法的步骤的上述顺序仅是为了进行说明，本申请的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本申请实施为记录在记录介质中的程序，这些程序包括用于实现根据本申请的方法的机器可读指令。因而，本申请还覆盖存储用于执行根据本申请的方法的程序的记录介质。
虽然已经通过示例对本申请的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本申请的范围。本领域的技术人员应该理解，可在不脱离本申请的范围和精神的情况下，对以上实施例进行修改。本申请的范围由所附权利要求来限定。

Claims (16)

1.一种半导体结构的制造方法，其特征在于，包括：
提供衬底结构，所述衬底结构包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分；
在所述衬底结构上形成第一P型功函数调节层；
在第一P型功函数调节层上形成保护层；
对保护层进行图案化，使得所述第一部分上的第一P型功函数调节层暴露；
对暴露的所述第一部分上的第一P型功函数调节层进行氧化处理；
去除保护层；
在第一P型功函数调节层上形成第二P型功函数调节层。
2.根据权利要求1所述的制造方法，其特征在于，所述衬底结构还包括用于形成第一NMOS器件的第三部分和用于形成第二NMOS器件的第四部分；
所述制造方法还包括：
去除所述第三部分上的第二P型功函数调节层；
在第二P型功函数调节层上以及在所述第三部分的第一P型功函数调节层上形成第三P型功函数调节层；
去除所述第四部分的第二P型功函数调节层及第三P型功函数调节层。
3.根据权利要求2所述的制造方法，其特征在于，还包括：
在第三P型功函数调节层上以及在所述第四部分的第一P型功函数调节层上形成N型功函数调节层。
4.根据权利要求3所述的制造方法，其特征在于，还包括：
在所述N型功函数调节层上形成阻挡层。
5.根据权利要求1-4任一所述的制造方法，其特征在于，在对保护层进行图案化之前还包括：
退火处理。
6.根据权利要求1-4任一所述的制造方法，其特征在于，所述衬底结构包括：
在衬底上的界面层；
在所述界面层上的高介电常数材料层。
7.根据权利要求2所述的制造方法，其特征在于，
第一P型功函数调节层、第二P型功函数调节层和第三P型功函数调节层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；和/或
保护层的材料为非晶硅、多晶硅、氮化硅、或氧化硅。
8.根据权利要求3所述的制造方法，其特征在于，所述N型功函数调节层的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种。
9.一种半导体结构，其特征在于，包括：
衬底结构，包括用于形成第一PMOS器件的第一部分和用于形成第二PMOS器件的第二部分；
在所述第一部分上的第一P型功函数调节层和在所述第二部分上的第一P型功函数调节层，其中，所述第一部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度高于所述第二部分上的与第一P型功函数调节层邻近的高介电常数材料层界面的氧空位浓度；以及
在所述第一部分上的第一P型功函数调节层和所述第二部分上的第一P型功函数调节层上的第二P型功函数调节层。
10.根据权利要求9所述的半导体结构，其特征在于，所述衬底结构还包括用于形成第一NMOS器件的第三部分和用于形成第二NMOS器件的第四部分；
所述半导体结构还包括：
在所述第三部分和所述第四部分上的第一P型功函数调节层；
在第二P型功函数调节层和所述第三部分上的第一P型功函数调节层上的第三P型功函数调节层。
11.根据权利要求10所述的半导体结构，其特征在于，还包括：
在第三P型功函数调节层上的N型功函数调节层和在所述第四部分的第一P型功函数调节层上的N型功函数调节层。
12.根据权利要求11所述的半导体结构，其特征在于，还包括：
在所述N型功函数调节层上的阻挡层。
13.根据权利要求9-12任一所述的半导体结构，其特征在于，所述衬底结构包括：
在衬底上的界面层；
在所述界面层上的高介电常数材料层。
14.根据权利要求10所述的半导体结构，其特征在于，
第一部分上的第一P型功函数调节层和第二部分上的第一P型功函数调节层、第二P型功函数调节层和第三P型功函数调节层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；和/或
保护层的材料为非晶硅、多晶硅、氮化硅、或氧化硅。
15.根据权利要求11所述的半导体结构，其特征在于，所述N型功函数调节层的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种。
16.一种高k金属栅鳍式场效应晶体管，包括权利要求9-16任一所述的半导体结构。
CN201710621512.3A 2017-07-27 2017-07-27 半导体结构及其制造方法和高k金属栅鳍式场效应晶体管 Active CN109309049B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710621512.3A CN109309049B (zh) 2017-07-27 2017-07-27 半导体结构及其制造方法和高k金属栅鳍式场效应晶体管
US16/039,085 US10522684B2 (en) 2017-07-27 2018-07-18 Semiconductor structure, manufacturing method therefor, and high-k metal gate fin field-effect transistor
US16/702,016 US10804400B2 (en) 2017-07-27 2019-12-03 Semiconductor structure, manufacturing method therefor, and high-k metal gate fin field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710621512.3A CN109309049B (zh) 2017-07-27 2017-07-27 半导体结构及其制造方法和高k金属栅鳍式场效应晶体管

Publications (2)

Publication Number Publication Date
CN109309049A true CN109309049A (zh) 2019-02-05
CN109309049B CN109309049B (zh) 2020-12-18

Family

ID=65038256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710621512.3A Active CN109309049B (zh) 2017-07-27 2017-07-27 半导体结构及其制造方法和高k金属栅鳍式场效应晶体管

Country Status (2)

Country Link
US (2) US10522684B2 (zh)
CN (1) CN109309049B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078112A (zh) * 2021-03-29 2021-07-06 电子科技大学 一种氧化物基耗尽型负载反相器的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127335A1 (en) * 2008-11-21 2010-05-27 Texas Instruments Incorporated Methods to Enhance Effective Work Function of Mid-Gap Metal by Incorporating Oxygen and Hydrogen at a Low Thermal Budget
CN102956460A (zh) * 2011-08-26 2013-03-06 联华电子股份有限公司 具有金属栅极的半导体元件的制作方法
CN103219231A (zh) * 2012-01-20 2013-07-24 格罗方德半导体公司 形成用于半导体装置的取代栅极结构的方法
CN104282540A (zh) * 2013-07-03 2015-01-14 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
CN105518848A (zh) * 2013-07-18 2016-04-20 格罗方德半导体股份有限公司 具有多个阈值电压的鳍式场效应晶体管
US20160336194A1 (en) * 2015-05-13 2016-11-17 United Microelectronics Corp. Method of forming semiconductor device
CN106910740A (zh) * 2015-11-30 2017-06-30 三星电子株式会社 一次性可编程存储装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960161B2 (en) * 2016-01-12 2018-05-01 International Business Machines Corporation Low resistive electrode for an extendable high-k metal gate stack

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127335A1 (en) * 2008-11-21 2010-05-27 Texas Instruments Incorporated Methods to Enhance Effective Work Function of Mid-Gap Metal by Incorporating Oxygen and Hydrogen at a Low Thermal Budget
CN102956460A (zh) * 2011-08-26 2013-03-06 联华电子股份有限公司 具有金属栅极的半导体元件的制作方法
CN103219231A (zh) * 2012-01-20 2013-07-24 格罗方德半导体公司 形成用于半导体装置的取代栅极结构的方法
CN104282540A (zh) * 2013-07-03 2015-01-14 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN105518848A (zh) * 2013-07-18 2016-04-20 格罗方德半导体股份有限公司 具有多个阈值电压的鳍式场效应晶体管
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
US20160336194A1 (en) * 2015-05-13 2016-11-17 United Microelectronics Corp. Method of forming semiconductor device
CN106910740A (zh) * 2015-11-30 2017-06-30 三星电子株式会社 一次性可编程存储装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078112A (zh) * 2021-03-29 2021-07-06 电子科技大学 一种氧化物基耗尽型负载反相器的制备方法

Also Published As

Publication number Publication date
CN109309049B (zh) 2020-12-18
US10522684B2 (en) 2019-12-31
US20190035924A1 (en) 2019-01-31
US20200105921A1 (en) 2020-04-02
US10804400B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
TWI536544B (zh) 形成具有多重功函數閘極結構之方法及所產生之產品
CN106328539B (zh) 多栅极器件及其制造方法
TWI508149B (zh) 具有奈米線與鰭式場效電晶體之積體電路裝置與製造方法
US9184269B2 (en) Silicon and silicon germanium nanowire formation
US8410555B2 (en) CMOSFET device with controlled threshold voltage and method of fabricating the same
KR20190056280A (ko) 쌍극자-고유전율 결합을 사용하여 다중-임계 전압 소자를 형성하는 방법 및 그 방법으로 형성된 소자
US11749739B2 (en) Method of forming multiple-Vt FETS for CMOS circuit applications
CN110416291A (zh) 具有功函数金属堆叠的装置的制造方法
KR101773235B1 (ko) 트랜지스터 형성 방법
US10217640B2 (en) Methods of fabricating semiconductor devices
CN106531618A (zh) 具有金属栅极结构的半导体元件的功函数调整方法
CN104124169B (zh) Nmos晶体管及其形成方法、cmos晶体管及其形成方法
CN104051252A (zh) 高k金属栅结构的制备方法
CN101494236A (zh) Cmos器件金属栅极及其形成方法
CN109309049A (zh) 半导体结构及其制造方法和高k金属栅鳍式场效应晶体管
TWI591729B (zh) 雙閘極石墨烯場效電晶體及其製造方法
US9209089B2 (en) Method of fabricating a metal gate semiconductor device
CN105304568B (zh) 一种降低高k金属栅器件阈值电压波动的方法
CN102646580A (zh) 应用于半导体元件工艺中的平坦化方法以及栅极构造
CN106960818A (zh) 半导体装置及其制造方法
US8927358B2 (en) Metal oxide semiconductor device having a predetermined threshold voltage and a method of making
CN108933137A (zh) 静态随机存储器及其制造方法
TWI628781B (zh) 在半導體技術中用於抑制金屬閘極間的交叉擴散的方法和設備
CN107564969A (zh) Mos变容器、栅极堆叠结构及其制造方法
CN105551957A (zh) Nmos晶体管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant