CN106960818A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN106960818A
CN106960818A CN201610017070.7A CN201610017070A CN106960818A CN 106960818 A CN106960818 A CN 106960818A CN 201610017070 A CN201610017070 A CN 201610017070A CN 106960818 A CN106960818 A CN 106960818A
Authority
CN
China
Prior art keywords
groove
work function
regulating course
function regulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610017070.7A
Other languages
English (en)
Other versions
CN106960818B (zh
Inventor
赵杰
刘佳磊
王亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610017070.7A priority Critical patent/CN106960818B/zh
Priority to EP17150134.9A priority patent/EP3193363A3/en
Priority to US15/405,150 priority patent/US10056302B2/en
Publication of CN106960818A publication Critical patent/CN106960818A/zh
Application granted granted Critical
Publication of CN106960818B publication Critical patent/CN106960818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了半导体装置及其制造方法。该方法包括：提供衬底结构，其包括半导体衬底和层间电介质层，层间电介质层包括多个沟槽，多个沟槽至少包括用于PMOS装置的第一沟槽和用于NMOS装置的第二沟槽；在多个沟槽底部衬底表面上形成界面层；在界面层及多个沟槽侧壁上依次形成高k电介质层、盖层和阻挡层；去除第一沟槽内的盖层和阻挡层；在多个沟槽中形成第一功函数调节层；在多个沟槽中形成第二功函数调节层；以及在多个沟槽中形成金属电极层；其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数，第二功函数调节层用于调节NMOS装置的栅极结构的功函数。该方法减少光刻步骤，降低了工艺复杂度。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体领域，特别涉及半导体装置及其制造方法。
背景技术
目前，需要使用金属栅电极来代替多晶硅栅极以解决半导体器件尺寸逐渐减小所带来的问题。使用金属栅电极可以消除为了大幅减小器件的阈值电压所造成的多晶硅损耗。高k(介电常数)金属栅极工艺有三种主要的方法，分别被称为先高k电介质/先栅极工艺，先高k电介质/后栅极工艺，以及后高k电介质/后栅极工艺。随着金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)器件尺寸的减小，为了避免高温处理，在工艺过程中优选采用后高k电介质和后金属栅极工艺，也即，先去除伪栅(可选地，以及栅极介质层)，之后形成高k电介质(作为栅极介质层)层和金属栅极的工艺。
随着器件尺寸的减小，栅极介质层的等效氧化物厚度(Equivalent Oxide Thickness，EOT)也在减小，以满足器件性能。为了避免栅极漏电流的劣化，高k材料与栅极氧化物一起作为栅极电介质。
为了实现降低的EOT，在后高k电介质工艺中，产业上利用化学氧化物(chemical oxide)界面层来代替传统的热栅极氧化物(thermal gate oxide)层。
在传统的后高k电介质和后金属栅极工艺中，在去除伪栅和伪栅极氧化物之后，在通过该去除而形成的栅极沟槽中依次沉积层间电介质氧化物和高k材料。然后，以功函数金属和金属电极填充该沟槽。随后，通过对金属电极执行化学机械平坦化(ChemicalMechanical Planarization，CMP)处理，从而形成金属栅极。
与先高k电介质和后金属栅极工艺相比，在后高k电介质和后金属栅极工艺中，在形成金属栅极沟槽后沉积高k电介质和盖层。这将使得金属栅极填充更加困难，尤其在器件关键尺寸进一步减小的情况下。
发明内容
本发明的目的之一是：提供一种半导体装置的制造方法，减少现有技术中的光刻步骤和掩模的数量。本发明的目的之一是：提供一种半导体装置的制造方法，防止在填充形成金属电极层时产生空隙。本发明的目的之一是：提供一种半导体装置，相比现有技术，其能够消除一个或多个层，减少制造用的掩模，从而降低了成本。应理解，本发明的不同实施例可以实现上述的以及其它的目的或效果中的一个或多个。
根据本发明的第一方面，提供了一种半导体装置制造方法，包括：
(a)提供衬底结构，所述衬底结构包括半导体衬底以及半导体衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出所述半导体衬底的部分表面，所述多个沟槽至少包括用于PMOS装置的第一沟槽和用于NMOS装置的第二沟槽；
(b)在所述多个沟槽的底部的衬底表面上形成界面层；
(c)在所述界面层以及在所述多个沟槽的侧壁上依次形成高k电介质层、盖层和阻挡层；
(d)去除所述第一沟槽内的盖层和阻挡层以露出高k电介质层；
(e)在步骤(d)之后，在所述多个沟槽中形成第一功函数调节层；
(f)在步骤(e)之后，在所述多个沟槽中形成第二功函数调节层；以及
(g)在步骤(f)之后，在所述多个沟槽中形成金属电极层；
其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数，而第二功函数调节层用于调节NMOS装置的栅极结构的功函数。
在一些实施例中，所述层间电介质层还包括用于PMOS装置的第三沟槽和用于NMOS装置的第四沟槽，所述第三沟槽和第四沟槽在底部露出所述半导体衬底的部分表面；步骤(e)还包括：在所述第三沟槽中在阻挡层上以及在所述第四沟槽中在阻挡层上形成第一功函数调节层；所述方法在步骤(e)之后并且在步骤(f)之前还包括步骤(h)：去除所述第三沟槽和所述第四沟槽中的第一功函数调节层。
在一些实施例中，所述层间电介质层还包括用于PMOS装置的第五沟槽和用于NMOS装置的第六沟槽，所述第五沟槽和第六沟槽在底部露出所述半导体衬底的部分表面；步骤(d)还包括：去除所述第六沟槽内的盖层和阻挡层以露出高k电介质层；步骤(e)还包括：在所述第五沟槽中在阻挡层上以及在所述第六沟槽中在高k电介质层上形成第一功函数调节层；所述方法在步骤(e)之后并且在步骤(f)之前还包括步骤(i)：去除所述第六沟槽内的第一功函数调节层。
在一些实施例中，所述层间电介质层还包括用于PMOS装置的第五沟槽和用于NMOS装置的第六沟槽，所述第五沟槽和第六沟槽在底部露出所述半导体衬底的部分表面；步骤(d)还包括：去除所述第六沟槽内的盖层和阻挡层以露出高k电介质层；步骤(e)还包括：在所述第五沟槽中在阻挡层上以及在所述第六沟槽中在高k电介质层上形成第一功函数调节层；步骤(h)还包括：去除所述第六沟槽内的第一功函数调节层。
在一些实施例中，去除盖层和阻挡层的步骤包括：利用臭氧对盖层和阻挡层执行氧化处理；利用H2O2和NH3OH或者H2O2和HCl对氧化后的盖层和阻挡层执行刻蚀处理，直至露出高k电介质层；其中，所述H2O2和NH3OH的化学比为4至6，所述H2O2和HCl的化学比为4至6。
在一些实施例中，所述界面层的材料包括：氧化物；所述高k电介质层的材料包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4或氮氧化物；所述盖层的材料包括：TixN1-x；所述阻挡层的材料包括：TaN；所述第一功函数调节层的材料包括：TixN1-x、TaC、MoN或TaN；所述第二功函数调节层的材料包括：TaC、Ti、Al或TixAl1-x。
在一些实施例中，利用图案化的第一掩模去除所述第一沟槽内的盖层和阻挡层以露出高k电介质层，所述方法还包括：去除所述第一掩模。
在一些实施例中，利用图案化的第二掩模去除所述第六沟槽内的第一功函数调节层，所述方法还包括：去除所述第二掩模。
在一些实施例中，利用图案化的第二掩模去除所述第三沟槽和所述第四沟槽中的第一功函数调节层，所述方法还包括：去除所述第二掩模。
根据本发明的第二方面，提供了一种半导体装置制造方法，包括：
(a’)提供衬底结构，所述衬底结构包括半导体衬底以及半导体衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出所述半导体衬底的部分表面，所述多个沟槽至少包括用于PMOS装置的第三沟槽和第五沟槽以及用于NMOS装置的第四沟槽和第六沟槽；
(b’)在所述多个沟槽的底部的衬底表面上形成界面层；
(c’)在所述界面层以及在所述多个沟槽的侧壁上依次形成高k电介质层、盖层和阻挡层；
(d’)去除所述第六沟槽内的盖层和阻挡层以露出高k电介质层；
(e’)在步骤(d’)之后，在所述多个沟槽中形成第一功函数调节层；
(f’)在步骤(e’)之后，去除所述第三沟槽、所述第四沟槽和所述第六沟槽中的第一功函数调节层；
(g’)在步骤(f’)之后，在所述多个沟槽中形成第二功函数调节层；以及
(h’)在步骤(g’)之后，在所述多个沟槽中形成金属电极层；
其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数，而第二功函数调节层用于调节NMOS装置的栅极结构的功函数。
在一些实施例中，去除盖层和阻挡层的步骤包括：利用臭氧对盖层和阻挡层执行氧化处理；利用H2O2和NH3OH或者H2O2和HCl对氧化后的盖层和阻挡层执行刻蚀处理，直至露出高k电介质层；其中，所述H2O2和NH3OH的化学比为4至6，所述H2O2和HCl的化学比为4至6。
在一些实施例中，所述界面层的材料包括：氧化物；所述高k电介质层的材料包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4或氮氧化物；所述盖层的材料包括：TixN1-x；所述阻挡层的材料包括：TaN；所述第一功函数调节层的材料包括：TixN1-x、TaC、MoN或TaN；所述第二功函数调节层的材料包括：TaC、Ti、Al或TixAl1-x。
在一些实施例中，利用图案化的第一掩模去除所述第六沟槽内的盖层和阻挡层以露出高k电介质层；所述方法还包括：去除所述第一掩模。
在一些实施例中，利用图案化的第二掩模去除所述第三沟槽、所述第四沟槽和所述第六沟槽中的第一功函数调节层；所述方法还包括：去除所述第二掩模。
根据本发明的第三方面，提供了一种半导体装置，包括：
衬底结构，所述衬底结构包括半导体衬底以及半导体衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出所述半导体衬底的部分表面，所述多个沟槽至少包括用于PMOS装置的第一沟槽和用于NMOS装置的第二沟槽；
在所述多个沟槽的底部的衬底表面上形成的界面层，以及在所述界面层以及在所述多个沟槽的侧壁上形成的高k电介质层；
在所述第一沟槽中的高k电介质层上的第一功函数调节层、第一功函数调节层上的第二功函数调节层、和第二功函数调节层上的金属电极层；以及
在所述第二沟槽中的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第一功函数调节层、第一功函数调节层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数，而第二功函数调节层用于调节NMOS装置的栅极结构的功函数。
在一些实施例中，所述半导体装置还包括：所述层间电介质层还包括用于PMOS装置的第三沟槽和用于NMOS装置的第四沟槽，所述第三沟槽和第四沟槽在底部露出所述半导体衬底的部分表面；在所述第三沟槽的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第二功函数调节层、和第二功函数调节层上的金属电极层；在所述第四沟槽的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第二功函数调节层、和第二功函数调节层上的金属电极层。
在一些实施例中，所述半导体装置还包括：所述层间电介质层还包括用于PMOS装置的第五沟槽和用于NMOS装置的第六沟槽，所述第五沟槽和第六沟槽在底部露出所述半导体衬底的部分表面；在所述第五沟槽中的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第一功函数调节层、第一功函数调节层上的第二功函数调节层、和第二功函数调节层上的金属电极层；在所述第六沟槽中的高k电介质层上的第二功函数调节层、和第二功函数调节层上的金属电极层。
在一些实施例中，所述界面层的材料包括：氧化物；所述高k电介质层的材料包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4或氮氧化物；所述盖层的材料包括：TixN1-x；所述阻挡层的材料包括：TaN；所述第一功函数调节层的材料包括：TixN1-x、TaC、MoN或TaN；所述第二功函数调节层的材料包括：TaC、Ti、Al或TixAl1-x。
根据本发明的第四方面，提供了一种半导体装置，包括：
衬底结构，所述衬底结构包括半导体衬底以及半导体衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出所述半导体衬底的部分表面，所述多个沟槽至少包括用于PMOS装置的第三沟槽和第五沟槽以及用于NMOS装置的第四沟槽和第六沟槽；
在所述多个沟槽的底部的衬底表面上形成的界面层，以及在所述界面层以及在所述多个沟槽的侧壁上形成的高k电介质层；
在所述第三沟槽的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
在所述第四沟槽的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
在所述第五沟槽中的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第一功函数调节层、第一功函数调节层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
在所述第六沟槽中的高k电介质层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数，而第二功函数调节层用于调节NMOS装置的栅极结构的功函数。
在一些实施例中，所述界面层的材料包括：氧化物；所述高k电介质层的材料包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4或氮氧化物；所述盖层的材料包括：TixN1-x；所述阻挡层的材料包括：TaN；所述第一功函数调节层的材料包括：TixN1-x、TaC、MoN或TaN；所述第二功函数调节层的材料包括：TaC、Ti、Al或TixAl1-x。
在本发明制造半导体装置的方法中，至多涉及到两个光刻步骤，明显少于现有技术中形成半导体装置时的光刻步骤的数量，降低了工艺复杂度。而且由于半导体装置的栅极结构的薄膜层数减少，使得在填充金属电极层时沟槽比较宽，不会出现金属电极层中留有空隙的问题，可以提高半导体装置的性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A是示意性地示出现有技术的半导体装置的栅极结构的制造过程中的一个阶段的结构的横截面图。
图1B是示意性地示出现有技术的半导体装置的栅极结构的制造过程中的一个阶段的结构的横截面图。
图1C是示意性地示出现有技术的半导体装置的栅极结构的制造过程中的一个阶段的结构的横截面图。
图1D是示意性地示出现有技术的半导体装置的栅极结构的制造过程中的一个阶段的结构的横截面图。
图1E是示意性地示出现有技术的半导体装置的栅极结构的制造过程中的一个阶段的结构的横截面图。
图1F是示意性地示出现有技术的半导体装置的栅极结构的制造过程中的一个阶段的结构的横截面图。
图1G是示意性地示出现有技术的半导体装置的栅极结构的制造过程中的一个阶段的结构的横截面图。
图1H是示意性地示出现有技术的半导体装置的栅极结构的制造过程中的一个阶段的结构的横截面图。
图2是示出根据本发明一些实施例的半导体装置制造方法的流程图。
图3A是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图3B是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图3C是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图3D是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图3E是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图3F是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图3G是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图4A是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图4B是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图4C是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图4D是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图4E是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图4F是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图4G是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图4H是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图5A是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图5B是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图5C是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图5D是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图5E是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图5F是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图5G是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图5H是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图6A是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图6B是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图6C是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图6D是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图6E是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图6F是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图6G是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图6H是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图7是示出根据本发明另一些实施例的半导体装置制造方法的流程图。
图8A是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图8B是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图8C是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图8D是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图8E是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图8F是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图8G是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
图8H是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1A至图1H是示意性地示出现有技术的半导体装置的栅极结构的制造过程中的一些阶段的结构的横截面图。下面结合图1A至图1H来描述现有技术中的栅极结构的制造过程。
如图1A所示，在硅衬底11上形成有由层间电介质层12组成的六个沟槽，在后续步骤中，在这六个沟槽中分别形成用于标准阈值电压PMOS(简称SVT PMOS)、低阈值电压PMOS(简称ULV PMOS)、高阈值电压PMOS(简称UHV PMOS)、标准阈值电压NMOS(简称SVT NMOS)、低阈值电压NMOS(简称ULV NMOS)和高阈值电压NMOS(简称UHV NMOS)的栅极结构。这里，低阈值电压是指比标准阈值电压低的阈值电压，而高阈值电压是指比标准阈值电压高的阈值电压。就这点而言，低阈值电压、标准阈值电压、高阈值电压也可以被任意地分别称为第一、第二和第三阈值电压。类似地，标准阈值电压MOS(NMOS/PMOS)装置、低阈值电压MOS装置、高阈值电压MOS装置也可以被任意地分别称为第一、第二和第三装置或类似表述。
这六个沟槽可以通过后栅极(gate-last)工艺的部分工艺形成。例如可以先形成伪栅极和伪栅极氧化物，然后沉积层间电介质层将各个伪栅极隔离开并进行平坦化，再在后续的步骤中去除伪栅极和伪栅极氧化物，从而形成这六个沟槽。如图1A所示，在六个沟槽的底部形成界面层101，然后在界面层101上以及层间电介质层侧壁依次形成高k(高介电常数)电介质层102、盖层103、阻挡层104以及第一PMOS功函数调节层105。然后形成图案化的第一光致抗蚀剂106，以暴露SVT PMOS的沟槽。接下来去除SVT PMOS的沟槽中的第一PMOS功函数调节层。
接下来，去除第一光致抗蚀剂106，然后在沟槽中形成第二PMOS功函数调节层107。然后，形成图案化的第二光致抗蚀剂108，以暴露UHV PMOS的沟槽，如图1B所示。
然后，去除UHV PMOS的沟槽中的第二PMOS功函数调节层107和第一PMOS功函数调节层105。
接下来，去除第二光致抗蚀剂108。然后在沟槽中形成第三PMOS功函数调节层109。然后，形成图案化的第三光致抗蚀剂110，以暴露SVT NMOS、ULV NMOS和UHV NMOS的沟槽，如图1C所示。
接下来，去除SVT NMOS、ULV NMOS和UHV NMOS的沟槽中的三层PMOS功函数调节层，然后去除第三光致抗蚀剂110，如图1D所示。
接下来，在沟槽中形成第一NMOS功函数调节层111。然后形成图案化的第四光致抗蚀剂112，以暴露SVT NMOS的沟槽，如图1E所示。
接下来，去除SVT NMOS的沟槽中的第一NMOS功函数调节层111，以及去除第四光致抗蚀剂112。之后，在沟槽中形成第二NMOS功函数调节层113，如图1F所示。
接下来，形成图案化的第五光致抗蚀剂114，以暴露UHV NMOS的沟槽，如图1G所示。
接下来，去除UHV NMOS的沟槽中的第二NMOS功函数调节层113和第一NMOS功函数调节层111。之后，去除第五光致抗蚀剂114。然后在沟槽中形成第三NMOS功函数调节层115和金属电极层116，如图1H所示。
在上述现有技术中，各个半导体器件中用于调节功函数的结构分别如下：
ULV PMOS器件中用于调节功函数的结构包括：第一PMOS功函数调节层105、第二PMOS功函数调节层107和第三PMOS功函数调节层109。
SVT PMOS器件中用于调节功函数的结构包括：第二PMOS功函数调节层107和第三PMOS功函数调节层109。
UHV PMOS器件中用于调节功函数的结构包括：第三PMOS功函数调节层109。
对于上述三个PMOS器件，ULV PMOS器件的阈值电压最低，SVT PMOS器件的阈值电压高于ULV PMOS器件的阈值电压且低于UHV PMOS器件的阈值电压，UHV PMOS器件的阈值电压最高。
ULV NMOS器件中用于调节功函数的结构包括：第一NMOS功函数调节层111、第二NMOS功函数调节层113和第三NMOS功函数调节层115。
SVT NMOS器件中用于调节功函数的结构包括：第二NMOS功函数调节层113和第三NMOS功函数调节层115。
UHV NMOS器件中用于调节功函数的结构包括：第三NMOS功函数调节层115。
类似地，对于上述三个NMOS器件，ULV NMOS器件的阈值电压最低，SVT NMOS器件的阈值电压高于ULV NMOS器件的阈值电压且低于UHV NMOS器件的阈值电压，UHV NMOS器件的阈值电压最高。
在上述工艺过程中，涉及了5个光刻的步骤，这将增加工艺的复杂程度。此外沟槽中形成的膜层较多，导致沟槽(例如ULV PMOS的沟槽)很窄，这将引起沟槽的填充问题，可能导致不能完全填充，使得沟槽中留有空隙。例如，在向ULV PMOS的沟槽中填充金属电极层时，就有可能使得金属电极层中留有空隙。
图2是示出根据本发明一些实施例的半导体装置制造方法的流程图。图3A至图3G是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一些阶段的结构的横截面图。下面结合图2以及图3A至图3G来描述本发明的一些实施例的半导体装置的制造过程。
在步骤S211，提供衬底结构。如图3A所示，衬底结构30包括半导体衬底(例如硅衬底)11以及半导体衬底11上的层间电介质层12。该层间电介质层12包括用于半导体装置的多个沟槽，例如沟槽331和沟槽332，所述多个沟槽在底部露出半导体衬底的部分表面。所述多个沟槽至少包括用于PMOS装置的第一沟槽331和用于NMOS装置的第二沟槽332，如图3A所示。第一沟槽用于形成PMOS(例如，UHV PMOS)器件的栅极结构，第二沟槽用于形成NMOS(例如，UHV NMOS)器件的栅极结构。
需要说明的是，尽管在这里示例性地示出了2个沟槽，然而本发明也可以以更多或者更少的沟槽(例如，三个或更多个沟槽，如后面将说明的)来实现。另外，由于绘图的限制，因此为了图示的清楚起见，栅极结构的尺寸相对于其两侧的潜在的部件进行了夸大。例如，并未按比例示出栅极两侧的源/漏区上的层间电介质层。在下面的说明中，首先就用于PMOS装置的第一沟槽331和用于NMOS装置的第二沟槽332的情况进行说明。
在步骤S212，在所述多个沟槽的底部的衬底表面上形成界面层301，如图3B所示。在一些实施例中，可以通过例如热氧化、化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(AtomicLayer Deposition，ALD)或物理气相沉积(Physical Vapor Deposition，PVD)等工艺形成该界面层。该界面层的材料可以包括：硅的氧化物，例如硅的热氧化物、氮氧化物、化学氧化物或者其他合适方法形成的氧化物材料。该界面层的厚度可以为几埃()，例如至例如
在步骤S213，在界面层301以及在所述多个沟槽的侧壁上依次形成高k电介质层302、盖层303和阻挡层304，如图3C所示。例如，可以通过CVD、ALD或PVD工艺在界面层301和在所述多个沟槽的侧壁上形成高k电介质层302。然后通过CVD、ALD或PVD工艺在高k电介质层302的底部和侧壁上形成盖层303。接下来通过CVD、ALD或PVD工艺在盖层303的底部和侧壁上形成阻挡层304。尽管这里未示出，但本领域技术人员将容易理解，可以通过例如CMP等或任何其它适合工艺来去除形成在层间介质层上的高k电介质层、盖层和/或阻挡层。
在一些实施例中，高k电介质层的材料可以包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4、氮氧化物或者其他合适的薄膜材料。该高k电介质层的厚度可以为几十埃，例如至例如
在一些实施例中，盖层的材料可以包括：TixN1-x(这里0<x<1)或其他合适的薄膜材料。该盖层的厚度可以为例如几埃至几十埃，例如至例如
在一些实施例中，阻挡层的材料可以包括：TaN或其他合适的薄膜材料。该阻挡层的厚度可以为例如几埃至几十埃，例如至例如
在步骤S214，去除第一沟槽331内的盖层和阻挡层以露出高k电介质层302，例如，如图3D所示。可以利用图案化的第一掩模(例如光致抗蚀剂)305去除第一沟槽331内的盖层和阻挡层以露出高k电介质层302。在这种情况下，在需要时，可以去除第一掩模305。
在一些实施例中，去除盖层和阻挡层的步骤可以包括：利用臭氧对盖层和阻挡层执行氧化处理，以及利用H2O2和NH3OH或者H2O2和HCl对氧化后的盖层和阻挡层执行刻蚀处理，直至露出高k电介质层。在一些实现方式中，H2O2和NH3OH的化学比(例如但不限于，摩尔比、浓度比或者质量比等)可以为大约4至6，H2O2和HCl的化学比可以为大约4至6。在该实施例中，利用臭氧对盖层和阻挡层执行氧化处理可以增加湿法刻蚀速率，然后利用化学比大约为4至6的H2O2和NH3OH或者H2O2和HCl对氧化后的盖层和阻挡层执行刻蚀处理，该刻蚀处理能够减小高k电介质层的损耗，几乎可以为零损耗，而不会降低对盖层(例如TiN)的刻蚀速率。
接下来，在步骤S215，在所述多个沟槽中形成第一功函数调节层306，如图3E所示。这里，在第一沟槽331中在高k电介质层302上和在第二沟槽332中在阻挡层304上形成第一功函数调节层306。其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数。例如，第一功函数调节层的材料可以包括：TixN1-x、TaC、MoN、TaN或其他合适的薄膜材料。可以利用CVD、ALD或PVD工艺在所述多个沟槽中形成第一功函数调节层306。该第一功函数调节层的厚度可以为例如几埃至几百埃，例如至例如
接下来，在步骤S216，在所述多个沟槽中形成第二功函数调节层308，如图3F所示。这里，在第一沟槽331和第二沟槽332中在第一功函数调节层306上形成第二功函数调节层308。其中第二功函数调节层用于调节NMOS装置的栅极结构的功函数。该NMOS功函数调节层对于PMOS装置的功函数调节贡献小，并且距离PMOS器件衬底中的沟道较远，因此它们对功函数调节贡献进一步减小，故而可以忽略。在需要时，也可以将PMOS器件中的NMOS功函数调节层去除。一般地，对于PMOS器件，期望通过功函数调节降低其阈值电压，而对于NMOS器件，期望通过功函数调节提高其阈值电压。然而，随着器件尺寸的降低，可能也希望降低NMOS器件的阈值电压。另外，功函数调节层越厚，栅极的阈值电压越低。
第二功函数调节层的材料可以包括例如：TaC、Ti、Al、TixAl1-x或其他合适的薄膜材料。可以利用CVD、ALD或PVD工艺在所述多个沟槽中形成第二功函数调节层308。该第二功函数调节层的厚度可以为例如几埃至几十埃，例如至例如
接下来，在步骤S217，在所述多个沟槽中形成金属电极层309，如图3G所示。例如，可以利用CVD、ALD或PVD工艺在所述多个沟槽中形成金属电极层。该金属电极层可以包括：Al、W或其他合适的薄膜材料。
至此，在第一沟槽331中形成了UHV PMOS器件的栅极结构，在第二沟槽332中形成了UHV NMOS器件的栅极结构。
根据本发明，由于减少了器件的栅极沟槽中的薄膜层数，使得沟槽较宽，因此能够使金属电极层充分填充沟槽，不会在沟槽中留有空隙，提高了器件的性能。另一方面，根据本发明可以实现与现有技术一样的器件阈值的调节效果，同时减少了薄膜层数和掩模数量，简化了工艺，提高了制造效率，并降低了制造成本。
在该实施例中，UHV PMOS器件中用于调节功函数的结构包括：第一功函数调节层306。而UHV PMOS器件的栅极结构中的第二功函数调节层308对UHV PMOS器件的阈值电压的影响很小，可以忽略。因此，UHV PMOS器件的阈值电压较高。而PMOS的功函数调节层越薄，器件的阈值电压越高。
另外，在本实施例中，UHV NMOS器件中用于调节功函数的结构包括：盖层303、阻挡层304、第一功函数调节层306和第二功函数调节层308。其中，盖层303和阻挡层304对功函数的影响作用与第一功函数调节层306类似，即盖层和阻挡层均可以用于调节PMOS装置的栅极结构的功函数。又由于在NMOS器件的栅极结构中，用于调节PMOS装置的栅极结构的功函数的材料会对NMOS器件的栅极结构的功函数起到相反的作用，即增加盖层、阻挡层和第一功函数调节层，部分抵消了第二功函数调节层的作用，相当于减薄了NMOS的等效的功函数调节层，从而使得器件的阈值电压相对提高。因此，UHV NMOS器件的阈值电压较高。
图4A至图4H是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一些阶段的结构的横截面图。
首先，如图4A所示，提供衬底结构。衬底结构40包括半导体衬底(例如硅衬底)11以及半导体衬底11上的层间电介质层12。该层间电介质层12包括用于半导体装置的多个沟槽，例如第一沟槽331和第二沟槽332。该层间电介质层12还包括用于PMOS装置的第三沟槽333和用于NMOS装置的第四沟槽334，该第三沟槽和该第四沟槽在底部露出半导体衬底11的部分表面，如图4A所示。第三沟槽用于形成例如SVT PMOS器件的栅极结构，第四沟槽用于形成例如SVT NMOS器件的栅极结构。如前所述的，SVT器件的阈值小于UHV器件的阈值。
接下来，在所述多个沟槽(例如沟槽331、332、333和334)的底部的衬底表面上形成界面层301，如图4B所示。
接下来，在界面层301以及在所述多个沟槽的侧壁上依次形成高k电介质层302、盖层303和阻挡层304，如图4C所示。
接下来，去除第一沟槽331内的盖层和阻挡层以露出高k电介质层302。例如，如图4D所示，利用图案化的第一掩模(例如光致抗蚀剂)305去除第一沟槽331内的盖层和阻挡层以露出高k电介质层302。在需要时，所述方法还包括：去除第一掩模305。
接下来，在所述多个沟槽中形成第一功函数调节层306，如图4E所示。这里，在第一沟槽331中在高k电介质层302上和在第二沟槽332中在阻挡层304上形成第一功函数调节层306。在第三沟槽333中在阻挡层304上以及在第四沟槽334中在阻挡层304上形成第一功函数调节层306。
接下来，去除第三沟槽和第四沟槽中的第一功函数调节层。例如，如图4F所示，利用图案化的第二掩模307去除第三沟槽333和第四沟槽334中的第一功函数调节层。所述方法还可以包括：去除第二掩模307。
接下来，在所述多个沟槽中形成第二功函数调节层308，如图4G所示。这里，在第一沟槽331和第二沟槽332中在第一功函数调节层306上形成第二功函数调节层308，以及在第三沟槽333和第四沟槽334中在阻挡层304上形成第二功函数调节层308。
接下来，在所述多个沟槽中形成金属电极层309，如图4H所示。
至此，除了在第一沟槽331中形成了UHV PMOS器件的栅极结构，在第二沟槽332中形成了UHV NMOS器件的栅极结构之外，还在第三沟槽333中形成了SVT PMOS器件的栅极结构，以及在第四沟槽334中形成了SVT NMOS器件的栅极结构。
本发明中，SVT PMOS器件中用于调节功函数的结构包括：盖层303和阻挡层304。而SVT PMOS器件的栅极结构中的第二功函数调节层308对SVT PMOS器件的阈值电压的影响很小，可以忽略。该SVT PMOS器件的阈值电压小于UHV PMOS器件的阈值电压。
本发明中，SVT NMOS器件中用于调节功函数的结构包括：盖层303、阻挡层304和第二功函数调节层308。其中，盖层303和阻挡层304对功函数的影响作用与第一功函数调节层306类似，即盖层和阻挡层均可以用于调节PMOS装置的栅极结构的功函数。又由于在NMOS器件的栅极结构中，用于调节PMOS装置的栅极结构的功函数的材料会对NMOS器件的栅极结构的功函数起到相反的作用，即增加盖层和阻挡层，部分抵消了第二功函数调节层的作用，相当于减薄了NMOS的等效的功函数调节层，但由于SVT NMOS器件的栅极结构比UHV NMOS器件的栅极结构少了第一功函数调节层306，因此SVT NMOS器件的阈值电压小于UHV NMOS器件的阈值电压。
图5A至图5H是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一些阶段的结构的横截面图。
首先，如图5A所示，提供衬底结构。衬底结构50包括半导体衬底(例如硅衬底)11以及半导体衬底11上的层间电介质层12。该层间电介质层12包括用于半导体装置的多个沟槽，例如第一沟槽331和第二沟槽332。该层间电介质层12还包括用于PMOS装置的第五沟槽335和用于NMOS装置的第六沟槽336，第五沟槽335和第六沟槽336在底部露出半导体衬底11的部分表面，如图5A所示。第五沟槽用于形成ULV PMOS器件的栅极结构，第六沟槽用于形成ULV NMOS器件的栅极结构。
接下来，在所述多个沟槽(例如沟槽331、332、335和336)的底部的衬底表面上形成界面层301，如图5B所示。
接下来，在界面层301以及在所述多个沟槽的侧壁上依次形成高k电介质层302、盖层303和阻挡层304，如图5C所示。
接下来，去除第一沟槽331内的盖层和阻挡层以露出高k电介质层302，以及去除第六沟槽336内的盖层和阻挡层以露出高k电介质层。例如，如图5D所示，利用图案化的第一掩模(例如光致抗蚀剂)305去除第一沟槽331和第六沟槽336内的盖层和阻挡层以露出高k电介质层302。所述方法还可以包括：去除第一掩模305。
接下来，在所述多个沟槽中形成第一功函数调节层306，如图5E所示。这里，在第一沟槽331中在高k电介质层302上和在第二沟槽332中在阻挡层304上形成第一功函数调节层306，在第五沟槽335中在阻挡层304上以及在第六沟槽336中在高k电介质层302上形成第一功函数调节层306。
接下来，去除第六沟槽336内的第一功函数调节层。例如。如图5F所示，利用图案化的第二掩模307去除第六沟槽336内的第一功函数调节层。所述方法还可以包括：去除第二掩模307。
接下来，在所述多个沟槽中形成第二功函数调节层308，如图5G所示。这里，在第一沟槽331和第二沟槽332中在第一功函数调节层306上形成第二功函数调节层308，以及在第五沟槽335中在第一功函数调节层306上和在第六沟槽336中在高k电介质层302上形成第二功函数调节层308。
接下来，在所述多个沟槽中形成金属电极层309，如图5H所示。
至此，除了在第一沟槽331中形成了UHV PMOS器件的栅极结构，在第二沟槽332中形成了UHV NMOS器件的栅极结构之外，还在第五沟槽335中形成了ULV PMOS器件的栅极结构，以及在第六沟槽336中形成了ULV NMOS器件的栅极结构。
本发明中，ULV PMOS器件中用于调节功函数的结构包括：盖层303、阻挡层304和第一功函数调节层306。而ULV PMOS器件的栅极结构中的第二功函数调节层308对ULV PMOS器件的阈值电压的影响很小，可以忽略。该ULV PMOS器件的阈值电压小于SVTPMOS器件的阈值电压。
本发明中，ULV NMOS器件中用于调节功函数的结构包括：第二功函数调节层308。盖层303和阻挡层304对功函数的影响作用与第一功函数调节层306类似，即盖层和阻挡层均可以用于调节PMOS装置的栅极结构的功函数。又由于在NMOS器件的栅极结构中，用于调节PMOS装置的栅极结构的功函数的材料会对NMOS器件的栅极结构的功函数起到相反的作用，即增加盖层和阻挡层，部分抵消了第二功函数调节层的作用，相当于减薄了NMOS的等效的功函数调节层，由于与SVT NMOS器件的栅极结构相比，ULV NMOS器件的栅极结构少了盖层和阻挡层，因此ULV NMOS器件的阈值电压小于SVT NMOS器件的阈值电压。
综上所述，在本发明的PMOS器件中，UHV PMOS器件的阈值电压最高，ULV PMOS器件的阈值电压最低，SVT PMOS器件的阈值电压介于UHV PMOS器件的阈值电压与ULV PMOS器件的阈值电压之间。在本发明的NMOS器件中，UHV NMOS器件的阈值电压最高，ULV NMOS器件的阈值电压最低，SVT NMOS器件的阈值电压介于UHV NMOS器件的阈值电压与ULV NMOS器件的阈值电压之间。
图6A至图6H是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一些阶段的结构的横截面图。
首先，如图6A所示，提供衬底结构。衬底结构50包括半导体衬底(例如硅衬底)11以及半导体衬底11上的层间电介质层12。该层间电介质层12包括用于半导体装置的多个沟槽，例如第一沟槽331、第二沟槽332、第三沟槽333和第四沟槽334。该层间电介质层12还包括用于PMOS装置的第五沟槽335和用于NMOS装置的第六沟槽336，第五沟槽335和第六沟槽336在底部露出半导体衬底11的部分表面，如图6A所示。
接下来，在所述多个沟槽的底部的衬底表面上形成界面层301，如图6B所示。
接下来，在界面层301以及在所述多个沟槽的侧壁上依次形成高k电介质层302、盖层303和阻挡层304，如图6C所示。
接下来，去除第一沟槽331内的盖层和阻挡层以露出高k电介质层302，以及去除第六沟槽336内的盖层和阻挡层以露出高k电介质层。例如，如图6D所示，利用图案化的第一掩模(例如光致抗蚀剂)305去除第一沟槽331和第六沟槽336内的盖层和阻挡层以露出高k电介质层302，所述方法还包括：去除第一掩模305。
接下来，在所述多个沟槽中形成第一功函数调节层306，如图6E所示。这里，在第一沟槽331中在高k电介质层302上和在第二沟槽332中在阻挡层304上形成第一功函数调节层306，在第三沟槽333中在阻挡层304上以及在第四沟槽334中在阻挡层304上形成第一功函数调节层306，在第五沟槽335中在阻挡层304上以及在第六沟槽336中在高k电介质层302上形成第一功函数调节层306。
接下来，去除第三沟槽333和第四沟槽334中的第一功函数调节层，以及去除第六沟槽336内的第一功函数调节层。例如。如图6F所示，利用图案化的第二掩模307去除第三沟槽333、第四沟槽334和第六沟槽336内的第一功函数调节层。所述方法还包括：去除第二掩模307。
接下来，在所述多个沟槽中形成第二功函数调节层308，如图6G所示。
接下来，在所述多个沟槽中形成金属电极层309，如图6H所示。
至此，在第一沟槽331中形成了UHV PMOS器件的栅极结构，在第二沟槽332中形成了UHV NMOS器件的栅极结构，在第三沟槽333中形成了SVT PMOS器件的栅极结构，在第四沟槽334中形成了SVT NMOS器件的栅极结构，在第五沟槽335中形成了ULV PMOS器件的栅极结构，以及在第六沟槽336中形成了ULV NMOS器件的栅极结构。
在上面的方法步骤中，至多涉及到两个光刻步骤，明显少于现有技术中形成半导体装置时的光刻步骤的数量，降低了工艺复杂度。而且由于半导体装置的栅极结构的薄膜层数减少，使得在填充金属电极层时沟槽比较宽，不会出现金属电极层中留有空隙的问题，可以提高半导体装置的性能。
图7是示出根据本发明另一些实施例的半导体装置制造方法的流程图。图8A至图8H是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中的一些阶段的结构的横截面图。下面结合图7、图8A至图8H来描述本发明的另一些实施例的半导体装置的制造过程。
在步骤S221，提供衬底结构，该衬底结构包括半导体衬底11以及半导体衬底11上的层间电介质层12，该层间电介质层12包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出半导体衬底的部分表面，所述多个沟槽至少包括用于PMOS装置的第三沟槽333和第五沟槽335以及用于NMOS装置的第四沟槽334和第六沟槽336，如图8A所示。
在步骤S222，在所述多个沟槽的底部的衬底表面上形成界面层301，如图8B所示。该界面层的材料可以包括：氧化物，例如热氧化物、氮氧化物、化学氧化物或者其他合适的氧化物材料。该界面层的厚度可以为几埃，例如可以为至例如
在步骤S223，在界面层301以及在所述多个沟槽的侧壁上依次形成高k电介质层302、盖层303和阻挡层304，如图8C所示。
在一些实施例中，高k电介质层的材料可以包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4、氮氧化物或者其他合适的薄膜材料。该高k电介质层的厚度可以为几埃至几十埃，例如可以为至例如
在一些实施例中，盖层的材料可以包括：TixN1-x或其他合适的薄膜材料。该盖层的厚度可以为几埃至几十埃，例如可以为至例如
在一些实施例中，阻挡层的材料可以包括：TaN或其他合适的薄膜材料。该阻挡层的厚度可以为几埃至几十埃，例如可以为至例如
在步骤S224，去除第六沟槽336内的盖层和阻挡层以露出高k电介质层。例如，如图8D所示，利用图案化的第一掩模305去除第六沟槽336内的盖层和阻挡层以露出高k电介质层，所述方法还包括：去除第一掩模305。
在一些实施例中，去除盖层和阻挡层的步骤可以包括：利用臭氧对盖层和阻挡层执行氧化处理；利用H2O2和NH3OH或者H2O2和HCl对氧化后的盖层和阻挡层执行刻蚀处理，直至露出高k电介质层。其中，H2O2和NH3OH的化学比(例如，摩尔比、浓度比或者质量比等)可以为4至6，H2O2和HCl的化学比可以为4至6。
在步骤S225，在所述多个沟槽中形成第一功函数调节层306，如图8E所示。第一功函数调节层用于调节PMOS装置的栅极结构的功函数。例如，第一功函数调节层的材料可以包括：TixN1-x、TaC、MoN、TaN或其他合适的薄膜材料。该第一功函数调节层的厚度可以为几十埃至几百埃，例如可以为至例如
在步骤S226，去除第三沟槽333、第四沟槽334和第六沟槽336中的第一功函数调节层。例如，如图8F所示，利用图案化的第二掩模307去除第三沟槽333、第四沟槽334和第六沟槽336中的第一功函数调节层，所述方法还包括：去除第二掩模307。
在步骤S227，在所述多个沟槽中形成第二功函数调节层308，如图8G所示。第二功函数调节层用于调节NMOS装置的栅极结构的功函数。例如，第二功函数调节层的材料可以包括：TaC、Ti、Al、TixAl1-x或其他合适的薄膜材料。该第二功函数调节层的厚度可以为几十埃，例如可以为至例如
在步骤S228，在所述多个沟槽中形成金属电极层309，如图8H所示。该金属电极层可以包括：Al、W或其他合适的薄膜材料。
至此，在第三沟槽333中形成了SVT PMOS器件的栅极结构，在第四沟槽334中形成了SVT NMOS器件的栅极结构，在第五沟槽335中形成了ULV PMOS器件的栅极结构，以及在第六沟槽336中形成了ULV NMOS器件的栅极结构。
在上面的方法步骤中，涉及到两个光刻步骤，明显少于现有技术中形成半导体装置时的光刻步骤的数量，降低了工艺复杂度。而且由于半导体装置的栅极结构的薄膜层数减少，使得在填充金属电极层时沟槽比较宽，不会出现金属电极层中留有空隙的问题，可以提高半导体装置的性能。
本发明可以适用于平面型半导体装置的制造工艺或者鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)的栅极制造工艺。此外，本发明也可以适用于先高k电介质/后栅极，以及后高k电介质/后栅极的制造工艺。
本发明还提供了一种半导体装置，如图3G所示，半导体装置包括：衬底结构，该衬底结构包括半导体衬底11以及半导体衬底11上的层间电介质层12，该层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出半导体衬底11的部分表面，所述多个沟槽至少包括用于PMOS装置的第一沟槽331和用于NMOS装置的第二沟槽332；在所述多个沟槽的底部的衬底表面上形成的界面层301，以及在界面层301以及在所述多个沟槽的侧壁上形成的高k电介质层302；在第一沟槽331中的高k电介质层302上的第一功函数调节层306、第一功函数调节层306上的第二功函数调节层308、和第二功函数调节层308上的金属电极层309；以及在第二沟槽332中的高k电介质层302上的盖层303、盖层303上的阻挡层304、阻挡层304上的第一功函数调节层306、第一功函数调节层306上的第二功函数调节层308、和第二功函数调节层308上的金属电极层309。第一功函数调节层用于调节PMOS装置的栅极结构的功函数，而第二功函数调节层用于调节NMOS装置的栅极结构的功函数。
该半导体装置包括UHV PMOS器件的栅极结构和UHV NMOS器件的栅极结构。
在一些实施例中，如图4H所示，半导体装置还可以包括：层间电介质层12还包括用于PMOS装置的第三沟槽333和用于NMOS装置的第四沟槽334，第三沟槽333和第四沟槽334在底部露出半导体衬底11的部分表面；在第三沟槽333的高k电介质层302上的盖层303、盖层303上的阻挡层304、阻挡层304上的第二功函数调节层308、和第二功函数调节层308上的金属电极层309；在第四沟槽334的高k电介质层302上的盖层303、盖层303上的阻挡层304、阻挡层304上的第二功函数调节层308、和第二功函数调节层308上的金属电极层309。在该实施例中，半导体装置还包括了SVT PMOS器件的栅极结构和SVT NMOS器件的栅极结构。
在一些实施例中，如图5H或图6H所示，半导体装置还可以包括：层间电介质层12还包括用于PMOS装置的第五沟槽335和用于NMOS装置的第六沟槽336，第五沟槽335和第六沟槽336在底部露出半导体衬底11的部分表面；在第五沟槽335中的高k电介质层302上的盖层303、盖层303上的阻挡层304、阻挡层304上的第一功函数调节层306、第一功函数调节层306上的第二功函数调节层308、和第二功函数调节层308上的金属电极层309；在第六沟槽336中的高k电介质层302上的第二功函数调节层308、和第二功函数调节层308上的金属电极层309。在该实施例中，半导体装置还包括了ULV PMOS器件的栅极结构和ULV NMOS器件的栅极结构。
本发明还提供了另一种半导体装置，如图8H所示，半导体装置包括：衬底结构，该衬底结构包括半导体衬底11以及半导体衬底11上的层间电介质层12，该层间电介质层12包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出半导体衬底11的部分表面，所述多个沟槽至少包括用于PMOS装置的第三沟槽333和第五沟槽335以及用于NMOS装置的第四沟槽334和第六沟槽336；在所述多个沟槽的底部的衬底表面上形成的界面层301，以及在界面层301以及在所述多个沟槽的侧壁上形成的高k电介质层302；在第三沟槽333的高k电介质层上的盖层303、盖层303上的阻挡层304、阻挡层304上的第二功函数调节层308、和第二功函数调节层308上的金属电极层309；在第四沟槽334的高k电介质层302上的盖层303、盖层303上的阻挡层304、阻挡层304上的第二功函数调节层308、和第二功函数调节层308上的金属电极层309；在第五沟槽335中的高k电介质层302上的盖层303、盖层303上的阻挡层304、阻挡层304上的第一功函数调节层306、第一功函数调节层306上的第二功函数调节层308、和第二功函数调节层308上的金属电极层309；在第六沟槽336中的高k电介质层302上的第二功函数调节层308、和第二功函数调节层308上的金属电极层309。第一功函数调节层用于调节PMOS装置的栅极结构的功函数，而第二功函数调节层用于调节NMOS装置的栅极结构的功函数。
该半导体装置包括SVT PMOS器件的栅极结构、SVT NMOS器件的栅极结构、ULV PMOS器件的栅极结构和ULV NMOS器件的栅极结构。
在本发明的实施例中，界面层的材料可以包括：氧化物，例如热氧化物、氮氧化物、化学氧化物或者其他合适的氧化物材料。该界面层的厚度可以为几埃，例如可以为至例如
在本发明的实施例中，高k电介质层的材料可以包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4、氮氧化物或者其他合适的薄膜材料。该高k电介质层的厚度可以为几十埃，例如可以为至例如
在本发明的实施例中，盖层的材料可以包括：TixN1-x或其他合适的薄膜材料。该盖层的厚度可以为几埃至几十埃，例如可以为至例如
在本发明的实施例中，阻挡层的材料可以包括：TaN或其他合适的薄膜材料。该阻挡层的厚度可以为几埃至几十埃，例如可以为至例如
在本发明的实施例中，第一功函数调节层的材料可以包括：TixN1-x、TaC、MoN、TaN或其他合适的薄膜材料。该第一功函数调节层的厚度可以为几十埃至几百埃，例如可以为至例如
在本发明的实施例中，第二功函数调节层的材料可以包括：TaC、Ti、Al、TixAl1-x或其他合适的薄膜材料。该第二功函数调节层的厚度可以为几十埃，例如可以为至例如
在本发明的实施例中，金属电极层可以包括：Al、W或其他合适的薄膜材料。
至此，已经详细描述了根据本发明的制造半导体装置的方法和所形成的半导体装置。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (20)

1.一种半导体装置制造方法，其特征在于，包括：
(a)提供衬底结构，所述衬底结构包括半导体衬底以及半导体衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出所述半导体衬底的部分表面，所述多个沟槽至少包括用于PMOS装置的第一沟槽和用于NMOS装置的第二沟槽；
(b)在所述多个沟槽的底部的衬底表面上形成界面层；
(c)在所述界面层以及在所述多个沟槽的侧壁上依次形成高k电介质层、盖层和阻挡层；
(d)去除所述第一沟槽内的盖层和阻挡层以露出高k电介质层；
(e)在步骤(d)之后，在所述多个沟槽中形成第一功函数调节层；
(f)在步骤(e)之后，在所述多个沟槽中形成第二功函数调节层；以及
(g)在步骤(f)之后，在所述多个沟槽中形成金属电极层；
其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数，而第二功函数调节层用于调节NMOS装置的栅极结构的功函数。
2.根据权利要求1所述半导体装置制造方法，其特征在于，
所述层间电介质层还包括用于PMOS装置的第三沟槽和用于NMOS装置的第四沟槽，所述第三沟槽和第四沟槽在底部露出所述半导体衬底的部分表面；
步骤(e)还包括：在所述第三沟槽中在阻挡层上以及在所述第四沟槽中在阻挡层上形成第一功函数调节层；
所述方法在步骤(e)之后并且在步骤(f)之前还包括步骤(h)：去除所述第三沟槽和所述第四沟槽中的第一功函数调节层。
3.根据权利要求1所述半导体装置制造方法，其特征在于，
所述层间电介质层还包括用于PMOS装置的第五沟槽和用于NMOS装置的第六沟槽，所述第五沟槽和第六沟槽在底部露出所述半导体衬底的部分表面；
步骤(d)还包括：去除所述第六沟槽内的盖层和阻挡层以露出高k电介质层；
步骤(e)还包括：在所述第五沟槽中在阻挡层上以及在所述第六沟槽中在高k电介质层上形成第一功函数调节层；
所述方法在步骤(e)之后并且在步骤(f)之前还包括步骤(i)：去除所述第六沟槽内的第一功函数调节层。
4.根据权利要求2所述半导体装置制造方法，其特征在于，
所述层间电介质层还包括用于PMOS装置的第五沟槽和用于NMOS装置的第六沟槽，所述第五沟槽和第六沟槽在底部露出所述半导体衬底的部分表面；
步骤(d)还包括：去除所述第六沟槽内的盖层和阻挡层以露出高k电介质层；
步骤(e)还包括：在所述第五沟槽中在阻挡层上以及在所述第六沟槽中在高k电介质层上形成第一功函数调节层；
步骤(h)还包括：去除所述第六沟槽内的第一功函数调节层。
5.根据权利要求1所述半导体装置制造方法，其特征在于，
去除盖层和阻挡层的步骤包括：
利用臭氧对盖层和阻挡层执行氧化处理；
利用H2O2和NH3OH或者H2O2和HCl对氧化后的盖层和阻挡层执行刻蚀处理，直至露出高k电介质层；
其中，所述H2O2和NH3OH的化学比为4至6，所述H2O2和HCl的化学比为4至6。
6.根据权利要求1所述半导体装置制造方法，其特征在于，
所述界面层的材料包括：氧化物；
所述高k电介质层的材料包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4或氮氧化物；
所述盖层的材料包括：TixN1-x；
所述阻挡层的材料包括：TaN；
所述第一功函数调节层的材料包括：TixN1-x、TaC、MoN或TaN；
所述第二功函数调节层的材料包括：TaC、Ti、Al或TixAl1-x。
7.根据权利要求1所述半导体装置制造方法，其特征在于，利用图案化的第一掩模去除所述第一沟槽内的盖层和阻挡层以露出高k电介质层，所述方法还包括：去除所述第一掩模。
8.根据权利要求3所述半导体装置制造方法，其特征在于，利用图案化的第二掩模去除所述第六沟槽内的第一功函数调节层，所述方法还包括：去除所述第二掩模。
9.根据权利要求4所述半导体装置制造方法，其特征在于，利用图案化的第二掩模去除所述第三沟槽和所述第四沟槽中的第一功函数调节层，所述方法还包括：去除所述第二掩模。
10.一种半导体装置制造方法，其特征在于，包括：
(a’)提供衬底结构，所述衬底结构包括半导体衬底以及半导体衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出所述半导体衬底的部分表面，所述多个沟槽至少包括用于PMOS装置的第三沟槽和第五沟槽以及用于NMOS装置的第四沟槽和第六沟槽；
(b’)在所述多个沟槽的底部的衬底表面上形成界面层；
(c’)在所述界面层以及在所述多个沟槽的侧壁上依次形成高k电介质层、盖层和阻挡层；
(d’)去除所述第六沟槽内的盖层和阻挡层以露出高k电介质层；
(e’)在步骤(d’)之后，在所述多个沟槽中形成第一功函数调节层；
(f’)在步骤(e’)之后，去除所述第三沟槽、所述第四沟槽和所述第六沟槽中的第一功函数调节层；
(g’)在步骤(f’)之后，在所述多个沟槽中形成第二功函数调节层；以及
(h’)在步骤(g’)之后，在所述多个沟槽中形成金属电极层；
其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数，而第二功函数调节层用于调节NMOS装置的栅极结构的功函数。
11.根据权利要求10所述半导体装置制造方法，其特征在于，
去除盖层和阻挡层的步骤包括：
利用臭氧对盖层和阻挡层执行氧化处理；
利用H2O2和NH3OH或者H2O2和HCl对氧化后的盖层和阻挡层执行刻蚀处理，直至露出高k电介质层；
其中，所述H2O2和NH3OH的化学比为4至6，所述H2O2和HCl的化学比为4至6。
12.根据权利要求10所述半导体装置制造方法，其特征在于，
所述界面层的材料包括：氧化物；
所述高k电介质层的材料包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4或氮氧化物；
所述盖层的材料包括：TixN1-x；
所述阻挡层的材料包括：TaN；
所述第一功函数调节层的材料包括：TixN1-x、TaC、MoN或TaN；
所述第二功函数调节层的材料包括：TaC、Ti、Al或TixAl1-x。
13.根据权利要求10所述半导体装置制造方法，其特征在于，利用图案化的第一掩模去除所述第六沟槽内的盖层和阻挡层以露出高k电介质层；所述方法还包括：去除所述第一掩模。
14.根据权利要求10所述半导体装置制造方法，其特征在于，利用图案化的第二掩模去除所述第三沟槽、所述第四沟槽和所述第六沟槽中的第一功函数调节层；所述方法还包括：去除所述第二掩模。
15.一种半导体装置，其特征在于，包括：
衬底结构，所述衬底结构包括半导体衬底以及半导体衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出所述半导体衬底的部分表面，所述多个沟槽至少包括用于PMOS装置的第一沟槽和用于NMOS装置的第二沟槽；
在所述多个沟槽的底部的衬底表面上形成的界面层，以及在所述界面层以及在所述多个沟槽的侧壁上形成的高k电介质层；
在所述第一沟槽中的高k电介质层上的第一功函数调节层、第一功函数调节层上的第二功函数调节层、和第二功函数调节层上的金属电极层；以及
在所述第二沟槽中的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第一功函数调节层、第一功函数调节层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数，而第二功函数调节层用于调节NMOS装置的栅极结构的功函数。
16.根据权利要求15所述半导体装置，其特征在于，还包括：
所述层间电介质层还包括用于PMOS装置的第三沟槽和用于NMOS装置的第四沟槽，所述第三沟槽和第四沟槽在底部露出所述半导体衬底的部分表面；
在所述第三沟槽的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
在所述第四沟槽的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第二功函数调节层、和第二功函数调节层上的金属电极层。
17.根据权利要求15或16所述半导体装置，其特征在于，还包括：
所述层间电介质层还包括用于PMOS装置的第五沟槽和用于NMOS装置的第六沟槽，所述第五沟槽和第六沟槽在底部露出所述半导体衬底的部分表面；
在所述第五沟槽中的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第一功函数调节层、第一功函数调节层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
在所述第六沟槽中的高k电介质层上的第二功函数调节层、和第二功函数调节层上的金属电极层。
18.根据权利要求15所述半导体装置，其特征在于，
所述界面层的材料包括：氧化物；
所述高k电介质层的材料包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4或氮氧化物；
所述盖层的材料包括：TixN1-x；
所述阻挡层的材料包括：TaN；
所述第一功函数调节层的材料包括：TixN1-x、TaC、MoN或TaN；
所述第二功函数调节层的材料包括：TaC、Ti、Al或TixAl1-x。
19.一种半导体装置，其特征在于，包括：
衬底结构，所述衬底结构包括半导体衬底以及半导体衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出所述半导体衬底的部分表面，所述多个沟槽至少包括用于PMOS装置的第三沟槽和第五沟槽以及用于NMOS装置的第四沟槽和第六沟槽；
在所述多个沟槽的底部的衬底表面上形成的界面层，以及在所述界面层以及在所述多个沟槽的侧壁上形成的高k电介质层；
在所述第三沟槽的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
在所述第四沟槽的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
在所述第五沟槽中的高k电介质层上的盖层、盖层上的阻挡层、阻挡层上的第一功函数调节层、第一功函数调节层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
在所述第六沟槽中的高k电介质层上的第二功函数调节层、和第二功函数调节层上的金属电极层；
其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数，而第二功函数调节层用于调节NMOS装置的栅极结构的功函数。
20.根据权利要求19所述半导体装置，其特征在于，
所述界面层的材料包括：氧化物；
所述高k电介质层的材料包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3、Al2O3、Si3N4或氮氧化物；
所述盖层的材料包括：TixN1-x；
所述阻挡层的材料包括：TaN；
所述第一功函数调节层的材料包括：TixN1-x、TaC、MoN或TaN；
所述第二功函数调节层的材料包括：TaC、Ti、Al或TixAl1-x。
CN201610017070.7A 2016-01-12 2016-01-12 半导体装置及其制造方法 Active CN106960818B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610017070.7A CN106960818B (zh) 2016-01-12 2016-01-12 半导体装置及其制造方法
EP17150134.9A EP3193363A3 (en) 2016-01-12 2017-01-03 Semiconductor device and related manufacturing method
US15/405,150 US10056302B2 (en) 2016-01-12 2017-01-12 Semiconductor device and related manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610017070.7A CN106960818B (zh) 2016-01-12 2016-01-12 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN106960818A true CN106960818A (zh) 2017-07-18
CN106960818B CN106960818B (zh) 2020-10-02

Family

ID=57714515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610017070.7A Active CN106960818B (zh) 2016-01-12 2016-01-12 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10056302B2 (zh)
EP (1) EP3193363A3 (zh)
CN (1) CN106960818B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396076B2 (en) 2017-03-21 2019-08-27 International Business Machines Corporation Structure and method for multiple threshold voltage definition in advanced CMOS device technology
US10367078B2 (en) * 2017-11-09 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and FinFET devices having shielding layers
KR102481284B1 (ko) 2018-04-10 2022-12-27 삼성전자주식회사 반도체 장치의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100301427A1 (en) * 2009-05-29 2010-12-02 Markus Lenski Work function adjustment in high-k metal gate electrode structures by selectively removing a barrier layer
US20120132998A1 (en) * 2010-11-29 2012-05-31 International Business Machines Corporation Replacement Metal Gate Structures Providing Independent Control On Work Function and Gate Leakage Current
US20130037889A1 (en) * 2011-08-08 2013-02-14 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
US20130126976A1 (en) * 2011-11-17 2013-05-23 International Business Machines Corporation Selective partial gate stack for improved device isolation
US8580629B2 (en) * 2010-11-15 2013-11-12 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device using a work function control film
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
CN104766883A (zh) * 2014-01-06 2015-07-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN104821296A (zh) * 2014-01-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
EP2953162A1 (en) * 2014-06-06 2015-12-09 IMEC vzw Method for manufacturing a semiconductor device comprising transistors each having a different effective work function

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384984B2 (en) * 2013-09-03 2016-07-05 United Microelectronics Corp. Semiconductor structure and method of forming the same
KR102262887B1 (ko) * 2014-07-21 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100301427A1 (en) * 2009-05-29 2010-12-02 Markus Lenski Work function adjustment in high-k metal gate electrode structures by selectively removing a barrier layer
US8580629B2 (en) * 2010-11-15 2013-11-12 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device using a work function control film
US20120132998A1 (en) * 2010-11-29 2012-05-31 International Business Machines Corporation Replacement Metal Gate Structures Providing Independent Control On Work Function and Gate Leakage Current
US8450169B2 (en) * 2010-11-29 2013-05-28 International Business Machines Corporation Replacement metal gate structures providing independent control on work function and gate leakage current
US20130037889A1 (en) * 2011-08-08 2013-02-14 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
US20130126976A1 (en) * 2011-11-17 2013-05-23 International Business Machines Corporation Selective partial gate stack for improved device isolation
CN104766883A (zh) * 2014-01-06 2015-07-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
CN104821296A (zh) * 2014-01-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
EP2953162A1 (en) * 2014-06-06 2015-12-09 IMEC vzw Method for manufacturing a semiconductor device comprising transistors each having a different effective work function

Also Published As

Publication number Publication date
EP3193363A2 (en) 2017-07-19
US20170200655A1 (en) 2017-07-13
CN106960818B (zh) 2020-10-02
US10056302B2 (en) 2018-08-21
EP3193363A3 (en) 2017-10-25

Similar Documents

Publication Publication Date Title
US8222099B2 (en) Semiconductor device and method of manufacturing the same
US9576855B2 (en) Device and methods for high-k and metal gate stacks
US9219125B2 (en) Device and methods for high-k and metal gate stacks
US8373219B2 (en) Method of fabricating a gate stack integration of complementary MOS device
CN103779226B (zh) 准纳米线晶体管及其制造方法
US8410555B2 (en) CMOSFET device with controlled threshold voltage and method of fabricating the same
CN106601606B (zh) Nmos器件、半导体装置及其制造方法
US8624325B2 (en) Semiconductor device and method of manufacturing the same
KR20090042196A (ko) 이중 일함수 반도체 소자 및 이를 제조하기 위한 방법
TW201737339A (zh) 半導體裝置與形成半導體裝置之方法
US20180151376A1 (en) Methods of fabricating semiconductor devices
US11563099B2 (en) Semiconductor structure
US11018257B2 (en) Semiconductor device structure having a plurality of threshold voltages and method of forming the same
US10276447B2 (en) Semiconductor structures and methods of forming the same
TW201843714A (zh) 半導體元件及其製作方法
US8524554B2 (en) Semiconductor device and method for fabricating the same
US9947594B2 (en) Semiconductor device and manufacturing method thereof
CN106206575A (zh) 半导体部件及其制造方法
CN104752447B (zh) 一种半导体器件及其制作方法
CN106960818A (zh) 半导体装置及其制造方法
KR20090081346A (ko) 반도체 소자 및 이를 제조하는 방법
KR20190044485A (ko) 다중 문턱 전압 장치 및 그 제조 방법
CN104766883A (zh) 一种半导体器件及其制作方法
CN108630541A (zh) 半导体装置及其制造方法
CN104979289B (zh) 一种半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant