CN109244092A - 光电转换装置及其制造方法和包括光电转换装置的设备 - Google Patents

光电转换装置及其制造方法和包括光电转换装置的设备 Download PDF

Info

Publication number
CN109244092A
CN109244092A CN201810757489.5A CN201810757489A CN109244092A CN 109244092 A CN109244092 A CN 109244092A CN 201810757489 A CN201810757489 A CN 201810757489A CN 109244092 A CN109244092 A CN 109244092A
Authority
CN
China
Prior art keywords
silicon nitride
photoelectric conversion
film
nitride layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810757489.5A
Other languages
English (en)
Other versions
CN109244092B (zh
Inventor
小平新志
冈部刚士
世森光裕
远藤信之
手塚智之
庄山敏弘
岩田纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to CN202310457124.1A priority Critical patent/CN116705813A/zh
Publication of CN109244092A publication Critical patent/CN109244092A/zh
Application granted granted Critical
Publication of CN109244092B publication Critical patent/CN109244092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了光电转换装置及其制造方法和包括光电转换装置的设备。光电转换装置包括：半导体基板，包括光电转换部分；金属含有部分，被设置在半导体基板上；层间绝缘膜，被布置在半导体基板上以覆盖金属含有部分；第一氮化硅层，被布置在光电转换部分上以包括位于层间绝缘膜和半导体基板之间的部分；氧化硅膜，包括布置在第一氮化硅层和光电转换部分之间的部分以及布置在层间绝缘膜和金属含有部分之间的部分；第二氮化硅层，被布置在氧化硅膜和金属含有部分之间。

Description

光电转换装置及其制造方法和包括光电转换装置的设备
技术领域
本发明涉及光电转换装置。
背景技术
在光电转换装置中，光电转换部分和光电转换部分之外的元件被设置在同一半导体基板上。抗反射结构和波导结构被设置在光电转换部分上。接触插塞被连接到元件。因此，需要考虑光电转换部分和其它元件的特性来设计光电转换装置。
日本专利申请特开No.2010-56516讨论了由与具有层状结构(包括氧化硅膜(134)和氮化硅膜(135))的侧壁形成膜(137)相同层的膜在光电转换部分(21)上形成硅化物阻挡膜(71)。讨论了被进一步形成在像素部分(12)和周边电路部分(13)的整个表面上的由氮化硅膜制成的蚀刻停止膜(74)。讨论了要形成在光电转换部分(21)上的波导(23)。
日本专利申请特开No.2013-84740讨论了用作在形成用于导光构件(420)的开口(421)时的蚀刻停止层的控制膜(410)以及用作用于在周边电路区域中形成接触孔的蚀刻停止层的保护膜(250)。讨论了由相同的氮化硅膜形成的控制膜(410)和保护膜(250)。
日本专利申请特开No.2014-56878讨论了形成贯穿层间绝缘膜(IF1)和作为氮化硅膜的接触蚀刻应力衬垫膜(CESL)到达作为氮化硅膜的侧壁绝缘膜(SWI)的波导。
根据常规技术，由于对光电转换部分的污染或损伤而可能发生噪声。这会降低光电转换的质量。另外，与光电转换部分之外的元件的电连接的可靠性对于确保光电转换装置的可靠性是重要的。根据传统的技术，光电转换装置的性能和可靠性的提高是不够的。
本发明致力于提供具有提高的性能和可靠性的光电转换装置。
发明内容
根据本发明的一个方面，光电转换装置包括：半导体基板，包括光电转换部分；金属含有部分，被设置在半导体基板上以与光电转换部分的至少一部分不重叠；层间绝缘膜，被布置在半导体基板上以覆盖金属含有部分；第一氮化硅层，被布置在光电转换部分上以包括位于层间绝缘膜和半导体基板之间的部分；氧化硅膜，包括布置在第一氮化硅层和光电转换部分之间的部分以及布置在层间绝缘膜和金属含有部分之间的部分；第二氮化硅层，被布置在氧化硅膜和金属含有部分之间；贯穿层间绝缘膜、氧化硅膜和第二氮化硅层并与金属含有部分接触的接触插塞；和贯穿层间绝缘膜和氧化硅膜并与半导体基板接触的接触插塞。
根据本发明的另一方面，光电转换装置包括：半导体基板，包括光电转换部分；金属含有部分，被设置在半导体基板上以与光电转换部分的至少一部分不重叠；第一氮化硅层，被布置在光电转换部分上，光电转换部分和第一氮化硅层之间的距离小于布线层和半导体基板之间的距离；氧化硅膜，包括布置在第一氮化硅层和光电转换部分之间的部分以及布置在金属含有部分上的部分；第二氮化硅层，被布置在氧化硅膜和金属含有部分之间；和接触插塞，贯穿氧化硅膜和第二氮化硅层并与布线层和金属含有部分接触。
根据本发明的又一个方面，光电转换装置包括：半导体基板，包括光电转换部分；电极，被布置在半导体基板上；侧壁间隔件，被配置成覆盖电极的侧表面；层间绝缘膜，被布置在半导体基板上以覆盖电极和侧壁间隔件；第一氮化硅层，被布置在光电转换部分上；氧化硅膜，包括布置在第一氮化硅层和光电转换部分之间的部分，氧化硅膜位于层间绝缘膜和侧壁间隔件之间；第二氮化硅层，包括布置在氧化硅膜和侧壁间隔件之间的部分；和接触插塞，贯穿层间绝缘膜、氧化硅膜和氮化硅层并被连接到包括电极的元件，光电转换部分和第一氮化硅层之间的距离小于接触插塞的长度。
根据本发明的另一个方面，光电转换装置的制造方法包括：形成第一氮化硅膜以覆盖半导体基板上的金属含有部分；在第一氮化硅膜上形成氧化硅膜以覆盖设置在半导体基板中的光电转换部分；形成第二氮化硅膜以覆盖光电转换部分；形成层间绝缘膜以覆盖第一氮化硅膜的第一部分和第二氮化硅膜的第二部分，该第一部分位于金属含有部分上，该第二部分位于光电转换部分上；在层间绝缘膜和第一氮化硅膜中形成孔，该孔位于金属含有部分上方；以及在孔中布置导体。
根据本发明的另一方面，光电转换装置的制造方法包括：形成第一氮化硅膜以覆盖半导体基板上的金属含有部分；形成第二氮化硅膜以覆盖光电转换部分和金属含有部分，光电转换部分被设置在半导体基板中；形成层间绝缘膜以覆盖第一氮化硅膜的位于金属含有部分上的部分和第二氮化硅膜的位于光电转换部分上的部分；在层间绝缘膜和第一氮化硅膜中形成孔，该孔位于金属含有部分上方；以及在孔中布置导体，其中，第二氮化硅膜比第一氮化硅膜厚。
从以下参考附图对示例性实施例的描述中，本发明的其它特征将变得清楚。
附图说明
图1A和图1B是用于描述光电转换装置的示意图。
图2A和图2B是用于描述光电转换装置的结构的示意图。
图3是用于描述光电转换装置的结构的示意图。
图4A、图4B、图4C和图4D是用于描述光电转换装置的制造方法的示意图。
图5E、图5F、图5G和图5H是用于描述光电转换装置的制造方法的示意图。
图6I、图6J、图6K和图6L是用于描述光电转换装置的制造方法的示意图。
图7M、图7N和图7O是用于描述光电转换装置的制造方法的示意图。
图8P1、图8P2、图8Q1和图8Q2是用于描述光电转换装置的制造方法的示意图。
图9是用于描述光电转换装置的结构的示意图。
图10是用于描述光电转换装置的结构的示意图。
具体实施方式
下面将参考附图描述用于实施本发明的方式。在下面的描述和附图中，对于多个附图共同的配置由相同的附图标记表示。因此，将通过交叉参考多个附图来描述共同的配置。将适当地省略对由相同的附图标记指代的配置的描述。由相同名称引用并由不同附图标记指代的配置可以像第一配置、第二配置、第三配置等那样来进行区分。
图1A是示出根据本发明示例性实施例的包括光电转换装置APR的设备EQP的示意图。光电转换装置APR包括半导体器件IC。半导体器件IC是包括半导体集成电路的半导体芯片。除了半导体器件IC之外，光电转换装置APR可以包括容纳半导体器件IC的封装PKG。光电转换装置APR可以被用作图像传感器、自动聚焦(AF)传感器、光测量传感器或距离测量传感器。
设备EQP还可以包括光学系统OPT、控制装置CTRL、处理装置PRCS、显示装置DSPL、存储装置MMRY和机械装置MCHN中的至少任一个。下面将描述设备EQP的细节。
半导体器件IC包括像素区域PX，其中包括光电转换部分的像素电路PXC被二维地布置。半导体器件IC可以包括像素区域PX周围的周边区域PR。周边区域PR可以包括用于驱动像素电路PXC的驱动电路，用于处理来自像素电路PXC的信号的信号处理电路，以及用于控制驱动电路和信号处理电路的控制电路。信号处理电路可以执行诸如相关双采样(CDS)处理、放大处理和模数(AD)转换处理之类的信号处理。作为半导体器件IC的另一个示例，要布置在周边区域PR中的周边电路的至少一部分可以被布置在除了其上设置有像素区域PX的半导体芯片之外的半导体芯片上，并且两个半导体芯片可以被层叠。
图1B是示出像素电路PXC的示例的图。像素电路PXC包括光电转换元件PD1、光电转换元件PD2、传送门TX1、传送门TX2和电容元件FD。像素电路PXC还可以包括放大晶体管SF、复位晶体管RS和选择晶体管SL。光电转换元件PD1和PD2各自是光电二极管或光电门。传送门TX1和TX2是金属绝缘体半导体(MIS)门。放大晶体管SF、复位晶体管RS和选择晶体管SL是MIS晶体管。放大晶体管SF可以是结型场效应晶体管。在本示例中，两个光电转换元件PD1和PD2共用一个放大晶体管SF。可替代地，三个或更多个光电转换元件可以共用一个放大晶体管SF，并且光电转换元件PD1和PD2可以设置有相应的放大晶体管SF。放大晶体管SF、复位晶体管RS和选择晶体管SL可以具有共同的结构。复位晶体管RS、选择晶体管SL和放大晶体管SF将统称为像素晶体管。传送门TX1和TX2、像素晶体管和周边晶体管是各自包括栅电极的半导体元件。光电转换装置APR可以包括其它半导体元件，诸如二极管、电阻元件和电容元件。
由光电转换元件PD1和PD2生成的信号电荷经由传送门TX1和TX2被传送到电容元件FD的浮置节点FN。包括在具有电流源CS的源极跟随器电路中的放大晶体管SF的栅极被连接到浮置节点FN。用作电压信号的像素信号被输出到信号输出线OUT。复位晶体管RS复位浮置节点FN的电荷或电势。选择晶体管SL切换放大晶体管SF和信号输出线OUT之间的连接。复位晶体管RS和放大晶体管SF被连接到电源线VDD。对于像素电路PXC的每列设置信号输出线OUT和电源线VDD。可以基于相应光电转换元件PD1和PD2的信号之间的差来执行通过相位差检测方式的焦点检测和距离测量。可以通过使用光电转换元件PD1和PD2的信号中的一个或两个来执行成像。
图2A是在光电转换装置APR中包括的半导体基板10的像素区域PX的表面附近的示意性平面图。图2B是包括沿着图2A中的线A-B截取的截面的光电转换装置APR的示意性截面图。将在下面描述光电转换装置APR的结构，而不区分平面图和截面图。列方向，即像素区域PX的像素列的像素被布置的方向将被称为X方向。行方向，即像素区域PX的像素行的像素被布置的方向将被称为Y方向。指示出层和膜的厚度的厚度方向将被称为Z方向。X方向、Y方向和Z方向彼此正交。
第一示例性实施例的特征在于由氧化硅制成的构件(层或膜)和由氮化硅制成的构件(层或膜)之间的位置关系。被描述为分离的构件的氧化硅构件是由不同材料制成的构件被插入其间的构件或由具有不同组分的类似材料制成的构件。这同样适用于氮化硅构件。膜是指二维连续的膜。层可以是二维不连续的。在下面的描述中，氧化硅是指氧(O)和硅(Si)的化合物，其中除了轻元素(氢(H)和氦(He))之外，就构成元素的组分比而言的前两个元素是氧(O)和硅(Si)。氧化硅可以含有诸如氢(H)之类的轻元素，其量(原子％)可以大于或小于氧(O)和硅(Si)的量。氧化硅可以含有浓度比氧(O)和硅(Si)的浓度低的除了氧(O)、硅(Si)、氢(H)或氦(He)之外的元素。可以包含在氧化硅中的典型元素包括氢(H)、硼(B)、碳(C)、氮(N)、氟(F)、磷(P)、氯(Cl)和氩(Ar)。如果氧化硅的除了轻元素之外的构成元素之中的第三富含元素是氮，则此氧化硅可以被称为氮氧化硅(silicon nitride oxide)或含氮的氧化硅。
类似地，氮化硅是指氮(N)和硅(Si)的化合物，其中除了轻元素之外，就构成元素的组分比而言的前两个元素是氮(N)和硅(Si)。氮化硅可以以比氮(N)和硅(Si)的浓度低的浓度包含除了氮(N)、硅(Si)或轻元素之外的元素。可以包含在氮化硅中的典型元素包括硼(B)、碳(C)、氧(O)、氟(F)、磷(P)、氯(Cl)和氩(Ar)。如果氮化硅的除了轻元素之外的构成元素之中的第三富含元素是氧，则此氮化硅可以被称为氧氮化硅(silicon oxide nitride)或含氧的氮化硅。包含在光电转换装置APR的组成构件中的元素可以通过能量色散X射线光谱法(EDX)进行分析。氢含量可以通过弹性反冲检测分析(ERDA)进行分析。
半导体基板10的像素区域PX包括设置在由元件隔离区域9限定的元件区域中的光电转换部分11、电荷检测部分12、像素晶体管的漏极13和像素晶体管的源极14。半导体基板10的周边区域PR包括设置在由元件隔离区域9限定的元件区域中的周边晶体管的源极16和漏极17。
传送门TX1和TX2的栅电极42以及像素晶体管的栅电极43被设置在半导体基板10上。电介质区域61经由氮化硅层31被布置在光电转换部分11上。在图2A中，以轮廓线示出氮化硅层31和电介质区域61。周边晶体管的栅电极47被布置在半导体基板10上。周边晶体管是被布置在周边区域PR中的晶体管。周边晶体管的示例包括构成互补金属氧化物半导体(CMOS)电路的n型金属氧化物半导体(NMOS)晶体管和p型金属氧化物半导体(PMOS)晶体管。在本例中，示出PMOS晶体管。
贯穿层间绝缘膜40的接触插塞501、502、503和504被布置在半导体基板10上。接触插塞501、502、503和504是包括诸如钛和氮化钛之类的阻挡金属以及诸如钨之类的导体的导电构件。典型地，接触插塞501、502、503和504的阻挡金属与层间绝缘膜40接触。接触插塞501、502、503和504被设置在要穿透的膜和层中形成的孔(接触孔)中。接触插塞501被连接到电荷检测部分12和漏极13。接触插塞502被连接到栅电极42和43。接触插塞503被连接到源极16和漏极17。接触插塞504被连接到栅电极47。
层间绝缘膜50和70被布置在半导体基板10上。层间绝缘膜50是包括层间绝缘层56和扩散防止层57的层叠膜。覆盖有扩散防止层57的布线层51、52和53被设置在多个层间绝缘层56之间。布线层51与接触插塞501、502、503和504接触。包括扩散防止层57的碳化硅层的数量可以是铜布线层的层数的一倍或者更多且不多于两倍。在本示例中，碳化硅层的数量是三个，并且铜布线层的数量是三个。层间绝缘层56是氧化硅层。氧化硅层期望地含有按原子计的5％至30％的氢。扩散防止层57是碳化硅层。碳化硅层可以含有按原子计的20％至60％的氢。
电介质构件60被设置在半导体基板10上。电介质构件60是如下的构件：被层间绝缘膜40和50包围的电介质区域61以及位于层间绝缘膜50上的电介质膜62被集成到该构件中。在本例中，如图2A所示，通过跨多个光电转换部分11来布置电介质区域61，可以提高灵敏度。通过为相应的多个光电转换部分11布置电介质区域61，可以增加光分离精度。电介质构件60由氧化硅、氮化硅和/或树脂制成。电介质构件60的折射率期望地高于层间绝缘层56的折射率。电介质构件60的折射率可以等于层间绝缘层56的折射率，或者低于层间绝缘层56的折射率。电介质构件60的折射率可以低于扩散防止层57的折射率。电介质区域61和电介质膜62之间的界面由虚拟平面(图2B中的虚线)限定，该虚拟平面包括层间绝缘膜50的顶表面。层间绝缘膜70覆盖电介质构件60。层间绝缘膜70上的布线层55通过贯穿层间绝缘膜70的通孔插塞54连接到布线层53。层间绝缘膜70是氧化硅膜。氧化硅膜可以包含按原子计的5％至30％的氢。包括层内透镜的无机材料膜80被设置在层间绝缘膜70上。无机材料膜80可以用作钝化膜或抗反射膜。无机材料膜80可以是包括氮化硅层、氧氮化硅层、氮氧化硅层和氧化硅层中的至少两层的多层膜。包括平坦化层91、滤色器层92、平坦化层93和微透镜层94的有机材料膜90被设置在无机材料膜80上。滤色器层92构成多色滤色器阵列。微透镜层94构成微透镜阵列。
图3是示出参考图2A和图2B描述的光电转换装置APR中的半导体基板10、层间绝缘膜40和电介质区域61之间的详细配置的示意性截面图。
光电转换部分11构成用作光电二极管的光电转换元件PD1和PD2。光电转换部分11包括用作电荷存储区域(阴极)的n型半导体区域111和用作阱区域(阳极)的p型半导体区域112。半导体区域112被设置在半导体基板10的比半导体区域111深的部分中。光电转换部分11包括用作表面隔离区域的p型半导体区域113。半导体区域113被设置在半导体区域111与半导体基板10的表面之间。半导体区域113使光电转换部分11成为埋入型光电二极管。
例如，栅电极42和43是n型多晶硅电极。栅电极42具有例如50nm至300nm的厚度T42，并且典型地具有100nm至200nm的厚度T42。栅电极43具有与厚度T42相等的厚度。栅电极47包括包含p型多晶硅部分471和金属含有部分473的多硅(polycide)结构。栅电极47可以具有大于或等于厚度T42的厚度。布置在周边区域PR中的诸如电阻元件和电容元件之类的半导体元件也可以包括多晶硅电极，其可以具有与栅电极42、43和47的配置类似的配置。接触插塞504与金属含有部分473接触。侧壁间隔件48是包括氮化硅层483和氧化硅层482的多层构件。氧化硅层482位于氮化硅层483和栅电极47的侧表面之间并且位于氮化硅层483和半导体基板10(半导体区域151和161)之间。
栅极绝缘膜24被布置在栅电极42和43与半导体基板10之间。栅极绝缘膜26被布置在栅电极47与半导体基板10之间。可以使栅极绝缘膜26比栅极绝缘膜24薄。例如，栅极绝缘膜24具有5nm至10nm的厚度。栅极绝缘膜26具有1nm至5nm的厚度。栅极绝缘膜24和26可以是含氮的氧化硅膜。
栅电极47的侧壁间隔件48被设置为覆盖栅电极47的侧表面。
构成电容元件FD的电荷检测部分12包括低掺杂的n型半导体区域121和高掺杂的n型半导体区域122。半导体区域121用作浮置扩散区域。半导体区域121位于接触插塞501的下方，并且用作接触插塞501与之接触的接触区域。可以在接触插塞501和半导体基板10(半导体区域122和132)之间形成接触插塞501的金属成分和半导体基板10的半导体成分的金属化合物(硅化物)。即使在这种情况下，也可以说接触插塞501与半导体基板10(半导体区域122和132)接触。要与半导体基板10形成化合物的接触插塞501的金属成分可以是包括在接触插塞501的阻挡金属中的金属(例如，钛)。漏极13包括低掺杂的n型半导体区域131和高掺杂的n型半导体区域132。半导体区域131位于接触插塞501的下方，并且用作接触插塞501与之接触的接触区域。源极16包括用作低掺杂漏极(LDD)区域的低掺杂p型半导体区域161、中等掺杂p型半导体区域162和金属含有部分163。漏极17类似地包括低掺杂p型半导体区域171、中等掺杂p型半导体区域172和金属含有部分173。半导体区域161和171位于侧壁间隔件48的下方。半导体区域162和172位于金属含有部分163和173的下方。接触插塞503与金属含有部分163和173接触。虽然金属含有部分163、173和473被设置用于周边晶体管的源极16、漏极17和栅电极47，但是可以提供金属含有部分中的任何一个。像素晶体管也可以包括金属含有部分，但产生噪声的增加。如果像素晶体管包括金属含有部分，则金属含有部分因此可以被有限地仅布置在接触插塞501和502的下方。
金属含有部分163、173和473是含有金属的区域，并且由金属或金属化合物制成。包含在金属含有部分163、173和473中的金属的示例包括钴(Co)、镍(Ni)、钛(Ti)、钽(Ta)和钨(W)。金属含有部分163、173和473通常是由半导体金属化合物制成的部分，并且更典型地是由金属硅化合物(即，硅化物(硅化物部分))制成的部分。合适的硅化物包括硅化钴、硅化镍、硅化钨和硅化钛。金属含有部分163、173和473可以是金属和锗的化合物。金属含有部分473可以是诸如氮化钽、氮化钛和氮化铝之类的金属氮化物或金属碳化物。设置金属含有部分163、173和473的目的是为了降低晶体管与接触插塞503和504之间的电阻。设置金属含有部分163、173和473可以用于其它目的，诸如用于使栅电极成为金属栅极。金属含有部分163、173和473可以被设置为用于半导体基板10的遮光构件。金属含有部分163、173和473被布置为至少与光电转换部分11不重叠，以使得光电转换部分11可以接收光。在本示例中，由于金属含有部分163、173和473被布置在周边区域PR中，因此金属含有部分163、173和473与光电转换部分11不重叠。即使金属含有部分163、173和473被布置在像素区域PX中，也希望金属含有部分163、173和473被布置为与光电转换部分11不重叠。
光电转换装置APR包括被布置在半导体基板10上的氮化硅层31、氧化硅膜21和氮化硅层32。除了层间绝缘膜40之外，接触插塞501和502还贯穿氧化硅膜21。除了层间绝缘膜40之外，接触插塞501和502还与氧化硅膜21接触。通常，接触插塞501和502的阻挡金属与层间绝缘膜40和氧化硅膜21接触。除了层间绝缘膜40之外，接触插塞503和504还贯穿氧化硅膜21和氮化硅层32。接触插塞503和504与氧化硅膜21和氮化硅层32接触。典型地，接触插塞503和504的阻挡金属与氧化硅膜21和氮化硅层32接触。
氮化硅层31被布置在光电转换部分11上以包括位于层间绝缘膜40和半导体基板10之间的部分311。氮化硅层31还包括被布置在电介质区域61和光电转换部分11之间的部分312。氮化硅层31的部分312可以具有小于氮化硅层31的部分311的厚度T311的厚度T312(T312<T311)。厚度T312可以是厚度T311的25％至75％。例如，厚度T311是30nm至120nm。例如，厚度T312是10nm至60nm。如果不设置电介质区域61，则氮化硅层31可以全部位于层间绝缘膜40和半导体10之间，并且氮化硅层31可以具有整体上基本均匀的厚度(±10％或者更小的厚度分布)。光电转换部分11上方的氮化硅层31本身用作保护层，因此当制造光电转换装置APR时以及在使用时可以减少对光电转换部分11的损伤和污染。
为了提高氮化硅层31相对于光电转换部分11的光学特性，期望氮化硅层31一定程度上靠近光电转换部分11地被定位。氮化硅层31与光电转换部分11之间的距离D1可以小于半导体基板10与布线层51之间的距离D5(D1<D5)。氮化硅层31与光电转换部11之间的距离D1可以小于接触插塞503的长度L3(D1<L3)，并且也可以小于接触插塞501的长度。可以认为接触插塞501的长度等于接触插塞503的长度L3。氮化硅层31与光电转换部分11之间的距离D1可以小于接触插塞504的长度L4(D1<L4)，并且也可以小于接触插塞502的长度。可以认为接触插塞502的长度等于接触插塞504的长度L4。距离D5几乎等于长度L3。距离D5可以小于长度L3(D5≤L3)。
氧化硅膜21被布置在层间绝缘膜40和半导体基板10之间。氧化硅膜21包括设置在像素区域PX中的部分211和设置在周边区域PR中的部分212。部分211至少被布置在氮化硅层31和光电转换部分11之间。部分212至少被布置在层间绝缘膜40和周边晶体管之间。氧化硅膜21的顶表面，即层间绝缘膜40侧的表面(与半导体基板10侧相对的表面)具有与栅电极42、43和47的形状对应的凹陷和突起。层间绝缘膜40的顶表面，即与半导体基板10侧相对的表面被平坦化，并且没有与栅电极42、43和47的形状对应的凹陷或突起。因此，氧化硅膜21的在层间绝缘膜40侧的顶表面与层间绝缘膜40的顶表面相比具有更大的高低差异。层间绝缘膜40和氧化硅膜21二者都可以由氧化硅制成。可以通过测量硅(Si)、氧(O)、氩(Ar)、硼(B)和磷(P)的浓度来区分层间绝缘膜40和氧化硅膜21。例如，氧化硅膜21具有50nm至150nm的厚度T21。部分211和212之间的期望的厚度差小。整个氧化硅膜21可以具有基本均匀的厚度(±10％或更小的厚度分布)。如果氧化硅膜21仅包括部分211，则接触插塞503和504不贯穿氧化硅膜21。
氮化硅层32被布置在氧化硅膜21和周边晶体管之间。氮化硅层32覆盖源极16、漏极17、栅电极47和侧壁间隔件48。例如，氮化硅层32具有10nm至100nm的厚度T32。氮化硅层32可以与源极16、漏极17、栅电极47和侧壁隔离件48接触。更具体地，氮化硅层32可以与金属含有部分163和173、氮化硅层483和金属含有部分473接触。因此，氮化硅层32与金属含有部分163、173和473之间的距离可以为零。
通过增大氮化硅层31的部分311的厚度T311可以减少经由层间绝缘膜40的污染。特别地，期望厚度T311大于氮化硅层32的厚度T32。期望厚度T311是厚度T32的110％或更多。厚度T311可以是厚度T32的150％或更多。厚度T311可以是厚度T32的300％或更小。厚度T311可以是厚度T32的150％或更小。
通过将部分312的顶表面尽可能远离半导体基板10定位，可以减少对光电转换部分11的损伤。部分312的顶表面与半导体基板10之间的距离由部分312的厚度T312与部分312和半导体基板10之间的距离D1之和(D1+T312)表示。部分312的顶表面与半导体基板10之间的距离期望地大于栅电极42的厚度T42。通过设置氧化硅膜21可以增加距离D1。
可以通过尽可能多地增大厚度T312来减小经由电介质区域61的污染。厚度T312期望地为厚度T32的25％或更多，更期望为厚度T32的50％或更多。厚度T312可以小于厚度T32。厚度T312可以是厚度T32的75％或更小。如果氮化硅层31具有氮化硅层32的厚度T32的150％或更小的厚度，则厚度T32可以落在厚度T312和T311之间。如果厚度T311充分大于厚度T32，则厚度T312可以大于厚度T32。
如果氧化硅膜21仅包括部分211和212中的任一个，则层间绝缘膜40的底层可以在像素区域PX和周边区域PR之间具有不同的高低。如果设置部分211和212两者，则与只设置部分211和212中的任一个的情况相比，可以减小像素区域PX和周边区域PR之间的层间绝缘膜40的底层的高低差。这可以增大层间绝缘膜40的顶表面的平坦度并且减少由于像素之间的光路长度的差导致的光的不均匀干涉。接触插塞501、502、503和504的可靠性以及布线层的可靠性也可以得到提高。可以使得氧化硅膜21的厚度T21大于氮化硅层31的部分311的厚度T311和氮化硅层32的厚度T32(T21>T311，T32)。
氮化硅层32可以抑制来自金属含有部分163、173和473的金属扩散。通过将氮化硅层32比氧化硅膜21的部分212布置得更接近金属含有部分163、173和473，可以有效地抑制来自金属含有部分163、173和473的金属扩散。氮化硅层32与金属含有部分163、173和473之间的距离越小，则效果越好。如上所述，距离期望地为零。
光电转换装置APR还可以包括被布置在半导体基板10上的氧化硅层22、氮化硅层33和氧化硅层23中的至少任一个。在本示例中，包括所有这三个层。在这三个层中，特别地期望设置氮化硅层33。氮化硅层33被布置在氧化硅膜21和光电转换部分11之间。氧化硅层22被布置在氧化硅膜21和氮化硅层33之间。氧化硅层23被布置在半导体基板10和氮化硅层33之间。在像素区域PX中，作为包括氧化硅层22、氮化硅层33和氧化硅层23的多层膜的绝缘体膜49覆盖半导体基板10以及栅电极42和43。除了层间绝缘膜40之外，接触插塞501和502还贯穿氧化硅层22、氮化硅层33和氧化硅层23。接触插塞501和502可以与氧化硅层22、氮化硅层33和氧化硅层23接触。通常，接触插塞501和502的阻挡金属与氧化硅膜21和氮化硅层32接触。
氮化硅层33可以相对于入射在光电转换部分11上的光具有抗反射功能。通过经由氧化硅膜21层叠氮化硅层33和31以造成多重反射可以进一步增强抗反射功能。氮化硅层33的覆盖光电转换部分11之外的半导体区域的部分可以具有保护半导体基板10免受污染和损伤的功能。由于在光电转换部分11之外的半导体区域上不设置氮化硅层31，所以氮化硅层33在光电转换部分11上起到一部分氮化硅层31的作用。氧化硅层23可以用作用于防止氮化硅层33与半导体基板10接触的缓冲层。氮化硅层33与半导体基板10的分离可以抑制暗电流的发生。氮化硅层33与半导体基板10之间的距离D3期望地大于氮化硅层32与金属含有部分163和173之间的距离。在本示例中，栅极绝缘膜24从半导体基板10与栅电极42和43之间延伸到未被栅电极42和43覆盖的半导体区域。氮化硅层33和半导体基板10之间的距离D3因此等于氧化硅层23的厚度和栅极绝缘膜24的厚度的和。
如果电介质区域61由氮化硅制成，则氮化硅层31和电介质区域61由相同的材料制成。利用这样的配置，在氮化硅层31和电介质区域61之间的界面处不太可能发生反射，并且光利用效率得到提高。
光电转换部分11上的氧化硅层23、氮化硅层33、氧化硅层22、氧化硅膜21和氮化硅层31相对于要入射到半导体基板10上的光起抗反射层的作用。氮化硅层31和33之间的距离D2对于此多层抗反射层的性能是重要的。原因在于氮化硅层33和31引起多重反射，这提供了通过与多重反射光的干涉来减少反射的功能。为了控制距离D2，控制氧化硅层22和氧化硅膜21的总厚度。氮化硅层31和33之间的距离D2可以是λ/8n至4λ/8n(λ是入射光的波长(400nm≤λ≤800nm)，并且n是氧化硅的折射率(n≈1.5))。例如，距离D2是50nm到150nm。为了提高灵敏度和防止杂散光，长度L3期望地小于λ的最大值，即小于800nm。
例如，氧化硅层23的厚度为5nm至20nm。例如，氮化硅层33的厚度T33为20nm至100nm。例如，氧化硅层22的厚度为10nm至100nm。例如，氧化硅膜21的厚度为20nm至200nm。例如，氮化硅层31的厚度为20nm至100nm。氧化硅膜21的厚度可以大于氧化硅层22的厚度。
总之，为了获得提高光电转换装置APR的性能和可靠性的效果的关于前述层、膜和其它构件的尺寸和距离的适当关系是D3<T312<T32≤T33<T311<T21<D2<D1<T42<L4<D5≤L3。另外，T21<100nm，L4>200nm并且L3<800nm。不需要所有的尺寸和距离都满足关系。这些尺寸和距离中的至少两个的组合满足这里定义的大小关系就足够了。
将参考图4A至图8Q2来描述用于制造光电转换装置APR的方法。图4A至图8Q2是各自按照步骤顺序示出与图3所示的截面图对应的部分的结构的图。步骤顺序不需要与图4A至图8Q2所示的相同。在图4A至图8Q2中，将省略与已经描述的部分相同的部分的附图标记。
在图4A所示的步骤中，设置包括由元件隔离区域9限定的元件区域的半导体基板10。元件隔离区域9具有硅的局部氧化(LOCOS)结构或浅沟槽隔离(STI)结构，并且可以通过常规方法形成。在半导体基板10的元件区域中形成用作阱区域的p型半导体区域112和n型半导体区域111。
在图4B所示的步骤中，在半导体基板10上形成栅电极42、43和47。首先在半导体基板10上形成栅极绝缘膜24和26，并且然后在栅极绝缘膜24和26上形成由多晶硅制成的导体膜。栅电极42、43和47通过对导体膜进行图案化而形成。通过离子注入进一步形成半导体区域113、121、131、14、161和171。可以在形成栅电极42之后形成半导体区域111。
在图4C所示的步骤中，形成绝缘体膜490以覆盖光电转换部分11。绝缘体膜490是多层膜，其包括氧化硅层220、氧化硅层220和半导体基板10之间的氮化硅层330以及氮化硅层330和半导体基板10之间的氧化硅层230。绝缘体膜490通过从半导体基板10侧依次层叠氧化硅层230、氮化硅层330和氧化硅层220来形成。可以通过诸如低压(LP)-化学气相沉积(CVD)之类的热CVD来形成绝缘体膜490的各层。
在图4D所示的步骤中，从绝缘体膜490形成侧壁间隔件48。可以通过在像素区域PX中用抗蚀剂图案掩蔽绝缘体膜490并且各向异性地蚀刻周边区域PR中的绝缘体膜490来形成侧壁间隔件48。侧壁间隔件48的氮化硅层483由绝缘体膜490的氮化硅层330形成。侧壁间隔件48的氧化硅层482由绝缘体膜490的氧化硅层230形成。侧壁间隔件48可以包括由氧化硅层220形成的氧化硅层(未示出)。
绝缘体膜490的像素区域PX内的部分保留为绝缘体膜49。绝缘体膜49的氧化硅层22由绝缘体膜490的氧化硅层220形成。绝缘体膜49的氮化硅层33由绝缘体膜490的氮化硅层330形成。绝缘体膜49的氧化硅层23由绝缘体膜490的氧化硅层230形成。
在图4D所示的步骤中，通过使用侧壁间隔件48作为掩模进一步形成源极16的中等掺杂半导体区域162和漏极17的中等掺杂半导体区域172。
在图5E所示的步骤中，金属膜300被形成为与绝缘体膜49的位于光电转换部分11和半导体基板10上的部分接触。金属膜300期望地与绝缘体膜49的氧化硅层22接触。换句话说，在形成金属膜300的阶段，氧化硅层22期望地留在绝缘体膜49的氮化硅层33上。金属膜300也可以与栅电极47接触。金属膜300的示例包括钴膜、镍膜、钨膜和钛膜。金属膜300可以例如通过溅射被形成为覆盖周边区域PR中的半导体区域162和172以及栅电极47。
在周边区域PR中，半导体基板10的半导体区域162和172以及栅电极47需要被暴露。因此，半导体区域162和172以及栅电极47可以与大气中的氧气反应，从而在表面上形成自然氧化物膜。部分绝缘体膜490或栅极绝缘膜26可能保留在半导体区域162和172以及栅电极47的表面上。如果在其上形成的金属膜300和硅之间存在自然氧化膜或绝缘体膜，则会阻碍通过热处理进行的反应，从而导致金属含有部分163、173和473的形成失败。为了避免这种情况，紧接在形成金属膜300之前通过蚀刻去除自然氧化膜和绝缘体膜。例如，可以使用含有氢氟酸的溶液进行湿法蚀刻来执行蚀刻。
通过对自然氧化膜和绝缘体膜进行蚀刻，会使得绝缘体膜49的位于自然氧化膜和绝缘体膜之下并位于光电转换部分11上的部分变薄。具体地，通过蚀刻使绝缘体膜49的氧化硅层22变薄。
在图5F所示的步骤中，通过使用金属膜300在半导体基板10上形成金属含有部分163、173和473。在形成金属膜300之后，执行热处理以使得金属膜300的金属、半导体基板10的硅(单晶硅)和栅电极47的硅(多晶硅)彼此反应。结果，形成了由作为金属和硅的化合物的硅化物制成的金属含有部分163、173和473。取决于金属膜300的金属类型，金属含有部分163、173和473可以是硅化钴、硅化镍、硅化钨或硅化钛。在像素区域PX中，由于半导体基板10被氮化硅层33和氧化硅层22覆盖，因此不形成硅化物。这样的配置可以减少诸如钴和镍之类的金属的扩散，并且减少在光电转换部分11中的泄漏电流和光电转换部分11中的噪声(白色缺陷)。可以在像素区域PX的任意配置上设置金属含有部分。金属含有部分可以从周边区域PR的任意配置中省略。
在形成金属含有部分163、173和473之后，通过蚀刻去除金属膜300的未反应金属。
通过蚀刻金属膜300，会使绝缘体膜49的位于金属膜300下方并位于光电转换部分11上的部分变薄。具体地，通过蚀刻使绝缘体膜49的氧化硅层22变薄。
通过前述的自然氧化膜和绝缘膜的蚀刻或者金属膜300的蚀刻，可以去除残留在图4D所示的步骤中形成的侧壁间隔件48上的氧化硅层220的残留物。
在图5G所示的步骤中，形成氮化硅膜320以覆盖半导体基板10上的金属含有部分163、173和473。氮化硅膜320被形成在像素区域PX和周边区域PR之上。例如，可以通过等离子体CVD来形成氮化硅膜320。
在图5H所示的步骤中，光电转换部分11上的氮化硅膜320被去除。氮化硅膜320的位于周边晶体管上的部分保留为氮化硅层32。
通过蚀刻氮化硅膜320，会使绝缘体膜49的位于氮化硅膜320下方并位于光电转换部分11上的部分变薄。具体地，通过蚀刻使绝缘体膜49的氧化硅层22变薄。
在图6I所示的步骤中，在氮化硅膜320(氮化硅层32)上形成氧化硅膜21以覆盖设置在半导体基板10中的光电转换部分11。氧化硅膜21被形成在像素区域PX和周边区域PR之上。例如，可以通过等离子体CVD来形成氧化硅膜21。
如上所述，光电转换部分11上方的氮化硅层31与半导体10之间的距离以及氮化硅层31与氮化硅层33之间的距离影响反射率。在本示例性实施例中，可以通过形成具有适当厚度的氧化硅膜21来优化光学特性。氧化硅膜21的厚度可以根据在几个步骤中变薄的氧化硅层22的厚度来设定。氧化硅层22的厚度的减少量可以预先找出，并且氧化硅膜21的厚度可以根据减小的量来确定。可替代地，在制造期间测量氧化硅层22的厚度，并且可以根据测量结果来确定氧化硅膜21的厚度。例如，如果氧化硅膜21的厚度需要大于剩余的氧化硅层22的最终厚度，则氧化硅膜21的形成尤其有效。例如，已经变薄的氧化硅层22的厚度为10nm至100nm。例如，氧化硅膜21的厚度为20nm至200nm。
在图6J所示的步骤中，在氧化硅膜21上形成氮化硅膜310以覆盖设置在半导体基板10中的光电转换部分11。氮化硅膜310被形成在像素区域PX和周边区域PR之上。例如，可以通过等离子体CVD来形成氮化硅膜310。氮化硅膜310的厚度期望地大于氮化硅膜320(氮化硅层32)的厚度。
在图6K所示的步骤中，去除像素晶体管上的氮化硅膜310。氮化硅膜310的位于光电转换部分11之上的部分保留为氮化硅层31。可以通过光刻技术和蚀刻技术将氮化硅膜310图案化为期望形状的氮化硅层31。氮化硅层31被设置为在n型半导体区域111上方延伸，或更具体地从光电转换部分11的上方延伸到传送门TX1和TX2的栅电极42部分。氮化硅层31的顶表面具有与由于栅电极42而引起的高低差对应的形状。在像素区域PX的布置有接触插塞501和502的区域中，氮化硅膜310期望地通过蚀刻被去除。
在图6L所示的步骤中，形成层间绝缘膜40。层间绝缘膜40被形成为覆盖氮化硅膜320的位于包括栅电极47的周边晶体管上的部分(氮化硅层32)和氮化硅膜310的位于光电转换部分11上的部分(氮化硅层31)。层间绝缘膜40通过使用诸如回流法、回蚀法和化学机械抛光(CMP)之类的平坦化方法来平坦化。
在图7M所示的步骤中，在层间绝缘膜40、氧化硅膜21和绝缘体膜49中形成接触孔401和402，以位于像素晶体管的上方。接触孔401和402是至少在层间绝缘膜40中形成的孔。
为了在像素区域PX中形成接触孔401和402，通过等离子蚀刻依次蚀刻层间绝缘膜40、氧化硅膜21、氧化硅层22、氮化硅层33和氧化硅层23。这里，氮化硅层33可以用作蚀刻停止层。更具体地，蚀刻氧化硅层22的蚀刻条件是对氮化硅层33的蚀刻速率低于对氧化硅层22的蚀刻速率。如果在像素区域PX中没有氧化硅层22，则可以认为氧化硅膜21等同于氧化硅层22。
用作蚀刻停止层的氮化硅层33抵消在蚀刻氮化硅层33上方的层时的接触孔401和402的深度的变化。通过在接触孔401和402的深度变化减小的状态下将薄氮化硅层33蚀刻到接近半导体基板10可以抑制对半导体基板10的损伤。尽管氮化硅层33期望地位于靠近半导体基板10的位置，但是由于氮化硅层33和半导体基板10之间的接触容易引起噪声，所以氧化硅层23被布置在氮化硅层33和半导体基板10之间。
如果不执行图5H所示的步骤，则存在在像素晶体管上布置的氮化硅膜320。为了形成接触孔401和402，然后依次蚀刻层间绝缘膜40、氧化硅膜21、氮化硅膜320、氧化硅层22、氮化硅层33和氧化硅层23。在这种情况下，氮化硅膜320的存在使蚀刻条件的变化和蚀刻停止条件变得复杂，并且可能降低产量。相反，在图5H所示的步骤中，通过去除像素晶体管上的氮化硅膜320，可以减少蚀刻氮化硅层时的条件变化的次数(至一次)。这有助于形成接触孔401和402、减少变化和提高产量。
类似地，如果不执行图6K所示的步骤，则存在在像素晶体管上布置的氮化硅膜310。为了形成接触孔401和402，然后依次蚀刻层间绝缘膜40、氮化硅膜310、氧化硅膜21、氧化硅层22、氮化硅层33和氧化硅层23。在这种情况下，氮化硅膜310的存在完成了蚀刻条件和蚀刻停止条件的改变，并且可能降低产量。相反，在图6K所示的步骤中，通过去除像素晶体管上的氮化硅膜310，可以减少蚀刻氮化硅层31时的条件变化的次数(至一次)。这有助于形成接触孔401和402、减少变化和提高产量。
用作接触区域的半导体区域122和132通过经由接触孔401向半导体基板10中进行离子注入来形成。在形成半导体区122和132时，通过用抗蚀剂掩模覆盖接触孔401来防止杂质通过栅电极42和43注入到沟道区域中。
在图7N所示的步骤中，接触孔403和404被形成在层间绝缘膜40、氧化硅膜21和氮化硅膜320(氮化硅层32)中，以位于周边晶体管的上方。接触孔403和404是至少设置在层间绝缘膜40中的孔。
为了在周边区域PR中形成接触孔403和404，通过等离子体蚀刻来依次蚀刻层间绝缘膜40、氧化硅膜21和氮化硅层32。这里，氮化硅层32可以用作蚀刻停止层。更具体地，蚀刻氧化硅膜21时的蚀刻条件是对氮化硅层32的蚀刻速率低于对氧化硅膜21的蚀刻速率。如果在周边区域PR中不存在氧化硅膜21，则可以认为层间绝缘膜40等同于氧化硅膜21。
用作蚀刻停止层的氮化硅层32抵消了在蚀刻氮化硅层32上方的层时的接触孔403和404的深度的变化。然后在接触孔403和404的深度的变化减小的状态下蚀刻薄且接近半导体衬底10的氮化硅层32。这可以减少对半导体基板10的损伤并且抑制从金属含有部分163、173和473的金属的散布。氮化硅层32期望尽可能地接近金属含有部分163、173和473。氮化硅层32期望与金属含有部分163、173和473接触。氮化硅层32期望尽可能地薄。
如果未执行图6K所示的步骤，则存在在周边晶体管上布置的氮化硅膜310。为了形成接触孔403和404，然后依次蚀刻层间绝缘膜40、氮化硅膜310、氧化硅膜21和氮化硅层32。在这种情况下，氮化硅膜310的存在使蚀刻条件和蚀刻停止条件的改变复杂化，并且可能降低产量。相反，在图6K所示的步骤中，通过去除周边晶体管上的氮化硅膜310，可以减少蚀刻氮化硅层时的条件的变化次数(至一次)。这有助于形成接触孔403和404、减少变化、提高产量。
在图7O所示的步骤中，导体被布置在接触孔401、402、403和404中。导体可以是阻挡金属和钨的层叠构件。通过CMP去除层间绝缘膜40上的多余导体来形成接触插塞501、502、503和504。
像图7M和图7N所示的步骤一样，接触孔401和402以及接触孔403和404期望地被分离地形成。金属含有部分163、173和473被形成在周边区域PR的至少一部分中。接触孔403和404暴露金属含有部分163、173和473。在这种情况下，金属含有部分163、173和473的金属可能通过在周边区域PR中形成接触孔403和404期间的蚀刻而散布。在形成接触孔403和404时，接触孔401和402因此期望地处于以下状态中的任一状态中：尚未形成，被抗蚀剂掩模覆盖，以及已经填充有接触插塞501和502。在本示例中，在形成接触孔403和404之前形成接触孔401和402，并且在接触孔401和402被用抗蚀剂掩模覆盖的状态下形成接触孔403和404。抗蚀剂掩模可以抑制金属含有部分163、173和473的金属侵入到接触孔401和402中。
如果金属含有部分163、173和473的金属的散布没有太大影响，则可以同时形成接触孔401和402以及接触孔403和404。在这种情况下，例如，氮化硅层33和32之间的厚度差期望是小的。例如，氮化硅层33和32之间的厚度差期望地为10nm或更小。如果氮化硅层33和32的厚度相等，则可以同时形成像素区域PX中的接触孔401和402以及周边区域PR中的接触孔403和404。然而，如果氮化硅层33和32之间的厚度差为10nm或更小，则期望使用诸如图7M和图7N中所示的步骤之类的分离步骤。特别地，如果氮化硅层33和半导体基板10之间的距离不同于氮化硅层32和金属含有部分163和173之间的距离，则期望使用诸如图7M和图7N中所示的步骤之类的分离步骤。
图7M和图7N中所示的步骤可以按相反顺序执行。在本示例中，图7O所示的步骤是在图7M和图7N所示的步骤之后执行的。然而，例如，接触孔403和404可以在导体被布置在接触孔401和402中以形成接触插塞501和502之后形成。接触孔401和402可以在导体被布置在接触孔403和404中以形成接触插塞503和504之后形成。
在下一步骤中，如对应于图2B的图8Q1所示，层间绝缘膜50和多个布线层51、52和53被形成在层间绝缘膜40上。布线层51、52和53是铜层。布线层51可以通过单镶嵌(damascene)来形成。布线层52和53可以通过双镶嵌来形成。层间绝缘层56是厚度为100nm至1000nm的氧化硅层。扩散防止层57是厚度为10nm至100nm的碳化硅层。层间绝缘层56和扩散防止层57可以通过等离子体CVD来形成。层间绝缘层56可以通过使用硅烷气体作为原料气体的等离子体CVD来形成。
在对应于图2B的图8P1所示的步骤和对应于图3的图8P2所示的步骤中，在层间绝缘膜50上形成具有对应于光电转换部11的开口的抗蚀剂图案。然后通过使用抗蚀剂图案作为掩模来蚀刻层间绝缘膜50。进一步蚀刻层间绝缘膜40以形成开口406，其中氮化硅膜310(氮化硅层31)在底部。当层间绝缘膜40被蚀刻时，氮化硅层31可以用作蚀刻停止层。更具体地，蚀刻层间绝缘膜40时的蚀刻条件是对氮化硅层31的蚀刻速率低于对层间绝缘膜40的蚀刻速率。
可以通过在形成开口406期间的蚀刻对氮化硅层31进行蚀刻。作为蚀刻的结果，氮化硅层31的在开口406下方部分的厚度从厚度T311减小到厚度T312。由此形成部分311和312。厚度T312可以是厚度T311的25％至75％。通过使氮化硅层31足够厚，可以减少在形成开口406期间开口406贯穿氮化硅层31的可能性。氮化硅层31可以用于减少在用于形成开口406的蚀刻期间对光电转换部分11的等离子体损伤。在形成开口406期间的氮化硅层31减少等离子体损伤的效果也可以通过使氮化硅层31足够厚来实现。
在对应于图2B的图8Q1所示的步骤和对应于图3的图8Q2所示的步骤中，通过在开口406中布置电介质来形成包括电介质区域61的电介质构件60，如图3所示。其中电介质区域61用作芯并且多个层间绝缘层56用作包层的光波导通过在开口406中布置诸如氮化硅之类的折射率高于多个层间绝缘层56的折射率的电介质来构成。布置在开口406中的电介质不是必需具有比多个层间绝缘层56的折射率高的折射率。这种电介质的示例可以包括氧化硅。氮化硅层31的厚度由于在层间绝缘膜40中形成开口406期间的蚀刻而改变。即使在这种情况下，使用氮化硅作为电介质区域61也减少了对在氮化硅层31与电介质区域61之间的界面位置处的光学特性的影响。
将描述用于形成电介质构件60的方法的详细示例。首先，通过使用氮化硅来填充开口406，其中氮化硅具有比作为构成多个层间绝缘层56的主要材料的氧化硅的折射率高的折射率。具体地，氮化硅通过高密度等离子体(HDP)-CVD被沉积在半导体基板10的整个表面上，由此开口406由氮化硅填充。再者，当通过等离子体CVD沉积电介质时，氮化硅层31可以起到减少对光电转换部分11的等离子体损伤的作用。通过使氮化硅层31足够厚，也可以使得用电介质填充开口406期间减少等离子体损伤的效果有效。然后通过等离子体蚀刻去除在周边区域PR上形成的过量氮化硅。位于开口406外侧的层间绝缘膜50上的氮化硅通过CMP被进一步平坦化。这里，布置在层间绝缘膜50上的氮化硅没有被完全去除，而是被保留为电介质膜62。电介质膜62是从电介质区域61的之上延伸到层间绝缘膜50的顶表面之上的层。例如，电介质膜62具有100nm至500nm的厚度。目的是抑制对布线层的损伤。
接下来，在周边区域PR中，通过蚀刻去除电介质膜62。由于由氮化硅制成的电介质膜62具有高残余应力，因此通过减小电介质膜62的面积可以减小半导体基板10的翘曲以及电介质膜62和层间绝缘膜50的分离。
在下一步骤中，如图2B所示，形成层间绝缘膜70以覆盖电介质膜62。例如，层间绝缘膜70由氧化硅制成。层间绝缘膜70可以通过使用硅烷作为原料气体的等离子体CVD来形成。
在下一步骤中，如图2B所示，在周边区域PR中的层间绝缘膜70中形成通孔。由于电介质膜62已经从周边区域PR去除，因此可以容易地形成贯穿层间绝缘膜70和50到达布线层53的通孔。通孔插塞54被形成在通孔中。布线层55被形成在层间绝缘膜70上。布线层55可以由铝层制成，并且可以被图案化以包括焊盘电极和遮光图案。
在下一个步骤中，如图2B所示，通过等离子体CVD来形成氮化硅膜。无机材料膜80被形成为使得该氮化硅膜包括层内透镜81。
在下一步骤中，如图2B所示，在无机材料膜80上形成包括平坦化层91、滤色器层92、平坦化层93和微透镜层94的有机材料膜90。
在下一步骤中，晶片被划片并分成多个半导体器件IC。
在下一步骤中，将半导体器件IC安装在封装PKG上。
通过这样的步骤，可以制造光电转换装置APR。
就提高可靠性而言，氧化硅膜21包括像素区域PX中的部分211和周边区域PR中的部分212是有利的。原因在于，在氧化硅膜21中包含部分211和212减小了在像素区域PX和周边区域PR之间的半导体基板10上形成的结构的高度差。形成在半导体基板10上的结构包括栅电极42和43以及氮化硅层31、32和33。除了氧化硅层22和氧化硅膜21之外，像素区域PX还包括氮化硅层31，并因此具有比在周边区域PR中的氮化硅层32等的总高度大的总高度。高度差影响形成在结构上的层间绝缘膜40的顶表面的高低差。层间绝缘膜40通过CMP被平坦化。如果这里的层间绝缘膜40的顶表面具有大的高低差，则高低差不能被抵消，并且层间绝缘膜40的顶表面可能包括距离半导体基板10位于大的距离处的部分和位于小的距离处的部分。换句话说，即使在层间绝缘膜40的平坦化之后，层间绝缘膜40可能在包括高结构的像素区域PX中高，并且在包括低结构的周边区域PR中低。即使在像素区域PX内，越接近周边区域PR，层间绝缘膜40越低。就这样的形状而言，在形成接触孔401、402、403和404时，要通过蚀刻来蚀刻掉的厚度存在差异。这可能导致发生开路故障和对半导体基板10的蚀刻损伤。这种情况下，接触插塞可能会短路，并且图像质量会下降。另外，在形成接触插塞501、502、503和504以及布线层51期间，在金属材料的去除步骤中，通过镶嵌，金属可能会留在非预期区域。在这种情况下，可能发生接触插塞和布线的电路故障。
在上述制造方法中，可以在图5G所示的步骤(和图5H所示的步骤)之后执行图6J所示的步骤(以及图6K所示的步骤)。然后可以使氮化硅层31(氮化硅膜310)比氮化硅层32(氮化硅膜320)厚。然而，氮化硅层31(氮化硅膜310)期望地远离光电转换部分11，并且氮化硅层32(氮化硅膜320)期望地靠近金属含有部分163、173和473。因此，图5G和图5H所示的步骤期望地在图6J和图6K所示的步骤之后执行。
图5H、图6I和图6K中所示的步骤中的至少任一个可以被省略。然而，就便于如上所述地形成接触孔401、402、403和404而言，可以通过执行图5H和图6K中所示的步骤来消除氮化硅膜310和320的重叠。就将氮化硅层31(氮化硅膜310)定位得远离光电转换部分11而言，期望地通过执行图6I中所示的步骤来形成氧化硅膜21。就调节光电转换部分11上的氮化硅层31和33之间的距离以实现最佳光学特性而言，执行图6I中所示的步骤也是期望的。
要成为氮化硅层32的氮化硅膜320的厚度、组成、膜质量、膜形成方法和/或膜形成条件可以与要成为氮化硅层31的氮化硅膜310的那些不同。
如上所述，期望氮化硅层31厚，并且期望氮化硅层32薄。在本示例性实施例中，氮化硅膜310和氮化硅膜320在图5G和图6J所示的分离步骤中被形成，并因此易于优化厚度。氮化硅膜310和320之间的厚度差期望为5nm或更大。氮化硅膜310和320都可以具有10至100nm的厚度。氮化硅膜310和320之间的厚度差可以是50nm或更小。
氮化硅膜310和320的组成可以不同。例如，硅(Si)和氮(N)的组成比率可以不同。除硅(Si)或氮(N)之外的元素(诸如氩(Ar)和氯(Cl))的浓度可以不同。
氮化硅膜310和320的膜质量可以不同。氮化硅膜310(氮化硅层31)和氮化硅膜320(氮化硅层32)可以具有不同的残余应力。氮化硅膜310(氮化硅层31)的残余应力期望地小于氮化硅膜320(氮化硅层32)的残余应力。将描述残余应力的影响。氮化硅层32可以对半导体基板10的沟道区域施加压缩或拉伸应力，以引起硅晶体的变形并且提高通过硅晶体的载流子的迁移率。随着晶体管主要载流子的迁移率提高，驱动性能提高。可以根据预期的效果来任意选择是施加压缩应力还是拉伸应力，以及应力的大小。氮化硅层32也可以提高晶体管的驱动性能。在像素区域PX中，如果氮化硅膜310具有高的残余压缩应力或拉伸应力，则由于对氧化硅层22的粘附性而可能发生膜分离。在本示例性实施例中，像素区域PX中的氮化硅膜310的至少一部分因此可以被去除。出于同样的原因，形成在像素区域PX中的氮化硅层31期望地具有小的残余应力。换句话说，氮化硅层31和32期望地具有不同的残余应力。氮化硅层31和32在不同条件下在相应的不同的步骤形成。因此可以单独选择残余应力，并且可以形成具有不同残余应力的膜。氮化硅层31和32都是由氮化硅制成的绝缘膜。例如，氮化硅层31和32是通过等离子体CVD沉积的。沉积膜的残余应力可以通过调整诸如等离子体的温度和压力之类的参数来控制。通过增加热处理步骤可以改变氮化硅层32的残余应力。在这种情况下，由于只有氮化硅层32需要热处理，所以可以在氮化硅膜310的沉积之前执行热处理。由于氮化硅层31和32具有不同的残余应力，因此可以提高晶体管的驱动能力并且可以以兼容的方式抑制膜分离。这可以提高光电转换装置APR的性能。
氮化硅膜310和320的膜形成方法可以不同。例如，氮化硅膜320可以通过热CVD来形成，并且氮化硅膜310通过等离子体CVD来形成。氮化硅膜310和320中的任何一个可以通过使用二氯硅烷(DCS)作为原料气体来形成。氮化硅膜310和320中的另一个可以通过使用六氯乙硅烷(HCD)作为原料气体来形成。
氮化硅膜310和320的膜形成条件可以不同。氮化硅膜310和320中的任一个可以在等离子体功率、气体流量、气体压力和/或膜形成温度方面不同。
图9是根据第二示例性实施例的光电转换装置APR的示意性截面图。图9示出对应于图3的示意性截面图的部分的横截面。在图9中，省略了图3中示出的布线层51。
在本示例性实施例中，像像素区域PX中的氮化硅层31一样，氮化硅层34被布置在周边区域PR中的层间绝缘膜40和氧化硅膜21之间。接触插塞503和504不贯穿氮化硅层34。层间绝缘膜40被插入在接触插塞503和504与氮化硅层34之间。氮化硅层34被设置为使得可以减小由氮化硅层31的厚度引起的层间绝缘膜40的底层的高低差。由于氮化硅层31比氮化硅层32厚的事实导致的层间绝缘膜40的底层的高低差也可以被减小。由绝缘体膜49的厚度引起的层间绝缘膜40的底层的高低差也可以被减小。
在本示例性实施例中，氮化硅膜310的图案化与根据第一示例性实施例的制造方法的图6J中所示的步骤不同。在第一示例性实施例中，在形成氮化硅膜310之后，通过蚀刻来去除周边区域PR中的氮化硅膜310。在本示例性实施例中，氮化硅膜310留在周边区域PR的至少一部分中。在图案化期间，氮化硅膜310被图案化，使得周边区域PR中的任意位置处的氮化硅膜310的一部分留下作为氮化硅层34。换句话说，氮化硅膜310的一部分位于氮化硅膜320和层间绝缘膜40之间。氮化硅层34的厚度等于氮化硅层31的厚度。考虑到误差，氮化硅层34的厚度为氮化硅层31的厚度的95％至105％。
在本示例性实施例中，光电转换装置APR的可靠性可由于如下的与第一示例性实施例同样的原因被提高：氧化硅膜21包括在像素区域PX中的部分211以及在周边区域PR中的部分212。更具体地，原因在于，在层间绝缘膜40之下，至少由于氮化硅膜310的厚度而导致的像素区域PX和周边区域PR之间的高低差可以减小，并且层间绝缘膜40的顶表面的平坦度可以提高。
这里，氮化硅层34期望地被定位成避免在后续步骤中形成接触插塞501、502、503和504的位置。换句话说，氮化硅层34被设置为远离接触插塞501、502、503和504。为此目的，氮化硅膜310可以被图案化，使得氮化硅层34具有对应于接触插塞503和504的开口。其原因在于，如在图7M和图7N所示的步骤中所述的，如果接触孔401、402、403和404的形成涉及氮化硅膜310的蚀刻，则蚀刻条件的改变和蚀刻停止条件的设置变得复杂。如上所述，根据本示例性实施例，通过在周边区域PR中留下至少一部分氮化硅膜310，可以抑制故障的发生并且可以抑制图像质量的下降。
图10是根据第三示例性实施例的光电转换装置APR的示意性截面图。图10示出对应于图3的示意性截面图的部分的横截面。在图10中，省略了图3中示出的布线层51。
在本示例性实施例中，半导体基板10在像素区域PX中包括电荷保持部分18，电荷保持部分18用于保持由光电转换部分11生成的电荷。由光电转换部分11生成的电荷通过包括栅电极41的传送门被传送到电荷保持部分18。保持在电荷保持部分18中的电荷通过包括栅电极42的传送门被传送到电荷检测部分12。栅电极41可以被认为是具有与栅电极42的厚度相等的厚度。栅电极41的厚度因此由T42表示。电荷保持部分18包括用作电荷保持区域的n型半导体区域181、用作阱区域的p型半导体区域182以及半导体区域181和半导体基板10的表面之间的p型半导体区域183。
根据本示例性实施例的光电转换装置APR进一步包括覆盖电荷保持部分18的在氧化硅膜21和电荷保持部分18之间的遮光膜58。遮光膜58具有在光电转换部分11上方的开口580。光电转换部分11经由开口580接收光。换句话说，遮光膜58不与光电转换部分11的在开口580下方的部分重叠。通过遮光膜58而被光学遮蔽的电荷保持部分18被设置为使得可以实现全局电子快门功能。在本示例中，遮光膜58与光电转换部分11的一部分重叠，以增强相对于电荷保持部分18的遮光效果。
在像素区域PX和周边区域PR之间的高低方面会出现与遮光膜58的厚度一样多的差异。氧化硅膜21包括位于层间绝缘膜40和遮光膜58之间的部分213。由于氧化硅膜21的部分212位于周边区域PR中，所以可以减小与遮光膜58的厚度一样多的高低差。氧化硅膜25被设置在遮光膜58和氧化硅层22之间。氧化硅膜25的位于遮光膜58下面的部分253可以具有减小遮光膜58的底层的由于栅电极41和42导致的高低差的平坦化功能。氧化硅膜25包括位于氧化硅膜21和氮化硅层32之间的部分252。
虽然图中未示出，但是遮光膜58是金属含有构件，并且接触插塞可以被形成在贯穿层间绝缘膜40和氧化硅膜21的接触孔中，使得接触插塞与遮光膜58接触。在这种情况下，氮化硅层可以被设置在层间绝缘膜40和氧化硅膜21之间。氮化硅层用作接触的蚀刻停止层并且还意在防止从光屏蔽膜58的金属扩散。
(包括光电转换装置的设备)
将详细描述图1A中所示的设备EQP。除了包括半导体基板10的半导体器件IC之外，光电转换装置APR还可以包括用于容纳半导体器件IC的封装PKG。封装PKG可以包括基底构件、玻璃盖以及连接构件，半导体器件IC被固定于基底构件，玻璃盖与半导体器件IC相对，连接构件诸如是将设置在基底构件上的端子与设置在半导体器件IC上的端子进行连接的接合线和凸块(bump)。
设备EQP还可以包括光学系统OPT、控制装置CTRL、处理装置PRCS、显示装置DSPL、存储装置MMRY和机械装置MCHN中的至少任一个。光学系统OPT在光电转换装置APR上形成图像。光学系统OPT的示例包括透镜、快门和镜子。控制装置CTRL控制光电转换装置APR。控制装置CTRL的示例包括诸如专用集成电路(ASIC)之类的半导体器件。处理装置PRCS处理从光电转换装置APR输出的信号。处理装置PRCS是用于构成模拟前端(AFE)或数字前端(DFE)的诸如CPU和ASIC之类的半导体器件。显示装置DSPL是显示由光电转换装置APR获得的信息(图像)的电致发光(EL)显示装置或液体显示装置。存储器器件MMRY是存储由光电转换装置APR获得的信息(图像)的磁性器件或半导体器件。存储器装置MMRY是诸如静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)之类的易失性存储器，或诸如闪存存储器和硬盘驱动器之类的非易失性存储器。机械装置MCHN包括诸如电机和发动机之类的可移动单元或推进单元。在设备EQP中，从光电转换装置APR输出的信号被显示在显示装置DSPL上和/或由包括在设备EQP中的通信装置(未示出)发送到外部。为此目的，除了光电转换装置APR中包括的存储电路单元和算术电路单元之外，设备EQP还可以包括存储器装置MMRY和处理装置PRCS。
图1A中所示的设备EQP可以是诸如具有成像功能的信息终端(例如，智能电话或可穿戴终端)和照相机(例如，可更换透镜照相机、紧凑照相机、摄像机或监视照相机)之类的电子设备。照相机的机械装置MCHN可以驱动光学系统OPT的部分以进行变焦、聚焦和快门操作。设备EQP可以是诸如车辆、船舶和飞行物体之类的交通设备(移动体)。运输设备的机械装置MCHN可以用作移动设备。用作运输设备的设备EQP适用于运输光电转换装置APR的设备，或者通过使用成像功能来辅助驾驶(操纵)和/或使驾驶(操纵)自动化的设备。用于辅助驾驶(操纵)和/或使驾驶(操纵)自动化的处理装置PRCS可以执行用于基于由光电转换装置APR获得的信息操作用作移动设备的机械装置MCHN的处理。
根据本示例性实施例的光电转换装置APR可以用于性能提高。如果将光电转换装置APR安装在运输设备上，则因此可以在对运输装置外部执行成像或测量外部环境时获得优良的图像质量和测量精度。光电转换装置APR也可以将可靠性增强到足以安装在像运输设备等恶劣环境中使用的设备上的水平。因此，就运输设备的制造和销售而言，将根据本示例性实施例的光电转换装置APR安装在运输设备上的决定有利于增强运输设备的性能。
上面描述的示例性实施例可以在不脱离其技术概念的情况下进行适当修改。示例性实施例的公开内容不仅包括在本说明书文档中明确描述的内容，而且还包括从该说明书文档和伴随说明书文档的附图可理解的所有项目。
虽然已经参考示例性实施例描述了本发明，但是应该理解，本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最宽泛的解释以涵盖所有这些修改以及等同的结构和功能。

Claims (20)

1.一种光电转换装置，其特征在于，包括：
半导体基板，包括光电转换部分；
金属含有部分，被设置在半导体基板上以与光电转换部分的至少一部分不重叠；
层间绝缘膜，被布置在半导体基板上以覆盖金属含有部分；
第一氮化硅层，被布置在光电转换部分上以包括位于层间绝缘膜和半导体基板之间的部分；
氧化硅膜，包括布置在第一氮化硅层和光电转换部分之间的部分以及布置在层间绝缘膜和金属含有部分之间的部分；
第二氮化硅层，被布置在氧化硅膜和金属含有部分之间；
贯穿层间绝缘膜、氧化硅膜和第二氮化硅层并与金属含有部分接触的接触插塞；和
贯穿层间绝缘膜和氧化硅膜并与半导体基板接触的接触插塞。
2.一种光电转换装置，其特征在于，包括：
半导体基板，包括光电转换部分；
金属含有部分，被设置在半导体基板上以与光电转换部分的至少一部分不重叠；
第一氮化硅层，被布置在光电转换部分上，光电转换部分和第一氮化硅层之间的距离小于布线层和半导体基板之间的距离；
氧化硅膜，包括布置在第一氮化硅层和光电转换部分之间的部分以及布置在金属含有部分上的部分；
第二氮化硅层，被布置在氧化硅膜和金属含有部分之间；和
接触插塞，贯穿氧化硅膜和第二氮化硅层并与布线层和金属含有部分接触。
3.一种光电转换装置，其特征在于，包括：
半导体基板，包括光电转换部分；
电极，被布置在半导体基板上；
侧壁间隔件，被配置成覆盖电极的侧表面；
层间绝缘膜，被布置在半导体基板上以覆盖电极和侧壁间隔件；
第一氮化硅层，被布置在光电转换部分上；
氧化硅膜，包括布置在第一氮化硅层和光电转换部分之间的部分，氧化硅膜位于层间绝缘膜和侧壁间隔件之间；
第二氮化硅层，包括布置在氧化硅膜和侧壁间隔件之间的部分；和
接触插塞，贯穿层间绝缘膜、氧化硅膜和氮化硅层并被连接到包括电极的元件，光电转换部分和第一氮化硅层之间的距离小于接触插塞的长度。
4.根据权利要求3所述的光电转换装置，其中，氧化硅膜的在半导体基板的层间绝缘膜一侧的表面具有与电极的形状对应的凹陷和凸起。
5.根据权利要求1所述的光电转换装置，其中，第一氮化硅层的厚度大于第二氮化硅层的厚度。
6.根据权利要求1所述的光电转换装置，还包括：被布置在光电转换部分上并且被层间绝缘膜包围的电介质区域，
其中，第一氮化硅层位于电介质区域与光电转换部分之间。
7.根据权利要求6所述的光电转换装置，其中，第一氮化硅层的位于电介质区域和光电转换部分之间的部分的厚度小于第一氮化硅层的其它部分的厚度。
8.根据权利要求1所述的光电转换装置，还包括：布置在氧化硅膜和光电转换部分之间的第三氮化硅层。
9.根据权利要求8所述的光电转换装置，其中，硅化物部分和第二氮化硅层之间的距离小于第三氮化硅层和半导体基板之间的距离，该硅化物部分被设置在半导体基板上并且被第二氮化硅层覆盖。
10.根据权利要求1所述的光电转换装置，
其中，被配置成传送光电转换部分的电荷的传送门的栅电极被布置在半导体基板上，并且
其中，第一氮化硅层和半导体基板之间的距离与第一氮化硅层的厚度的和大于栅电极的厚度。
11.根据权利要求1所述的光电转换装置，
其中，半导体基板包括电荷保持部分，该电荷保持部分被配置成保持由光电转换部分生成的电荷，并且，光电转换装置还包括遮光膜，该遮光膜被配置成在氧化硅膜和电荷保持部分之间覆盖电荷保持部分。
12.一种包括根据权利要求1所述的光电转换装置的设备，所述设备还包括以下项中的至少任一个：光学系统，被配置成在光电转换装置上形成图像；控制装置，被配置成控制光电转换装置；处理装置，被配置成处理从光电转换装置输出的信号；机械装置，被配置成基于由光电转换装置获得的信息而被控制；显示装置，被配置成显示由光电转换装置获得的信息；以及存储装置，被配置成存储由光电转换装置获得的信息。
13.一种光电转换装置的制造方法，其特征在于，该制造方法包括：
形成第一氮化硅膜以覆盖半导体基板上的金属含有部分；
在第一氮化硅膜上形成氧化硅膜以覆盖设置在半导体基板中的光电转换部分；
形成第二氮化硅膜以覆盖光电转换部分；
形成层间绝缘膜以覆盖第一氮化硅膜的第一部分和第二氮化硅膜的第二部分，该第一部分位于金属含有部分上，该第二部分位于光电转换部分上；
在层间绝缘膜和第一氮化硅膜中形成孔，该孔位于金属含有部分上方；以及
在孔中布置导体。
14.一种光电转换装置的制造方法，其特征在于，该制造方法包括：
形成第一氮化硅膜以覆盖半导体基板上的金属含有部分；
形成第二氮化硅膜以覆盖光电转换部分和金属含有部分，光电转换部分被设置在半导体基板中；
形成层间绝缘膜以覆盖第一氮化硅膜的第一部分和第二氮化硅膜的第二部分，该第一部分位于金属含有部分上，该第二部分位于光电转换部分上；
在层间绝缘膜和第一氮化硅膜中形成孔，该孔位于金属含有部分上方；以及
在孔中布置导体，
其中，第二氮化硅膜比第一氮化硅膜厚。
15.根据权利要求14所述的制造方法，还包括：在形成第一氮化硅膜和形成第二氮化硅膜之间形成氧化硅膜以覆盖光电转换部分和金属含有部分。
16.根据权利要求13所述的制造方法，还包括：
在形成第一氮化硅膜之前，形成绝缘体膜以覆盖半导体基板上的电极；
从绝缘体膜形成覆盖电极的侧表面的侧壁间隔件；
形成与绝缘体膜的第三部分和半导体基板接触的金属膜，该第三部分位于光电转换部分上；以及
通过使用金属膜在半导体基板上形成金属含有部分，
其中，绝缘体膜的第三部分在形成绝缘体膜和形成氧化硅膜之间被减薄，该第三部分位于光电转换部分上。
17.根据权利要求16所述的制造方法，
其中，绝缘体膜是包括氧化硅层和氮化硅层的多层膜，氮化硅层位于氧化硅层和半导体基板之间，
该制造方法还包括：
蚀刻层间绝缘膜和氮化硅层以在层间绝缘膜和氮化硅层中形成孔；以及
在孔中布置导体。
18.根据权利要求13所述的制造方法，还包括：
在形成层间绝缘膜之前去除光电转换部分上的第一氮化硅膜；以及
在形成层间绝缘膜之前去除金属含有部分上的第二氮化硅膜。
19.根据权利要求13所述的制造方法，其中，第二氮化硅膜的一部分位于第一氮化硅膜和层间绝缘膜之间。
20.根据权利要求13所述的制造方法，还包括：
在光电转换部分上方的层间绝缘膜中形成开口；以及
在开口中布置电介质。
CN201810757489.5A 2017-07-11 2018-07-11 光电转换装置及其制造方法和包括光电转换装置的设备 Active CN109244092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310457124.1A CN116705813A (zh) 2017-07-11 2018-07-11 光电转换装置及其制造方法和包括光电转换装置的设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-135608 2017-07-11
JP2017135608A JP6664353B2 (ja) 2017-07-11 2017-07-11 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310457124.1A Division CN116705813A (zh) 2017-07-11 2018-07-11 光电转换装置及其制造方法和包括光电转换装置的设备

Publications (2)

Publication Number Publication Date
CN109244092A true CN109244092A (zh) 2019-01-18
CN109244092B CN109244092B (zh) 2023-05-05

Family

ID=63273064

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810757489.5A Active CN109244092B (zh) 2017-07-11 2018-07-11 光电转换装置及其制造方法和包括光电转换装置的设备
CN202310457124.1A Pending CN116705813A (zh) 2017-07-11 2018-07-11 光电转换装置及其制造方法和包括光电转换装置的设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310457124.1A Pending CN116705813A (zh) 2017-07-11 2018-07-11 光电转换装置及其制造方法和包括光电转换装置的设备

Country Status (5)

Country Link
US (2) US10644055B2 (zh)
JP (1) JP6664353B2 (zh)
CN (2) CN109244092B (zh)
DE (1) DE102018116281B4 (zh)
GB (1) GB2568129B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047862A (zh) * 2019-04-29 2019-07-23 上海华力微电子有限公司 Cmos图像传感器的形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029448A (ja) * 2017-07-27 2019-02-21 キヤノン株式会社 撮像装置、カメラおよび撮像装置の製造方法
US11189650B2 (en) * 2019-04-29 2021-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Image sensor structure and manufacturing method thereof
JP2021019058A (ja) 2019-07-18 2021-02-15 キヤノン株式会社 光電変換装置および機器
US11843022B2 (en) * 2020-12-03 2023-12-12 Sharp Kabushiki Kaisha X-ray imaging panel and method of manufacturing X-ray imaging panel
KR20220140129A (ko) * 2021-04-09 2022-10-18 삼성전자주식회사 반도체 소자의 검출용 패드 구조물
US11916094B2 (en) * 2021-08-02 2024-02-27 Sharp Display Technology Corporation Photoelectric conversion panel and method for manufacturing photoelectric conversion panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800231A (zh) * 2009-01-13 2010-08-11 佳能株式会社 光电转换器件、图像摄取系统和光电转换器件的制造方法
CN102104054A (zh) * 2009-12-17 2011-06-22 夏普株式会社 用于制造固态图像捕获元件的方法
US20110272746A1 (en) * 2010-05-10 2011-11-10 Noriaki Suzuki Solid state imaging device that includes a contact plug using titanium as a contact material, and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3664939B2 (ja) * 2000-04-14 2005-06-29 富士通株式会社 Ｃｍｏｓイメージセンサ及びその製造方法
JP2004015705A (ja) * 2002-06-11 2004-01-15 Minolta Co Ltd 画像読み取り装置
JP4729933B2 (ja) * 2005-02-01 2011-07-20 ソニー株式会社 固体撮像装置の製造方法
KR100827439B1 (ko) * 2006-06-30 2008-05-06 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
JP5493382B2 (ja) * 2008-08-01 2014-05-14 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5558916B2 (ja) * 2009-06-26 2014-07-23 キヤノン株式会社 光電変換装置の製造方法
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法
JP5930650B2 (ja) * 2011-10-07 2016-06-08 キヤノン株式会社 半導体装置の製造方法
JP5991729B2 (ja) * 2011-10-07 2016-09-14 キヤノン株式会社 固体撮像装置の製造方法
JP5991739B2 (ja) * 2012-06-15 2016-09-14 キヤノン株式会社 固体撮像装置およびその製造方法、ならびにカメラ
JP6151499B2 (ja) * 2012-09-11 2017-06-21 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP6184493B2 (ja) * 2013-06-14 2017-08-23 ルネサスエレクトロニクス株式会社 撮像装置の製造方法
JP6193695B2 (ja) 2013-09-13 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6346488B2 (ja) * 2014-04-21 2018-06-20 キヤノン株式会社 半導体装置、固体撮像装置、それらの製造方法およびカメラ
JP6235412B2 (ja) 2014-05-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10373991B2 (en) * 2015-08-19 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device, operating method thereof, and electronic device
JP6664175B2 (ja) 2015-09-11 2020-03-13 キヤノン株式会社 撮像装置及び撮像装置の製造方法
JP2017162925A (ja) 2016-03-08 2017-09-14 キヤノン株式会社 撮像装置の製造方法
CN108878462B (zh) * 2017-05-12 2023-08-15 松下知识产权经营株式会社 摄像装置及照相机系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800231A (zh) * 2009-01-13 2010-08-11 佳能株式会社 光电转换器件、图像摄取系统和光电转换器件的制造方法
CN102104054A (zh) * 2009-12-17 2011-06-22 夏普株式会社 用于制造固态图像捕获元件的方法
US20110272746A1 (en) * 2010-05-10 2011-11-10 Noriaki Suzuki Solid state imaging device that includes a contact plug using titanium as a contact material, and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047862A (zh) * 2019-04-29 2019-07-23 上海华力微电子有限公司 Cmos图像传感器的形成方法
CN110047862B (zh) * 2019-04-29 2021-04-30 上海华力微电子有限公司 Cmos图像传感器的形成方法

Also Published As

Publication number Publication date
DE102018116281B4 (de) 2023-05-25
GB2568129B (en) 2021-02-10
CN116705813A (zh) 2023-09-05
US20200235157A1 (en) 2020-07-23
US11329093B2 (en) 2022-05-10
JP6664353B2 (ja) 2020-03-13
DE102018116281A1 (de) 2019-01-17
US20190019833A1 (en) 2019-01-17
JP2019021660A (ja) 2019-02-07
GB2568129A (en) 2019-05-08
GB201811285D0 (en) 2018-08-29
CN109244092B (zh) 2023-05-05
US10644055B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN109244092A (zh) 光电转换装置及其制造方法和包括光电转换装置的设备
US8866251B2 (en) Solid-state imaging element having optical waveguide with insulating layer
CN102254924B (zh) 固体摄像器件、其制造方法和电子装置
JP5080102B2 (ja) 磁気記憶装置の製造方法および磁気記憶装置
US8916916B2 (en) Imaging device, method of manufacturing the same, and electronic apparatus
US9040341B2 (en) Image device and methods of forming the same
US9123612B2 (en) Semiconductor structure and manufacturing method thereof
TW201344894A (zh) 半導體影像感測元件與方法
JP2008211011A5 (zh)
US11488998B2 (en) Semiconductor apparatus and equipment
US20150349013A1 (en) Method of manufacturing solid-state image sensor, solid-state image sensor, and camera
US10475829B2 (en) Semiconductor apparatus and equipment
CN117438438A (zh) 图像传感器及其制造方法
CN115831989A (zh) 具有深沟隔离结构的图像传感器像素
US9165976B2 (en) Method of manufacturing semiconductor device
JP7009529B2 (ja) 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
US11641000B2 (en) Image sensor and manufacturing method thereof
US20220328535A1 (en) Trench isolation structure for scaled pixel region
US20230225139A1 (en) Image sensor and manufacturing method thereof
JP5476434B2 (ja) 磁気記憶装置の製造方法および磁気記憶装置
KR20230139545A (ko) 반도체 소자 및 이를 포함하는 반도체 메모리 셀
CN114823758A (zh) 半导体装置和包括该半导体装置的图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant