CN109243505B - 存储器的电流感测电路及感测方法 - Google Patents

存储器的电流感测电路及感测方法 Download PDF

Info

Publication number
CN109243505B
CN109243505B CN201710555943.4A CN201710555943A CN109243505B CN 109243505 B CN109243505 B CN 109243505B CN 201710555943 A CN201710555943 A CN 201710555943A CN 109243505 B CN109243505 B CN 109243505B
Authority
CN
China
Prior art keywords
current
voltage
sensing
load
time interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710555943.4A
Other languages
English (en)
Other versions
CN109243505A (zh
Inventor
林宏学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710555943.4A priority Critical patent/CN109243505B/zh
Priority to US16/008,042 priority patent/US10424353B2/en
Publication of CN109243505A publication Critical patent/CN109243505A/zh
Application granted granted Critical
Publication of CN109243505B publication Critical patent/CN109243505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/24Bit-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048Data bus control circuits, e.g. precharging, presetting, equalising
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06Sense amplifier related aspects
    • G11C2207/063Current sense amplifiers

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种存储器的电流感测电路及感测方法。电流感测电路包括预充电电路、感测电流转电压产生器、辅助电流转电压产生器、参考电流转电压产生器以及检测电路。预充电电路在预充电时间区间中提供预充电信号至选中位元线。感测电流转电压产生器将选中位元线的存储单元电流通过第一负载产生感测电压。辅助电流转电压产生器在预充电时间区间中,将选中位元线的部分存储单元电流通过第二负载提供检测电压。参考电流转电压产生器在数据感测时间区间提供参考电压。检测电路依据第二负载产生的被检测电压与参考电压作比较来决定预充电时间区间的终止时间点。

Description

存储器的电流感测电路及感测方法
技术领域
本发明涉及一种存储器的电流感测电路及感测方法,尤其涉及一种可动态调整预充电时间长度的存储器的感测电路及感测方法。
背景技术
在快闪存储器中,快闪存储单元中所存储的数据是通过程序化以及抹除的动作来设定。其中,程序化以及抹除的动作可改变快闪存储单元的临界电压。在进行数据读出动作时,已知技术常通过检测流通过快闪存储单元的电流大小来获知快闪存储单元所存储的数据。
值得一提的,为了加快数据的读出速度,特别是在高密度以及低工作电压的快闪存储单元的设计中,已知技术常通过预充电机制降低感测时间区间所需要的时间长度。然而,已知技术中所应用的预充电机制,常通过固定长度的预充电时间区间或是固定强度的预充电信号来进行,一旦发生过充电的现象时,反而造成感测时间区间所需要的时间长度增加的反效果,减低存储器的整体效能。
发明内容
本发明提供一种存储器的感测电路及感测方法,有效加快读出数据的感测速度。
本发明的存储器的感测电路包括预充电电路、感测电流转电压产生器与其开关、辅助电流转电压产生器与其开关、参考电流转电压产生器与其开关以及检测电路。预充电电路可经由同类型电流转电压产生器耦接至读取存储单元的选中位元线,在预充电时间区间中提供预充电信号至选中位元线。感测电流转电压产生器开关在数据感测时间区间开启,感测电流转电压产生器输出耦接至选中位元线的存储单元电流,并通过第一负载产生感测电压。辅助电流转电压产生器开关在预充电时间区间中开启,辅助电流转电压产生器输出耦接至选中位元线的部分存储单元电流,并通过第二负载提供辅助感测电压。参考电流转电压产生器开关在数据感测时间区间开启,参考电流转电压产生器输出耦接至参考位元线的参考存储单元电流,并通过参考负载产生参考电压。检测电路耦接至第二负载,依据第二负载产生的被检测电压与参考负载产生的参考电压作比较来决定预充电时间区间的终止时间点。
本发明的存储器的感测方法包括:在数据感测时间区间中启动预充电时间区间;在预充电时间区间中经由电流转电压产生器提供预充电电流至耦接读取存储单元的选中位元线;在预充电时间区间中,辅助电流转电压产生器同时耦接至选中位元线,经由读取存储单元的部分电流,通过第二负载提供被检测电压;以及,依据比较第二负载所产生的被检测电压与参考电压作比较来决定预充电时间区间的终止时间点;在数据感测时间区间,启动感测电流转电压产生器开关,感测电流转电压产生器输出耦接至选中位元线的存储单元电流,经由读取存储单元电流,通过第一负载提供感测电压。
基于上述,本发明提供的此种存储器的感测电路及感测方法,利用同类型辅助电流转电压产生器同时耦接至选中位元线,经由其读取存储单元的部分电流并通过第二负载提供一被检测电压,比较第二负载上的被检测电压与参考电压的关系来决定预充电时间区间的终止时间点。因此,本发明提供的此种存储器的感测电路及感测方法可通过提供动态调整的预充电机制以有效加快读出数据的感测速度,提升存储器的工作效能。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1显示本发明一实施例的存储器的感测电路的示意图;
图2A显示本发明另一实施例的感测电路的示意图;
图2B显示本发明图2A实施例的感测电路的另一实施方式的示意图;
图3显示本发明实施例的信号EN1的产生方式的示意图;
图4显示本发明一实施例的存储器的感测方式的流程图。
附图标号说明:
100:感测电路
110、210、210A、210B:预充电电路
120、220:感测电流转电压产生器与开关
130、230:辅助电流转电压产生器与开关
135:参考电流转电压产生器与开关
140、240:检测电路
150、250:电流转电压产生器组
150A:感测电流转电压产生器
150B:辅助电流转电压产生器
150C:参考电流转电压产生器
150R:电流转电压产生器
160、260:主感测放大器
270:参考电流转电压产生器与开关
MC1:读取存储单元
SBL:选中位元线
IS1:感测电流
L1、L2、LR:第一负载(感测)、第二负载(检测)、参考负载
IS2:辅助感测电流
VC1:电压
Vr:参考电压
VC2:被检测电压
PCEN:预充电启动信号
DOUT:读出数据
SEN:感测致能信号
M1~M8:晶体管
IV1:反向器
RMC1:参考存储单元
ISR:参考电流
SA2:辅助感测放大器
LA1:闩锁器
RBL:参考位元线
VB:偏压电压
ColC、ColR:列地址控制信号、参考列控制信号
WLC、WLref:字元地址信号、参考字元信号
ND1:逻辑运算电路
310:脉波产生器
S410~S460:存储器的感测方式的步骤
具体实施方式
请参照图1,图1显示本发明一实施例的存储器的感测电路的示意图。感测电路100包括预充电电路110、感测电流转电压产生器与开关120、辅助电流转电压产生器与开关130、参考电流转电压产生器与开关135、检测电路140、电流转电压产生器组150(包含感测电流转电压产生器150A、辅助电流转电压开关产生器150B以及预充电路径的电流转电压产生器150C)、参考电流转电压产生器150R以及主感测放大器160。预充电电路110经由同类型的电流转电压产生器150C耦接至读取存储单元MC1的选中位元线SBL,并依据信号EN1在预充电时间区间中提供预充电电流至选中位元线SBL,在此,信号EN1依据预充电启动信号PCEN来产生。感测电流产生器与开关120依据感测致能信号SEN启动,在数据感测时间区间通过感测电流转电压产生器150A耦接至选中位元线SBL,提供感测电流IS1至第一负载L1以产生感测电压VC1。辅助电流产生器与开关130依据信号EN1在预充电时间区间中,通过辅助电流转电压产生器150B耦接至选中位元线SBL,提供辅助感测电流IS2至第二负载L2以产生被检测电压VC2。检测电路140则耦接至检测负载L2,依据比较检测负载L2与选中位元线SBL的读取存储单元的部分电流所产生的被检测电压VC2及参考电压Vr来决定预充电时间区间的终止时间点。其中,检测电路140依据比较被检测电压VC2及参考电压Vr来产生预充电禁能信号PCEN。其中,并在当被检测电压VC2小于参考电压Vr时,检测电路140可使预充电启动信号PCEN保持致能(为第一逻辑准位),并使预充电电路110提供预充电信号以对选中位元线SBL进行预充电动作。并且,在当被检测电压VC2上升至等于或略小于参考电压Vr时,检测电路140可使预充电启动信号PCEN禁能(为与第一逻辑准位互补的第二逻辑准位),并使预充电电路110停止提供预充电信号以对选中位元线SBL进行预充电动作。主感测放大器160耦接至感测负载L1,接收感测负载L1上的电压VC1以及参考电压Vr,并依据比较电压VC1以及参考电压Vr来产生读出数据DOUT,因应此最后阶段提供感测电流IS1至感测负载L1所产生感测电压VC1。
参考电流转电压产生器开关135在数据感测时间区间以通过电流转电压产生器组150R提供参考位元线RBL上参考存储单元RMC1的参考电流ISR,并藉以在参考负载LR与电流转电压产生器组150R耦接的端点上产生参考电压Vr。电流转电压产生器150R提供参考存储单元RMC1电流至参考负载LR来产生参考电压Vr。
电流转电压产生器组150中的感测电流转电压产生器150A、辅助电流转电压产生器150B以及参考电流转电压产生器150C分别耦接在感测负载L1、检测负载L2以及预充电电路110与选中位元线SBL的路径间,用以将路径上的电流信号转换为电压信号,此外使用同类型的电流转电压产生器将确保在预充电时间区间中,感测电流IS1相等于辅助感测电流IS2与充电预充电流,三者电流总合来自于读取存储单元MC1电流。
在整体的动作细节中,在数据感测时间区间的初期,感测电路100进入预充电时间区间,并使预充电电路110依据信号EN1提供预充电信号至选中位元线SBL。在此同时,辅助电流转电压产生器150B以及感测电流转电压产生器150A分别提供辅助感测电流IS2以及感测电流IS1,并使辅助感测电流IS2以及感测电流IS1且分别通过检测负载L2以及感测负载L1,其中感测电流IS1、辅助感测电流IS2以及预充电电流,即为流至选中位元线的读取存储单元MC1的电流ISBL。
通过电流转电压产生器150B,检测电路140接收参考电压Vr以及检测负载L2上的被检测电压VC2。检测电路140并通过比较被检测电压VC2与参考电压Vr的电压差来产生预充电启动信号PCEN,其中,在数据感测时间区间开始时,检测电路140可产生被致能的预充电启动信号PCEN,而在当被检测电压VC2的电压值上升至等于或略小于参考电压Vr的电压值时,检测电路140可产生被禁能的预充电启动信号PCEN。其中,预充电启动信号PCEN被致能时,预充电电路110开始并持续提供预充电电流,而在预充电启动信号PCEN被禁能时,预充电电路110停止提供预充电电流,并使预充电时间区间被终止。
在此请注意,在本实施列中,检测负载L2的阻抗值等于参考负载LR乘上一比值,此比值通过与辅助感测电流IS2与读取存储单元MC1电流的比例所决定,也就是说,当于通过同一硬体架构的电流转电压产生器,辅助感测电流IS2相当于感测电流IS1以及预充电电流,在预充电时间区间,均为读取存储单元MC1电流ISBL的三分之一,因此检测负载L2的阻抗值与约为参考负载LR的阻抗值的3倍或略小于3倍。基于此,感测电路100可控制当选中位元线SBL上的电压值被预充电至约等于参考电压Vr的电压值时,使预充电电路110所进行的预充电动作停止,有效防止预充电过充的现象发生。
值得一提的,依据检测负载L2阻抗值与参考负载LR间的预设定的比例关系,可使在同一时间点上,被检测电压VC2的电压值等于或略小于参考电压Vr的电压值。如此一来,可使预充电动作提早被结束,确保预充电过充的现象发生。
以下请参照图2A,图2A显示本发明另一实施例的感测电路的示意图。图2A的感测电路包括预充电电路210、感测电流转电压产生器开关220、辅助电流转电压产生器开关230、检测电路240、电流转电压产生器组250、主感测放大器260以及参考电流转电压产生器开关270。
在本实施例中,预充电电路210通过晶体管M1所形成的开关耦接至电源端VP。其中,晶体管M1受控于信号EN1以导通或断开,并控制预充电电路210的启动与否。预充电电路210可为电流源,并在晶体管M1导通时,通过电流转电压产生器组250提供电流信号的预充电电流至选中位元线SBL。另外,感测电流转电压产生器与开关220、辅助电流转电压产生器与开关230以及参考电流转电压产生器与开关270分别包括由晶体管M3、M2、M4所形成。其中,晶体管M2受控于信号EN1以通过电流转电压产生器组250提供辅助感测电流IS2。晶体管M3、M4则受控于感测致能信号SEN的反向信号以分别通过电流转电压产生器组250提供感测电流IS1及参考电流ISR至感测负载L1及检测负载L2,来产生感测电压VC1及被检测电压VC2。其中,反向器IV1接收感测致能信号SEN并产生感测致能信号SEN的反向信号。
在另一方面,本实施例的参考电流转电压产生器与开关270,在数据感测时间区间启动,参考电流转电压产生器与开关270,通过电流转电压转换器组250提供参考存储单元RMC1电流ISR至参考负载LR来产生参考电压Vr。其中,主感测放大器260接收参考电压Vr以及感测电压VC1,并通过参考电压Vr以及感测电压VC1的电压差,在预充电时间区间结束后,来产生检测结果。
在本实施例中,检测电路240包括辅助感测放大器SA2以及闩锁器LA1。辅助感测放大器SA2接收参考电压Vr以及被检测电压VC2,并通过感测参考电压Vr以及被检测电压VC2的电压差来产生检测结果。闩锁器LA1则耦接至辅助感测放大器SA2的输出端,并依据辅助感测放大器SA2的检测结果来产生预充电启动信号PCEN。
在动作细节方面,闩锁器LA1接收辅助感测放大器SA2的检测结果,并接收感测致能信号SEN。在当感测时间区间被启动的初始时间点,闩锁器LA1可依据发生转态的感测致能信号SEN来致能预充电启动信号PCEN,并藉以启动预充电时间区间。并且,在当辅助感测放大器SA2的检测结果指示被检测电压VC2的电压值不小于参考电压Vr的电压值时,闩锁器LA1可依据辅助感测放大器SA2的检测结果禁能预充电启动信号PCEN,并终止预充电时间区间。在本发明实施例中,闩锁器LA1可以是SR型闩锁器,而辅助感测放大器SA2的硬体架构则可以与主感测放大器260的硬体架构相同。
在本实施例中,电流转电压产生器组250包括多个晶体管M5~M7。晶体管M5串接在检测负载L2及以及选中位元线SBL间;晶体管M6串接在感测负载L1及以及选中位元线SBL间;以及,晶体管M7串接在参考负载LR及以及参考位元线RBL间。晶体管M5~M7均受控于偏压电压VB以进行电流转电压转换动作。每组电流转电压产生器均有相同硬体架构,即晶体管M5~M7为同形同尺寸的晶体管。其中,受控于一偏压电压晶体管的电流转电压产生器只是一个说明范例,其他电路架构的电流转电压产生器,亦可达成本预充电电路感测电路的操作。值得一提的,本实施例中的预充电电路210可平均两等份(预充电电路210A以及210B所形成的预充电电路组对)分别连接至感测负载L1以及晶体管M6的连接点以及检测负载L2以及晶体管M5的连接点,并使预充电电流平均通过晶体管M6及M5,被提供至选中位元线SBL,使在预充电时间区间,保持感测电流IS1与辅助感测电流IS2一致,已确定辅助感测电流IS2与读取存储单元MC1电流的比值。
此外,本实施例中的选中存储单元MC1以及参考存储单元RMC1可具有相同的硬体架构,其中,选中存储单元MC1受控于列地址控制信号ColC以及字元地址信号WLC,参考存储单元RMC1则受控于参考列控制信号ColR以及参考字元信号WLref。选中存储单元MC1以及参考存储单元RMC1可均为快闪存储单元。
以下请参照图2B,图2B显示本发明图2A实施例的感测电路的另一实施方式的示意图。与图2A显示的实施例不同的,在图2B中,预充电电路210是通过独立的晶体管M8以耦接至选中位元线SBL,并通过晶体管M8传送预充电电流至选中位元线SBL。其中,晶体管M8同样受控于偏压电压VB,并用以执行电流转电压转换动作,使充电电流与流经其他电流转电压转换器的电流大致相同。
请参照图3,图3显示本发明实施例的信号EN1的产生方式的示意图。信号EN1可通过逻辑运算电路ND1以及脉波产生器310来产生。其中,脉波产生器310接收感测致能信号SEN,并在数据感测时间区间中依据感测致能信号SEN产生一固定区间的脉波信号。逻辑运算电路ND1则接收脉波产生器310所产生的脉波信号、感测致能信号SEN以及预充电启动信号PCEN,并针对脉波产生器310所产生的脉波信号、感测致能信号SEN以及预充电启动信号PCEN进行反及(NAND)的逻辑运算来产生信号EN1。其中,信号EN1用以启动本发明实施例的感测电路的预充电动作。
在此请注意,通过逻辑运算电路ND1以进行反及(NAND)的逻辑运算仅只是一个说明范例,并不用以限缩本发明的范畴。事实上,其他运算形式的逻辑运算电路也可以被应用在本发明实施例中以产生信号EN1,没有固定的限制。例如当信号EN1为逻辑高准位时可致能感测电路的预充电动作时,可应用执行及(AND)逻辑运算的逻辑运算电路来产生信号EN1。亦或者,当脉波产生器310所产生的脉波信号、感测致能信号SEN以及预充电启动信号PCEN的被致能的逻辑准位有所变更时,可应用执行其他种逻辑运算的逻辑运算电路来产生信号EN1。
以下请参照图4,图4显示本发明一实施例的存储器的感测方式的流程图。步骤S410在数据感测时间区间中启动预充电时间区间,其中的启动预充电时间区间在数据感测时间区间的初始时间点被启动。接着,在步骤S420中,在预充电时间区间中提供预充电电流至耦接读取存储单元的选中位元线,并在步骤S430及S440中分别在数据感测时间区间,通过电流转电压转换器耦接至选中位元线,提供感测电流至第一负载,同时通过同类型电流转电压转换器耦接至参考位元线,提供参考电流至参考负载,以及在预充电时间区间中通过同类型电流转电压转换器同时耦接至选中位元线,提供辅助感测电流至第二负载。在步骤S450中,则依据比较第二负载与选中位元线耦接点上的被检测电压及参考电压来决定预充电时间区间的终止时间点。最终,在步骤S460中,在预充电时间区间终止后,同时关闭辅助感测电流。依据比较读取存储单元的电流、至第一负载产生的感测电压以及参考电压的关系来产生读出数据。此时读取存储单元电流,全部通过第一负载所提供的感测电压及参考电压的电压差值,来产生读出数据。
关于上述各步骤的实施细节,在前述的实施例及实施方式已有详尽的说明,在此恕不多赘述。
综上所述,本发明在预充电时间区间中,通过经由电流转电压产生器同时耦接选中位元线的辅助电流与检测负载提供辅助感测电压,即为被检测电压,并通过检测负载上的被检测电压与参考电压的差值来决定是否停止预充电动作。如此一来,当被选中位元线被预充至等于(或略低于)参考电压的电压准位时,预充电动作可被停止。预充电的过充现象可以被避免,并提升存储器的读取速率。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视申请专利范围所界定的为准。

Claims (12)

1.一种存储器的感测电路,其特征在于,包括:
预充电电路,经由电流转电压产生器耦接至读取存储单元的选中位元线,在预充电时间区间中提供预充电电流至所述选中位元线;
感测电流转电压产生器与开关,在数据感测时间区间,耦接至所述选中位元线,提供感测电流通过第一负载,产生感测电压;
参考电流转电压产生器与开关,在数据感测时间区间,耦接至参考存储单元,提供参考电流通过参考负载,产生参考电压;
辅助电流转电压产生器与开关,在所述预充电时间区间中,耦接至所述选中位元线,提供辅助感测电流通过第二负载,产生被检测电压;以及
检测电路,耦接至所述第二负载,依据比较所述第二负载与所述选中位元线耦接点上的所述被检测电压及所述参考电压来决定所述预充电时间区间的终止时间点。
2.根据权利要求1所述的感测电路,其特征在于,所述第二负载的阻抗值为所述参考负载的阻抗值乘以所述第一负载的阻抗值与所述参考负载的阻抗值的一比值,所述比值通过预充电时间区间所述辅助感测电流与读取存储单元电流的比例来决定。
3.根据权利要求1所述的感测电路,其特征在于,所述检测电路在所述数据感测时间区间被启动时致能预充电启动信号,并在所述被检测电压不小于所述参考电压时禁能所述预充电启动信号,其中所述预充电启动信号用以指示所述预充电时间区间被启动与否。
4.根据权利要求1所述的感测电路,其特征在于,所述感测电流转电压产生器与开关包括:
第一晶体管,依据感测致能信号以导通所述感测电流转电压产生器至所述选中位元线,提供所述感测电流至所述第一负载;
所述参考电流转电压产生器与开关包括:
第二晶体管,依据所述感测致能信号以导通所述参考电流转电压产生器至所述参考存储单元,提供所述参考电流至所述参考负载;
所述辅助电流转电压产生器与开关包括:
第三晶体管,依据预充电启动信号以导通所述辅助电流转电压产生器至所述选中位元线,提供所述辅助感测电流至所述第二负载。
5.根据权利要求1所述的感测电路,其特征在于,还包括:
主感测放大器,耦接所述第一负载并接收所述感测电压及所述参考负载并接收所述参考电压,
其中,所述主感测放大器在所述感测时间区间且当所述预充电时间结束后,比较经由所述感测电流转电压产生器耦接至所述选中位元线上的所述感测电流与所述第一负载产生的电压以及所述参考电压的电压差值以产生读出数据。
6.根据权利要求1所述的感测电路,其中所述检测电路包括:
辅助感测放大器,耦接所述第二负载,接收所述被检测电压,及耦接所述参考负载,接收所述参考电压,依据比较所述被检测电压及所述参考电压产生检测结果;以及
闩锁器,耦接所述辅助感测放大器,接收并闩锁所述检测结果以产生预充电启动信号,
其中所述预充电启动信号用以指示所述预充电时间区间被启动与否。
7.根据权利要求4所述的感测电路,其特征在于,还包括:
电流转电压产生器组,具有多个电流转电压产生器以分别耦接在所述读取存储单元以及所述第一负载、所述第二负载间,以及耦接在所述参考存储单元以及所述参考负载间,依据偏压电压进行电流转电压转换动作。
8.根据权利要求7所述的感测电路,其特征在于,各所述电流转电压产生器包括:
晶体管,串接在对应的存储单元以及对应的负载间,并受控于所述偏压电压。
9.根据权利要求1所述的感测电路,其特征在于,所述预充电电路包括:
预充电电路组对,分别耦接在所述读取存储单元以及所述感测电流转电压产生器之间,以及耦接在所述读取存储单元以及所述辅助电流转电压产生器之间,在预充电时间区,提供预充电电流至所述选中位元线。
10.一种存储器的感测方法,其特征在于,包括:
在数据感测时间区间中启动一预充电时间区间;
在所述预充电时间区间中提供预充电信号至耦接一读取存储单元的选中位元线;
在所述数据感测时间区间,提供感测电流转电压产生器与开关以耦接至所述选中位元线,提供感测电流通过第一负载以提供感测电压;
在所述数据感测时间区间,提供参考电流转电压产生器与开关以耦接至所述参考存储单元,提供参考电流通过参考负载以提供参考电压;
在所述预充电时间区间中,提供辅助电流转电压产生器与开关,同时使所述辅助电流转电压产生器耦接至所述选中位元线,并提供辅助感测电流,以通过第二负载提供被检测电压;以及
依据比较所述第二负载上的所述被检测电压及所述参考电压来决定所述预充电时间区间的终止时间点。
11.根据权利要求10所述的感测方法,其特征在于,所述第一负载的阻抗值与所述参考负载的阻抗值的比值,通过所述辅助感测电流与读取存储单元电流的比例而决定。
12.根据权利要求10所述的感测方法,其特征在于,依据比较所述第二负载与所述辅助电流转电压产生器耦接点上的所述被检测电压及所述参考电压来决定所述预充电时间区间的终止时间点的步骤包括:
在所述数据感测时间区间被启动时致能预充电启动信号;
在所述被检测电压不小于所述参考电压时禁能所述预充电启动信号,
其中所述预充电启动信号用以指示所述预充电时间区间被启动与否。
CN201710555943.4A 2017-07-10 2017-07-10 存储器的电流感测电路及感测方法 Active CN109243505B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710555943.4A CN109243505B (zh) 2017-07-10 2017-07-10 存储器的电流感测电路及感测方法
US16/008,042 US10424353B2 (en) 2017-07-10 2018-06-14 Current-sensing circuit for memory and sensing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710555943.4A CN109243505B (zh) 2017-07-10 2017-07-10 存储器的电流感测电路及感测方法

Publications (2)

Publication Number Publication Date
CN109243505A CN109243505A (zh) 2019-01-18
CN109243505B true CN109243505B (zh) 2021-06-08

Family

ID=64902836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710555943.4A Active CN109243505B (zh) 2017-07-10 2017-07-10 存储器的电流感测电路及感测方法

Country Status (2)

Country Link
US (1) US10424353B2 (zh)
CN (1) CN109243505B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714196B2 (en) * 2018-10-05 2020-07-14 Micron Technology, Inc. Methods for determining data states of memory cells
CN111462802B (zh) * 2019-01-22 2022-05-13 上海汉容微电子有限公司 一种nor闪存的读取电路
US11145337B1 (en) 2020-04-13 2021-10-12 Nantero, Inc. Sense amplifiers
TWI813175B (zh) * 2022-02-22 2023-08-21 華邦電子股份有限公司 記憶體及其感測放大裝置
US12094543B2 (en) 2022-03-25 2024-09-17 Winbond Electronics Corp. Memory and sense amplifying device thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1435840A (zh) * 2002-11-27 2003-08-13 华邦电子股份有限公司 动态预充电的电流感应放大器
CN103531245A (zh) * 2012-07-04 2014-01-22 宜扬科技股份有限公司 非挥发性记忆装置中的位线的检测方法
US20140185401A1 (en) * 2012-12-31 2014-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing circuit, memory device and data detecting method
CN106782649A (zh) * 2015-11-20 2017-05-31 华邦电子股份有限公司 感测放大器电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721220B2 (en) 2002-07-05 2004-04-13 T-Ram, Inc. Bit line control and sense amplification for TCCT-based memory cells
CN100440377C (zh) 2006-04-28 2008-12-03 清华大学 一种应用于快闪存储器的读出放大器电路
JP5607870B2 (ja) * 2008-04-25 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル 電流センス回路及びこれを備えた半導体記憶装置
US8339884B2 (en) 2011-01-14 2012-12-25 Taiwan Semiconductor Manufacturing Company, Inc. Low power and high speed sense amplifier
US8605521B2 (en) * 2011-05-12 2013-12-10 Micron Technology, Inc. Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell
US8743630B2 (en) * 2011-05-23 2014-06-03 Infineon Technologies Ag Current sense amplifier with replica bias scheme
KR101998076B1 (ko) 2012-05-30 2019-07-09 삼성전자 주식회사 집적 회로 및 이를 포함하는 장치들
US8908426B2 (en) * 2012-12-04 2014-12-09 Macronix International Co., Ltd. Cell sensing circuit for phase change memory and methods thereof
JP2015049918A (ja) * 2013-09-03 2015-03-16 マイクロン テクノロジー, インク. 書き込みパルス幅設定方法、データ書き込み方法及び半導体装置
TWI514411B (zh) 2013-10-08 2015-12-21 Macronix Int Co Ltd 感測放大器及其感測方法
US9355734B2 (en) * 2014-03-04 2016-05-31 Silicon Storage Technology, Inc. Sensing circuits for use in low power nanometer flash memory devices
EP3154096B1 (en) 2015-10-08 2021-03-17 Nichia Corporation Light emitting device, integrated light emitting device and light emitting module comprising the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1435840A (zh) * 2002-11-27 2003-08-13 华邦电子股份有限公司 动态预充电的电流感应放大器
CN103531245A (zh) * 2012-07-04 2014-01-22 宜扬科技股份有限公司 非挥发性记忆装置中的位线的检测方法
US20140185401A1 (en) * 2012-12-31 2014-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing circuit, memory device and data detecting method
CN106782649A (zh) * 2015-11-20 2017-05-31 华邦电子股份有限公司 感测放大器电路

Also Published As

Publication number Publication date
US10424353B2 (en) 2019-09-24
US20190013053A1 (en) 2019-01-10
CN109243505A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
CN109243505B (zh) 存储器的电流感测电路及感测方法
US5729492A (en) Sense amplifier having capacitively coupled input for offset compensation
US8339884B2 (en) Low power and high speed sense amplifier
JP2000311493A (ja) 不揮発性半導体記憶装置
JP2000100186A (ja) 半導体記憶装置
KR19980055748A (ko) 플래쉬 메모리 장치
KR100656432B1 (ko) 반도체 메모리의 컬럼 선택신호 제어장치 및 방법
KR100746615B1 (ko) 센스앰프 제어회로 및 반도체 장치
JP6576510B1 (ja) メモリデバイス及びそのテスト読書き方法
US20140376317A1 (en) Reducing the power consumption of memory devices
US5909402A (en) Circuit for driving/controlling sensing amplifier
TWI628663B (zh) 記憶體的電流感測電路及感測方法
US20220076775A1 (en) Test circuit and semiconductor memory system including the test circuit
US7355904B2 (en) Method and apparatus for drain pump operation
KR101038998B1 (ko) 반도체 메모리 장치의 비트라인 프리차지 전압 생성 회로
JP2012094216A (ja) 読出回路、および、半導体記憶装置
CN102426845B (zh) 一种电流模灵敏放大器
US20020021588A1 (en) Read device and read method for semiconductor memory
US8081510B2 (en) Semiconductor integrated circuit and unstable bit detection method for the same
US6961274B2 (en) Sense amplifier
TWI409817B (zh) 快閃記憶體的資料感測模組與感測電路
JPH09161498A (ja) 半導体記憶装置
KR101770890B1 (ko) 자기 저항 메모리에서 셀프 레퍼런스 조정을 이용한 스위칭 감지 방법 및 장치
KR20020043930A (ko) 반도체 메모리 장치
CN116052736A (zh) 灵敏放大器和存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant