CN109219878B - 绝缘电路基板的制造方法、绝缘电路基板及热电转换模块 - Google Patents

绝缘电路基板的制造方法、绝缘电路基板及热电转换模块 Download PDF

Info

Publication number
CN109219878B
CN109219878B CN201780034318.3A CN201780034318A CN109219878B CN 109219878 B CN109219878 B CN 109219878B CN 201780034318 A CN201780034318 A CN 201780034318A CN 109219878 B CN109219878 B CN 109219878B
Authority
CN
China
Prior art keywords
layer
aluminum
titanium
circuit
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780034318.3A
Other languages
English (en)
Other versions
CN109219878A (zh
Inventor
寺崎伸幸
大桥东洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017121741A external-priority patent/JP6904094B2/ja
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of CN109219878A publication Critical patent/CN109219878A/zh
Application granted granted Critical
Publication of CN109219878B publication Critical patent/CN109219878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction
    • H10N10/817—Structural details of the junction the junction being non-separable, e.g. being cemented, sintered or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10219—Thermoelectric component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明的绝缘电路基板的制造方法具备：陶瓷‑铝接合工序，将铝材接合于所述陶瓷基板来形成铝层；钛材配设工序，在所述铝层或所述铝材的表面以所述电路图案的形状配设钛材；钛层形成工序，以在所述铝层或所述铝材的表面层叠有所述钛材的状态进行热处理，从而形成所述钛层；及蚀刻处理工序，将形成有所述钛层的所述铝层蚀刻成所述电路图案的形状。

Description

绝缘电路基板的制造方法、绝缘电路基板及热电转换模块
技术领域
本发明涉及一种具备陶瓷基板及配设于该陶瓷基板的一个面且具有电路图案的电路层的绝缘电路基板的制造方法、绝缘电路基板及热电转换模块。
本申请主张基于2016年6月23日于日本申请的专利申请2016-124667号及2017年6月21日于日本申请的专利申请2017-121741号的优先权，并将其内容援用于此。
背景技术
LED或功率模块等半导体装置或者热电转换模块构成为在由导电材料构成的电路层上接合有半导体元件或热电元件的结构。
为了控制风力发电、电动汽车、混合动力汽车等而使用的大功率控制用功率半导体元件的发热量多，因此作为搭载该功率半导体元件的基板，一直以来广泛利用例如具备由AlN(氮化铝)、Al2O3(氧化铝)等构成的陶瓷基板及在该陶瓷基板的一个面接合导电性优异的金属板来形成的电路层的绝缘电路基板。另外，作为绝缘电路基板，还提供有在陶瓷基板的另一个面形成有金属层的绝缘电路基板。
例如，专利文献1中示出的功率模块构成为具备在陶瓷基板的一个面及另一个面形成有由Al构成的电路层及金属层的绝缘电路基板及经由焊锡材料接合于该电路层上的半导体元件的结构。
并且，构成为在绝缘电路基板的另一个面侧接合有散热器，经由散热器向外部发散从半导体元件传递至绝缘电路基板侧的热的结构。
但是，如专利文献1中记载的功率模块那样由Al构成电路层及金属层时，会在表面形成Al的氧化皮膜，因此无法通过焊锡材料直接接合半导体元件或散热器。
因此，以往例如如专利文献2中公开，在电路层及金属层的表面通过化学镀等形成Ni镀膜之后，焊接半导体元件或散热器。
并且，专利文献3中提出了如下的技术：即，作为焊锡材料的替代，使用包含氧化银粒子与由有机物构成的还原剂的氧化银浆料，接合电路层与半导体元件及金属层与散热器。
然而，如专利文献2中记载，对于在电路层表面及金属层表面形成有Ni镀膜的绝缘电路基板而言，在接合半导体元件及散热器为止的过程中，Ni镀膜的表面因氧化等而变差，经由焊锡材料接合的半导体元件及散热器的接合可靠性有可能下降。并且，在镀Ni工序中，有时进行遮蔽处理，以免在不必要的区域形成Ni镀层而产生电蚀等故障。如此，在进行遮蔽处理的基础上进行电镀处理时，在电路层表面及金属层表面形成Ni镀膜的工序中需要大量的劳动力，存在导致功率模块的制造成本大幅增加的问题。
并且，如专利文献3所示那样使用氧化银浆料来接合电路层与半导体元件及金属层与散热器时，由于Al与氧化银浆料的烧成体之间的接合性差，因此需要预先在电路层表面及金属层表面形成Ag基底层。
因此，专利文献4中提出有将电路层构成为铝层与由铜、镍或银构成的金属部件层的层叠结构的绝缘电路基板。该绝缘电路基板构成为铝层与金属部件层经由钛层接合的结构。
并且，热电转换模块中的电路层由铝等构成时，导致铝向热电元件扩散，有可能导致热电元件的特性变差。因此，为了防止铝向热电元件扩散，考虑在电路层的表面形成钛层作为扩散防止层。
专利文献1：日本专利第3171234号公报
专利文献2：日本特开2004-172378号公报
专利文献3：日本特开2008-208442号公报
专利文献4：日本专利第5725060号公报
但是，在专利文献4中记载的绝缘电路基板或在电路层的表面形成有钛层的绝缘电路基板中，有时为了在电路层形成电路图案而进行蚀刻处理。
其中，作为在对铜或铝进行蚀刻处理时使用的蚀刻剂，例如使用氯化铁。然而，上述蚀刻剂无法对钛层进行蚀刻，因此存在无法对具有钛层的电路层进行蚀刻处理来形成电路图案的问题。
发明内容
本发明是鉴于前述情况而完成的，其目的在于提供一种能够对电路层精度良好且有效地形成电路图案的绝缘电路基板的制造方法、绝缘电路基板及热电转换模块，其中，该电路层具有配设于陶瓷基板的一个面的铝层及形成于该铝层的与所述陶瓷基板相反侧的面的钛层。
为了解决前述课题，本发明的绝缘电路基板的制造方法是具备陶瓷基板及配设于该陶瓷基板的一个面且具有电路图案的电路层的绝缘电路基板的制造方法，该制造方法的特征在于，所述电路层具有配设于所述陶瓷基板的一个面的铝层及形成于该铝层的与所述陶瓷基板相反侧的面的钛层，所述制造方法具备：陶瓷-铝接合工序，将铝材接合于所述陶瓷基板来形成铝层；钛材配设工序，在所述铝层或所述铝材的表面以所述电路图案的形状配设成为钛层的钛材；钛层形成工序，以在所述铝层或所述铝材的表面层叠了所述钛材的状态进行热处理，从而形成所述钛层；及蚀刻处理工序，将形成有所述钛层的所述铝层蚀刻成所述电路图案的形状。
根据该结构的绝缘电路基板的制造方法，具备钛材配设工序及钛层形成工序，因此能够在铝层的表面以电路图案的形状形成钛层。
并且，具备对以电路图案的形状形成有所述钛层的所述铝层进行蚀刻处理的蚀刻处理工序，因此钛层作为抗蚀剂材料发挥作用，能够将铝层蚀刻成电路图案的形状。
如此，通过将钛层用作抗蚀剂材料，能够省略抗蚀剂材料的涂布工序、固化工序或剥离工序，能够有效地进行蚀刻处理工序。
通过以上，能够对具有配设于陶瓷基板的一个面的铝层及形成于该铝层的与所述陶瓷基板相反侧的面的钛层的电路层精度良好且有效地形成电路图案。
其中，本发明的绝缘电路基板的制造方法中，所述电路层可具有层叠于所述钛层的与所述铝层相反侧的面且由铜、镍或银构成的金属部件层，所述制造方法在所述蚀刻处理工序之后具有：金属部件层形成工序，在形成为电路图案的形状的所述钛层的表面形成所述金属部件层。
另外，本发明中，金属部件层由铜或铜合金、镍或镍合金或者银或银合金构成。
此时，具有在形成为电路图案的形状的所述钛层上形成所述金属部件层的金属部件层形成工序，因此能够在钛层上形成由铜、镍或银构成的金属部件层。
通过以上，能够对电路层精度良好且有效地形成电路图案，该电路层具有配设于陶瓷基板的一个面的铝层及在该铝层的与所述陶瓷基板相反侧的面经由钛层层叠且由铜、镍或银构成的金属部件层。
并且，本发明的绝缘电路基板的制造方法中，优选在所述金属部件层形成工序之前具备：钛层清洗工序，对所述钛层的表面进行清洗。
此时，通过对所述钛层的表面进行清洗，能够在所述钛层上可靠地形成金属部件层。
而且，本发明的绝缘电路基板的制造方法中，可以在所述陶瓷-铝接合工序之后实施所述钛材配设工序及所述钛层形成工序。
此时，能够在接合陶瓷基板与铝板来形成铝层之后，在该铝层上以电路图案的形状形成钛层。
并且，本发明的绝缘电路基板的制造方法中，可以在所述钛层形成工序之后实施所述陶瓷-铝接合工序。
此时，能够在铝板上以电路图案的形状形成钛层的基础上，接合铝板与陶瓷基板。
而且，本发明的绝缘电路基板的制造方法中，可以同时实施所述钛层形成工序与所述陶瓷-铝接合工序。
此时，通过同时实施所述钛层形成工序与所述陶瓷-铝接合工序，能够有效地制造具有电路图案的绝缘电路基板。
并且，本发明的绝缘电路基板的制造方法中，优选在所述钛材配设工序之前具备：铝清洗工序，对所述铝层或所述铝材的表面进行清洗。
此时，通过对所述铝层或所述铝材的表面进行清洗，能够可靠地接合所述铝层或所述铝材与钛材来形成钛层。
并且，本发明的绝缘电路基板的制造方法中，优选在所述钛材配设工序之前具备：Si稠化层形成工序，在所述铝层或所述铝材中的形成所述钛层的一侧的面形成以0.03质量％以上且1.0质量％以下的范围内含有Si的Si稠化层。
此时，通过在所述铝层或所述铝材中的形成所述钛层的一侧的面形成上述Si稠化层，能够在钛层与铝层的界面中使Si固溶于Al3Ti，能够抑制过多地形成硬的Al3Ti，并能够抑制在钛层与铝层的接合界面产生裂纹。
本发明的绝缘电路基板是具备陶瓷基板及配设于该陶瓷基板的一个面且具有电路图案的电路层的绝缘电路基板，其特征在于，所述电路层具有配设于所述陶瓷基板的一个面的铝层及形成于该铝层的与所述陶瓷基板相反侧的面的钛层。
该结构的绝缘电路基板中，在铝层的与所述陶瓷基板相反侧的面形成有钛层，因此能够使该钛层作为扩散防止层发挥功能。因此，能够抑制铝层的铝向搭载于电路层的元件扩散。
本发明的热电转换模块的特征在于，在上述的绝缘电路基板的所述电路层上搭载有热电元件。
该结构的热电转换模块中，在形成有形成于铝层的与所述陶瓷基板相反侧的面的钛层的电路层上搭载有热电元件，因此能够防止铝层的铝向热电元件扩散，抑制热电元件特性的变差。
根据本发明，能够提供一种能够对电路层精度良好且有效地形成电路图案的绝缘电路基板的制造方法、绝缘电路基板及热电转换模块，其中，该电路层具有配设于陶瓷基板的一个面的铝层及形成于该铝层的与所述陶瓷基板相反侧的面的钛层。
附图说明
图1是具备本发明的第1实施方式所涉及的绝缘电路基板的功率模块的示意图。
图2是本发明的第1实施方式所涉及的绝缘电路基板的说明图。
图3是本发明的第1实施方式所涉及的绝缘电路基板中的铝层与钛层的接合界面的放大说明图。
图4是说明本发明的第1实施方式所涉及的绝缘电路基板的制造方法的流程图。
图5是本发明的第1实施方式所涉及的绝缘电路基板的制造方法的示意图。
图6是具备本发明的第2实施方式所涉及的绝缘电路基板的功率模块的示意图。
图7是本发明的第2实施方式所涉及的绝缘电路基板的说明图。
图8是说明本发明的第2实施方式所涉及的绝缘电路基板的制造方法的流程图。
图9是本发明的第2实施方式所涉及的绝缘电路基板的制造方法的示意图。
图10是具备本发明的第3实施方式所涉及的绝缘电路基板的热电转换模块的示意图。
图11是本发明的第3实施方式所涉及的绝缘电路基板的说明图。
图12是说明本发明的第3实施方式所涉及的绝缘电路基板的制造方法的流程图。
图13是本发明的第3实施方式所涉及的绝缘电路基板的制造方法的示意图。
具体实施方式
以下，参考附图对本发明的实施方式进行说明。另外，以下的说明中，“钎料(brazing filler material)”并不一定限定于包含铅的材料。
(第1实施方式)
图1中示出利用作为本发明的第1实施方式的绝缘电路基板10的功率模块1。
该功率模块1具备绝缘电路基板10、经由第1焊锡层2接合于该绝缘电路基板10的一个面(图1中的上表面)的半导体元件3及经由第2焊锡层42接合于绝缘电路基板10的下侧的散热器41。
半导体元件3由Si等半导体材料构成。接合绝缘电路基板10与半导体元件3的第1焊锡层2例如设为Sn-Ag系、Sn-Cu系、Sn-In系或者Sn-Ag-Cu系的焊锡材料(所谓的无铅焊锡材料)。
散热器41用于发散绝缘电路基板10侧的热。散热器41由铜或铜合金构成，本实施方式中由无氧铜构成。接合绝缘电路基板10与散热器41的第2焊锡层42例如设为Sn-Ag系、Sn-Cu系、Sn-In系或者Sn-Ag-Cu系的焊锡材料(所谓的无铅焊锡材料)。
并且，如图1及图2所示，本实施方式所涉及的绝缘电路基板10具备陶瓷基板11、配设于该陶瓷基板11的一个面(图1及图2中的上表面)的电路层20及配设于陶瓷基板11的另一个面(图1及图2中的下表面)的金属层30。
陶瓷基板11由绝缘性高的AlN(氮化铝)、Si3N4(氮化硅)、Al2O3(氧化铝)等构成。本实施方式中，由强度优异的Si3N4(氮化硅)构成。并且，陶瓷基板11的厚度被设定为0.2～1.5mm的范围内，本实施方式中，被设定为0.32mm。
如图1及图2所示，电路层20具有配设于陶瓷基板11的一个面的铝层21及经由钛层25层叠于该铝层21的一个面的铜层22(金属部件层)。
其中，电路层20中的铝层21的厚度被设定为0.1mm以上且1.0mm以下的范围内，本实施方式中，被设定为0.4mm。
并且，电路层20中的铜层22的厚度被设定为0.1mm以上且6.0mm以下的范围内，本实施方式中，被设定为1.0mm。
并且，如图2所示，该电路层20上形成有电路图案。
如图1及图2所示，金属层30具有配设于陶瓷基板11的另一个面的铝层31及经由钛层35层叠于该铝层31的另一个面的铜层32(金属部件层)。
其中，金属层30中的铝层31的厚度被设定为0.1mm以上且3.0mm以下的范围内，本实施方式中，被设定为0.4mm。
并且，金属层30中的铜层32的厚度被设定为0.1mm以上且6.0mm以下的范围内，本实施方式中，被设定为1.0mm。
其中，如图5所示，铝层21、31通过在陶瓷基板11的一个面及另一个面接合铝板51、61来形成。
并且，成为铝层21、31的铝板51、61由纯度为99质量％以上的铝(2N铝)构成。另外，Si的含量被设定为0.03质量％以上且1.0质量％以下的范围内。
铜层22、32通过在铝层21、31的一个面及另一个面经由钛层25、35接合由铜或铜合金构成的铜板(金属部件)来形成。本实施方式中，构成铜层22、32的铜板(金属部件)设为无氧铜的轧制板。
并且，如图3所示，在铝层21、31与钛层25、35的接合界面形成有Al-Ti-Si层26、36。
该Al-Ti-Si层26、36通过铝层21、31的Si固溶于铝层21、31的Al原子与钛层25、35的Ti原子相互扩散而形成的Al3Ti来形成。
Al-Ti-Si层26、36的厚度被设定为0.5μm以上且10μm以下，本实施方式中，被设定为3μm。
如图3所示，该Al-Ti-Si层26、36具备形成于钛层25、35侧的第一Al-Ti-Si层26A、36A及形成于铝层21、31侧的第二Al-Ti-Si层26B、36B。即，在铝层21、31与铜层22、32的接合部形成有钛层25、35、第一Al-Ti-Si层26A、36A及第二Al-Ti-Si层26B、36B。
如上所述，这些第一Al-Ti-Si层26A、36A与第二Al-Ti-Si层26B、36B由Si固溶于Al3Ti而成的Al-Ti-Si相构成，第二Al-Ti-Si层26B、36B的Si浓度低于第一Al-Ti-Si层26A、36A的Si浓度。另外，本实施方式中，第一Al-Ti-Si层26A、36A及第二Al-Ti-Si层26B、36B中包含的Si是如后述那样扩散于铝层21、31的Si向Al-Ti-Si层26、36中扩散并稠化的Si。
第一Al-Ti-Si层26A、36A的Si浓度被设定为10原子％以上且30原子％以下，本实施方式中，被设定为20原子％。第二Al-Ti-Si层26B、36B的Si浓度被设定为1原子％以上且10原子％以下，本实施方式中，被设定为3原子％。
接着，参考图4及图5，对作为本实施方式的绝缘电路基板10的制造方法进行说明。
(钛材配设工序S01)
如图4及图5所示，在铝板51、61的表面配设钛材55、65。此时，在成为电路层20的铝板51的表面以电路图案的形状配设钛材55。其中，以电路图案的形状配设钛材55时，可以适用蒸镀或离子镀等成膜法。此时，通过利用金属掩模形成钛膜，能够将钛材55配设成电路图案的形状。并且，也可以将钛箔配设成电路图案的形状。
另外，在成为金属层30的铝板61的表面配设钛材65时，优选配设钛箔。
其中，钛材55、65的厚度优选设定为7μm以上且20μm以下的范围内。
(钛层形成工序及陶瓷-铝接合工序S02)
接着，如图4及图5所示，在陶瓷基板11的一个面配设铝板51及钛材55，在陶瓷基板11的另一个面配设铝板61及钛材65。此时，使Al-Si钎料介于铝板51与陶瓷基板11之间及铝板61与陶瓷基板11之间。
并且，以沿层叠方向对它们进行加压(荷重3～20kgf/cm2(0.29～1.96MPa))的状态配置于真空加热炉内并进行加热。其中，优选真空加热炉内的压力被设定为10-6Pa以上且10-3Pa以下的范围内，加热温度被设定为600℃以上且640℃以下，保持时间被设定为30分钟以上且180分钟以下的范围内。
由此，接合铝板51与陶瓷基板11及陶瓷基板11与铝板61(陶瓷-铝接合工序)。
并且，接合铝板51与钛材55及铝板61与钛材65，从而形成钛层25、35(钛层形成工序)。此时，在铝板51与钛材55及铝板61与钛材65的接合界面形成Al3Ti。另外，铝板51、61以0.03质量％以上且1.0质量％以下的范围含有Si，因此Si固溶于Al3Ti，形成上述Al-Ti-Si层26、36。
另外，在成为电路层20的铝板51以电路图案的形状形成钛层25。
(蚀刻处理工序S03)
接着，如图4及图5所示，对以电路图案的形状形成有钛层25的铝层21进行蚀刻处理。此时，作为蚀刻剂，使用氯化铁。例如，能够在将蚀刻剂(蚀刻液)的氯化铁的浓度设为35重量％～60重量％且以蚀刻温度40℃～60℃进行2分钟～20分钟的条件下进行蚀刻。
其中，钛层25几乎不会被氯化铁蚀刻，因此钛层25作为抗蚀剂材料发挥作用。即，形成有钛层25的部分不被蚀刻，只有未形成钛层25的部分被蚀刻。由此，铝层21也形成为电路图案的形状。
(钛层清洗工序S04)
接着，如图4所示，对钛层25、35中的配设铜层22、32的面进行清洗。其中，钛层25、35的清洗中，使用氨与过氧化氢的混合液。例如，能够使用氨10重量％、过氧化氢3重量％及EDTA(乙二胺四乙酸)12重量％的水溶液。作为清洗条件，可以以温度40℃～50℃、10分钟～30分钟进行清洗。
(铜层形成工序S05)
接着，在钛层25、35的表面接合铜板(金属部件)，从而形成铜层22、32。此时，在接合钛层25、35与铜板(金属部件)时，可以适用固相扩散接合法，也可以使用钎料进行接合。
例如，适用固相扩散接合时，在层叠钛层25、35与铜板(金属部件)并沿层叠方向加压(荷重3～20kgf/cm2)的状态下，将真空加热炉内的压力设为10-6Pa以上且10-3Pa以下的范围内，将加热温度设定为600℃以上且650℃以下，更优选设定为620℃以上且643℃以下，将保持时间设定为30分钟以上且180分钟以下，更优选设定为60分钟以上且120分钟以下的范围内来进行接合即可。
使用钎料进行接合时，在将Cu-P-Sn钎料、Cu-P-Sn-Ni系钎料、Cu-P-Sn-Fe系钎料、Cu-P-Sn-Mn系钎料、Cu-P-Sn-Cr系钎料等钎料箔配置于钛层25、35与铜板(金属部件)之间，并沿层叠方向加压(荷重3～20kgf/cm2)的状态下，将真空加热炉内的压力设定为10-6Pa以上且10-3Pa以下的范围内，将加热温度设定为600℃以上且650℃以下，更优选设定为620℃以上且643℃以下，将保持时间设定为15分钟以上且120分钟以下，更优选设定为30分钟以上90分钟以下的范围内来进行接合即可。
此时，在电路层20侧形成为电路图案的形状的钛层25上配设铜板(金属部件)来进行接合。
通过上述工序，在层叠铝层21、钛层25及铜层22而成的电路层20形成电路图案，制造作为本实施方式的绝缘电路基板10。
根据设为如以上的结构的本实施方式所涉及的绝缘电路基板10的制造方法，具备在铝板51的表面以电路图案的形状配设成为钛层25的钛材55的钛材配设工序S01，因此能够通过之后的钛层形成工序及陶瓷-铝接合工序S02，在铝层21的表面以电路图案的形状形成钛层25。
接着，具备对形成有钛层25的铝层21进行蚀刻处理的蚀刻处理工序S03，因此钛层25作为抗蚀剂材料发挥作用，能够将铝层21蚀刻成电路图案的形状。即，通过将钛层25用作抗蚀剂材料，能够省略抗蚀剂材料的涂布工序、固化工序及剥离工序，能够有效地进行蚀刻处理工序S03。
并且，具有在形成为电路图案的形状的钛层25上接合铜板(金属部件)来形成铜层22的铜层形成工序S05，因此能够在钛层25上以电路图案的形状形成铜层22。
通过以上，能够对层叠铝层21、钛层25及铜层22而成的电路层20精度良好且有效地形成电路图案。
并且，本实施方式中，具有同时实施钛层形成工序与陶瓷-铝接合工序的钛层形成工序及陶瓷-铝接合工序S02，因此能够有效地制造具有电路图案的绝缘电路基板10。
并且，作为本实施方式的绝缘电路基板10的制造方法中，在铜层形成工序S05之前具备对钛层25的表面进行清洗的钛层清洗工序S04，因此能够可靠地接合钛层25与铜板(金属部件)，能够可靠地形成铜层22。
而且，作为本实施方式的绝缘电路基板10的制造方法中，铝板51、61以0.03质量％以上且1.0质量％以下的范围内含有Si，因此在钛层25、35与铝层21、31的接合界面，Si固溶于Al3Ti，从而形成上述Al-Ti-Si层26、36。该Al-Ti-Si层26、36的硬度比较低，因此对其负载热循环时，能够抑制在电路层20及金属层30产生龟裂。
而且，形成于钛层25、35侧的第一Al-Ti-Si层26A、36A的Si浓度高于形成于铝层21、31侧的第二Al-Ti-Si层26B、36B的Si浓度，因此通过Si浓度高的第一Al-Ti-Si层26A、36A抑制Ti原子向铝层21、31侧扩散的现象，能够将Al-Ti-Si层26、36的厚度设为较薄。并且，通过如此将Al-Ti-Si层26、36的厚度设为较薄，能够防止负载热循环时在铝层21、31与铜层22、32的接合部产生裂纹的现象。
并且，形成于铝层21、31侧的第二Al-Ti-Si层26B、36B中包含的Si浓度被设定为1原子％以上且10原子％以下，因此抑制Al原子过多地向钛层25、35侧扩散的现象，能够将第二Al-Ti-Si层26B、36B的厚度设为较薄。第二Al-Ti-Si层26B、36B中的Si浓度较优选为1原子％以上且10原子％以下，但并不限定于此。
而且，形成于钛层25、35侧的第一Al-Ti-Si层26A、36A中包含的Si浓度被设定为10原子％以上且30原子％以下，因此抑制Ti原子过多地向铝层21、31侧扩散的现象，能够将第一Al-Ti-Si层26A、36A的厚度设为较薄。第一Al-Ti-Si层26A、36A中的Si浓度较优选为10原子％以上且30原子％以下，但并不限定于此。
而且，本实施方式中，在电路层20及金属层30的表面形成有变形阻力比较大的铜层22、32，因此负载热循环时抑制电路层20及金属层30的表面变形，能够抑制在接合半导体元件3与电路层20的第1焊锡层2及接合散热器41与金属层30的第2焊锡层42产生龟裂等的现象，能够提高接合可靠性。
并且，导热率良好的铜层22、32形成于电路层20及金属层30的表面，因此能够使来自半导体元件3的热向表面方向扩散而高效地传递至散热器41侧。
(第2实施方式)
接着，对本发明的第2实施方式进行说明。另外，对与第1实施方式相同的结构标注相同符号并省略详细说明。
图6中示出具备本发明的第2实施方式所涉及的绝缘电路基板110的功率模块101。
该功率模块101具备绝缘电路基板110、经由焊锡层2接合于该绝缘电路基板110的一个面(图6中的上表面)的半导体元件3及接合于绝缘电路基板110的下侧的散热器141。
散热器141用于发散绝缘电路基板110侧的热。散热器141由铝或铝合金构成，本实施方式中，由A6063合金构成。绝缘电路基板110与散热器141使用钎料被接合。
如图6及图7所示，绝缘电路基板110具备陶瓷基板11、配设于该陶瓷基板11的一个面的电路层120及配设于陶瓷基板11的另一个面的金属层130。
如图6及图7所示，电路层120具有配设于陶瓷基板11的一个面的铝层121及经由钛层125层叠于该铝层121的一个面的铜层122(金属部件层)。
其中，电路层120中的铝层121的厚度被设定为0.1mm以上且1.0mm以下的范围内，本实施方式中，被设定为0.6mm。
并且，电路层120中的铜层122的厚度被设定为0.1mm以上且6.0mm以下的范围内，本实施方式中，被设定为1.5mm。
并且，如图7所示，该电路层120上形成有电路图案。
其中，如图9所示，铝层121通过在陶瓷基板11的一个面接合铝板151来形成。
其中，成为铝层121的铝板151由纯度为99质量％以上的铝(2N铝)构成。另外，Si的含量被设定为0.03质量％以上且1.0质量％以下的范围内。
如图9所示，铜层122通过在铝层121的一个面经由钛层125接合由铜或铜合金构成的铜板(金属部件)来形成。本实施方式中，构成铜层122的铜板(金属部件)设为无氧铜的轧制板。
并且，在铝层121与钛层125的接合界面，与第1实施方式相同地形成有Si固溶于Al3Ti而成的Al-Ti-Si层。该Al-Ti-Si层通过铝层121的Al原子与钛层125的Ti原子相互扩散而形成Al3Ti并且铝层121的Si固溶于该Al3Ti来形成。
如图9所示，金属层130通过在陶瓷基板11的一个面接合铝板161来形成。本实施方式中，金属层130通过接合纯度为99.99质量％以上的铝(4N铝)的轧制板来形成。另外，所接合的铝板161的厚度被设定为0.1mm以上且1.0mm以下的范围内，本实施方式中，被设定为0.6mm。
接着，参考图8及图9，对作为本实施方式的绝缘电路基板110的制造方法进行说明。
(陶瓷-铝接合工序S101)
首先，如图8及图9所示，在陶瓷基板11的一个面经由Al-Si系的钎料箔(未图示)层叠铝板151。并且，在陶瓷基板11的另一个面经由钎料箔(未图示)层叠铝板161。
接着，以沿层叠方向加压(荷重3～20kgf/cm2)所层叠的铝板151、陶瓷基板11及铝板161的状态配置于真空加热炉内并进行加热。
由此，接合铝板151与陶瓷基板11及陶瓷基板11与铝板161，从而形成铝层121及金属层130。
(铝清洗工序S102)
接着，如图8所示，对铝层121中的配设钛材155的一侧的面进行清洗。另外，铝层121的清洗例如能够使用硫酸5重量％～10重量％水溶液或硝酸5重量％～10重量％水溶液，以温度20℃～30℃、时间30秒～60秒来进行清洗。
(钛材配设工序S103)
接着，如图8及图9所示，在铝层121的表面以电路图案的形状配设钛材155。其中，在以电路图案的形状配设钛材155时，可以适用蒸镀或离子镀等成膜法。此时，通过利用金属掩模形成钛膜，能够将钛材155配设成电路图案的形状。并且，也可以将钛箔配设成电路图案的形状。
其中，钛材155的厚度优选设定为7μm以上且20μm以下的范围内。
(钛层形成工序S104)
接着，如图8及图9所示，在铝层121的表面配设有钛材155的状态下沿层叠方向对它们进行加压(荷重3～20kgf/cm2)，并且以该状态配置于真空加热炉内并进行加热。其中，优选真空加热炉内的压力被设定为10-6Pa以上且10-3Pa以下的范围内，加热温度被设定为600℃以上且640℃以下，保持时间被设定为30分钟以上且180分钟以下的范围内。
由此，接合铝层121与钛材155，钛层125形成为电路图案的形状。此时，在铝层121与钛层125的接合界面形成上述Al-Ti-Si层。
(蚀刻处理工序S105)
接着，如图8及图9所示，对以电路图案的形状形成有钛层125的铝层121进行蚀刻处理。作为蚀刻剂，使用氯化铁。此时，通过使钛层125作为抗蚀膜发挥作用，将铝层121蚀刻成电路图案的形状。
(钛层清洗工序S106)
接着，如图8所示，对钛层125中的配设铜层122的面进行清洗。其中，钛层125的清洗能够与第一实施方式相同地进行。
(铜层形成工序S107)
接着，在形成为电路图案的形状的钛层125的表面接合铜板(金属部件)，从而形成铜层122。此时，在接合钛层125与铜板(金属部件)时，与第一实施方式相同，可以适用固相扩散接合法，也可以使用钎料进行接合。
通过上述工序，在层叠铝层121、钛层125及铜层122而成的电路层120形成电路图案，制造作为本实施方式的绝缘电路基板110。
根据设为如以上的结构的本实施方式所涉及的绝缘电路基板110的制造方法，与第1实施方式相同，具备钛材配设工序S103、钛层形成工序S104、蚀刻处理工序S105及铜层形成工序S107，因此能够对层叠铝层121、钛层125及铜层122而成的电路层120精度良好且有效地形成电路图案。并且，蚀刻处理工序S105中，将钛层125用作抗蚀剂材料，因此能够省略抗蚀剂材料的涂布工序和剥离工序，能够有效地进行蚀刻处理工序S105。
(第3实施方式)
接着，对本发明的第3实施方式进行说明。另外，对与第1实施方式及第2实施方式相同的结构标注相同符号并省略详细说明。
图10中示出具备本发明的第3实施方式所涉及的绝缘电路基板210的热电转换模块201。
该热电转换模块201具备热电元件203及分别配设于该热电元件203的一端侧及另一端侧的绝缘电路基板210。
热电元件203经由接合层202接合于绝缘电路基板210的电路层220。其中，接合层202设为含有银粒子的银浆料的烧成体。
如图10及图11所示，绝缘电路基板210具备陶瓷基板11及配设于该陶瓷基板11的一个面的电路层220。
如图10及图11所示，电路层220具有配设于陶瓷基板11的一个面的铝层221及形成于该铝层221的一个面的钛层225。
其中，电路层220中的铝层221的厚度被设定为0.1mm以上且1.0mm以下的范围内，本实施方式中，被设定为0.6mm。
并且，如图11所示，该电路层220上形成有电路图案。
其中，如图13所示，铝层221通过在陶瓷基板11的一个面接合铝板251来形成。
成为铝层221的铝板251由纯度为99.99质量％以上的铝(4N铝)构成。另外，在铝层221的钛层225侧的界面，形成有Si的含量被设定为0.03质量％以上且1.0质量％以下的范围内的Si稠化层。
并且，在铝层221与钛层225的接合界面，与第1实施方式及第2实施方式相同，形成有Si固溶于Al3Ti而成的Al-Ti-Si层。该Al-Ti-Si层通过铝层221的Al原子与钛层225的Ti原子相互扩散而形成Al3Ti并且Si稠化层的Si固溶于该Al3Ti来形成。
接着，参考图12及图13，对作为本实施方式的绝缘电路基板210的制造方法进行说明。
(Si稠化层形成工序S201)
首先，在由纯度为99.99质量％以上的铝(4N铝)构成的铝板251的一个面形成以0.03质量％以上且1.0质量％以下的范围内含有Si的Si稠化层。
具体而言，通过在铝板251的一个面配设含有Si的Si材料252(例如，Al-Si钎料等)来进行加热处理，使Si材料的Si向铝板251侧扩散，由此形成上述Si稠化层。
其中，通过EPMA(电子射线显微分析仪)的定量分析来测定形成钛层的表面的5处，并将其平均值作为Si浓度。另外，Si浓度为将Al与Si的合计量设为100时的浓度。
(钛材配设工序S202)
接着，如图12及图13所示，在铝板251的一个面(形成有Si稠化层的面)以电路图案的形状配设钛材255。其中，以电路图案的形状配设钛材255时，可以适用蒸镀或离子镀等成膜法。此时，通过利用金属掩模形成钛膜，能够将钛材255配设成电路图案的形状。并且，也可以将钛箔配设成电路图案的形状。
其中，钛材255的厚度优选设定为7μm以上且20μm以下的范围内。
(钛层形成工序S203)
接着，如图12及图13所示，以在铝板251的表面配设钛材255并沿层叠方向加压(荷重3～20kgf/cm2)的状态配置于真空加热炉内并进行加热。其中，优选真空加热炉内的压力被设定为10-6Pa以上且10-3Pa以下的范围内，加热温度被设定为600℃以上且640℃以下，保持时间被设定为30分钟以上且180分钟以下的范围内。
由此，接合铝板251与钛材255，钛层225形成为电路图案的形状。此时，在铝板251与钛层225的接合界面形成上述Al-Ti-Si层。
(陶瓷-铝接合工序S204)
接着，如图12及图13所示，在陶瓷基板11的一个面经由Al-Si系的钎料箔(未图示)层叠形成有钛层225的铝板251。
接着，以沿层叠方向加压(荷重3～20kgf/cm2)所层叠的铝板251及陶瓷基板11的状态配置于真空加热炉内并进行加热。
由此，接合铝板251与陶瓷基板11，从而形成铝层221。
(蚀刻处理工序S205)
接着，如图12及图13所示，对以电路图案的形状形成有钛层225的铝层221进行蚀刻处理。作为蚀刻剂，使用氯化铁。此时，使钛层225作为抗蚀膜发挥作用，由此将铝层221蚀刻成电路图案的形状。
通过上述工序，在层叠铝层221与钛层225而成的电路层220形成电路图案，制造作为本实施方式的绝缘电路基板210。
并且，在热电元件203的一端侧及另一端侧，经由银浆料，分别以电路层220朝向热电元件203侧的方式层叠绝缘电路基板210，并进行加热，由此分别在热电元件203的一端侧及另一端侧接合绝缘电路基板210。由此，制造图10所示的热电转换模块201。
根据设为如以上的结构的本实施方式所涉及的绝缘电路基板210的制造方法，具备钛材配设工序S202、钛层形成工序S203及蚀刻处理工序S205，因此能够对层叠铝层221与钛层225而成的电路层220精度良好且有效地形成电路图案。并且，在蚀刻处理工序S205中将钛层225用作抗蚀剂材料，因此能够省略抗蚀剂材料的涂布工序和剥离工序，能够有效地进行蚀刻处理工序S205。
并且，本实施方式中，具有Si稠化层形成工序S201，其在由纯度99.99质量％以上的铝(4N铝)构成的铝板251的形成钛层225的一侧的面，形成以0.03质量％以上且1.0质量％以下的范围内含有Si的Si稠化层，因此即使由纯度为99.99质量％以上的铝(4N铝)构成电路层220的铝层221，也能够在铝层221与钛层225之间，与第1实施方式及第2实施方式相同地形成Al-Ti-Si层。
并且，根据本实施方式所涉及的绝缘电路基板210及热电转换模块201，在铝层221的与陶瓷基板11相反侧的面形成有钛层225，因此能够使该钛层225作为扩散防止层发挥功能。由此，能够抑制铝层221的铝向搭载于电路层220的热电元件203扩散的现象。由此，能够抑制热电元件203的特性变差。
以上，对本发明的实施方式进行了说明，但本发明并不限定于此，能够在不脱离本发明的技术思想的范围内适当进行变更。
例如，上述实施方式中，对接合铝层与作为金属部件层的由铜构成的铜层的情况进行了说明，但也可以代替铜层，接合由镍或镍合金构成的镍层或者由银或银合金构成的银层。
代替铜层形成镍层时，焊接性变得良好，能够提高该镍层与半导体元件或散热器的接合可靠性。而且，通过固相扩散接合来形成镍层时，不需要通过化学镀等形成Ni镀膜时进行的遮蔽处理，因此能够降低制造成本。此时，镍层的厚度优选设定为1μm以上且30μm以下。镍层的厚度小于1μm时，该镍层与半导体元件或散热器的接合可靠性的提高效果有可能消失，超过30μm时，镍层成为热阻体，有可能无法有效地传热。并且，通过固相扩散接合来形成镍层时，固相扩散接合能够以与形成铜层时相同的条件形成。
代替铜层形成银层时，例如使用包含氧化银粒子及由有机物构成的还原剂的氧化银浆料来接合半导体元件或散热器时，氧化银还原而成的银与银层连接即成为相同种类的金属彼此的接合，因此能够提高接合可靠性。而且，形成导热率良好的银层，因此能够使热向表面方向扩散而有效地传递热。此时，银层的厚度优选设定为1μm以上且20μm以下。银层的厚度小于1μm时，该银层与半导体元件或散热器的接合可靠性的提高效果有可能消失，超过20μm时，无法体现接合可靠性提高效果，导致成本增加。并且，通过固相扩散接合来形成银层时，固相扩散接合能够以与形成铜层时相同的条件形成。
并且，第1实施方式及第2实施方式中，作为成为铝层的铝板，举出纯度为99质量％以上的2N铝且Si含量为0.03质量％以上且1.0质量％以下的范围内的铝板为例进行了说明，但并不限定于此，也可以使用其他铝材。
其中，使用如纯度为99.99质量％以上的4N铝等那样不含有Si的铝材时，如第3实施方式所示，可以事先将铝材中的形成钛层的表面的Si浓度调整为0.03质量％～1.0质量％。其中，通过EPMA的定量分析来测定形成钛层的表面的5处，并将其平均值作为Si浓度。另外，Si浓度为将Al与Si的合计量设为100时的浓度。
产业上的可利用性
根据本发明所涉及的绝缘电路基板的制造方法，能够对电路层精度良好且有效地形成电路图案。并且，本发明的绝缘电路基板适于LED或功率模块等半导体装置或者热电转换模块。
符号说明
10、110、210 绝缘电路基板
11 陶瓷基板
20、120、220 电路层
30、130 金属层
21、121、221 铝层
22、122 铜层(金属部件层)
51、151、251 铝板(铝材)
25、125、225 钛层
55、155、255 钛材
201 热电转换模块
203 热电元件

Claims (9)

1.一种绝缘电路基板的制造方法，所述绝缘电路基板具备陶瓷基板及配设于该陶瓷基板的一个面且具有电路图案的电路层，所述制造方法的特征在于，
所述电路层具有配设于所述陶瓷基板的一个面的铝层及形成于该铝层的与所述陶瓷基板相反侧的面的钛层，
所述制造方法具备：
陶瓷-铝接合工序，将铝材接合于所述陶瓷基板来形成铝层；
钛材配设工序，在所述铝层或所述铝材的表面以所述电路图案的形状配设成为钛层的钛材；
钛层形成工序，以在所述铝层或所述铝材的表面层叠了所述钛材的状态进行热处理，从而形成所述钛层；及
蚀刻处理工序，将形成有所述钛层的所述铝层蚀刻成所述电路图案的形状，
而且，在所述钛材配设工序之前具备：Si稠化层形成工序，通过在所述铝层或所述铝材中的形成所述钛层的一侧的面配设含有Si的Si材料来进行加热处理，由此在所述铝层或所述铝材中的形成所述钛层的一侧的面形成以0.03质量％以上且1.0质量％以下的范围内含有Si的Si稠化层。
2.根据权利要求1所述的绝缘电路基板的制造方法，其特征在于，
所述电路层具有层叠于所述钛层的与所述铝层相反侧的面且由铜或铜合金、镍或镍合金或者银或银合金构成的金属部件层，
所述制造方法在所述蚀刻处理工序之后具备：金属部件层形成工序，在形成为电路图案的形状的所述钛层的表面形成所述金属部件层。
3.根据权利要求2所述的绝缘电路基板的制造方法，其特征在于，
在所述金属部件层形成工序之前具备：钛层清洗工序，对所述钛层的表面进行清洗。
4.根据权利要求1至3中任一项所述的绝缘电路基板的制造方法，其特征在于，
在所述陶瓷-铝接合工序之后，实施所述钛材配设工序及所述钛层形成工序。
5.根据权利要求1至3中任一项所述的绝缘电路基板的制造方法，其特征在于，
在所述钛层形成工序之后，实施所述陶瓷-铝接合工序。
6.根据权利要求1至3中任一项所述的绝缘电路基板的制造方法，其特征在于，同时实施所述钛层形成工序与所述陶瓷-铝接合工序。
7.根据权利要求1至3中任一项所述的绝缘电路基板的制造方法，其特征在于，
在所述钛材配设工序之前具备：铝清洗工序，对所述铝层或所述铝材的表面进行清洗。
8.一种绝缘电路基板，其具备陶瓷基板及配设于该陶瓷基板的一个面且具有电路图案的电路层，所述绝缘电路基板的特征在于，
所述电路层具有配设于所述陶瓷基板的一个面的铝层及形成于该铝层的与所述陶瓷基板相反侧的面的钛层，
在所述铝层的所述钛层侧的界面，形成有Si的含量被设定为0.03质量％以上且1.0质量％以下的范围内的Si稠化层，在所述铝层与所述钛层的接合界面，形成有Si固溶于Al3Ti而成的Al-Ti-Si层。
9.一种热电转换模块，其特征在于，
在权利要求8所述的绝缘电路基板的所述电路层上搭载有热电元件。
CN201780034318.3A 2016-06-23 2017-06-23 绝缘电路基板的制造方法、绝缘电路基板及热电转换模块 Active CN109219878B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-124667 2016-06-23
JP2016124667 2016-06-23
JP2017121741A JP6904094B2 (ja) 2016-06-23 2017-06-21 絶縁回路基板の製造方法
JP2017-121741 2017-06-21
PCT/JP2017/023272 WO2017222061A1 (ja) 2016-06-23 2017-06-23 絶縁回路基板の製造方法、絶縁回路基板、熱電変換モジュール

Publications (2)

Publication Number Publication Date
CN109219878A CN109219878A (zh) 2019-01-15
CN109219878B true CN109219878B (zh) 2022-06-03

Family

ID=60783869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780034318.3A Active CN109219878B (zh) 2016-06-23 2017-06-23 绝缘电路基板的制造方法、绝缘电路基板及热电转换模块

Country Status (2)

Country Link
CN (1) CN109219878B (zh)
WO (1) WO2017222061A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370768B1 (en) * 1997-07-28 2002-04-16 Hitachi, Ltd. Circuit board, a method for manufacturing same, and a method of electroless plating
JP2003078086A (ja) * 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
CN103238380A (zh) * 2010-12-28 2013-08-07 株式会社德山 金属化基板、金属糊剂组合物、以及金属化基板的制造方法
JP2015070063A (ja) * 2013-09-27 2015-04-13 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
CN105189109A (zh) * 2013-03-14 2015-12-23 三菱综合材料株式会社 接合体、功率模块用基板及自带散热器的功率模块用基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5272265A (en) 1975-12-12 1977-06-16 Komatsu Mfg Co Ltd Method of detecting close contact of bolt
JPH07142858A (ja) * 1993-11-15 1995-06-02 Toshiba Corp セラミックス配線基板の製造方法
JP3171234B2 (ja) 1997-03-26 2001-05-28 三菱マテリアル株式会社 ヒートシンク付セラミック回路基板
JP2003309294A (ja) * 2002-02-12 2003-10-31 Komatsu Ltd 熱電モジュール
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
JP5869781B2 (ja) * 2011-05-27 2016-02-24 昭和電工株式会社 絶縁基板用積層材の製造方法
JP6201903B2 (ja) * 2014-06-09 2017-09-27 トヨタ自動車株式会社 熱電変換システム
JP2016124667A (ja) 2014-12-29 2016-07-11 ニスカ株式会社 給紙装置
JP2017121741A (ja) 2016-01-07 2017-07-13 キヤノンファインテック株式会社 記録装置および記録方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370768B1 (en) * 1997-07-28 2002-04-16 Hitachi, Ltd. Circuit board, a method for manufacturing same, and a method of electroless plating
JP2003078086A (ja) * 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
CN103238380A (zh) * 2010-12-28 2013-08-07 株式会社德山 金属化基板、金属糊剂组合物、以及金属化基板的制造方法
CN105189109A (zh) * 2013-03-14 2015-12-23 三菱综合材料株式会社 接合体、功率模块用基板及自带散热器的功率模块用基板
JP2015070063A (ja) * 2013-09-27 2015-04-13 三菱マテリアル株式会社 パワーモジュール用基板の製造方法

Also Published As

Publication number Publication date
CN109219878A (zh) 2019-01-15
WO2017222061A1 (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
CN107534033B (zh) 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法
KR102097177B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
KR102130868B1 (ko) 접합체, 파워 모듈용 기판, 및 히트 싱크가 부착된 파워 모듈용 기판
JP5725060B2 (ja) 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
KR102154889B1 (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP5067187B2 (ja) ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
KR102154369B1 (ko) 파워 모듈
KR20170046649A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
KR20150135275A (ko) 파워 모듈
JP5725061B2 (ja) パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
US10798824B2 (en) Method for manufacturing insulated circuit board, insulated circuit board, and thermoelectric conversion module
JP6432208B2 (ja) パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP6750422B2 (ja) 絶縁回路基板の製造方法、及び、絶縁回路基板、パワーモジュール、ｌｅｄモジュール、熱電モジュール
CN109219878B (zh) 绝缘电路基板的制造方法、绝缘电路基板及热电转换模块
WO2016167217A1 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
JP2015149349A (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP2005050886A (ja) 複合基板及びその製造方法
JP6287681B2 (ja) 接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JP6439489B2 (ja) パワーモジュール用基板の製造方法及びパワージュールの製造方法
JP6273971B2 (ja) 放熱板付パワーモジュール用基板の製造方法
JP5865921B2 (ja) 回路基板およびそれを用いた電子装置
JP2018137277A (ja) 銅／アルミニウム接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法
JP2018149580A (ja) 接合用多層シート及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant