CN109216262A - 半导体装置的内连结构 - Google Patents

半导体装置的内连结构 Download PDF

Info

Publication number
CN109216262A
CN109216262A CN201710983975.4A CN201710983975A CN109216262A CN 109216262 A CN109216262 A CN 109216262A CN 201710983975 A CN201710983975 A CN 201710983975A CN 109216262 A CN109216262 A CN 109216262A
Authority
CN
China
Prior art keywords
ditches
irrigation canals
interlayer hole
barrier
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710983975.4A
Other languages
English (en)
Other versions
CN109216262B (zh
Inventor
郭子骏
何建新
李明翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109216262A publication Critical patent/CN109216262A/zh
Application granted granted Critical
Publication of CN109216262B publication Critical patent/CN109216262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一种半导体装置的内连结构。内连结构包含介层窗、与介层窗顶部具有重叠区域的沟渠，以及与介层窗底部具有重叠区域的第一导电材料层。内连结构也可包括形成于介层窗中的第二导电材料层，以及形成于沟渠中的第三导电材料层。第二导电材料层接触第一导电材料层，且二个导电材料层之间没有阻障。介层窗底部缺少阻障可减少内连结构的接触阻抗。

Description

半导体装置的内连结构
技术领域
本揭露是有关于一种半导体装置的内连结构及其形成方法，且特别是有关于一种介层窗底部表面没有阻障层的内连结构及其形成方法，其可降低内连结构整体的阻抗。
背景技术
随着半导体科技的进步，缩小内连结构尺寸，以容置渐增的装置密度。此内连结构尺寸的缩减增加了制造具有低阻抗和高信赖度的内连结构的半导体制造过程的复杂度。
发明内容
本揭露的一个态样在于提供一种在介层窗的底部表面不具有阻障层的内连结构。所述内连结构包含第一导电材料层。内连结构也可包括位于第一导电材料层上的绝缘材料层。内连结构也包括形成于绝缘材料层中的介层窗。介层窗的底部对第一导电材料层敞开。内连结构也包括形成于绝缘材料层中的介层窗上的沟渠。内连结构也包括形成于介层窗中的第二导电材料层。第二导电材料层与第一导电材料层接触。内连结构也包括形成于沟渠中的第三导电材料层。
附图说明
通过以下详细说明并配合附图阅读，可更容易理解本揭露。在此强调的是，按照产业界的标准做法，各种特征并未按比例绘制，仅为说明之用。事实上，为了清楚的讨论，各种特征的尺寸可任意放大或缩小。
图1A为根据一些实施例绘示示范的内连结构的上视图；
图1B为根据一些实施例沿图1A剖线A-A’绘示示范的内连结构的剖面图；
图2A至图2F为根据一些实施例绘示在形成过程中的示范内连结构的剖面图；
图3A至图3C为根据一些实施例绘示以双镶嵌制程所形成的示范的内连结构的剖面图；
图4A至图4G绘示选择性移除介层窗加沟渠阻障的一部分所形成的示范的内连结构的剖面图；
图5A至图5C绘示以双镶嵌制程所形成的示范的内连结构的剖面图；
图6A至图6E为根据一些实施例绘示不形成选择性介层窗加沟渠阻障而形成的示范的内连结构的剖面图；
图7A至图7D为根据一些实施例绘示具有自形成阻障的示范的内连结构的剖面图；
图8为根据一些实施例绘示示范的内连结构的形成方法的流程图。
以下将配合参考的附图说明范例的实施例。在附图中，相似的元件符号通常指相同、功能性类似及/或结构类似的元件。
具体实施方式
下面的揭露提供了许多不同的实施例或例示，用于实现本揭露的不同特征。部件和安排的具体实例描述如下，以简化本揭露的揭露。当然，这些是仅仅是例示并且不意在进行限制。例如，在接着的说明中叙述在第二特征上方或上形成第一特征可以包括在第一和第二特征形成直接接触的实施例，并且还可以包括一附加特征可以形成第一特征的形成第一和第二特征之间的实施例，从而使得第一和第二特征可以不直接接触。此外，本公开可以在各种例示重复元件符号和/或字母。这种重复是为了简化和清楚的目的，并不在本身决定所讨论的各种实施例和/或配置之间的关系。
此外，空间相对术语，如“之下”、“下方”、“低于”、“上方”、“高于”等，在本文中可以用于简单说明如图中所示元件或特征对另一元件(多个)或特征(多个特征)的关系。除了在附图中描述的位向，空间相对术语意欲包含元件使用或步骤时的不同位向。元件可以其他方式定位(旋转90度或者在其它方位)，并且本文中所使用的相对的空间描述，同样可以相应地进行解释。
特别说明的是，说明书中所提的“一实施例”、“一个实施例”、“一个示范实施例”、“示范”等，是指所说明的实施例可包括特定的特征、结构或性质，但每个实施例并不一定包括所述特定的特征、结构或性质。再者，上述字眼不一定指相同实施例。进一步，当一实施例针对特定特征、结构或性质说明时，在其他实施例中施行上述特定特征、结构或性质，应属于本领域的技术人员的通常知识，无论其他实施例是否明确说明。
可以了解的是，此处的措辞和用语是为了说明而非加以限制，以使本技术相关领域的人员可根据所教示的内容，诠释本说明书的措辞和术语。
此处所使用“约”的用语是指一所给量的值在该值的±10％内变化，除非有特别注记者。
此处所使用“选择性”的用语相当于二个材料在相同制程条件下，其成长速率、沉积速率、蚀刻速率或移除速率的比值。“选择性的”、“选择性地”、“排除的”、“排除地”的用语是当一材料在预定表面上的成长速率、沉积速率、蚀刻速率或移除速率为非预定表面上者的至少10倍时所使用。“微量(minimal)”的用语是用来指一材料的厚度小于所述材料的单层厚度。
此处所使用的“基材”的用语说明一材料，其中后续材料层是施加在所述材料上。基材本身可被图案化，且施加在基材上的材料也可被图案化，或可维持不被图案化。再者，“基材”可为任何各式各样的半导体材料，例如像是：硅、锗、砷化镓、磷化铟等。或者，基材可为电性不导电材料，例如像是：玻璃或蓝宝石晶圆。
此处所使用的“高k”的用语相当于高介电常数。在半导体装置结构和制程的领域中，高介电常数相当于大于二氧化硅介电常数的介电常数(即大于3.9)。
此处所使用的“垂直”的用语代表名义上与基材表面成直角。
此处所使用的“介层窗”的用语相当于具有顶部、底部和侧壁的垂直孔。介层窗的顶部相当于介层窗的高界线，介层窗的底部相当于介层窗的低界线。高和低都是指相较于较低处的基材的垂直方位。
此处所使用的“沟渠”的用语相当于盒子状结构，其具有顶部、底部和至少一侧壁。沟渠通常具有大于其宽度的长度。沟渠不一定具有尖棱角或锐边。沟渠可具有不同尺寸、不同形状和不同长度方向的不同区段。
此处所使用的“形成”或“所形成”的用语相当于加入或移除一或多个元件的一或多个操作。
本揭露提供各种示范的半导体装置中的内连结构。本揭露也提供制造内连结构的示范方法，所述内连结构在小尺寸及高深宽比的结构中具有低内连阻抗和低接触阻抗。
图1A为根据一些实施例绘示示范的内连结构的上视图。图1B为根据一些实施例沿图1A剖线A-A’绘示示范的内连结构的剖面图。请参考图1A，内连结构形成在基材100上。在一些实施例中，底层导体101可形成在基材100上。例如：底层导体101可形成为与基材100接触。或者，例如：内连结构的一或多个中介层或绝缘材料可形成在底层导体101和基材100之间。在一些实施例中，底层导体101可为内连结构的金属图案化层。金属图案化层可包括金属及/或阻障层，以避免金属扩散至底层导体101中。在一些实施例中，底层导体101可为形成在硅上的导电区的图案化层，例如像是：场效晶体管装置的植入源极或漏极区。
请参考图1B，绝缘材料层102形成于底层导体101上。绝缘材料层102可由绝缘材料制得。所述绝缘材料例如包括未掺杂的二氧化硅、掺杂的二氧化硅、具有或不具有掺质的氮化硅，及具有或不具有掺质的氮氧化硅。在一些实施例中，绝缘材料层102可包括由根据一些实施例的不同绝缘材料所制成的多个层。
请参考图1A，介层窗104和沟渠105可形成在绝缘材料层102中。请参考图1B，剖面图绘示介层窗104的底部接触底层导体101的顶表面的一部分。介层窗104的顶部接触沟渠105的底部的一部分。图1A和图1B显示在两个内连结构重叠的区域，沟渠105底部的宽度(在图1A中标注为“b”)宽于介层窗104顶部的宽度(在图1A中标注为“a”)。沟渠105的宽度可大于、小于或相同于介层窗104的宽度。在未重叠区域中的沟渠105的宽度(在图1A中标注为“c”)也可为大于、小于或相同于在重叠区域中的沟渠105的宽度b。在一些实施例中，宽度a、宽度b和宽度c的每一者为1nm至50nm。例如：宽度a、宽度b和宽度c的每一者可为10nm至30nm(例如约20nm)。在一些实施例中，沟渠的平均宽度可为10nm至30nm。在一些实施例中，介层窗的深宽比(即高度和宽度的比值)可为0.5至100。例如：介层窗的深宽比可大于10。在一些实施例中，沟渠的深宽比可为0.5至10。在一些实施例中，介层窗104和沟渠105可具有各自的高度h1和高度h2。在一些实施例中，高度比值h1/h2可为小于约1或大于约20。在一些实施例中，高度比值h1/h2可为约1至约20。请参考图1A，介层窗的顶部分具有长方形的形状。介层窗可呈不同形状(例如，圆形、椭圆形、具有圆角的长方形等)。
请参考图1B，在一些实施例中，在形成介层窗104和沟渠105后，形成介层窗加沟渠阻障106的层。在一些实施例中，介层窗加沟渠阻障106的层形成在沟渠105的侧壁、沟渠105的底部和介层窗104的侧壁。在介层窗104和底层导体101之间的重叠区域上方，仅微量或没有介层窗加沟渠阻障106形成。
在一些实施例中，介层窗加沟渠阻障106的厚度为至在一些实施例中，介层窗加沟渠阻障106的厚度为至或至当内连结构的尺寸缩小以容纳渐增的装置密度，可选择具有低厚度的介层窗加沟渠阻障106，以增加内连结构中导电材料的比例。例如：介层窗加沟渠阻障106的厚度可为至介层窗加沟渠阻障106可包括金属(例如钽、钛钨(TiW)、及/或其他金属或合金)、金属氧化物(例如氧化铝、氧化锰、氧化铬、氧化铌、氧化钛及/或上述的组合)、金属氮化物(例如氮化钽、氮化钛)、有机硅烷(例如具有长烷链的三甲氧基硅烷)、有机磷烷、其他适合的材料及/或上述的组合。
请参考图1B，在一些实施例中，沟渠阻障109形成在沟渠105的侧壁和沟渠105的底部上。沟渠阻障109接触介层窗加沟渠阻障106和介层窗导体107的顶表面。
在一些实施例中，沟渠阻障109包括金属(例如钽)、金属(例如钽、钛钨、及/或其他金属或合金)、金属氧化物(例如氧化铝、氧化锰、氧化铬、氧化铌、氧化钛及/或上述的组合)、金属氮化物(例如氮化钽、氮化钛)、金属化合物(例如氧化铝、氧化锰、氧化铬、氧化铌、氧化钛及/或上述的组合)、含碳材料(例如石墨烯)、其他适合的材料及/或上述的组合。例如：石墨烯基底的沟渠阻障层109可透过任何适合的方法来形成，例如像是通过化学气相沉积、等离子加强型化学气相沉积、其他沉积制程及/或上述组合。在一些实施例中，在形成石墨烯基底的沟渠阻障层前，钝化层先沉积在暴露出的金属表面上。钝化层可由任何适合的材料来形成，例如像是芳香族化合物、具有官能基的长碳链化合物、其他适合的材料，及/或上述的组合。在一些实施例中，所述官能基包括酸、胺、膦、其他适合的官能基，及/或上述的组合。在一些实施例中，在沉积石墨烯材料前，催化层也可先形成在沟渠105中暴露出的介电层表面上。在一些实施例中，催化层不形成在沟渠105中的介层窗导体107的表面。催化层可由铁、镍、钴、其他适合的材料，及/或上述的组合所形成。钝化层和催化层可在化学气相沉积或等离子加强型化学气相沉积中，与前驱物反应，以形成石墨烯基底的沟渠阻障层。在一些实施例中，沟渠阻障109的厚度为至在一些实施例中，沟渠阻障109的厚度为至在一些实施例中，沟渠阻障109的厚度为至在一些实施例中，沟渠阻障109的厚度可为至
请参考图1B，以介层窗导体107填入介层窗104中。以沟渠导体108填入沟渠105中。如图1B所绘示，介层窗导体107接触底层导体101及介层窗加沟渠阻障106。沟渠导体108接触沟渠阻障109。在沟渠105和介层窗104重叠的区域，沟渠导体108电性耦合至介层窗导体107。
如图1B所绘示，介层窗导体107的顶表面位于或几乎位于与介层窗104的顶介面等高。在一些实施例中，介层窗导体107的顶表面可高于或低于介层窗104的顶介面。
图2A至图2F为根据一些实施例绘示图1B所示的内连结构的形成过程中的示范内连结构的剖面图。在一些实施例中，内连结构形成在基材100(未于图2A至图2F中绘示)上。底层导体101形成在基材100上。在一些实施例中，底层导体101包含铜、钴、镍、钌、铑、铱、锇、铝、铟、钨或纳米碳管。在一些实施例中，底层导体101包含与硼、铝、钛、铬、锰、铌、钯、银、铟或金合金化的金属。绝缘材料层102形成于底层导体101上。在一些实施例中，绝缘材料层102是通过化学气相沉积、等离子加强型化学气相沉积、旋涂制程、物理气相沉积或原子层沉积来形成。在一些实施例中，绝缘材料层102包括氧化硅(SiOx)、掺杂的硅酸玻璃及/或低介电常数(k)材料。
请参考图2A，介层窗104和沟渠105形成于绝缘材料层102中。可施行多个微影、沉积、干式蚀刻和湿式蚀刻操作，以定义图案并形成介层窗104和沟渠105于绝缘材料层102中。在一些实施例中，介层窗104和沟渠105使用分开的蚀刻步骤形成。在一些实施例中，介层窗104和沟渠105使用相同的蚀刻步骤形成。
请参考图2B，根据一些实施例，介层窗加沟渠阻障106选择性地形成在沟渠105的侧壁、沟渠105的底部和介层窗104的侧壁上。微量或没有介层窗加沟渠阻障106形成在介层窗104和底层导体101之间的重叠区域。如图2B所绘示的选择性地形成介层窗加沟渠阻障106的各种示范方法将于下述段落讨论。
在一些实施例中，选择性形成介层窗加沟渠阻障106是通过选择性沉积介层窗加沟渠阻障106来实现。在一些实施例中，通过化学气相沉积、等离子加强型化学气相沉积、原子层沉积、自组装单分子膜(self-assembled monolayer；SAM)制程，沉积介层窗加沟渠阻障106于绝缘材料层102的表面上，以形成介层窗加沟渠阻障106。在一些实施例中，化学气相沉积或原子层沉积制程的前驱物在绝缘材料(例如绝缘材料层102)和导电材料(例如底层导体101)之间具有非常高的选择性。例如：可选用对介电表面具有较大亲和力的前驱物。此外，钝化层可吸附在金属表面上，以强化化学气相沉积或原子层沉积制程的选择性。钝化层可如为有机酸、硫醇、胺、膦、其他适合的钝化层或上述的组合。因此，介层窗加沟渠阻障106的沉积发生于绝缘材料层102上，但微量沉积于底层导体101上。在一些实施例中，介层窗加沟渠阻障106不沉积在底层导体101上。在一些实施例中，制程温度可为约10℃至约400℃。
在一些实施例中，介层窗加沟渠阻障106为含硅扩散阻障，且化学气相沉积、等离子强化型化学气相沉积或原子层沉积制程的前驱物包含硅或硅化合物。化学气相沉积、等离子强化型化学气相沉积或原子层沉积制程为氧化反应，其偏好具有悬浮硅键、Si-H键、Si-C键或Si-O键的硅表面。在不存在悬浮键的金属性表面或高度掺杂的硅表面上，氧化制程被抑制。前驱物分子顺利地吸附在具有悬浮硅键、Si-H键或Si-O键的绝缘材料层102上，并与绝缘材料层102表面反应，以制造介层窗加沟渠阻障106的层。同时，微量或未有反应发生在底层导体101的表面上，因此微量或未有介层窗加沟渠阻障106形成在底层导体101上。含硅扩散阻障层的例子可为有机硅酸盐、氮化硅、碳化硅、碳氮化硅、碳氧化硅、其他适合的材料，及/或上述的组合。
在一些实施例中，介层窗加沟渠阻障106是通过选择性自组装单分子膜制程所形成。在一些实施例中，选择性自组装单分子膜制程为，在绝缘材料层102的表面上形成一或多个自组装单分子膜材料的分子单层的气相制程或液相制程。在一些实施例中，自组装单分子膜材料包括有机硅烷或有机磷烷，且自组装单分子膜材料做为介层窗加沟渠阻障106。在一些实施例中，自组装单分子膜材料做为核层或强化(enhancer)层，以起始或强化后续形成介层窗加沟渠阻障106的操作。在一些实施例中，选择性自组装单分子膜制程形成一或多层分子单层在底层导体101的表面上。选择性自组装单分子膜材料做为后续阻障沉积制程的抑制剂。由于选择性自组装单分子膜材料的存在，在导电材料表面上的介层窗加沟渠阻障106的沉积被延迟或抑制。因此，介层窗加沟渠阻障106形成在绝缘材料层102的表面上，但微量或未有介层窗加沟渠阻障106形成在底层导体101的表面上。
根据本揭露的一些实施例，形成介层窗加沟渠阻障106的化学气相沉积、等离子加强型化学气相沉积、原子层沉积、自组装单分子膜制程的制程温度为400℃，或低于400℃并高于10℃。
在选择性形成介层窗加沟渠阻障106后，以导电材料填入介层窗104和沟渠105中。在一些实施例中，填充介层窗104和沟渠105是使用单镶嵌制程的分开的操作来进行。
请参考图2C，在单镶嵌制程中，先以介层窗导体107填入介层窗104中。在一些实施例中，形成介层窗导体107于介层窗104中为一选择性沉积制程。此选择性沉积制程选择性地沉积介层窗导体107于介层窗104的底部上，且所述介层窗104的底部与底层导体101之间有重叠区域。因此，介层窗导体107的沉积是以由下至上的趋势进行，其逐渐从介层窗104的底部填充到介层窗104的顶部。
在一些实施例中，选择性沉积制程包括化学气相沉积制程、原子层沉积制程或无电沉积(electroless deposition；ELD)制程。在一些实施例中，选择性沉积制程为以由下至上的趋势，将金属填入介层窗的选择性金属沉积制程。例如：可使用无电沉积，以由下至上的趋势选择性地沉积铜。在一些实施例中，选择性沉积制程为以由下至上的趋势将金属填入介层窗中的选择性化学气相沉积制程。例如：可使用选择性化学气相沉积制程，以由下至上的趋势形成钴。在一些实施例中，选择性化学气相沉积钴制程的选择性，是通过选择适合的前驱物来实现，所述适合的前驱物在底层导体101的表面上形成核层。在一些实施例中，钴前驱物包括在分子结构中具有-CO-基团和有机配体的含钴化合物。
在一些实施例中，如图2C所绘示，当介层窗导体107的顶表面位在或约位在与介层窗104的顶开口等高时，则停止介层窗导体107的沉积。介层窗导体107的顶面也可高于或低于介层窗104的顶开口。不同高度的介层窗导体107的顶表面可能是由于设计或制程变数所导致。
在一些实施例中，介层窗导体107包括铜、钴、镍、钌、铑、铱、锇、铝、铟、钨或纳米碳管。在一些实施例中，如铜的催化层沉积在介层窗中，并接着以如甲烷、乙烯、乙炔、其他适合的碳源，及/或上述的组合的碳源进行化学气相沉积。
请参考图2D，在形成介层窗导体107于介层窗104中之后，沟渠阻障109形成在沟渠105的上表面、沟渠105的侧壁表面和沟渠105的底部。在一些实施例中，在沟渠105和介层窗104之间的重叠区域，沟渠阻障109接触介层窗导体107。在一些实施例中，沟渠阻障109可通过物理气相沉积、化学气相沉积、原子层沉积或无电沉积制程来形成。在一些实施例中，形成沟渠阻障109的制程温度为400℃，或低于400℃并高于10℃。
在一些实施例中，沟渠阻障109包括金属(例如钽、钛钨(TiW)、及/或其他金属或合金)、金属氧化物(例如氧化铝、氧化锰、氧化铬、氧化铌、氧化钛及/或上述的组合)、金属氮化物(例如氮化钽、氮化钛)、金属化合物(氧化铝、氧化锰、氧化铬、氧化铌、氧化钛及/或上述的组合)、含碳材料、其他适合的材料及/或上述的组合。在一些实施例中，沟渠阻障109的厚度为至在一些实施例中，沟渠阻障109的厚度为至在一些实施例中，沟渠阻障109的厚度为至
请参考图2E，根据一些实施例，形成沟渠阻障109后，沟渠导体108形成于沟渠105中。在一些实施例中，沟渠导体108的形成制程包括物理气相沉积、化学气相沉积、原子层沉积或无电沉积制程。在一些实施例中，沟渠导体108包括铜、钴、镍、钌、铑、铱、锇、铝、铟、银、金、钨或纳米碳管。
请参考图2F，在一些实施例中，通过化学机械研磨制程移除位于绝缘材料层102的上表面上方的过量介层窗加沟渠阻障106、沟渠阻障109和沟渠导体108。因此，绝缘材料层102的上表面被平坦化，且没有过多的导电材料残留在绝缘材料层102的上表面上。
在一些实施例中，可使用双镶嵌制程将内连结构形成于介层窗和沟渠中。图3A至图3C为根据一些实施例绘示以双镶嵌制程所形成的示范的内连结构的剖面图。内连结构形成在基材100上(未绘示于图3A至图3C)。
请参考图3A，根据一些实施例，介层窗加沟渠阻障106的层选择性地形成在沟渠105的侧壁、沟渠105的底部和介层窗104的侧壁。微量或没有介层窗加沟渠阻障106形成在介层窗104和底层导体101之间的重叠区域上方。如图3A所绘示的选择性地形成介层窗加沟渠阻障106的各种示范方法如前述图2B所说明。
请参考图3B，在双镶嵌制程中，以介层窗加沟渠导体301填入介层窗104和沟渠105中。在一些实施例中，介层窗加沟渠导体301的形成制程包括物理气相沉积、化学气相沉积、原子层沉积及/或无电沉积制程。在一些实施例中，介层窗加沟渠导体301包括铜、钴、镍、钌、铑、铱、锇、铝、铟、银、金、钨或纳米碳管。
请参考图3C，在一些实施例中，通过化学机械研磨制程移除位于绝缘材料层102的上表面上方的过量介层窗加沟渠阻障106和介层窗加沟渠导体301。因此，绝缘材料层102的上表面被平坦化，且没有过多的导电材料残留在绝缘材料层102的上表面上。不像图2F所讨论的沟渠导体108和介层窗导体107透过沟渠阻障109电性耦合的结构，图3C中的内连结构的沟渠105和介层窗104共同具有一个介层窗加沟渠导体301，且沟渠导体和介层窗导体之间没有介面。根据一些实施例，移除沟渠导体和介层窗导体之间介面可造成沟渠导体和介层窗导体之间的接触阻抗减少。
在一些实施例中，可通过非选择性沉积介层窗加沟渠阻障，并接着选择性移除介层窗加沟渠阻障的一部分，以选择性形成介层窗加沟渠阻障。图4A至图4G绘示选择性移除介层窗加沟渠阻障的一部分所形成的示范的内连结构的剖面图。
请参考图4A，介层窗104和沟渠105形成在绝缘材料层102中。可施行多个微影、沉积、干式蚀刻和湿式蚀刻操作，以定义图案并形成介层窗104和沟渠105于绝缘材料层102中。在一些实施例中，介层窗104和沟渠105使用分开的蚀刻步骤形成。在一些实施例中，介层窗104和沟渠105使用相同的蚀刻步骤形成。
请参考图4B，介层窗加沟渠阻障401非选择性地形成在绝缘材料层102的表面和底层导体101的表面上。介层窗加沟渠阻障401的底部分(d-d’)接触底层导体101的顶表面的一部分。在一些实施例中，介层窗加沟渠阻障401的形成制程包括原子层沉积、化学气相沉积及/或物理气相沉积。在一些实施例中，介层窗加沟渠阻障401的形成制程的温度为低于400℃并高于10℃。
请参考图4C，根据一些实施例，选择性地移除介层窗加沟渠阻障401的底部分(d-d’)。在一些实施例中，选择性移除制程可通过热合金化制程(thermal alloying process)来完成。热合金化制程可造成介层窗加沟渠阻障401的底部分(d-d’)和底层导体101的顶表面之间的合金化制程。在合金化制程后，介层窗加沟渠阻障401的底部分(d-d’)与底层导体101的顶表面合金化，而没有介层窗加沟渠阻障位于底层导体101的表面上。
在一些实施例中，选择性地移除介层窗加沟渠阻障401的底部分(d-d’)是通过掀离制程(lift-off process)来完成。在沉积介层窗加沟渠阻障前，牺牲材料层可选择性地沉积在对介层窗104底部敞开的底层导体101的顶表面上。然后，介层窗加沟渠阻障非选择性地沉积在绝缘材料层102的表面和牺牲材料层的顶表面上。牺牲材料层遂由蚀刻剂蚀刻。在一些实施例中，牺牲材料为有机自组装单分子膜层(例如硫醇衍生物)，而蚀刻剂为有机溶剂(例如乙醇)，有机溶剂攻击有机自组装单分子膜层但不攻击介层窗加沟渠阻障401、底层导体101或绝缘材料层102。牺牲材料层的蚀刻使得介层窗加沟渠阻障401的底部分(d-d’)掀离。因此，选择性地移除介层窗加沟渠阻障401的底部分(d-d’)。
请参考图4D，根据一些实施例，在单镶嵌制程中，以介层窗导体402填入介层窗104中。在一些实施例中，形成介层窗导体402于介层窗104中为一选择性沉积制程。此选择性沉积制程，选择性地沉积介层窗导体402于介层窗104的底部上，所述介层窗104的底部与底层导体101之间有重叠区域。因此，介层窗导体402的沉积是以由下至上的趋势进行，其逐渐从介层窗104的底部填充到介层窗104的顶部。
在一些实施例中，选择性沉积制程包括化学气相沉积制程、原子层沉积制程或无电沉积制程。在一些实施例中，选择性沉积制程为以由下至上的趋势填充介层窗的选择性金属沉积制程。在一些实施例中，以由下而上的趋势沉积铜。在一些实施例中，选择性沉积制程为以由下至上的趋势将金属填入介层窗中的选择性化学气相沉积制程。在一些实施例中，使用选择性化学气相沉积制程，以由下至上的趋势沉积钴。在一些实施例中，选择性化学气相沉积钴制程的选择性，是通过选择适合的前驱物来实现，所述适合的前驱物在底层导体101的表面上形成核层。在一些实施例中，钴前驱物包括在分子结构中具有-CO-基团和有机配体的含钴化合物。
在一些实施例中，如图4D所绘示，当介层窗导体402的顶表面位在或约位在与介层窗104的顶开口等高时，则停止介层窗导体402的沉积。介层窗导体402的顶面也可高于或低于介层窗104的顶开口。不同高度的介层窗导体402的顶表面可能是由于设计或制程变数所导致。在一些实施例中，介层窗导体402包括铜、钴、镍、钌、铑、铱、锇、铝、铟、钨或纳米碳管。
请参考图4E，在形成介层窗导体402于介层窗104中后，沟渠阻障403形成在沟渠105的上表面、沟渠105的侧壁表面和沟渠105的底部。在一些实施例中，在沟渠105和介层窗104重叠的区域，沟渠阻障403接触介层窗导体402。在一些实施例中，沟渠阻障403可通过物理气相沉积、化学气相沉积、原子层沉积或无电沉积制程来形成。在一些实施例中，形成沟渠阻障403的制程温度为400℃，或低于400℃并高于10℃。
在一些实施例中，沟渠阻障403包括金属(例如钽)、金属化合物(例如氮化钛、氮化钽)及/或含碳材料(例如石墨烯)。在一些实施例中，沟渠阻障403的厚度为至在一些实施例中，沟渠阻障403的厚度为至在一些实施例中，沟渠阻障403的厚度为至在一些实施例中，沟渠阻障403的厚度为至
请参考图4F，根据一些实施例，形成沟渠阻障403后，将沟渠导体404形成于沟渠105中。在一些实施例中，沟渠导体404的形成制程包括物理气相沉积、化学气相沉积、原子层沉积或无电沉积制程。在一些实施例中，沟渠导体404包括铜、钴、镍、钌、铑、铱、锇、铝、铟、钨或纳米碳管。
请参考图4G，在一些实施例中，通过化学机械研磨制程移除位于绝缘材料层102的上表面上方的过量介层窗加沟渠阻障401、沟渠阻障403和沟渠导体404。因此，绝缘材料层102的上表面被平坦化，且没有过多的导电材料残留在绝缘材料层102的上表面上。
在一些实施例中，可使用非选择性沉积介层窗加沟渠阻障，并接着选择性移除介层窗加沟渠阻障的一部分，以经由双镶嵌制程而将内连结构形成于介层窗和沟渠中。图5A至图5C绘示以双镶嵌制程所形成的示范的内连结构的剖面图。内连结构形成在基材100上(未绘示于图5A至图5C)。
请参考图5A，通过非选择性地沉积介层窗加沟渠阻障401，并选择性地移除介层窗加沟渠阻障401的底部分，以形成介层窗加沟渠阻障401。选择性地移除介层窗加沟渠阻障401的底部分的各种示范方法已配合前述图4B和图4C说明。
请参考图5B，在双镶嵌制程中，以介层窗加沟渠导体501填入介层窗104和沟渠105中。在一些实施例中，介层窗加沟渠导体501的形成制程包括物理气相沉积、化学气相沉积、原子层沉积及/或无电沉积制程。在一些实施例中，介层窗加沟渠导体501包括铜、钴、镍、钌、铑、铱、锇、铝、铟、钨或纳米碳管。
请参考图5C，在一些实施例中，通过化学机械研磨制程移除位于绝缘材料层102的上表面上方的过量介层窗加沟渠阻障401和介层窗加沟渠导体501。因此，绝缘材料层102的上表面被平坦化，且没有过多的导电材料残留在绝缘材料层102的上表面上。不像图4G所讨论的沟渠导体404和介层窗导体402透过沟渠阻障403电性耦合的结构，图5C中的内连结构的沟渠105和介层窗104共同具有一个介层窗加沟渠导体501，且沟渠导体和介层窗导体之间没有介面。根据一些实施例，移除沟渠导体和介层窗导体之间的介面可造成沟渠导体和介层窗导体之间的接触阻抗减少。
图6A至图6E为根据一些实施例绘示不形成选择性介层窗加沟渠阻障而形成的示范的内连结构的剖面图。
请参考图6A，介层窗104和沟渠105形成于基材100(未于图6A至图6E中绘示)上的绝缘材料层102中。可施行多个微影、沉积、干式蚀刻和湿式蚀刻操作，以定义图案并形成介层窗104和沟渠105于绝缘材料层102中。在一些实施例中，介层窗104和沟渠105使用分开的蚀刻步骤形成。在一些实施例中，介层窗104和沟渠105使用相同的蚀刻步骤形成。
请参考图6B，根据一些实施例，取代形成介层窗加沟渠阻障，直接以介层窗导体601填入介层窗104中。在一些实施例中，形成介层窗导体601于介层窗104中为一选择性沉积制程。此选择性沉积制程，选择性地沉积介层窗导体601于介层窗104的底部上，所述介层窗104的底部与底层导体101之间有重叠区域。因此，介层窗导体601的沉积是以由下至上的趋势进行，其逐渐从介层窗104的底部填充到介层窗104的顶部。
在一些实施例中，选择性沉积制程包括化学气相沉积制程、原子层沉积制程或无电沉积制程。在一些实施例中，介层窗导体601为不会扩散至绝缘材料层102的材料。在一些实施例中，介层窗导体601包括钌、钴及/或纳米碳管。在一些实施例中，选择性沉积制程为以由下至上的趋势将金属填入介层窗的选择性金属沉积制程。在一些实施例中，可以由下而上的趋势沉积钌。在一些实施例中，选择性沉积制程为以由下至上的趋势将金属填入介层窗中的选择性化学气相沉积制程。例如：可使用选择性化学气相沉积制程，以由下至上的趋势沉积钴。在一些实施例中，选择性化学气相沉积钴制程的选择性，是通过选择适合的前驱物来实现，所述适合的前驱物在底层导体101的表面上形成核层。在一些实施例中，含钴前驱物包括在分子结构中具有-CO-基团和有机配体的含钴化合物。
在一些实施例中，如图6B所绘示，当介层窗导体601的顶表面位在或约位在与介层窗104的顶开口等高时，则停止介层窗导体601的沉积。介层窗导体601的顶面也可高于或低于介层窗104的顶开口。不同高度的介层窗导体601的顶表面可能是由于设计或制程变数所导致。
请参考图6C，在形成介层窗导体601于介层窗104中后，沟渠阻障602形成在沟渠105的上表面、沟渠105的侧壁表面和沟渠105的底部。在一些实施例中，在沟渠105和介层窗104重叠的区域，沟渠阻障602接触介层窗导体601。在一些实施例中，沟渠阻障602可通过物理气相沉积、化学气相沉积、原子层沉积或无电沉积制程来形成。在一些实施例中，形成沟渠阻障602的制程温度为400℃，或低于400℃并高于10℃。
在一些实施例中，沟渠阻障602包括金属(例如钽、钛钨及/或其他金属或合金)、金属氧化物(例如氧化铝、氧化锰、氧化铬、氧化铌、氧化钛及/或上述的组合)、金属氮化物(例如氮化钽、氮化钛)、金属化合物(例如氧化铝、氧化锰、氧化铬、氧化铌、氧化钛及/或上述的组合)、含碳材料、其他适合材料，及/或上述的组合。在一些实施例中，沟渠阻障602的厚度为至在一些实施例中，沟渠阻障602的厚度为至在一些实施例中，沟渠阻障602的厚度为至在一些实施例中，沟渠阻障602的厚度为至
请参考图6D，根据一些实施例，形成沟渠阻障602后，沟渠导体603形成于沟渠105中。在一些实施例中，沟渠导体603的形成制程包括物理气相沉积、化学气相沉积、原子层沉积或无电沉积制程。在一些实施例中，沟渠导体603包括铜、钴、镍、钌、铑、铱、锇、铝、铟、钨或纳米碳管。
请参考图6E，在一些实施例中，通过化学机械研磨制程移除位于绝缘材料层102的上表面上方的过量沟渠阻障602和沟渠导体603。因此，绝缘材料层102的上表面被平坦化，且没有过多的导电材料残留在绝缘材料层102的上表面上。
图7A至图7D为根据一些实施例绘示经由双镶嵌制程所形成的具有自形成阻障的示范内连结构的剖面图。
请参考图7A，介层窗104和沟渠105形成在基材100(未绘示于图7A至图7D中)上的绝缘材料层102中。可施行多个微影、沉积、干式蚀刻和湿式蚀刻操作，以定义图案并形成介层窗104和沟渠105于绝缘材料层102中。在一些实施例中，介层窗104和沟渠105使用分开的蚀刻步骤形成。在一些实施例中，介层窗104和沟渠105使用相同的蚀刻步骤形成。
请参考图7B，在一些实施例中，以双镶嵌制程同时填充介层窗104和沟渠105。在双镶嵌制程中，以介层窗加沟渠导体701填入介层窗104和沟渠105。介层窗加沟渠导体701与绝缘材料层102接触。在一些实施例中，以介层窗加沟渠导体701填入介层窗104和沟渠105的操作包含物理气相沉积、化学气相沉积、原子层沉积及/或无电沉积制程。在一些实施例中，介层窗加沟渠导体701包括与硼、铝、钛、铬、锰、铌、钯、锡、锌、镁、银、铟或金合金化的金属(例如铜)。
请参考图7C，在一些实施例中，通过化学机械研磨制程平坦化介层窗加沟渠导体701，使绝缘材料层102的上表面没有过量的介层窗加沟渠导体701。
请参考图7D，在平坦化介层窗加沟渠导体701后，自形成阻障702形成在沟渠105的侧壁、沟渠105的底部和介层窗104的侧壁。在一些实施例中，通过对内连结构施予热或电处理制程，以形成自形成阻障702。在一些实施例中，前述处理制程造成介层窗加沟渠导体701或介层窗加沟渠导体701中的掺质与绝缘材料层102反应。在一些实施例中，上述处理驱使掺质经由热扩散或电漂移至绝缘材料层102和介层窗加沟渠导体701之间的介面，且掺质遂形成扩散阻障。
在一些实施例中，介层窗加沟渠导体701可为与锰合金化的铜，其中所得合金具有0.5％至10％重量百分比的锰。底层导体101可为铜。在一些实施例中，绝缘材料层102为二氧化硅(SiO2)。在温度为250℃至400℃的热处理中，锰扩散至介层窗加沟渠导体701和绝缘材料层102之间的介面，且锰进一步与绝缘材料层102的二氧化硅反应并形成自形成阻障702，如图7D所示。在一些实施例中，自形成阻障702为氧化锰(MnOx)或氧化硅锰(MnSiOx)的形式。自形成阻障702未形成在介层窗104底部，因为锰不与底层导体101(例如铜)形成MnOx或MnSiOx。因此，自形成阻障702形成在沟渠105的侧壁、沟渠105的底部和介层窗104的侧壁上。在介层窗104底部的底层导体101的上表面上，未有自形成阻障702形成。
图8为根据一些实施例绘示示范的内连结构的形成方法800的流程图。基于此处的揭露，可进行方法800中的其他操作。再者，方法800的操作可以不同顺序及/或变化进行。
在操作801中，底层导体形成在半导体基材上及/或半导体基材中。半导体基材可包括大块硅基材(例如掺杂或未被掺杂的硅)或绝缘层上覆硅基材的主动层。半导体基材可包括例如像是硅、锗、硅锗、绝缘体上硅锗(silicon germanium on insulator；SGOI)或上述的组合的半导体材料。主动装置可形成在半导体基材上及/或半导体基材中。可形成例如像是晶体管、二极管、电容、电阻、电感及其类似物的主动和被动装置。
在一些实施例中，底层导体包含铜、钴、镍、钌、铑、铱、锇、铝、铟、银、金、钨或纳米碳管。在一些实施例中，底层导体包含与硼、铝、钛、铬、锰、铌、钯、银、铟、锡、锌或金合金化的金属。
在操作802中，绝缘材料层形成在底层导体上方。在一些实施例中，绝缘材料层是通过化学气相沉积、等离子加强型化学气相沉积、旋涂制程、物理气相沉积或原子层沉积所形成。在一些实施例中，绝缘材料层包括氧化硅(SiOx)、掺杂的硅酸玻璃及/或各种低介电常数材料。
在操作803中，介层窗和沟渠形成于绝缘材料层中。可施行多个微影、沉积、干式蚀刻和湿式蚀刻操作，以定义图案并形成介层窗和沟渠于绝缘材料层中。在一些实施例中，介层窗和沟渠使用分开的蚀刻步骤形成。在一些实施例中，介层窗和沟渠使用相同的蚀刻步骤形成。
在操作804中，在介层窗中填入介层窗导体。根据一些实施例，可使用单镶嵌制程，于分开的操作中填充介层窗和沟渠。在一些实施例中，在选择性沉积制程中，将介层窗导体填入介层窗中。此选择性沉积制程，选择性地沉积介层窗导体于介层窗的底部上，所述介层窗的底部与底层导体之间有重叠区域。因此，介层窗导体在介层窗内的沉积是以由下至上的趋势进行，其逐渐从介层窗的底部填充到介层窗的顶部。根据一些实施例，由于是选择性沉积介层窗导体，因此在介层窗导体和底层导体之间没有阻障，且介层窗导体与底层导体接触。
在一些实施例中，选择性沉积介层窗导体包括化学气相沉积制程、原子层沉积制程或无电沉积制程。在一些实施例中，选择性沉积介层窗导体为以由下至上的趋势将金属填入介层窗的选择性金属沉积制程。在一些实施例中，以由下至上的趋势沉积铜。在一些实施例中，选择性沉积介层窗导体为以由下至上的趋势将金属填入介层窗中的选择性化学气相沉积制程。在一些实施例中，使用选择性化学气相沉积制程，以由下至上的趋势沉积钴。在一些实施例中，选择性化学气相沉积钴制程的选择性，是通过选择适合的前驱物来实现，所述适合的前驱物在底层导体的表面上形成核层。在一些实施例中，钴前驱物包括在分子结构中具有-CO-基团和有机配体的含钴化合物。
在操作805中，以沟渠导体填入沟渠中。在一些实施例中，沟渠导体的形成制程包括物理气相沉积、化学气相沉积、原子层沉积或无电沉积制程。在一些实施例中，沟渠导体108包括铜、钴、镍、钌、铑、铱、锇、铝、铟、钨或纳米碳管。
在一些实施例中，于沟渠中填入沟渠导体前，可形成沟渠阻障在沟渠的上表面、沟渠的侧壁表面和沟渠的底部。在一些实施例中，在沟渠和介层窗重叠的区域，沟渠阻障接触介层窗导体。在一些实施例中，沟渠阻障可通过物理气相沉积、化学气相沉积、原子层沉积或无电沉积制程来形成。在一些实施例中，形成沟渠阻障的制程温度为400℃，或低于400℃并高于10℃。
底层导体和介层窗导体之间不存在阻障，提供内连结构许多优点。这些优点包括介层窗导体和底层导体间接触阻抗的减少，从而减少内连结构整体的阻抗并改善装置的速度。此外，在一些实施例中，在介层窗的侧壁和底部不存在阻障，提供额外的空间给介层窗导体并减少介层窗导体的阻抗，其也可减少内连结构的整体阻抗。
在一些实施例中，内连结构包含第一导电材料层。内连结构也可包括位于第一导电材料层上的绝缘材料层。内连结构也包括形成于绝缘材料层中的介层窗。介层窗的底部对第一导电材料层敞开。内连结构也包括形成于绝缘材料层中的介层窗上的沟渠。内连结构也包括形成于介层窗中的第二导电材料层。第二导电材料层与第一导电材料层接触。内连结构也包括形成于沟渠中的第三导电材料层。
依据本揭露的一些实施例，所述内连结构更包含沟渠阻障。所述沟渠阻障接触第三导电材料层和第二导电材料层的顶部表面。
依据本揭露的一些实施例，所述内连结构更包含介层窗加沟渠阻障，其接触沟渠的侧壁、沟渠的底部、介层窗的侧壁、第二导电材料层及第三导电材料层。
依据本揭露的一些实施例，所述内连结构更包含介层窗加沟渠阻障和沟渠阻障。所述介层窗加沟渠阻障接触沟渠的侧壁、沟渠的底部、介层窗的侧壁和第二导电材料层。所述沟渠阻障接触介层窗加沟渠阻障的一部分、第三导电材料层和第二导电材料层的顶表面。
依据本揭露的一些实施例，第一导电材料层、第二导电材料层和第三导电材料层的每一者包含铜、钴、镍、钌、铑、铱、锇、铝、铟、银、金、钨或纳米碳管。
依据本揭露的一些实施例，第一导电材料层、第二导电材料层和第三导电材料层的每一者包含与硼、铝、钛、铬、锰、铌、钯、银、铟、锡、锌、镁或金合金化的金属。
依据本揭露的一些实施例，介层窗加沟渠阻障包含金属、合金、金属氧化物、有机硅烷或有机磷烷。
依据本揭露的一些实施例，介层窗加沟渠阻障包含自形成阻障，自形成阻障是通过在热处理制程中，绝缘材料层与第二导电材料层和第三导电材料层之间的反应所形成。
依据本揭露的一些实施例，介层窗加沟渠阻障的厚度为至
在一些实施例中，内连结构的形成方法包括形成第一导电材料层。绝缘材料层形成于第一导电材料层上方。介层窗形成在绝缘材料层中，且介层窗的底部对第一导电材料层敞开。沟渠形成于介层窗上及绝缘材料层中。于介层窗中填入第二导电材料层，且第二导电材料层接触第一导电材料层。于沟渠中填入第三导电材料层。
依据本揭露的一些实施例，以第二导电材料层填入介层窗的操作和以该第三导电材料层填入该沟渠的操作包含经由双镶嵌制程填充第二导电材料层和第三导电材料层。
依据本揭露的一些实施例，所述内连结构的形成方法更包含通过驱使第二导电材料层和第三导电材料层中的掺质移动至第二导电材料层和第三导电材料层的每一者与绝缘材料层之间的介面，以形成自形成阻障。第二导电材料层和第三导电材料层的每一者包含合金。自形成阻障是形成于介层窗的侧壁、沟渠的侧壁和沟渠的底部。
依据本揭露的一些实施例，上述以第二导电材料层填入介层窗的操作包含选择性地沉积第二导电材料层于第一导电材料层的顶表面，以及从介层窗的底部至介层窗的顶部，以第二导电材料层填入介层窗。
依据本揭露的一些实施例，所述内连结构的形成方法更包含形成选择性介层窗加沟渠阻障于沟渠的侧壁、沟渠的底部和介层窗的侧壁上，其中选择性介层窗加沟渠阻障未形成于第一导电材料层上。
依据本揭露的一些实施例，前述形成选择性介层窗加沟渠阻障的操作包含选择性地沉积介层窗加沟渠阻障于绝缘材料层上，但不沉积选择性介层窗加沟渠阻障于第一导电材料层上。
依据本揭露的一些实施例，前述形成选择性介层窗加沟渠阻障的操作包含非选择性地沉积介层窗加沟渠阻障，以及选择性地移除非选择性地沉积的介层窗加沟渠阻障的一部分，其中所述部分与第一导电材料层接触。
依据本揭露的一些实施例，内连结构的形成方法更包含形成沟渠阻障，其中所述沟渠阻障接触选择性介层窗加沟渠阻障的一部分、第三导电材料和第二导电材料的一部分。
在一些实施例中，内连结构包括第一导电材料层。内连结构也可包括位于第一导电材料层上的绝缘材料层。内连结构也包括形成于绝缘材料层中的介层窗。介层窗的底部对第一导电材料层敞开。内连结构也包括形成于绝缘材料层中的沟渠。沟渠的底部的一部分与介层窗的顶部重叠。内连结构也包括形成于介层窗中的第二导电材料层。第二导电材料层和第一导电材料层接触。内连结构也包括形成于沟渠中的第三导电材料层。第三导电材料层的底部的一部分与介层窗的顶部重叠。内连结构也包括形成于介层窗的侧壁、沟渠的侧壁和沟渠的顶部的介层窗加沟渠阻障。
依据本揭露的一些实施例，前述第三导电材料层接触第二导电材料层。
依据本揭露的一些实施例，内连结构更包含形成于介层窗加沟渠阻障的上方的沟渠阻障。
特别说明的是，“实施方式”的段落是用来诠释申请专利范围，而非用“发明内容”和“摘要”的段落来诠释。“发明内容”和“摘要”的段落可提出一或多个但非全部的如发明人所思量的本揭露的实施例，因此，“发明内容”和“摘要”的段落并非用以限制本揭露或所主张的申请专利范围。
前述内容概述多个实施例的特征，以使于本技术领域具有通常知识者可进一步了解本揭露的态样。本技术领域具通常知识者应可轻易利用本揭露作为基础，设计或润饰其他制程及结构，借以执行此处所描述的实施例的相同的目的及/或达到相同的优点。本技术领域具有通常知识者亦应可了解，上述相等的结构并未脱离本揭露的精神和范围，且在不脱离本揭露的精神及范围下，其可经润饰、取代或替换。

Claims (1)

1.一种半导体装置的内连结构，其特征在于，其中该内连结构包含：
一第一导电材料层；
一绝缘材料层，位于该第一导电材料层上；
一介层窗，形成于该绝缘材料层中，其中该介层窗的一底部对该第一导电材料层敞开；
一沟渠，形成于该绝缘材料层中的该介层窗上；
一第二导电材料层，形成于该介层窗中并与该第一导电材料层接触；及
一第三导电材料层，形成于该沟渠中。
CN201710983975.4A 2017-06-29 2017-10-20 半导体装置的内连结构与其形成方法 Active CN109216262B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762526420P 2017-06-29 2017-06-29
US62/526,420 2017-06-29
US15/679,385 2017-08-17
US15/679,385 US10453740B2 (en) 2017-06-29 2017-08-17 Interconnect structure without barrier layer on bottom surface of via

Publications (2)

Publication Number Publication Date
CN109216262A true CN109216262A (zh) 2019-01-15
CN109216262B CN109216262B (zh) 2023-07-14

Family

ID=64739206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710983975.4A Active CN109216262B (zh) 2017-06-29 2017-10-20 半导体装置的内连结构与其形成方法

Country Status (3)

Country Link
US (3) US10453740B2 (zh)
CN (1) CN109216262B (zh)
TW (1) TWI749098B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404310B2 (en) * 2018-05-01 2022-08-02 Hutchinson Technology Incorporated Gold plating on metal layer for backside connection access
US11094631B2 (en) 2018-10-25 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Graphene layer for reduced contact resistance
US10770395B2 (en) * 2018-11-01 2020-09-08 International Business Machines Corporation Silicon carbide and silicon nitride interconnects
CN111916472B (zh) 2019-05-09 2023-10-13 联华电子股份有限公司 磁阻式随机存取存储器
US11004736B2 (en) 2019-07-19 2021-05-11 International Business Machines Corporation Integrated circuit having a single damascene wiring network
US11450562B2 (en) * 2019-09-16 2022-09-20 Tokyo Electron Limited Method of bottom-up metallization in a recessed feature
US11164815B2 (en) 2019-09-28 2021-11-02 International Business Machines Corporation Bottom barrier free interconnects without voids
US20210123139A1 (en) * 2019-10-29 2021-04-29 Applied Materials, Inc. Method and apparatus for low resistance contact interconnection
US11164778B2 (en) 2019-11-25 2021-11-02 International Business Machines Corporation Barrier-free vertical interconnect structure
KR20210065514A (ko) 2019-11-27 2021-06-04 삼성전자주식회사 집적 회로 반도체 소자의 상호 접속 구조체
US11251129B2 (en) * 2020-03-27 2022-02-15 Intel Corporation Deposition of graphene on a dielectric surface for next generation interconnects
US20220108917A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Low resistance and high reliability metallization module
KR20220108864A (ko) 2021-01-27 2022-08-04 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US20230090280A1 (en) * 2021-09-23 2023-03-23 Applied Materials, Inc. Selective graphene deposition
US20230197601A1 (en) * 2021-12-21 2023-06-22 Intel Corporation Fill of vias in single and dual damascene structures using self-assembled monolayer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191855A1 (en) * 2004-02-27 2005-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process
CN101110386A (zh) * 2006-07-17 2008-01-23 台湾积体电路制造股份有限公司 内连线结构以及形成内连线结构的方法
TW200816379A (en) * 2006-08-17 2008-04-01 Sony Corp Method for manufacturing semiconductor device
CN104813446A (zh) * 2012-12-28 2015-07-29 英特尔公司 基于钴的互连及其制造方法
CN104934412A (zh) * 2014-03-21 2015-09-23 台湾积体电路制造股份有限公司 互连结构及其制造方法
US20160118296A1 (en) * 2014-10-25 2016-04-28 Lam Research Corporation Interlevel Conductor Pre-Fill Utilizing Selective Barrier Deposition

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323131B1 (en) * 1998-06-13 2001-11-27 Agere Systems Guardian Corp. Passivated copper surfaces
US6495449B1 (en) * 2000-03-07 2002-12-17 Simplus Systems Corporation Multilayered diffusion barrier structure for improving adhesion property
JP2003332426A (ja) * 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6821879B2 (en) * 2002-10-30 2004-11-23 Xerox Corporation Copper interconnect by immersion/electroless plating in dual damascene process
US7056826B2 (en) * 2003-01-07 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming copper interconnects
US20050082606A1 (en) * 2003-10-20 2005-04-21 Stephan Grunow Low K dielectric integrated circuit interconnect structure
KR100588904B1 (ko) * 2003-12-31 2006-06-09 동부일렉트로닉스 주식회사 구리 배선 형성 방법
US20100267231A1 (en) * 2006-10-30 2010-10-21 Van Schravendijk Bart Apparatus for uv damage repair of low k films prior to copper barrier deposition
JP5141683B2 (ja) * 2007-03-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US20080251919A1 (en) * 2007-04-12 2008-10-16 Chien-Hsueh Shih Ultra-low resistance interconnect
JP2010171081A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
US8232200B1 (en) * 2011-03-18 2012-07-31 International Business Machines Corporation Methods of forming integrated circuit devices having damascene interconnects therein with metal diffusion barrier layers and devices formed thereby
US9034756B2 (en) * 2012-07-26 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit interconnects and methods of making same
US9099469B2 (en) * 2013-10-11 2015-08-04 Samsung Electronics Co., Ltd. E-fuse structure of semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191855A1 (en) * 2004-02-27 2005-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process
CN101110386A (zh) * 2006-07-17 2008-01-23 台湾积体电路制造股份有限公司 内连线结构以及形成内连线结构的方法
TW200816379A (en) * 2006-08-17 2008-04-01 Sony Corp Method for manufacturing semiconductor device
CN104813446A (zh) * 2012-12-28 2015-07-29 英特尔公司 基于钴的互连及其制造方法
CN104934412A (zh) * 2014-03-21 2015-09-23 台湾积体电路制造股份有限公司 互连结构及其制造方法
US20160118296A1 (en) * 2014-10-25 2016-04-28 Lam Research Corporation Interlevel Conductor Pre-Fill Utilizing Selective Barrier Deposition

Also Published As

Publication number Publication date
US20200035546A1 (en) 2020-01-30
TWI749098B (zh) 2021-12-11
US20220262675A1 (en) 2022-08-18
US11322391B2 (en) 2022-05-03
US20190006230A1 (en) 2019-01-03
CN109216262B (zh) 2023-07-14
TW201906118A (zh) 2019-02-01
US10453740B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
CN109216262A (zh) 半导体装置的内连结构
CN104979278B (zh) 用于形成互连的方法
TWI611550B (zh) 半導體元件及其製造方法
TWI460839B (zh) 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法
US10319632B2 (en) Semiconductor interconnect structure having a graphene barrier layer
CN103996651B (zh) 半导体器件及其制造方法
JP6083197B2 (ja) 配線構造及びその製造方法
US11410885B2 (en) Fully aligned subtractive processes and electronic devices therefrom
CN1914746A (zh) 垂直纳米管半导体器件结构及其形成方法
TW201221466A (en) Carbon nanotube wire and manufacturing method thereof
CN105047562B (zh) 半悬浮石墨烯场效应晶体管制备方法
JP6225596B2 (ja) 配線構造の製造方法及び配線構造
JP6180977B2 (ja) グラフェン配線及び半導体装置
JP2016127238A (ja) 電子装置及び電子装置の製造方法
US11552018B2 (en) Chemical direct pattern plating method
TWI322471B (en) A semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
KR100713916B1 (ko) 반도체 소자의 제조방법
JP2006049459A (ja) カーボンナノチューブトランジスタの製造方法
KR20020010827A (ko) 반도체 소자의 금속 콘택 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant