CN109148498B - 一种高存储容量的三维键合传感器的结构及其制造方法 - Google Patents

一种高存储容量的三维键合传感器的结构及其制造方法 Download PDF

Info

Publication number
CN109148498B
CN109148498B CN201810925015.7A CN201810925015A CN109148498B CN 109148498 B CN109148498 B CN 109148498B CN 201810925015 A CN201810925015 A CN 201810925015A CN 109148498 B CN109148498 B CN 109148498B
Authority
CN
China
Prior art keywords
module
sensor
wafer structure
silicon substrate
nand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810925015.7A
Other languages
English (en)
Other versions
CN109148498A (zh
Inventor
沈亮
程文静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810925015.7A priority Critical patent/CN109148498B/zh
Publication of CN109148498A publication Critical patent/CN109148498A/zh
Priority to US16/351,536 priority patent/US10672821B2/en
Application granted granted Critical
Publication of CN109148498B publication Critical patent/CN109148498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种高存储容量的三维键合传感器及其制造方法，属于集成电路技术领域，包括：提供一第一晶圆结构和一第二晶圆结构，第一晶圆结构包括第一硅衬底、传感器的逻辑控制模块、SRAM模块、3D NAND的外围电路及3D NAND的存储单元阵列，逻辑控制模块、SRAM模块、3D NAND的外围电路及3D NAND的存储单元阵列集成于第一硅衬底同一侧，第二晶圆结构包括第二硅衬底及集成于第二硅衬底上的传感器的感应模块；第一晶圆结构与第二晶圆结构键合得到预处理传感器，对预处理传感器进行后续处理形成三维键合传感器。本发明的有益效果：仅需两片晶圆三维键合有利于提高良率；SRAM模块可代替三层堆叠CIS中的DRAM存储模块，额外的3D NAND模块可提供更高容量的数据存储功能。

Description

一种高存储容量的三维键合传感器的结构及其制造方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种提供高存储容量的三维键合传感器的结构及其制造方法。
背景技术
目前为CIS芯片(CMOS Image Sensor，CMOS影像传感器简称CIS)增加存储单元采用的方法是将DRAM芯片(Dynamic Random Access Memory，动态随机存取存储器简称DRAM)堆叠在pixel(像素)芯片和ISP芯片(Image Signal Processing，图像信号处理简称ISP)的中间层。
该方法存在下述问题，首先，DRAM与Pixel及ISP共三层晶圆做三维键合堆叠，良率低；其次，DRAM需与Pixel和ISP的芯片尺寸保持一致，存储容量有限，无法满足某些需要更大数据存储容量和更高速数据处理应用的需求。
发明内容
针对现有技术中存在的问题，本发明涉及一种提供高存储容量的三维键合传感器及其制造方法。
本发明采用如下技术方案：
一种提供高存储容量的三维键合传感器制造方法，包括：
步骤S1、提供一第一晶圆结构和一第二晶圆结构，所述第一晶圆结构包括第一硅衬底、传感器的逻辑控制模块、SRAM模块以及3D NAND模块，所述逻辑控制模块、所述SRAM模块以及所述3D NAND模块集成于所述第一硅衬底的同一侧，所述第二晶圆结构包括第二硅衬底以及集成于所述第二硅衬底上的所述传感器的感应模块；
步骤S2、通过将所述第一晶圆结构具有所述3D NAND模块的一侧与所述第二晶圆结构具有所述感应模块的一侧进行键合以得到预处理传感器，对所述预处理传感器进行后续处理以形成三维键合传感器。
优选的，所述3D NAND模块包括外围电路和存储单元阵列。
优选的，所述步骤S2中，所述第一晶圆结构与所述第二晶圆结构的键合面由所述存储单元阵列的面和所述感应模块的面构成。
优选的，所述步骤S1中，所述第一晶圆结构的具体形成步骤如下：
步骤S11a、提供一所述第一硅衬底；
步骤S12a、将所述逻辑控制模块、所述SRAM模块以及所述3D NAND模块的所述外围电路集成于所述第一硅衬底上以形成SoC芯片；
步骤S13a、将所述3D NAND模块的所述存储单元阵列集成于所述SoC芯片上以形成所述第一晶圆结构。
优选的，所述步骤S12a中，采用半导体生长工艺，以使所述SoC芯片的尺寸与所述感应模块的尺寸相同。
优选的，所述步骤S1中，所述第二晶圆结构的具体形成步骤如下：
步骤S11b、提供一所述第二硅衬底；
步骤S12b、将所述感应模块集成于所述第二硅衬底上以形成所述第二晶圆结构。
优选的，所述传感器的所述逻辑控制模块为ISP模块。
优选的，所述传感器的所述感应模块为像素电路模块。
一种三维键合传感器，由一第一晶圆结构和一第二晶圆结构键合后构成；
所述第一晶圆结构包括第一硅衬底、传感器的逻辑控制模块、SRAM模块以及3DNAND模块，所述逻辑控制模块、所述SRAM模块以及所述3D NAND模块集成于所述第一硅衬底的同一侧，所述第二晶圆结构包括第二硅衬底以及集成于所述第二硅衬底上的所述传感器的感应模块；
所述第一晶圆结构具有所述3D NAND模块的一侧与所述第二晶圆结构具有所述感应模块的一侧键合构成所述三维键合传感器。
优选的，所述3D NAND模块包括外围电路和存储单元阵列。
优选的，所述步骤S2中，所述第一晶圆结构与所述第二晶圆结构的键合面由所述存储单元阵列的面和所述感应模块的面构成。
优选的，所述第一晶圆结构包括：
SoC芯片及集成于所述SoC芯片上的所述3D NAND模块的所述存储单元阵列；
所述SoC芯片包括：所述第一硅衬底及集成于所述第一硅衬底上的所述逻辑控制模块、所述SRAM模块以及所述3D NAND模块的所述外围电路。
优选的，所述第二晶圆结构包括：
所述第二硅衬底及集成于所述第二硅衬底上的所述感应模块。
优选的，所述传感器的所述逻辑控制模块为ISP模块。
优选的，所述传感器的所述感应模块为像素电路模块。
本发明的有益效果：仅需两片晶圆三维键合，有利于提高良率；SRAM模块即可代替三层堆叠CIS中的DRAM存储模块，额外的3D NAND模块可提供更高容量的数据存储功能。
附图说明
图1为本发明的一种优选实施例中，高存储容量的三维键合传感器制造方法的流程图；
图2为本发明的一种优选实施例中，步骤S1中，第一晶圆结构的具体形成的流程图；
图3为本发明的一种优选实施例中，步骤S1中，第二晶圆结构的具体形成的流程图；
图4-8为本发明的一种优选实施例中，提供高存储容量的三维键合传感器制造方法的流程示意图。
具体实施方式
需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
下面结合附图对本发明的具体实施方式作进一步的说明：
如图1、4-8所示，一种提供高存储容量的三维键合传感器制造方法，包括：
步骤S1、提供一第一晶圆结构10和一第二晶圆结构11，上述第一晶圆结构10包括第一硅衬底1、传感器的逻辑控制模块4、SRAM模块5(Static Random-Access Memory，静态随机存取存储)以及3D NAND模块(3D NAND flash memory)，上述逻辑控制模块4、上述SRAM模块5(即缓存模块)以及上述3D NAND模块集成于上述第一硅衬底1的同一侧，上述第二晶圆结构11包括第二硅衬底8以及集成于上述第二硅衬底8上的上述传感器的感应模块9；
步骤S2、通过将上述第一晶圆结构10具有上述3D NAND模块的一侧与上述第二晶圆结构11具有上述感应模块9的一侧进行键合以得到预处理传感器，对上述预处理传感器进行后续处理以形成三维键合传感器。
在本实施例中，仅需两片晶圆三维键合，有利于提高良率；先进工艺集成的SRAM模块5即可代替现有技术的三层堆叠CIS中的DRAM存储模块，额外的3D NAND模块可提供更高容量的数据存储功能。
较佳的实施例中，上述3D NAND模块包括外围电路3和存储单元阵列7。
较佳的实施例中，上述步骤S2中，上述第一晶圆结构10与上述第二晶圆结构11的键合面由上述存储单元阵列7和上述感应模块9构成。
在本实施例中，第一晶圆结构10和第二晶圆结构11进行键合时，存储单元阵列7的不与第一硅衬底1接触的那一面和感应模块9的不与第二硅衬底8接触的那一面相互接触以构成键合面。
如图4-6所示，较佳的实施例中，上述步骤S1中，上述第一晶圆结构10的具体形成步骤如下：
步骤S11a、提供一上述第一硅衬底1；
步骤S12a、将上述逻辑控制模块4、上述SRAM模块5以及上述3D NAND模块的上述外围电路3集成于上述第一硅衬底1上以形成SoC芯片(System on Chip,片上系统芯片)6，上述逻辑控制模块4、上述SRAM模块5以及上述3D NAND模块的外围电路3模块位于上述第一硅衬底1的同一侧；
步骤S13a、将上述3D NAND模块的上述存储单元阵列7集成于上述SoC芯片6上以形成上述第一晶圆结构10。
在本实施例中，用先进工艺将CIS的逻辑控制功能(由逻辑控制模块4提供)、缓存功能(由SRAM模块5提供)，3D NAND模块外围电路功能(由外围电路3提供)集成到同一个SoC芯片6上，并在该SoC芯片6的上生长3D NAND模块的存储晶胞阵列7，这样即在一片wafer上生成了集成缓存、存储、以及CIS的逻辑控制功能于一体的的SoC芯片6，将SoC芯片6与CIS的感应模块9进行晶圆级三维键合，得到能够提供高速数据处理和大容量数据存储的CIS芯片。
较佳的实施例中，上述步骤S12a中，采用先进工艺进行生长，以使上述SoC芯片6的尺寸与上述感应模块9的尺寸相同；
较佳的实施例中，上述先进工艺包括但不限于不大于14nm的v生长工艺。
在本实施例中，将3D NAND模块的外围电路3、CIS的逻辑控制模块4以及SRAM模块5集成到同一个SoC芯片6，并用先进工艺(≤14nm)进行生长，保证该SoC芯片6的尺寸与CIS的感应模块9尺寸一致，然后，在上述SoC芯片6上生长3D NAND模块的存储单元阵列7形成SoC芯片6，外围电路3和存储单元阵列7构成上述3D NAND模块。
选用先进工艺一方面可以保证SoC芯片6的尺寸比较小从而与CIS的感应模块9尺寸一致，另一方面用≤14nm生成的SRAM存储密度比较大，可以达到甚至超过三层堆叠CIS中DRAM的存储容量(推算过程见最后)，同时用先进工艺生成的SoC芯片6能够提供更快的数据处理速度和更小的功耗。用上述SoC芯片6替代CIS原本的ISP芯片，SoC芯片6与感应模块9做键合处理，整个制造过程中只需要两片晶圆键合即可得到包含快速数据处理和大容量数据存储功能的CIS芯片。
本发明中得到的CIS芯片存储容量远超过当前三层堆叠CIS的存储容量，推算如下：
1、当前三层堆叠CIS中存储模块是DRAM，存储容量是1Gb＝128MB；
2、以16M CIS的芯片尺寸为例来计算本专利发明方法中得到的CIS存储容量：
16M CIS芯片的尺寸约为4.8mmX3.6mm＝17.28mm2，用14nm工艺生产的SRAM存储密度是1B/0.0588μm2(数据来源于Intel CPU资料)，(以Toshiba为例)64层3D NAND模块的存储密度是3.40Gb/mm2。由以上数据可推算出与CIS的感应模块9(例如Pixel芯片)尺寸一致的3D NAND存储模块容量是58.7Gb；假设SoC芯片6中SRAM同样提供128MB的缓存容量，对应的SRAM面积是7.89mm2，只占SoC芯片6面积的45％。如果选用更先进的工艺和更多层数的3DNAND模块，则该CIS芯片中缓存和存储模块的容量会更大。
如图3所示，较佳的实施例中，上述步骤S1中，上述第二晶圆结构11的具体形成步骤如下：
步骤S11b、提供一上述第二硅衬底8；
步骤S12b、将上述感应模块9集成于上述第二硅衬底8上以形成上述第二晶圆结构11。
较佳的实施例中，上述步骤S2中，上述后续处理包括磨薄处理、切片处理、封装处理以及测试处理。
较佳的实施例中，上述磨薄处理包括分别对上述第一硅衬底1和上述第二硅衬底8进行减薄。
在本实施例中，完成晶圆级三维键合堆叠后，进行磨薄、切片、封测等处理即生成带有大容量数据存储和高速数据处理的CIS产品。
较佳的实施例中，上述传感器的上述逻辑控制模块4为ISP模块。
在本实施例中，ISP模块为图像信号处理模块。
较佳的实施例中，上述传感器的上述感应模块9为像素电路模块。
在本实施例中，像素电路模块为感光像素阵列。
将本发明中CIS的ISP模块替换成其它传感器的逻辑控制电路，CIS的像素电路模块替代该传感器的传感结构，得到具有大容量数据存储和高速数据处理的芯片设计和制造同样适用于本发明。
在一个具体实施例中，本发明的工艺流程：
参照图4-5，用先进工艺在第一硅衬底1上生长包含3D NAND模块的外围电路3、CIS的逻辑控制模块4以及SRAM模块5的SoC电路2从而形成SoC芯片6。在此步骤中保证该SoC芯片6与CIS的感应模块9尺寸已知。
参照图6，在上述SoC电路2上继续生长3D NAND模块的存储单元阵列7，这样即在一片wafer上生成了集成SRAM模块、3D NAND存储模块和CIS的逻辑控制功能的第一晶圆结构10。
参照图7，将图6中生成的第一晶圆结构10与第二晶圆结构11做wafer级键合堆叠处理。
参照图8，图8将图7中完成键合堆叠处理后的底层和顶层做磨薄、切片等处理，即完成所设计的高速数据处理和包含大容量数据存储模块的CIS芯片制造。
进一步的，当逻辑控制模块4为ISP模块，感应模块9为像素电路模块时，本发明的工艺流程：
用先进工艺(≤14nm)生产包含CIS的ISP功能、SRAM的缓存功能以及3D NAND的外围电路功能的SoC电路2后，再在该SoC电路2上继续生长3D NAND的存储单元阵列7，这样即在一片wafer上生成了集成CIS的ISP功能，SRAM缓存功能和3D NAND大容量存储功能的SoC芯片6。选用先进工艺一方面可以保证SoC芯片6的尺寸比较小从而与CIS的像素电路模块尺寸一致，另一方面用≤14nm生成的SRAM存储密度比较大，可以达到甚至超过三层堆叠CIS中DRAM的存储容量，同时用先进工艺生成的SoC芯片6能够提供更快的数据处理速度和更小的功耗。
用上述SoC芯片6替代现有技术中CIS原本的ISP芯片，与具有Pixel模块的第二晶圆结构11做键合处理，整个制造过程中只需要两片晶圆键合即可得到包含快速数据处理和大容量数据存储功能的CIS芯片。
如图4-8所示，一种三维键合传感器，由一第一晶圆结构10和一第二晶圆结构11键合后构成；
上述第一晶圆结构10包括第一硅衬底1、传感器的逻辑控制模块4、SRAM模块5以及3D NAND模块，上述逻辑控制模块4、上述SRAM模块5以及上述3D NAND模块集成于上述第一硅衬底1的同一侧，上述第二晶圆结构11包括第二硅衬底8以及集成于上述第二硅衬底8上的上述传感器的感应模块9；
上述第一晶圆结构10具有上述3D NAND模块的一侧与上述第二晶圆结构11具有上述感应模块9的一侧键合构成上述三维键合传感器。
较佳的实施例中，上述3D NAND模块包括外围电路3和存储单元阵列7。
较佳的实施例中，上述步骤S2中，上述第一晶圆结构10与上述第二晶圆结构11的键合面由上述存储单元阵列7的面和上述感应模块9的面构成。
较佳的实施例中，上述第一晶圆结构10包括：
SoC芯片6及集成于上述SoC芯片6上的上述3D NAND模块的上述存储单元阵列7；
上述SoC芯片6包括：
上述第一硅衬底1及集成于上述第一硅衬底1上的上述逻辑控制模块4、上述SRAM模块5以及上述3D NAND模块的上述外围电路3。
较佳的实施例中，上述第二晶圆结构11包括：
上述第二硅衬底8及集成于上述第二硅衬底8上的上述感应模块9。
较佳的实施例中，上述传感器的上述逻辑控制模块4为ISP模块。
较佳的实施例中，上述传感器的上述感应模块9为像素电路模块。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (9)

1.一种高存储容量的三维键合传感器制造方法，其特征在于，包括：
步骤S1、提供一第一晶圆结构和一第二晶圆结构，所述第一晶圆结构包括第一硅衬底、传感器的逻辑控制模块、SRAM模块以及3D NAND模块，所述3D NAND模块包括外围电路和存储单元阵列，所述逻辑控制模块、所述SRAM模块以及所述3D NAND模块中的所述外围电路集成于所述第一硅衬底的同一侧以形成SoC芯片，并将所述3D NAND模块中的所述存储单元阵列集成于所述SoC芯片上以形成所述第一晶圆结构，所述第二晶圆结构包括第二硅衬底以及集成于所述第二硅衬底上的所述传感器的感应模块；
步骤S2、通过将所述第一晶圆结构上的所述存储单元阵列的面与所述第二晶圆结构上的所述感应模块的面进行键合以得到预处理传感器，对所述预处理传感器进行后续处理以形成三维键合传感器。
2.根据权利要求1的三维键合传感器制造方法，其特征在于，所述步骤S1中，采用半导体生长工艺，以使所述SoC芯片的尺寸与所述感应模块的尺寸相同。
3.根据权利要求1的三维键合传感器制造方法，其特征在于，所述步骤S1中，所述第二晶圆结构的具体形成步骤如下：
步骤S11b、提供一所述第二硅衬底；
步骤S12b、将所述感应模块集成于所述第二硅衬底上以形成所述第二晶圆结构。
4.根据权利要求1的三维键合传感器制造方法，其特征在于，所述传感器的所述逻辑控制模块为ISP模块。
5.根据权利要求1的三维键合传感器制造方法，其特征在于，所述传感器的所述感应模块为像素电路模块。
6.一种三维键合传感器的结构，其特征在于，由一第一晶圆结构和一第二晶圆结构键合后构成；
所述第一晶圆结构包括第一硅衬底、传感器的逻辑控制模块、SRAM模块以及3D NAND模块，所述3D NAND模块包括外围电路和存储单元阵列，所述逻辑控制模块、所述SRAM模块以及所述3D NAND模块中的所述外围电路集成于所述第一硅衬底的同一侧以形成SoC芯片，并将所述3D NAND模块中的所述存储单元阵列集成于所述SoC芯片上以形成所述第一晶圆结构，所述第二晶圆结构包括第二硅衬底以及集成于所述第二硅衬底上的所述传感器的感应模块；
所述第一晶圆结构上的所述存储单元阵列的面与所述第二晶圆结构上的所述感应模块的面键合构成所述三维键合传感器。
7.根据权利要求6的三维键合传感器的结构，其特征在于，所述第二晶圆结构包括：
所述第二硅衬底及集成于所述第二硅衬底上的所述感应模块。
8.根据权利要求6的三维键合传感器的结构，其特征在于，所述传感器的所述逻辑控制模块为ISP模块。
9.根据权利要求6的三维键合传感器的结构，其特征在于，所述传感器的所述感应模块为像素电路模块。
CN201810925015.7A 2018-08-14 2018-08-14 一种高存储容量的三维键合传感器的结构及其制造方法 Active CN109148498B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810925015.7A CN109148498B (zh) 2018-08-14 2018-08-14 一种高存储容量的三维键合传感器的结构及其制造方法
US16/351,536 US10672821B2 (en) 2018-08-14 2019-03-13 Sensor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810925015.7A CN109148498B (zh) 2018-08-14 2018-08-14 一种高存储容量的三维键合传感器的结构及其制造方法

Publications (2)

Publication Number Publication Date
CN109148498A CN109148498A (zh) 2019-01-04
CN109148498B true CN109148498B (zh) 2021-06-15

Family

ID=64793087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810925015.7A Active CN109148498B (zh) 2018-08-14 2018-08-14 一种高存储容量的三维键合传感器的结构及其制造方法

Country Status (2)

Country Link
US (1) US10672821B2 (zh)
CN (1) CN109148498B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240045345A (ko) 2019-04-15 2024-04-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 동적 랜덤 액세스 메모리를 갖는 본디드 반도체 장치 및 이를 형성하는 방법
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
CN112614831B (zh) * 2019-04-15 2023-08-08 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
CN110945652A (zh) 2019-04-15 2020-03-31 长江存储科技有限责任公司 堆叠三维异质存储器件及其形成方法
CN110731012B (zh) 2019-04-15 2021-01-29 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
CN111727503B (zh) 2019-04-15 2021-04-16 长江存储科技有限责任公司 具有可编程逻辑器件和异构存储器的统一半导体器件及其形成方法
CN110265292B (zh) * 2019-04-26 2021-07-27 芯盟科技有限公司 三维存储器以及制作方法
CN110162494B (zh) * 2019-04-28 2020-09-25 芯盟科技有限公司 一种现场可编程逻辑门阵列芯片和数据交互方法
JP7328344B2 (ja) * 2019-04-30 2023-08-16 長江存儲科技有限責任公司 三次元メモリデバイス
CN110870062A (zh) * 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法
JP7311615B2 (ja) 2019-04-30 2023-07-19 長江存儲科技有限責任公司 プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
KR20210114016A (ko) * 2019-04-30 2021-09-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 낸드 플래시 메모리를 갖는 접합된 반도체 소자 및 이를 형성하는 방법
JP7278394B2 (ja) * 2019-04-30 2023-05-19 長江存儲科技有限責任公司 フラッシュメモリーコントローラーを有する結合されたメモリーデバイス、ならびに、その製作方法および動作方法
KR20210113644A (ko) 2019-04-30 2021-09-16 양쯔 메모리 테크놀로지스 씨오., 엘티디. 접합된 통합형 반도체 칩과 그 제조 및 작동 방법
CN110299361A (zh) * 2019-05-17 2019-10-01 上海新储集成电路有限公司 一种三维存储器结构
CN112151526A (zh) * 2019-06-28 2020-12-29 西部数据技术公司 包括高速异质集成控制器和高速缓存的半导体设备
CN111092082B (zh) * 2019-11-01 2023-11-07 上海新储集成电路有限公司 一种混合架构存储器及其制作方法
CN110993490A (zh) * 2019-12-30 2020-04-10 长春长光圆辰微电子技术有限公司 一种不同尺寸芯片实现异质键合的方法
CN111244123A (zh) * 2020-02-03 2020-06-05 长江存储科技有限责任公司 半导体结构及其制备方法
CN113194224A (zh) * 2021-04-02 2021-07-30 维沃移动通信有限公司 电路板及电子设备
CN113674772B (zh) * 2021-10-25 2022-04-12 西安紫光国芯半导体有限公司 三维集成芯片及其构建方法、数据处理方法、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102689874A (zh) * 2012-06-20 2012-09-26 清华大学 一种传感器阵列与信号处理电路的三维集成方法
CN103247620A (zh) * 2012-02-02 2013-08-14 瑞萨电子株式会社 半导体器件和用于制造半导体器件的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
JP4969822B2 (ja) * 2004-12-06 2012-07-04 株式会社デンソー センサ装置
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
US20190057903A1 (en) * 2011-06-28 2019-02-21 Monolithic 3D Inc. 3d semiconductor device and system
CN103241704B (zh) * 2013-05-14 2015-12-23 清华大学 三维集成传感器及其制备方法
US20190057959A1 (en) * 2015-06-06 2019-02-21 Monolithic 3D Inc. Semiconductor device and structure with thermal isolation
US10651153B2 (en) * 2018-06-18 2020-05-12 Intel Corporation Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding
CN112567521B (zh) * 2018-06-29 2023-09-01 长江存储科技有限责任公司 半导体结构及其形成方法
WO2020000378A1 (zh) * 2018-06-29 2020-01-02 长江存储科技有限责任公司 半导体结构及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247620A (zh) * 2012-02-02 2013-08-14 瑞萨电子株式会社 半导体器件和用于制造半导体器件的方法
CN102689874A (zh) * 2012-06-20 2012-09-26 清华大学 一种传感器阵列与信号处理电路的三维集成方法

Also Published As

Publication number Publication date
CN109148498A (zh) 2019-01-04
US20200058696A1 (en) 2020-02-20
US10672821B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
CN109148498B (zh) 一种高存储容量的三维键合传感器的结构及其制造方法
TWI784180B (zh) 具有嵌入式動態隨機存取記憶體的三維記憶體元件
JP7487213B2 (ja) プロセッサおよびダイナミック・ランダムアクセス・メモリを有する接合半導体デバイスおよびそれを形成する方法
EP3891797B1 (en) Bonded semiconductor devices having programmable logic device and dynamic random-access memory and methods for forming the same
JP7311615B2 (ja) プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
Motoyoshi Through-silicon via (TSV)
JP2022529564A (ja) 半導体デバイス及び方法
CN111033728A (zh) 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
KR20130054382A (ko) 저밀도 저 레이턴시 및 고밀도 고 레이턴시 블록들을 가진 와이드 입출력 메모리
US20220020735A1 (en) Three-dimensional (3d) integrated circuit device having a backside power delivery network
US11749586B2 (en) Semiconductor device including through via structure
TWI543181B (zh) 三維電路、半導體記憶體及其製造方法
Koyanagi Recent progress in 3D integration technology
Yolanda Wafer to wafer bonding to increase memory density
Koyanagi et al. Applications of three-dimensional LSI
Ohba 3D large scale integration technology using wafer-on-wafer (WOW) stacking
CN202534359U (zh) 集成电路系统
Koyanagi The stacked capacitor dram cell and three-dimensional memory
CN112805820A (zh) 芯片制造方法及芯片结构
TW202401681A (zh) 伺服處理器和機架伺服器單元的機體電路微縮和拉伸平台
US20240049455A1 (en) Memory devices and methods for forming the same
US20240074156A1 (en) Memory devices and methods for forming the same
CN116976411A (zh) 器件、芯片、设备、存算调度和多层神经网络训练方法
KR20240004060A (ko) 반도체 패키지
US20200043894A1 (en) Thermally-optimized tunable stack in cavity package-on-package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China