CN113194224A - 电路板及电子设备 - Google Patents

电路板及电子设备 Download PDF

Info

Publication number
CN113194224A
CN113194224A CN202110359659.6A CN202110359659A CN113194224A CN 113194224 A CN113194224 A CN 113194224A CN 202110359659 A CN202110359659 A CN 202110359659A CN 113194224 A CN113194224 A CN 113194224A
Authority
CN
China
Prior art keywords
circuit unit
logic circuit
logic
storage
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110359659.6A
Other languages
English (en)
Inventor
赵祥富
李明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202110359659.6A priority Critical patent/CN113194224A/zh
Publication of CN113194224A publication Critical patent/CN113194224A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本申请公开了一种电路板及电子设备，属于终端设备领域。该电路板应用于摄像头，电路板包括：衬底、感光电路单元、逻辑电路单元和存储电路单元；所述逻辑电路单元与所述存储电路单元电性互连，且集成于所述衬底；所述感光电路单元集成于所述逻辑电路单元和所述存储电路单元上；其中，所述感光电路单元分别与所述逻辑电路单元和所述存储电路单元电性互连，且所述逻辑电路单元和所述存储电路单元均至少部分位于所述感光电路单元的投影下。本申请实施例将逻辑电路单元和存储电路单元集成到一个衬底上，也就是将CMOS图像传感器与存储器集成到一个芯片上，可以减小CMOS图像传感器的外围电路的尺寸，使得整个摄像头的尺寸减小。

Description

电路板及电子设备
技术领域
本申请涉及终端设备领域，具体涉及一种电路板及电子设备。
背景技术
摄像头模组(Camera Compact Module，CCM)是电子设备的一个重要部件。其主要包括镜头、镜头框架、CMOS图像传感器(CMOS Image Sensor，CIS)和印制电路板(PrintedCircuit Board，PCB)，CIS和PCB连接处还放有一个存储器(Electrically ErasableProgrammable read only memory，EE)和多个电容器件，形成外围电路。
随着用户需求的不断提高，对电子设备的性能与外观的要求也与日俱增。对摄像头的要求也不对提高，器件较多使得CCM的尺寸过大，过大的尺寸不仅挤占电子设备上的空间，也不美观。
发明内容
本申请实施例提供一种电路板及电子设备，以解决现有技术中摄像头尺寸大，既挤占电子设备上的空间，又不美观的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，提供了一种电路板，包括：衬底、感光电路单元、逻辑电路单元和存储电路单元；
所述逻辑电路单元与所述存储电路单元电性互连，且集成于所述衬底；
所述感光电路单元集成于所述逻辑电路单元和所述存储电路单元上；
其中，所述感光电路单元分别与所述逻辑电路单元和所述存储电路单元电性互连，且所述逻辑电路单元和所述存储电路单元均至少部分位于所述感光电路单元的投影下。
第二方面，提供了一种电子设备，包括第一方面所述的电路板。
在本申请实施例中，提供了一种电路板，包括衬底、感光电路单元、逻辑电路单元和存储电路单元，逻辑电路单元与存储电路单元电性互连，且二者均集成于衬底，感光电路单元集成于逻辑电路单元和存储电路单元上，感光电路单元分别与逻辑电路单元和存储电路单元电性互连，且所述逻辑电路单元和所述存储电路单元均至少部分位于所述感光电路单元的投影下。本申请实施例将逻辑电路单元和存储电路单元集成到一个衬底上，也就是将CMOS图像传感器与存储器集成到一个芯片上，可以减小CMOS图像传感器的外围电路的尺寸，使得整个摄像头的尺寸减小，由于集成到一个芯片上，使得二者交互便捷，同时也可以提升物料的利用率。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请的一个实施例提供的一种电路板的结构示意图。
其中，10-衬底；20-逻辑电路单；30-存储电路单元；40-感光电路单元；50-电容。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
本申请提供了一种电路板及电子设备，该电子设备包括有摄像头，该电路板应用于摄像头，该电子设备可以是手机、手表、电脑等。
如图1所示，为本申请实施例提供的一种电路板的结构示意图。如图1所示，该电路板可以包括：衬底10、感光电路单元40、逻辑电路单元20和存储电路单元30。
具体地，逻辑电路单元20与存储电路单元30电性互连，且集成于衬底10；感光电路单元40集成于逻辑电路单元20和存储电路单元30上；其中，感光电路单元40分别与逻辑电路单元20和存储电路单元30电性互连，且所述逻辑电路单元20和所述存储电路单元30均至少部分位于所述感光电路单元40的投影下。
由于CMOS图像传感器(CMOS Image Sensor，CIS)中的逻辑电路单元20与存储器(Electrically Erasable Programmable read only memory，EE)的半导体生产工艺相同，因此本申请实施例将逻辑电路单元20和存储电路单元30集成到一个衬底10上，然后将CIS的另一部分，即感光电路单元40集成于逻辑电路单元20和存储电路单元30之上。也就是，逻辑电路单元20和存储电路单元30可以都位于感光电路单元40的投影下，也可以一部分位于感光电路单元40的投影下，也即，逻辑电路单元20可以有一部分位于感光电路单元40的投影之外，存储电路单元30也可以有一部分位于感光电路40的投影之外。
与现有的摄像头包括CIS及其外围电路EE电路单元相比，本申请不需要设置单独的EE电路单元芯片，使得整体摄像头的尺寸较小，由于感光电路单元40下方多了一个存储电路单元30，整体面积与原来只有逻辑电路单元20相比有所增加，因此感光电路单元40的像素数量也可以相应增加，进光量也会相应增加，进而可以提高成像的分辨率。
在本申请实施例中，电路板包括衬底10、感光电路单元40、逻辑电路单元20和存储电路单元30，逻辑电路单元20与存储电路单元30电性互连，且二者均集成于衬底10，感光电路单元40集成于逻辑电路单元20和存储电路单元30上，感光电路单元40分别与逻辑电路单元20和存储电路单元30电性互连，且所述逻辑电路单元20和所述存储电路单元30均至少部分位于所述感光电路单元40的投影下。本申请实施例将逻辑电路单元20和存储电路单元30集成到一个衬底10上，也就是将CMOS图像传感器与存储器集成到一个芯片上，可以减小CMOS图像传感器的外围电路的尺寸，使得整个摄像头的尺寸减小，由于集成到一个芯片上，使得二者交互便捷，同时也可以提升物料的利用率。
在本申请的一个可能的实施方式中，该电路板包括多个电容50。
具体地，多个电容50均集成于衬底10内部，多个电容50通过通孔与逻辑电路单元20和存储电路单元30电性互连。
值的说明的是，CIS的外围电路除了上述实施例描述的存储电路单元30，还包括多个电容50。
本申请实施例中，将多个电容50均集成到衬底10内部，由于电容50工艺已经非常成熟，可以在衬底10集成逻辑电路单元20和存储电路单元30之前，将多个电容50放置到衬底10中。具体地，可以竖直放置在衬底10内部的四周区域，这样可以不影响逻辑电路单元20和存储电路单元30的集成。
进一步地，电容50可以放置方式可以是卷曲或堆叠，还可以是其他方式，以实现电容50体积的减小，从而进一步缩小整个芯片的尺寸，实现摄像头的小型化。
在本申请的一个可能的实施方式中，多个电容50均可以通过硅穿孔(ThroughSilicon Via，TSV)与逻辑电路单元20和存储电路单元30电性互连。
由于电容50放置在衬底10内部，因此需要通过通孔等方式与衬底10上部的逻辑电路单元20和存储电路单元30电性连接。本实施例中采用的是硅穿孔的方式，在其他实施例中也可以采用其他方式。
在本申请的一个可能的实施方式中，逻辑电路单元20与存储电路单元30通过硅穿孔电性互连。
在本申请的另一个可能的实施方式中，逻辑电路单元20与存储电路单元30通过直接焊接互连。
也就是，由于逻辑电路单元20与存储电路单元30在同一平面内，既可以采用硅穿孔电性连接，也可以采用直接焊接的方式连接，在其他实施例中还可以采用其他方式电性互连，本申请中不做具体限制。
在本申请的一个可能的实施方式中，感光电路单元40通过硅穿孔分别与逻辑电路单元20和存储电路单元30电性互连。
感光电路单元40位于逻辑电路单元20和存储电路单元30背离衬底10的一侧，也就是，感光电路单元40位于逻辑电路单元20和存储电路单元30的上方，感光电路单元40可以通过通孔与逻辑电路单元20电性连接，也可以通过通孔与存储电路单元30连接，本申请实施例中采用的是硅穿孔的方式进行连接，在其他实施例中也可以采用其他方式，本申请实施例中不做具体限定。
在本申请的一个可能的实施方式中，存储电路单元30的个数可以为一个，也可以为多个。
其中，多个是指两个或两个以上。
具体地，多个存储电路单元均与逻辑电路单元20和感光电路单元40电性互连。
本申请实施例中，不仅可以将一个存储电路单元30合并至CIS中，以减小电路板的尺寸，同理，也可以将多个存储电路单元30合并至CIS中，多个存储电路单元30在逻辑电路单元20衬底10上的位置分别可以根据实际需要确定，本申请实施例中不做具体限定。
一个或多个存储电路单元30合并至逻辑电路单元20衬底10上后，其在布线上可以共用逻辑电路单元20的布线，也可以单独布线，本申请实施例中不做具体限定。
可选地，多个存储电路单元30均与逻辑电路单元20通过硅穿孔电性互连或者直接焊接互连。
也就是，多个存储电路单元30可以通过硅穿孔与逻辑电路单元20电性互连，也可以通过直接焊接与逻辑电路单元20互连，还可以一部分通过硅穿孔与逻辑电路单元20电性互连，一部分通过直接焊接与逻辑电路互连。具体的以实际设置为准，本申请实施例中不做具体限定。
可选地，多个存储电路单元30均与感光电路单元40通过硅穿孔电性互连。
由于存储电路单元30与感光电路单元40不在一个层面上，因此，可以通过通孔的方式电性互连，本申请中采用的是硅穿孔的方式进行电性互连，在其他实施例中也可以采用其他方式。
本申请实施例还提供了一种电子设备，该电子设备可以包括上述任一实施例提供的电路板。
本申请实施例提供的电子设备能够实现上述电路板的各个实施例的功能，且能达到相同的技术效果，为避免重复，这里不再赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种电路板，应用于摄像头，其特征在于，所述电路板包括：衬底、感光电路单元、逻辑电路单元和存储电路单元；
所述逻辑电路单元与所述存储电路单元电性互连，且集成于所述衬底；
所述感光电路单元集成于所述逻辑电路单元和所述存储电路单元上；
其中，所述感光电路单元分别与所述逻辑电路单元和所述存储电路单元电性互连，且所述逻辑电路单元和所述存储电路单元均至少部分位于所述感光电路单元的投影下。
2.根据权利要求1所述的电路板，其特征在于，所述电路板包括多个电容，多个所述电容均集成于所述衬底内部，多个所述电容均通过通孔与所述逻辑电路单元和所述存储电路单元电性互连。
3.根据权利要求2所述的电路板，其特征在于，多个所述电容均通过硅穿孔与所述逻辑电路单元和所述存储电路单元电性互连。
4.根据权利要求1所述的电路板，其特征在于，所述逻辑电路单元与所述存储电路单元通过硅穿孔电性互连。
5.根据权利要求1所述的电路板，其特征在于，所述逻辑电路单元与所述存储电路单元通过直接焊接互连。
6.根据权利要求1所述的电路板，其特征在于，所述感光电路单元通过硅穿孔分别与所述逻辑电路单元和所述存储电路单元电性互连。
7.根据权利要求1所述的电路板，其特征在于，所述存储电路单元的个数为多个，多个所述存储电路单元均与所述逻辑电路单元和所述感光电路单元电性互连。
8.根据权利要求7所述的电路板，其特征在于，多个所述存储电路单元均与所述逻辑电路通过硅穿孔电性互连或者直接焊接互连。
9.根据权利要求7所述的电路板，其特征在于，多个所述存储电路单元均与所述感光电路单元通过硅穿孔电性互连。
10.一种电子设备，其特征在于，包括：如权利要求1-9任一项所述的电路板。
CN202110359659.6A 2021-04-02 2021-04-02 电路板及电子设备 Pending CN113194224A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110359659.6A CN113194224A (zh) 2021-04-02 2021-04-02 电路板及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110359659.6A CN113194224A (zh) 2021-04-02 2021-04-02 电路板及电子设备

Publications (1)

Publication Number Publication Date
CN113194224A true CN113194224A (zh) 2021-07-30

Family

ID=76974684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110359659.6A Pending CN113194224A (zh) 2021-04-02 2021-04-02 电路板及电子设备

Country Status (1)

Country Link
CN (1) CN113194224A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003725A1 (en) * 1998-12-16 2002-01-10 Osamu Wada Logic consolidated semiconductor memory device having memory circuit and logic circuit integrated in the same chip
WO2006115075A1 (ja) * 2005-04-22 2006-11-02 National Institute Of Advanced Industrial Science And Technology 半導体集積回路
CN101794773A (zh) * 2009-01-23 2010-08-04 索尼公司 半导体集成电路
US20110169065A1 (en) * 2010-01-13 2011-07-14 International Business Machines Corporation Method and structure for forming capacitors and memory devices on semiconductor-on-insulator (soi) substrates
EP2388820A2 (en) * 2010-05-19 2011-11-23 Renesas Electronics Corporation Integration of memory cells comprising capacitors with logic circuits comprising interconnects
US20160013198A1 (en) * 2014-07-14 2016-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high k, metal gate logic device
CN109148498A (zh) * 2018-08-14 2019-01-04 武汉新芯集成电路制造有限公司 一种高存储容量的三维键合传感器的结构及其制造方法
US20190103432A1 (en) * 2017-09-29 2019-04-04 Samsung Electronics Co., Ltd. Semiconductor Package and Image Sensor
US20190363131A1 (en) * 2018-05-25 2019-11-28 Gyrfalcon Technology Inc. Memory architecture having different type of memory devices and logic circuit disposed over a semiconductor substrate
WO2020183965A1 (ja) * 2019-03-14 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003725A1 (en) * 1998-12-16 2002-01-10 Osamu Wada Logic consolidated semiconductor memory device having memory circuit and logic circuit integrated in the same chip
WO2006115075A1 (ja) * 2005-04-22 2006-11-02 National Institute Of Advanced Industrial Science And Technology 半導体集積回路
CN101794773A (zh) * 2009-01-23 2010-08-04 索尼公司 半导体集成电路
US20110169065A1 (en) * 2010-01-13 2011-07-14 International Business Machines Corporation Method and structure for forming capacitors and memory devices on semiconductor-on-insulator (soi) substrates
EP2388820A2 (en) * 2010-05-19 2011-11-23 Renesas Electronics Corporation Integration of memory cells comprising capacitors with logic circuits comprising interconnects
US20160013198A1 (en) * 2014-07-14 2016-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high k, metal gate logic device
US20190103432A1 (en) * 2017-09-29 2019-04-04 Samsung Electronics Co., Ltd. Semiconductor Package and Image Sensor
US20190363131A1 (en) * 2018-05-25 2019-11-28 Gyrfalcon Technology Inc. Memory architecture having different type of memory devices and logic circuit disposed over a semiconductor substrate
CN109148498A (zh) * 2018-08-14 2019-01-04 武汉新芯集成电路制造有限公司 一种高存储容量的三维键合传感器的结构及其制造方法
WO2020183965A1 (ja) * 2019-03-14 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器

Similar Documents

Publication Publication Date Title
KR101528656B1 (ko) 적층된 디바이스에서의 신호 전달
CN107105184A (zh) 一种移动终端在竖屏广告机上的同屏投射方法
DE112012006625T5 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
JP2015216334A5 (zh)
CA2675179A1 (en) Folded package camera module and method of manufacture
US9119320B2 (en) System in package assembly
US9553071B1 (en) Multi-chip package with interconnects extending through logic chip
US11929295B2 (en) Multi-use package architecture
CN103094240A (zh) 一种高密度蚀刻引线框架fcaaqfn封装件及其制作工艺
US20230411385A1 (en) Package with embedded capacitors
US20020074652A1 (en) Method, apparatus and system for multiple chip assemblies
AU2017403198B2 (en) Mainboard for consumer electronic product, and terminal
US20190174037A1 (en) Mobile terminal and manufacturing method of the same
CN203103285U (zh) 一种高密度蚀刻引线框架fcaaqfn封装件
US8803327B2 (en) Semiconductor package
JP6173022B2 (ja) 画像処理装置
CN113194224A (zh) 电路板及电子设备
CN205945947U (zh) 摄像头模组和电子设备
CN108966568B (zh) 一种电子设备
US11158568B2 (en) Package with wall-side capacitors
CN112996216B (zh) 一种堆叠式模组及其制作方法和终端
CN205992947U (zh) 多镜头摄像模组
US20220199595A1 (en) Integrated circuit package having a redistribution layer above a power management integrated circuit
CN206059372U (zh) 覆晶芯片封装结构
CN107994042B (zh) 一种多摄像头模组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210730