CN109103237A - 一种jfet区t型高掺碳化硅mosfet的单胞结构及制备方法 - Google Patents

一种jfet区t型高掺碳化硅mosfet的单胞结构及制备方法 Download PDF

Info

Publication number
CN109103237A
CN109103237A CN201810633254.5A CN201810633254A CN109103237A CN 109103237 A CN109103237 A CN 109103237A CN 201810633254 A CN201810633254 A CN 201810633254A CN 109103237 A CN109103237 A CN 109103237A
Authority
CN
China
Prior art keywords
exposure mask
mask medium
preparation
etching
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810633254.5A
Other languages
English (en)
Inventor
杨同同
柏松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201810633254.5A priority Critical patent/CN109103237A/zh
Priority to PCT/CN2018/093007 priority patent/WO2019242035A1/zh
Publication of CN109103237A publication Critical patent/CN109103237A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种JFET区T型高掺碳化硅MOSFET的单胞结构及制备方法，包括第二导电类型外延层，第二导电类型外延层两肩依次生长第一导电类型阱区域，第二导电类型源区域和第一导电类型重掺杂区域，两个阱区域中间引入第一导电类型区域；可以在增加JFET宽度的同时抑制器件栅氧内的电场强度，从而在不影响器件阻断的条件下，增加JFET区域的宽度，降低JFET区域的电阻，提升器件的导通特性。

Description

一种JFET区T型高掺碳化硅MOSFET的单胞结构及制备方法
技术领域
本发明涉及功率半导体领域，尤其涉及一种JFET区T型高掺碳化硅MOSFET的单胞结构及制备方法。
背景技术
碳化硅MOSFET在高压高温等应用环境中，有很大的应用潜力，这主要得益于碳化硅材料大禁带宽度，高击穿电场和高热导率。目前碳化硅MOSFET器件存在严重的栅氧可靠性问题，为了改善器件的可靠性，必须抑制碳化硅MOSFET器件栅氧内的电场强度。
为了提升碳化硅MOSFET器件的正向导通特性，通常希望能够增加JFET区域的宽度，降低JFET区域的电阻。但是JFET宽度的增加，会使得相邻P阱对栅氧电场抑制能力减弱，从而又引起栅氧可靠性问题。因此JFET的宽度必须在正向导通特性和栅氧可靠性问题之间做一个折中。
发明内容
发明目的：针对以上问题，本发明提出一种JFET区T型高掺碳化硅MOSFET的单胞结构及制备方法。
技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种JFET区T型高掺碳化硅MOSFET的单胞结构，包括第二导电类型外延层，第二导电类型外延层两肩依次生长第一导电类型阱区域，第二导电类型源区域和第一导电类型重掺杂区域，两个阱区域中间引入第一导电类型区域；器件上方中间依次制备栅氧化层和栅电极，上方两端设置源电极，再在上方覆盖钝化保护介质，器件底部设置漏电极。
所述第一导电类型区域可以是一层结构也可以是多层结构，所述多层结构的宽度也可以相同也可以不同，所述多层结构在高度方向上可以接触也可以有一定的间距。
所述第二导电类型外延层包括重掺杂层和轻掺杂层。
一种JFET区T型高掺碳化硅MOSFET单胞结构的制备方法，包括步骤：
(1)在碳化硅衬底上生长第二导电类型外延层；
(2)制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型阱区域；
(3)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第二导电类型源区域；
(4)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型重掺杂区域；
(5)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域，所述第一导电类型区域可以是一层结构也可以是多层结构；
(6)制作栅氧化层和栅电极；
(7)最后制作源极，钝化保护介质和漏极。
步骤(5)后还包括，在第一导电类型区域和第一导电类型阱区域之间引入第二导电类型掺杂区域。
所述步骤(5)中，所述掩膜介质可以普通掩膜介质，也可以是多晶硅掩膜介质或二氧化硅掩膜介质。
使用普通掩膜介质制备多层结构的步骤为：
去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域1；去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域2；去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域3；以此类推。
使用多晶硅掩膜介质简化制备步骤为：
去除之前的掩膜介质，重新制备多晶硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域1；进行多晶硅自氧化，制备第一导电类型区域2注入掩膜介质，通过离子注入工艺制作第一导电类型区域2；进行多晶硅自氧化，制备第一导电类型区域3注入掩膜介质，通过离子注入工艺制作第一导电类型区域3；以此类推。
使用二氧化硅掩膜介质简化制备步骤为：
去除之前的掩膜介质，重新制备二氧化硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域3；对有源区进行全片刻蚀，得到第一导电类型区域2注入掩膜介质，通过离子注入工艺制作第一导电类型区域2；对有源区进行全片刻蚀，得到第一导电类型区域1注入掩膜介质，通过离子注入工艺制作第一导电类型区域1；以此类推。
使用二氧化硅掩膜介质简化制备步骤为：
去除之前的掩膜介质，重新制备二氧化硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，对掩膜介质进行刻蚀，得到多层第一导电类型区域的注入掩膜介质，通过离子注入形成多层第一导电类型区域，多层同时刻蚀。
有益效果：本发明通过在JFET区域引入额外的注入掺杂区域，可以在增加JFET宽度的同时，很好的抑制器件栅氧的电场强度，同时也提高了器件的导通能力。本发明有利于在器件正向导通特性和栅氧可靠性问题之间作更好的折中，提升器件的性能。
附图说明
图1是碳化硅MOSFET单胞结构示意图；
图2是实施实例一碳化硅功率MOSFET单胞制备流程示意图；
图3是实施实例二碳化硅功率MOSFET单胞制备流程示意图；
图4是实施实例三碳化硅功率MOSFET单胞制备流程示意图；
图5是实施实例四碳化硅功率MOSFET单胞制备流程示意图；
图6是实施实例五碳化硅功率MOSFET单胞制备流程示意图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
为了提高器件的正向导通特性，通常希望JFET宽度越宽越好；但是JFET宽度的增加，会使得器件栅氧内的电场强度在阻断状态时过高，而发生击穿。本发明引入第一导电类型区域，可以在增加JFET宽度的同时抑制器件栅氧内的电场强度，从而在不影响器件阻断的条件下，增加JFET区域的宽度，降低JFET区域的电阻，提升器件的导通特性。
如图1所示，本发明所述的JFET区T型高掺碳化硅MOSFET的单胞结构，包括第一导电类型区域1，第一导电类型区域2，第一导电类型区域3，第二导电类型外延层4，第一导电类型阱区域5，第二导电类型源区域6，源电极7，栅氧化层8，栅电极9，钝化保护介质10，漏电极11和第一导电类型重掺杂区域12；第二导电类型外延层4两肩依次生长第一导电类型阱区域5，第二导电类型源区域6和第一导电类型重掺杂区域12，两个阱区域5中间引入第一导电类型区域；器件上方中间依次制备栅氧化层8和栅电极9，上方两端设置源电极7，再在上方覆盖钝化保护介质10，器件底部设置漏电极11。
第一导电类型区域可以是一层结构也可以是多层结构，多层结构的宽度也可以相同也可以不同。多层结构在高度方向上可以接触也可以有一定的间距。
第二导电类型外延层4一般包括重掺杂层42和轻掺杂层41。第一导电类型区域可以为均匀掺杂，也可以为非均匀掺杂，但是掺杂浓度大于区域41的掺杂浓度。
本发明所述的JFET区T型高掺碳化硅MOSFET单胞结构的制备方法包括步骤：
(1)在碳化硅衬底上生长一定厚度和掺杂浓度的第二导电类型外延层4，外延层的厚度和掺杂浓度可根据器件的阻断电压进行选择，第二导电类型外延层4一般包括重掺杂层42和轻掺杂层41，但是也可以不存在重掺杂层42；
(2)制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型阱区域5；
(3)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第二导电类型源区域6；
(4)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型重掺杂区域12；
(5)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域；
第一导电类型区域可以为均匀掺杂，也可以为非均匀掺杂，但是掺杂浓度大于区域41的掺杂浓度。第一导电类型区域可以是一层结构也可以是多层结构，多层结构的宽度也可以相同也可以不同。多层结构在高度方向上可以接触也可以有一定的间距。掩膜介质可以普通掩膜介质，也可以是多晶硅掩膜介质或二氧化硅掩膜介质。
使用普通掩膜介质制备多层结构的工艺步骤为：去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域1；去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域2；去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域3；以此类推。
多层结构的简化工艺：
简化工艺一：去除之前的掩膜介质，重新制备多晶硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域1；进行多晶硅自氧化，制备第一导电类型区域2注入掩膜介质，通过离子注入工艺制作第一导电类型区域2；进行多晶硅自氧化，制备第一导电类型区域3注入掩膜介质，通过离子注入工艺制作第一导电类型区域3；以此类推。
简化工艺二：去除之前的掩膜介质，重新制备二氧化硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域3；对有源区进行全片刻蚀，得到第一导电类型区域2注入掩膜介质，通过离子注入工艺制作第一导电类型区域2；对有源区进行全片刻蚀，得到第一导电类型区域1注入掩膜介质，通过离子注入工艺制作第一导电类型区域1。以此类推。
简化工艺三：去除之前的掩膜介质，重新制备二氧化硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，对掩膜介质进行刻蚀，得到多层第一导电类型区域的注入掩膜介质，通过离子注入形成多层第一导电类型区域，多层同时刻蚀。
(6)通过热氧化制作栅氧化层8，然后制作栅电极9，栅电极9可以用多晶硅来进行制作，也可以用金属来制作；
(7)最后制作源极7，制备钝化保护介质10，制备漏极11，完成基本器件结构的制作。
步骤(5)后还包括，在第一导电类型区域和第一导电类型阱区域5之间可以引入第二导电类型掺杂区域，从而进一步降低器件的JFET区电阻。
其中，第一导电类型为N型，则第二导电类型为P型；第一导电类型为P型，则第二导电类型为N型。
为了说明本发明的实用性，给出如下实施例，实施例中仅以N型沟道MOSFET加以说明。
实例一
(1)在碳化硅衬底上生长一定厚度和掺杂浓度的N型外延层4，外延层的厚度和掺杂浓度可根据器件的阻断电压进行选择，如图2(b)所示；
(2)制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P阱区域5，如图2(c)所示；
(3)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作N+源区域6，如图2(d)所示；
(4)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P+重掺杂区域12，如图2(e)所示；
(5)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P型掺杂区域1，如图2(f)所示；
(6)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P型掺杂区域2，如图2(g)所示；
(7)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P型掺杂区域3，如图2(h)所示；
(8)通过热氧化制作栅氧化层8，然后制作栅电极9，栅电极可以用多晶硅来进行制作，也可以用金属来制作，如图2(i)所示；
(9)最后制作源极7(图2(j)所示)，制备钝化保护介质10(图2(k)所示)，制备漏极11(图2(l)所示)，完成基本器件结构的制作。
虽然根据实施例一可以制备本发明的器件结构，但是P型掺杂区域1，P型掺杂区域2，P型掺杂区域3需要三次注入掩膜介质的光刻、刻蚀等工艺，不仅复杂，而且光刻等工艺会带来不可避免的偏差。为此提出改进的实施例2，实施例3和实施例4，来简化工艺。
实例二
(1)在碳化硅衬底上生长一定厚度和掺杂浓度的N型外延层4，外延层的厚度和掺杂浓度可根据器件的阻断电压进行选择，如图3(b)所示；
(2)制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P阱区域5，如图3(c)所示；
(3)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作N+源区域6，如图3(d)所示；
(4)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P+重掺杂区域12，如图3(e)所示；
(5)去除之前的掩膜介质，制备多晶硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P型掺杂区域1，如图3(f)所示；
(6)进行多晶硅自氧化，制备P型掺杂区域2注入掩膜介质，通过离子注入工艺制作P型掺杂区域2，如图3(g)所示；
(7)进行多晶硅自氧化，制备P型掺杂区域3注入掩膜介质，通过离子注入工艺制作P型掺杂区域3，如图3(h)所示；
(8)通过热氧化制作栅氧化层8，然后制作栅电极9，栅电极可以用多晶硅来进行制作，也可以用金属来制作，如图3(i)所示；
(9)最后制作源极7(图3(j)所示)，制备钝化保护介质10(图3(k)所示)，制备漏极11(图3(l)所示)，完成基本器件结构的制作。
实例三
(1)在碳化硅衬底上生长一定厚度和掺杂浓度的N型外延层4，外延层的厚度和掺杂浓度可根据器件的阻断电压进行选择，如图4(b)所示；
(2)制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P阱区域5，如图4(c)所示；
(3)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作N+源区域6，如图4(d)所示；
(4)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P+重掺杂区域12，如图4(e)所示；
(5)去除之前的掩膜介质，制备二氧化硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P型掺杂区域3，如图4(f)所示；
(6)对有源区进行全片刻蚀，得到P型掺杂区域2注入掩膜介质，通过离子注入工艺制作P型掺杂区域2，如图4(g)所示；
(7)对有源区进行全片刻蚀，制备P型掺杂区域1注入掩膜介质，通过离子注入工艺制作P型掺杂区域1，如图4(h)所示；
(8)通过热氧化制作栅氧化层8，然后制作栅电极9，栅电极可以用多晶硅来进行制作，也可以用金属来制作，如图4(i)所示；
(9)最后制作源极7(图4(j)所示)，制备钝化保护介质10(图4(k)所示)，制备漏极11(图4(l)所示)，完成基本器件结构的制作。
实例四
(1)在碳化硅衬底上生长一定厚度和掺杂浓度的N型外延层4，外延层的厚度和掺杂浓度可根据器件的阻断电压进行选择，如图5(b)所示；
(2)制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P阱区域5，如图5(c)所示；
(3)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作N+源区域6，如图5(d)所示；
(4)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P+重掺杂区域12，如图5(e)所示；
(5)去除之前的掩膜介质，制备二氧化硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，如图5(f)所示；
(6)对掩膜介质进行刻蚀，得到如图5(g)所示的P型掺杂区域的注入掩膜介质；
(7)通过离子注入形成P型掺杂区域，如图5(h)所示；
(8)通过热氧化制作栅氧化层8，然后制作栅电极9，栅电极可以用多晶硅来进行制作，也可以用金属来制作，如图5(i)所示；
(9)最后制作源极7(图5(j)所示)，制备钝化保护介质10(图5(k)所示)，制备漏极11(图5(l)所示)，完成基本器件结构的制作。
实施例1-4为多层结构的第一导电类型区域，实施例5为单层的第一导电类型区域。
实例五
(1)在碳化硅衬底上生长一定厚度和掺杂浓度的N型外延层4，外延层的厚度和掺杂浓度可根据器件的阻断电压进行选择，如图6(b)所示；
(2)制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P阱区域5，如图6(c)所示；
(3)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作N+源区域6，如图6(d)所示；
(4)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作P+重掺杂区域12，如图6(e)所示；
(5)去除之前的掩膜介质，制备二氧化硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，如图6(f)所示；
(6)通过离子注入形成P型掺杂区域，如图6(g)所示；
(7)去除表面的注入掩膜介质，如图6(h)所示；
(8)通过热氧化制作栅氧化层8，然后制作栅电极9，栅电极可以用多晶硅来进行制作，也可以用金属来制作，如图6(i)所示；
(9)最后制作源极7(图6(j)所示)，制备钝化保护介质10(图6(k)所示)，制备漏极11(图6(l)所示)，完成基本器件结构的制作。
为了进一步说明本发明对实际器件产生的效益，对传统MOSFET器件结构和本发明实施例5提出的MOSFET器件结构进行仿真，仿真中针对1200V MOSFET器件，外延层厚度10μm，外延层掺杂1e16cm-3。从仿真结果可以看出，对于传统MOSFET器件结构，栅氧内电场达到3.6MV/cm。而对于本发明的器件结构，栅氧内电场强度为0.9MV/cm。通过本发明可以显著降低栅氧电场强度，提高器件可靠性，此时可通过调整JFET区域宽度或者JFET区掺杂来提升器件正向导通特性，提升器件的整体性能。

Claims (10)

1.一种JFET区T型高掺碳化硅MOSFET的单胞结构，其特征在于：包括第二导电类型外延层(4)，第二导电类型外延层(4)两肩依次生长第一导电类型阱区域(5)，第二导电类型源区域(6)和第一导电类型重掺杂区域(12)，两个阱区域中间引入第一导电类型区域；器件上方中间依次制备栅氧化层(8)和栅电极(9)，上方两端设置源电极(7)，再在上方覆盖钝化保护介质(10)，器件底部设置漏电极(11)。
2.根据权利要求1所述的JFET区T型高掺碳化硅MOSFET的单胞结构，其特征在于：所述第一导电类型区域可以是一层结构也可以是多层结构，所述多层结构的宽度也可以相同也可以不同，所述多层结构在高度方向上可以接触也可以有一定的间距。
3.根据权利要求1所述的JFET区T型高掺碳化硅MOSFET的单胞结构，其特征在于：所述第二导电类型外延层(4)包括重掺杂层(42)和轻掺杂层(41)。
4.一种JFET区T型高掺碳化硅MOSFET单胞结构的制备方法，其特征在于：包括步骤：
(1)在碳化硅衬底上生长第二导电类型外延层(4)；
(2)制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型阱区域(5)；
(3)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第二导电类型源区域(6)；
(4)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型重掺杂区域(12)；
(5)去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域，所述第一导电类型区域可以是一层结构也可以是多层结构；
(6)制作栅氧化层(8)和栅电极(9)；
(7)最后制作源极(7)，钝化保护介质(10)和漏极(11)。
5.根据权利要求4所述的JFET区T型高掺碳化硅MOSFET单胞结构的制备方法，其特征在于：步骤(5)后还包括，在第一导电类型区域和第一导电类型阱区域之间引入第二导电类型掺杂区域。
6.根据权利要求4所述的JFET区T型高掺碳化硅MOSFET单胞结构的制备方法，其特征在于：所述步骤(5)中，所述掩膜介质可以普通掩膜介质，也可以是多晶硅掩膜介质或二氧化硅掩膜介质。
7.根据权利要求6所述的JFET区T型高掺碳化硅MOSFET单胞结构的制备方法，其特征在于：使用普通掩膜介质制备多层结构的步骤为：
去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域1；去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域2；去除之前的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域3；以此类推。
8.根据权利要求6所述的JFET区T型高掺碳化硅MOSFET单胞结构的制备方法，其特征在于：使用多晶硅掩膜介质简化制备步骤为：
去除之前的掩膜介质，重新制备多晶硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域1；进行多晶硅自氧化，制备第一导电类型区域2注入掩膜介质，通过离子注入工艺制作第一导电类型区域2；进行多晶硅自氧化，制备第一导电类型区域3注入掩膜介质，通过离子注入工艺制作第一导电类型区域3；以此类推。
9.根据权利要求6所述的JFET区T型高掺碳化硅MOSFET单胞结构的制备方法，其特征在于：使用二氧化硅掩膜介质简化制备步骤为：
去除之前的掩膜介质，重新制备二氧化硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型区域3；对有源区进行全片刻蚀，得到第一导电类型区域2注入掩膜介质，通过离子注入工艺制作第一导电类型区域2；对有源区进行全片刻蚀，得到第一导电类型区域1注入掩膜介质，通过离子注入工艺制作第一导电类型区域1；以此类推。
10.根据权利要求6所述的JFET区T型高掺碳化硅MOSFET单胞结构的制备方法，其特征在于：使用二氧化硅掩膜介质简化制备步骤为：
去除之前的掩膜介质，重新制备二氧化硅掩膜介质，通过光刻、刻蚀等工艺后，制备注入掩膜介质，对掩膜介质进行刻蚀，得到多层第一导电类型区域的注入掩膜介质，通过离子注入形成多层第一导电类型区域，多层同时刻蚀。
CN201810633254.5A 2018-06-20 2018-06-20 一种jfet区t型高掺碳化硅mosfet的单胞结构及制备方法 Pending CN109103237A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810633254.5A CN109103237A (zh) 2018-06-20 2018-06-20 一种jfet区t型高掺碳化硅mosfet的单胞结构及制备方法
PCT/CN2018/093007 WO2019242035A1 (zh) 2018-06-20 2018-06-27 一种 jfet 区t型高掺碳化硅 mosfet 的单胞结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810633254.5A CN109103237A (zh) 2018-06-20 2018-06-20 一种jfet区t型高掺碳化硅mosfet的单胞结构及制备方法

Publications (1)

Publication Number Publication Date
CN109103237A true CN109103237A (zh) 2018-12-28

Family

ID=64796969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810633254.5A Pending CN109103237A (zh) 2018-06-20 2018-06-20 一种jfet区t型高掺碳化硅mosfet的单胞结构及制备方法

Country Status (2)

Country Link
CN (1) CN109103237A (zh)
WO (1) WO2019242035A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117711949A (zh) * 2024-02-05 2024-03-15 南京第三代半导体技术创新中心有限公司 改进型碳化硅mosfet及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654827A1 (en) * 1993-05-26 1995-05-24 Texas Instruments Incorporated Integrated power cascode
CN105161533A (zh) * 2015-07-02 2015-12-16 电子科技大学 一种碳化硅vdmos器件及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206320B (zh) * 2016-08-16 2019-06-11 上海华虹宏力半导体制造有限公司 Ldmos的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654827A1 (en) * 1993-05-26 1995-05-24 Texas Instruments Incorporated Integrated power cascode
CN105161533A (zh) * 2015-07-02 2015-12-16 电子科技大学 一种碳化硅vdmos器件及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117711949A (zh) * 2024-02-05 2024-03-15 南京第三代半导体技术创新中心有限公司 改进型碳化硅mosfet及其制造方法

Also Published As

Publication number Publication date
WO2019242035A1 (zh) 2019-12-26

Similar Documents

Publication Publication Date Title
CN105190852B (zh) 改进的vjfet器件
CN105074921B (zh) 半导体装置
CN106298932B (zh) 横向超级结mosfet器件及端接结构
CN104051540B (zh) 超级结器件及其制造方法
JP3413250B2 (ja) 半導体装置及びその製造方法
CN114122139B (zh) 具有集成二极管的碳化硅mosfet器件及制造方法
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN102820338A (zh) 半导体装置
CN107994069B (zh) 一种igbt器件及其制造方法
CN109192772A (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
WO2020002653A1 (en) Mosfet in sic with self-aligned lateral mos channel
CN106298541B (zh) 用于制备横向超级结结构的方法
CN104637821A (zh) 超级结器件的制造方法
CN109888005A (zh) 逆导型超结igbt器件及其制造方法
CN105914231B (zh) 电荷存储型igbt及其制造方法
CN105140283A (zh) 一种碳化硅MOSFETs功率器件及其制作方法
CN115579399A (zh) 一种碳化硅mosfet元胞版图结构
CN109904220A (zh) 槽栅型碳化硅mosfet器件及制备方法
CN109065623A (zh) 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
KR20040071722A (ko) 반도체 디바이스 및 그 제조 방법
CN103779415A (zh) 平面型功率mos器件及其制造方法
CN106158927A (zh) 一种优化开关特性的超结半导体器件及制造方法
CN109103237A (zh) 一种jfet区t型高掺碳化硅mosfet的单胞结构及制备方法
CN209087850U (zh) 一种多次外延的超结终端结构
CN109887990A (zh) 超结igbt器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181228