CN109075157B - 半导体装置、半导体装置的制造方法和电子装置 - Google Patents

半导体装置、半导体装置的制造方法和电子装置 Download PDF

Info

Publication number
CN109075157B
CN109075157B CN201780027474.7A CN201780027474A CN109075157B CN 109075157 B CN109075157 B CN 109075157B CN 201780027474 A CN201780027474 A CN 201780027474A CN 109075157 B CN109075157 B CN 109075157B
Authority
CN
China
Prior art keywords
terminal
semiconductor chip
wiring
circuit element
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780027474.7A
Other languages
English (en)
Other versions
CN109075157A (zh
Inventor
酒井清久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN109075157A publication Critical patent/CN109075157A/zh
Application granted granted Critical
Publication of CN109075157B publication Critical patent/CN109075157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6666—High-frequency adaptations for passive devices for decoupling, e.g. bypass capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

公开了一种半导体模块，其中，配线板和安装在配线板上的半导体芯片经由电路元件彼此连接，所述半导体模块使得能够通过缩短配线长度来提高信号的传输质量等，并且还使得能够使半导体模块小型化。该半导体装置具有：配线板；半导体芯片，以其底面面向配线板的上表面的方式布置；树脂部，形成在配线板和半导体芯片之间；以及电路元件，埋入树脂部中。所述电路元件具有连接到形成在配线板的上表面上的配线的第一端子以及连接到布置在半导体芯片的下表面上的凸块的第二端子，以第二端子面向半导体芯片的下表面且第一端子面向配线板的上表面的状态将电路元件埋入树脂部中。

Description

半导体装置、半导体装置的制造方法和电子装置
技术领域
本技术涉及半导体装置、半导体装置的制造方法以及电子装置。
背景技术
传统上，存在一种已知的半导体模块，在该半导体的模块中，半导体芯片和无源部件安装在配线基板上。在这种半导体模块中，通常，半导体芯片和无源部件在水平方向上二维布置，以安装在配线基板的安装表面上。无源部件需要以在半导体芯片和无源部件之间的一定间隔进行安装，以便确保半导体芯片的焊料印制和引线接合的可靠性。因此，配线基板倾向于占据大面积，使得难以使半导体模块小型化。
专利文献1公开了一种半导体模块，在该半导体模块中，无源部件被安装为连接到配线基板的中心主要部分的配线层，密封无源部件的树脂部形成在安装有无源部件的区域中，半导体芯片安装在树脂部上方，并且半导体芯片的上表面端子使用配线连接于配线基板的外围侧的配线层。以这种方式，通过在配线基板和半导体芯片之间的空间中三维地布置无源部件，可以使半导体模块小型化。
引用列表
专利文献
专利文献1：日本专利申请公开号2007-67234
发明内容
本发明要解决的问题
然而，专利文献1中描述的上述半导体模块倾向于具有长的配线长度以连接半导体芯片和安装在配线基板上的无源部件。这是由于在半导体芯片和配线基板之间使用引线接合的连接。即，在半导体芯片的端子与在配线基板的中心主要部分处连接到配线层的无源部件之间的配线长度是通过将从半导体芯片的上表面上的端子朝向下配线基板上的呈弧形的配线延伸的配线长度和连接配线基板上的外围侧和中心主要部分的配线的配线长度相加而获得的长度。
通常，元件之间的配线长度优选地尽可能短，并且特别希望在用于去除射频噪声的旁路电容器和半导体芯片的端子之间实现短距离连接。这是因为在旁路电容器和半导体芯片的端子之间进行连接的配线长度越长，噪声去除效果就越低。
利用上述专利文献1中的技术，难以缩短在半导体芯片的端子和无源部件之间的配线长度。此外，该技术需要用于在配线基板上进行引线接合的空间区域，阻碍了整个半导体模块的小型化。
鉴于上述问题，创作了本技术，目的在于实现一种半导体模块，该半导体模块经由电路元件以减少的配线长度连接配线基板和安装在配线基板上的半导体芯片，以提高信号的传输质量等，并且还旨在实现半导体模块的小型化。
问题的解决方案
本技术的一个方面是一种半导体装置，包括：配线基板；半导体芯片，其以芯片的底面与上表面相对的方式布置在配线基板的上表面上；树脂部，其形成在配线基板和半导体芯片之间；以及电路元件，其埋入在树脂部中，其中，所述电路元件包括：第一端子，其连接到形成在所述配线基板的上表面上的配线；以及第二端子，其连接到布置在半导体芯片的下表面上的凸块，并且所述电路元件以第一端子面向配线基板的上表面且第二端子面向半导体芯片的下表面的状态埋入树脂部中。
本技术的另一方面是一种制造半导体装置的方法，该方法包括：以第一端子面向配线基板的上表面且第二端子面向远离配线基板的方向的方式在配线基板上布置至少包括第一端子和第二端子的电路元件的步骤；将电路元件的第一端子连接并固定到形成在配线基板的上表面上的配线的步骤；在配线基板的上表面上堆叠树脂层的步骤，其中，所述电路元件埋入所述树脂层中；在树脂层的上表面上形成要连接到电路元件的第二端子的再配线的步骤；以及将半导体芯片的凸块连接并固定到树脂层的上表面上的再配线的步骤。
本技术的另一方面是一种电子装置，包括：配线基板；半导体芯片，其以芯片的底面面向上表面的方式布置在配线基板的上表面上；树脂部，其形成在配线基板和半导体芯片之间；以及电路元件，其埋入在树脂部中，其中，所述电路元件包括：第一端子，其连接到形成在所述配线基板的上表面上的配线；以及第二端子，其连接到布置在半导体芯片的下表面上的凸块，并且所述电路元件以第一端子面向配线基板的上表面且第二端子面向半导体芯片的下表面的状态埋入树脂部中。
注意，上述半导体装置和电子装置包括各种模式，例如，在包含在另一装置的状态下实现或者与其他方法一起实现。此外，例如，用于制造半导体装置的上述方法可以以各种模式实现，例如：作为另一种方法的一部分实现；用包括对应于每个步骤的装置的半导体装置制造设备实现；作为用于促使计算机实现与上述制造方法的配置对应的功能的程序实现；以及作为记录程序的计算机可读记录介质实现。
本发明的效果
根据本技术，可以允许经由电路元件连接配线基板和安装在配线基板上的半导体芯片的半导体模块具有更小的配线长度，以提高信号的传输质量等，并且还可以实现半导体模块的小型化。注意，本说明书中描述的效果是出于示例性说明的目的而提供的，而不是限制性的。还可以考虑其他额外效果。
附图说明
图1是示出根据第一实施例的半导体装置的示意性配置的示图；
图2是示出芯片元件的示例的示图；
图3是示出根据第一实施例的半导体装置的另一示例的示图；
图4是示出根据第一实施例的半导体装置的又一示例的示图；
图5是示出根据第一实施例的半导体装置的又一示例的示图；
图6是示出根据第一实施例的半导体装置的又一示例的示图；
图7是示出与半导体模块的制造相关的各个步骤的示图；
图8是在采用利用传统引线接合方法的连接的半导体模块和根据第一实施例的半导体模块之间比较经由电源旁路电容器的配线中的输入阻抗的模拟结果；
图9是示出根据第二实施例的半导体装置的示意性配置的示图；
图10是示出作为电子装置的示例的便携式通信终端的硬件配置的方框图。
具体实施方式
在下文中，将按照以下顺序描述本技术。
(1)第一实施例：
(2)第二实施例：
(3)第三实施例：
(1)第一实施例：
图1是示出根据本实施例的半导体装置的示意性配置的示图。作为根据本实施例的半导体装置的半导体模块100包括配线基板10、半导体芯片20、树脂部30和电路元件50。
配线层11形成在配线基板10的上表面上。形成在配线层11中的配线在其适当位置处包括焊盘，用于通过焊料等连接和固定电路元件等。在本实施例中，形成了电路元件50的第一端子51用焊料等连接和固定于其上的至少一个焊盘以及用于连接贯通电极32的一个端部的焊盘，下面将要描述贯通电极。
在配线基板10的背面，根据需要形成用于形成和连接球栅阵列(BGA)(例如，焊球)的焊盘。用于BGA的焊盘中的每一个电连接到配线基板10的内部配线，或者经由穿透配线基板10的贯通电极或者经由通过贯穿孔插入的配线等电连接到配线层11。
树脂部30形成为从配线基板10的上表面具有恒定厚度。树脂部30的上表面通过抛光或研磨加工成平坦表面。电路元件50的第二端子52的端部(或端面)在树脂部30的上表面上暴露。注意，在本实施例中，在树脂部30中埋入多个电路元件50的情况下，假设多个电路元件50具有基本相同的高度，并且多个电路元件50的第二端子52的端部(或端面)在树脂部30的上表面上暴露。
树脂部30形成为具有足够的厚度，以包括基本上整个电路元件50，因此，基本上整个电路元件50埋入树脂部30中。树脂部30具有允许树脂部30的上表面的高度和埋入树脂部30中的电路元件50的上端的高度基本相同的厚度。通过这种配置，从树脂部30的上表面暴露电路元件50的上端(或上端表面)。
再配线层31形成在树脂部30的上表面上。在构成再配线层31的再配线中的适当位置处，形成焊盘。在本实施例中，至少提供了用于用焊料等连接和固定半导体芯片20的凸块的焊盘。形成在再配线层31中的再配线至少包括连接到电路元件50的第二端子52的再配线和连接到下面描述的贯通电极32的上端的再配线。
作为第二贯通电极的贯通电极32根据需要形成在树脂部30的未埋入电路元件50的区域中。贯通电极32具有沿着与配线基板10的上表面大致垂直的方向(树脂部30的厚度方向)延伸的形状。贯通电极32从树脂部30的上表面垂直穿透到下表面，其一端(下端)连接到形成在配线基板10上的配线层11中的焊盘，另一端(上端)连接到再配线层31的再配线。
如上所述，再配线层31与半导体芯片20的凸块、电路元件50的第二端子52和贯通电极32的上端连接。此外，电路元件50的第二端子52经由再配线连接到半导体芯片20的至少一个凸块，而贯通电极32的上端经由再配线也连接到半导体芯片20的至少一个凸块。
因此，在配线基板10和半导体芯片20之间经由电路元件50的连接的配线长度与在再配线层31中要连接到电路元件50的半导体芯片20的凸块和第二端子52之间的连接的配线长度一样短。以这种方式，与传统情况相比，根据本实施例的半导体模块100可以实现经由电路元件50在配线基板10和半导体芯片20之间的连接的配线长度大大缩短，使得可以提高通过配线传输的信号等的传输质量。
电路元件50的具体示例包括作为表面安装部件的芯片元件，例如，芯片电容器或芯片电阻器。图2是示出芯片元件的示例的示图。芯片元件通常具有平坦长方体形状。即，在一对彼此不相邻并且其上布置有金属端子的矩形表面被定义为左表面和右表面的情况下，该形状是具有最长左右长度dx的长方体，其中，作为左表面和右表面的矩形表面的一边(例如，前后长度dy)比另一边(例如，垂直长度dz)长(即，dx>dy≥dz)。
布置在芯片元件的左表面和右表面上的金属端子中的每个形成为覆盖芯片元件的每个表面并且覆盖其相邻表面的边缘部分的特定范围的帽状。传统上，在这种状态下布置和安装芯片元件，在该状态中，这些帽状金属端子与相互不同的焊盘接触，并且芯片元件中的上表面和下表面中具有最大面积的一个面向配线基板10的上表面(即，水平布置)，因此，芯片元件占据配线基板10上的面积[dx×dy]。
与之相比，根据本实施例的半导体模块100布置芯片元件，以允许芯片元件的最窄区域的左侧和右侧中的任一侧面向要安装的配线基板10的上表面(即，垂直安装)，因此，芯片元件仅占据配线基板10上大约[dy×dz(<[dx×dy])那么小的面积。这使得与传统情况相比，可以使半导体模块100小型化，并且还可以实现半导体模块100的元件的高度集成。
此外，当芯片元件布置和安装在配线基板10上时，金属端子安装在配线基板10上的焊盘上，使得形成在相邻表面的边缘部分的特定范围内的金属端子单独接触不同的焊盘。因此，在左和右金属端子都对准并安装在配线基板10上的不同焊盘上的情况下，如在传统情况下一样，在通过回流工艺等涂覆在焊盘上的膏状焊料等的熔化和固化期间并且在金属端子和焊盘之间的连接的随后焊接期间，存在部件发生位置偏移、提升、上升等的可能性。
与之相比，根据本实施例的半导体模块100以垂直布置芯片元件的方式仅将左和右金属端子中的一个布置在配线基板10上的焊盘上，并且涂布于焊盘上的膏状焊料等通过回流工艺等熔化和固化，从而通过焊料连接金属端子和焊盘。通过这种布置，可以抑制发生部件的位置偏差，并且即使发生位置偏差，其影响与传统情况相比也很小，并且没有部件提升或上升的可能性。
另外，如图3所示，底部填充材料60可以填充在半导体芯片20和树脂部30之间的间隙(凸块之间的间隙)中。这将提高半导体芯片20和树脂部30的完整性，并确保凸块和再配线层31之间的连接，从而提高半导体模块100的可靠性。
此外，在将底部填充材料60填充到半导体芯片20和树脂部30之间的间隙(凸块之间的间隙)中之后，可以从树脂部30上方用模制树脂70密封半导体芯片20，如图4所示。或者，代替用底部填充材料填充半导体芯片20和树脂部30之间的间隙(凸块间隙)，如图5所示，可以使用模制底部填充材料80在一个步骤中执行半导体芯片20和树脂部30之间的间隙(凸块之间的间隙)的填充以及从树脂部30的顶部到半导体芯片20的树脂密封。
此外，除了电路元件50垂直布置在半导体芯片20和配线基板10之间之外，如图6所示，电路元件50可以部分水平布置在配线基板10的超出半导体芯片20的位置上。这样，通过使用在半导体芯片20和配线基板10之间垂直布置电路元件50的模式以及在半导体芯片20外部水平布置电路元件50的模式，可以提高设计的自由度。
在下文中，将描述制造半导体模块100的方法。
图7是示出与半导体模块100的制造相关的各个步骤的示图。注意，虽然图7仅示出了一个半导体模块100，但是实际制造包括在包括彼此接合的配线基板10的集合基板的状态下生产多个芯片。BGA形成在集合基板的底面上，然后，集合基板切割成单独的配线基板10。
首先，将电路元件50安装在配线基板10上。具体地，作为电路元件50的一个端子的第一端子51通过焊料等连接并固定到配线层11的预定焊盘。例如，将膏状焊料涂布于预定焊盘，然后，在允许第一端子51面向配线基板10的上表面且允许第二端子52面向远离配线基板10的方向上，立设电路元件50，同时第一端子51抵接膏状焊料，并且通过回流来熔化和固化焊料。
此时，作为电路元件50的另一端子的第二端子52不面对配线基板10，并且位于离配线基板10的上表面最远的位置，因此，作为电路元件50的另一端子的第二端子52自然不连接到配线基板10。例如，在电路元件50由上述芯片元件构成的情况下，当左侧的金属端子连接并固定到配线层11的预定焊盘时，电路元件50以垂直安装的状态固定在配线基板10上。在该状态下，右侧的金属端子不面向配线基板10的上表面，并且位于离配线基板10的上表面最远的位置。
接下来，在配线基板10上沉积密封树脂，以形成树脂部30’。树脂部30’沉积到这样的高度以包括整个电路元件50，并且沉积到包括电路元件50的第二端子52包含在树脂部30’中的程度。即，电路元件50以不暴露状态临时埋入包括第二端子52的树脂部30’中。
接下来，将树脂部30’的上表面抛光或研磨，以平面化，以暴露电路元件50的第二端子52，从而形成树脂部30。
接下来，在树脂部30中形成垂直穿透树脂部30的通孔32’。例如，通孔32’通过激光发射形成。具体地，激光基本上垂直于配线基板10的上表面朝向配线层11的焊盘发射，贯通电极32将连接到配线层11的焊盘。通过该操作，在树脂部30的上表面侧和配线层11的焊盘之间连通的通孔32’形成为沿着基本上垂直于配线基板10的上表面的方向线性延伸。
接下来，形成抗蚀剂，以覆盖除通孔32’的开口部分之外的树脂部30的上表面，然后，例如，通过电镀从树脂部30的上表面侧埋入和填充诸如Cu等金属。该操作形成在垂直于配线基板10的上表面的方向上线性延伸的贯通电极32，导致形成电连接树脂部30的上表面侧和配线层11的焊盘的配线。
接下来，使用再配线处理技术在树脂部30的上表面上形成再配线层31。再配线层31包括用于与安装在再配线层31上的半导体芯片20的凸块连接的凸起(bud)。形成构成再配线层31的再配线，以在用于凸块连接的焊盘和电路元件50的第一端子51或贯通电极32的上端之间连接。此后，在再配线层31上形成包括聚酰亚胺等的保护层33(未示出)，然后，通过蚀刻去除覆盖用于凸块连接的焊盘的部位，以暴露焊盘。
接下来，半导体芯片20的凸块与用于凸块连接的焊盘的位置单独对准，以将半导体芯片20布置在再配线层31上，允许半导体芯片20的倒装芯片安装。此后，将BGA连接到配线基板10的背面上的焊盘。利用上述制造方法，可以生产上述半导体模块100。
接下来，将描述上述半导体模块100的示例性实施例。图8是在采用利用传统引线接合方法的连接的半导体模块中和根据本实施例的半导体模块100中，将通往半导体芯片20的电源线(作为插入电源旁路电容器的线)中的输入阻抗进行比较的模拟结果。
在传统的半导体模块中，电源旁路电容器布置在半导体芯片20下方的配线基板10上，并且引线接合用于半导体芯片20和配线基板10之间的连接。在使用传统引线接合方法进行连接的半导体模块中，所用配线的直径为20μm，长度为0.8mm。对于配线和再配线中的每个，宽度为0.24mm，长度为4mm，厚度为18μm。此外，半导体芯片20的凸块的每个的直径为40μm，高度为50μm。电源旁路电容器的容量均设置为100pF。
结果，可以看出，根据本实施例的半导体模块100在10Mhz或更高的高频区域中实现了比通过传统引线接合方法连接的半导体模块的输入阻抗低的输入阻抗，此外，在20Mhz或更高的高频区域中，实现了将输入阻抗抑制到通过传统引线接合方法连接的半导体模块的输入阻抗的大约1/10。即，可以看出，在经由电路元件50连接的配线基板10和半导体芯片20之间的配线长度的减小提高了信号等的传输质量。
(2)第二实施例：
图9是示出根据本实施例的半导体装置的示意性配置的示图。作为根据本实施例的半导体装置的半导体模块200类似于根据第一实施例的半导体模块100，除了垂直布置在配线基板10和半导体芯片20之间的电路元件50具有多个不同的高度。因此，赋予相同的附图标记，并且省略了详细描述。
半导体模块200包括具有相互不同高度的电路元件250a和250b。电路元件250a的从第一端子251a到第二端子252a的长度基本上等于树脂部30的厚度，而电路元件250b的从第一端子251b到第二端子252b的长度小于树脂部30的厚度。
因此，半导体模块200具有这样的配置，在该配置中，从第一端子251b到第二端子252b的长度小于树脂部30的厚度的电路元件250b布置有贯通电极232作为第一贯通电极，这类似于上述贯通电极32，形成在树脂部30的上表面和第一端子251b之间。通过这种配置，即使在布置在半导体芯片20和配线基板10之间的电路元件的端子间长度具有变化的情况下，也可以以垂直布置实现所有这些电路元件，与传统情况相比，能够减小半导体芯片20和配线基板10之间的配线长度。
(3)第三实施例：
图10是示出作为包括上述半导体模块100或200的电子装置的示例的便携式通信终端300的硬件配置的方框图。便携式通信终端300是便携式信息处理装置，例如，智能手机或便携式游戏机。
便携式通信终端300包括主处理器311、主存储器312、通信模块313、电源314和电源控制电路315。例如，可以采用上述半导体模块100或200的配置，作为主处理器311和通信模块313。
主处理器311根据存储在主存储器312中的程序执行各种信息处理。例如，通信模块313使用从另一便携式通信终端接收的数据执行各种处理。
主存储器312包括诸如随机存取存储器(RAM)等存储元件，并且存储要由主处理器311执行的程序。此外，主存储器312还操作为主处理器311的工作存储器。
通信模块313根据来自主处理器311的指令执行与另一通信设备的无线数据通信。这种无线数据通信可以通过各种方法来实现，例如，基于电气和电子工程师协会(IEEE)802.11标准的无线局域网(LAN)和蓝牙(注册商标)。
电源314是二次电池等，并且提供便携式通信终端300的操作所需的电力。电源控制电路315根据需要转换从电源314提供的电力，并将其提供给便携式通信终端300的各个单元。此时，经由垂直布置的电源旁路电容器，将电力提供给采用半导体模块100或200的配置的主处理器311和通信模块313。
注意，本技术不限于上述实施例中的每一个，并且包括包含在上述实施例中公开的各个构造的组合的相互替换或各种修改的配置、包括在已知技术和上述实施例中公开的各个构造的组合的相互替换或各种修改的配置等。此外，本技术的技术范围不限于上述实施例，而是延伸到权利要求及其等同物中描述的事项。
此外，也可以如下配置本技术。
(1)一种半导体装置，包括：
配线基板；
半导体芯片，其以芯片的底面面向上表面的方式布置在配线基板的上表面上；
树脂部，其形成在配线基板和半导体芯片之间；以及
电路元件，其埋入在树脂部中，
其中，所述电路元件包括：第一端子，其连接到形成在所述配线基板的上表面上的配线；以及第二端子，其连接到布置在半导体芯片的下表面上的凸块，并且所述电路元件以第一端子面向配线基板的上表面且第二端子面向半导体芯片的下表面的状态埋入树脂部中。
(2)根据(1)所述的半导体装置，其中，所述第二端子经由沿着所述树脂部的上表面形成的再配线连接到所述凸块。
(3)根据(1)或(2)所述的半导体装置，其中，所述第二端子经由第一贯通电极连接到所述半导体芯片的凸块，第一贯通电极形成在从树脂部的上表面延伸到电路元件的第二端子的通孔中。
(4)根据(1)至(3)中任一项所述的半导体装置，
其中，所述电路元件是表面安装部件。
(5)根据(1)至(4)中任一项所述的半导体装置，
其中，所述电路元件是插在至所述半导体芯片的电源线上的电源旁路电容器。
(6)根据(1)至(5)中任一项所述的半导体装置，还包括第二贯通电极，其形成在从树脂部的上表面延伸到形成在配线基板的上表面上的配线的通孔中，
其中，所述第二贯通电极连接形成在配线基板的上表面上的配线和半导体芯片的凸块。
(7)一种制造半导体装置的方法，所述方法包括：
以第一端子面向配线基板的上表面且第二端子面向与配线基板远离的方向的方式在配线基板上布置至少包括第一端子和第二端子的电路元件的步骤；
将电路元件的第一端子连接并固定到形成在配线基板的上表面上的配线的步骤；
在配线基板的上表面上堆叠树脂层的步骤，其中，所述电路元件埋入树脂层中；
在树脂层的上表面上形成要连接到电路元件的第二端子的再配线的步骤；以及
将半导体芯片的凸块连接并固定到树脂层的上表面上的再配线的步骤。
(8)一种电子装置，包括：
配线基板；
半导体芯片，其以芯片的底面面向上表面的方式布置在配线基板的上表面上；
树脂部，其形成在配线基板和半导体芯片之间；以及
电路元件，其埋入在树脂部中，
其中，所述电路元件包括：第一端子，其连接到形成在所述配线基板的上表面上的配线；以及第二端子，其连接到布置在半导体芯片的下表面上的凸块，并且所述电路元件以第一端子面向配线基板的上表面且第二端子面向半导体芯片的下表面的状态埋入树脂部中。
附图标记列表
10 配线基板
11 配线层
20 半导体芯片
30 树脂部
30’ 树脂部
31 再配线层
32 贯通电极
32’ 通孔
33 保护层
50 电路元件
51 第一端子
52 第二端子
60 底部填充材料
70 模制树脂
80 模制底部填充材料
100 半导体模块
200 半导体模块
232 贯通电极
250a 电路元件
250b 电路元件
251a 第一端子
251b 第一端子
252a 第二端子
252b 第二端子
300 便携式通信终端
311 主处理器
312 主存储器
313 通信模块
314 电源
315 电源控制电路

Claims (8)

1.一种半导体装置，包括：
配线基板；半导体芯片，以所述半导体芯片的底面与所述配线基板的上表面相对的方式配置；
树脂部，形成在所述配线基板和所述半导体芯片之间；以及
电路元件，整个电路元件埋入在所述树脂部中，
其中，所述电路元件包括：第一端子，连接到形成在所述配线基板的所述上表面上的配线；以及第二端子，连接到布置在所述半导体芯片的下表面上的凸块，并且所述电路元件以所述第一端子面向所述配线基板的所述上表面且所述第二端子面向所述半导体芯片的所述下表面的状态埋入所述树脂部中。
2.根据权利要求1所述的半导体装置，其中，所述第二端子经由沿着所述树脂部的上表面形成的再配线连接到所述凸块。
3.根据权利要求1所述的半导体装置，其中，所述第二端子经由第一贯通电极连接到所述半导体芯片的所述凸块，其中，所述第一贯通电极形成在从所述树脂部的所述上表面延伸到所述电路元件的所述第二端子的通孔中。
4.根据权利要求1所述的半导体装置，
其中，所述电路元件是表面安装部件。
5.根据权利要求1所述的半导体装置，
其中，所述电路元件是插在所述半导体芯片的电源线上的电源旁路电容器。
6.根据权利要求1所述的半导体装置，还包括第二贯通电极，所述第二贯通电极形成在从所述树脂部的上表面延伸到形成在所述配线基板的所述上表面上的配线的通孔中，
其中，所述第二贯通电极连接形成在所述配线基板的上表面上的所述配线和所述半导体芯片的所述凸块。
7.一种制造半导体装置的方法，所述方法包括：
将至少包括第一端子和第二端子的电路元件布置在配线基板上，以使得所述第一端子面向所述配线基板的上表面且所述第二端子面向远离所述配线基板的方向的步骤；
将所述电路元件的所述第一端子连接并固定到形成在所述配线基板的所述上表面上的配线的步骤；
在所述配线基板的上表面堆叠树脂层的步骤，其中，所述树脂层用于埋入整个所述电路元件；
在所述树脂层的所述上表面上形成要连接到所述电路元件的所述第二端子的再配线的步骤；以及
将半导体芯片的凸块连接并固定到所述树脂层的所述上表面上的所述再配线的步骤。
8.一种电子装置，包括：
配线基板；
半导体芯片，以所述半导体芯片的底面与所述配线基板的上表面相对的方式配置；
树脂部，形成在所述配线基板和所述半导体芯片之间；以及
电路元件，整个电路元件埋入所述树脂部中，
其中，所述电路元件包括：第一端子，连接到形成在所述配线基板的上表面上的配线；以及第二端子，连接到布置在所述半导体芯片的下表面上的凸块，并且所述电路元件以所述第一端子面向所述配线基板的所述上表面且所述第二端子面向所述半导体芯片的所述下表面的状态埋入所述树脂部中。
CN201780027474.7A 2016-05-10 2017-03-27 半导体装置、半导体装置的制造方法和电子装置 Active CN109075157B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016094221A JP2017204511A (ja) 2016-05-10 2016-05-10 半導体装置、半導体装置の製造方法、及び、電子機器
JP2016-094221 2016-05-10
PCT/JP2017/012268 WO2017195482A1 (ja) 2016-05-10 2017-03-27 半導体装置、半導体装置の製造方法、及び、電子機器

Publications (2)

Publication Number Publication Date
CN109075157A CN109075157A (zh) 2018-12-21
CN109075157B true CN109075157B (zh) 2022-07-19

Family

ID=60266572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780027474.7A Active CN109075157B (zh) 2016-05-10 2017-03-27 半导体装置、半导体装置的制造方法和电子装置

Country Status (4)

Country Link
US (1) US10692823B2 (zh)
JP (1) JP2017204511A (zh)
CN (1) CN109075157B (zh)
WO (1) WO2017195482A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942405B2 (en) * 2021-11-12 2024-03-26 Ati Technologies Ulc Semiconductor package assembly using a passive device as a standoff

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864254A (zh) * 2003-10-06 2006-11-15 日本电气株式会社 电子器件及其制造方法
CN101399256A (zh) * 2007-09-27 2009-04-01 新光电气工业株式会社 电子器件及其制造方法
CN104916645A (zh) * 2014-03-13 2015-09-16 株式会社东芝 半导体装置及半导体装置的制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043718A (ja) * 2000-05-17 2002-02-08 Ngk Spark Plug Co Ltd 配線基板
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP4081284B2 (ja) * 2002-03-14 2008-04-23 富士通株式会社 高周波集積回路モジュール
JP2005150490A (ja) 2003-11-18 2005-06-09 Canon Inc Ｉｃとプリント配線基板間のシート部品
US7294791B2 (en) * 2004-09-29 2007-11-13 Endicott Interconnect Technologies, Inc. Circuitized substrate with improved impedance control circuitry, method of making same, electrical assembly and information handling system utilizing same
US7227247B2 (en) * 2005-02-16 2007-06-05 Intel Corporation IC package with signal land pads
JP4190527B2 (ja) 2005-08-31 2008-12-03 富士通マイクロエレクトロニクス株式会社 半導体装置
KR100782483B1 (ko) * 2006-01-19 2007-12-05 삼성전자주식회사 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지
US20070251719A1 (en) * 2006-04-27 2007-11-01 Rick Sturdivant Selective, hermetically sealed microwave package apparatus and methods
US7709934B2 (en) * 2006-12-28 2010-05-04 Intel Corporation Package level noise isolation
JP4745264B2 (ja) * 2007-02-15 2011-08-10 富士通株式会社 キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法
KR101752829B1 (ko) * 2010-11-26 2017-06-30 삼성전자주식회사 반도체 장치
KR101767108B1 (ko) * 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
US9171790B2 (en) * 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
US9263377B2 (en) * 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
US9496211B2 (en) * 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US20140167273A1 (en) * 2012-12-19 2014-06-19 Qualcomm Incorporated Low parasitic package substrate having embedded passive substrate discrete components and method for making same
KR101472638B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 수동소자 내장기판
JP2014192225A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
JP2014236102A (ja) * 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
JP6110734B2 (ja) * 2013-06-06 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6173781B2 (ja) * 2013-06-10 2017-08-02 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9343386B2 (en) * 2013-06-19 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment in the packaging of integrated circuits
US9370103B2 (en) * 2013-09-06 2016-06-14 Qualcomm Incorported Low package parasitic inductance using a thru-substrate interposer
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
US9699921B2 (en) * 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
US9659850B2 (en) * 2014-12-08 2017-05-23 Qualcomm Incorporated Package substrate comprising capacitor, redistribution layer and discrete coaxial connection
US9735079B2 (en) * 2015-10-08 2017-08-15 Dyi-chung Hu Molding compound wrapped package substrate
US10236245B2 (en) * 2016-03-23 2019-03-19 Dyi-chung Hu Package substrate with embedded circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864254A (zh) * 2003-10-06 2006-11-15 日本电气株式会社 电子器件及其制造方法
CN101399256A (zh) * 2007-09-27 2009-04-01 新光电气工业株式会社 电子器件及其制造方法
CN104916645A (zh) * 2014-03-13 2015-09-16 株式会社东芝 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
CN109075157A (zh) 2018-12-21
JP2017204511A (ja) 2017-11-16
US20190131258A1 (en) 2019-05-02
US10692823B2 (en) 2020-06-23
WO2017195482A1 (ja) 2017-11-16

Similar Documents

Publication Publication Date Title
US10593652B2 (en) Stacked semiconductor packages
CN108091615B (zh) 半导体封装件
US10297582B2 (en) BVA interposer
KR100610170B1 (ko) 반도체 장치 및 그 제조 방법
US7728422B2 (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
US6717277B2 (en) Electrical assembly with vertical multiple layer structure
US8623753B1 (en) Stackable protruding via package and method
US6836021B2 (en) Semiconductor device
US10438907B2 (en) Wireless package with antenna connector and fabrication method thereof
CN107534041B (zh) 包括集成电路器件封装之间的焊料连接的层叠封装(PoP)器件
TW201946243A (zh) 半導體裝置封裝及其製造方法
KR20170028901A (ko) 동축 상호접속부를 포함하는 통합 디바이스
JP2014086721A (ja) 電子部品が実装された基板構造及びその製造方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
CN111696970B (zh) 半导体装置
CN109075157B (zh) 半导体装置、半导体装置的制造方法和电子装置
US10269774B2 (en) Semiconductor device
TW201933498A (zh) 半導體封裝以及其製造方法
US20150289392A1 (en) Electronic device module and manufacturing method thereof
KR102026227B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조방법
EP4447103A1 (en) Semiconductor package having moisture passing gap in power or ground metal plane of a package substrate
KR20120078817A (ko) 플립 칩 패키지 및 그의 제조 방법
CN105590920B (zh) 半导体封装
KR20150057838A (ko) 전자 부품 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant