CN109061914A - 显示基板的制造方法、显示基板、显示装置 - Google Patents
显示基板的制造方法、显示基板、显示装置 Download PDFInfo
- Publication number
- CN109061914A CN109061914A CN201810890631.3A CN201810890631A CN109061914A CN 109061914 A CN109061914 A CN 109061914A CN 201810890631 A CN201810890631 A CN 201810890631A CN 109061914 A CN109061914 A CN 109061914A
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- electrode
- grid
- via hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000012360 testing method Methods 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000007772 electrode material Substances 0.000 claims abstract description 47
- 238000000059 patterning Methods 0.000 claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- 238000009826 distribution Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种显示基板的制造方法、显示基板和显示装置，属于显示技术领域，其可至少部分解决现有的ADS显示模式的显示基板中，像素电极与栅极短路难于在制造过程中检出的问题。本发明的制造方法包括：利用构图工艺在基底上形成像素电极，以及利用构图工艺在基底上形成晶体管的栅极和与栅极连接的栅线；形成钝化层，在钝化层上制作测试过孔，测试过孔连通至像素电极；形成公共电极材料层，公共电极材料层在测试过孔处与像素电极连接；对公共电极材料层和栅线进行开路‑短路测试，如果公共电极材料层与任意栅线短路，则判定与该栅线相连的晶体管中至少有一个晶体管的栅极与对应的像素电极发生短路不良。
Description
技术领域
本发明属于显示技术领域，具体涉及一种显示基板的制造方法、一种显示基板和一种显示装置。
背景技术
现有ADS模式的液晶显示用的显示基板的制造过程如下：首先将像素电极(一般采用氧化铟锡(ITO)材料)和晶体管的栅极(包括栅线)制作在基底的表面，像素电极与栅极之间没有绝缘层；
之后制作晶体管的其余结构(例如栅极绝缘层、有源区、源极、
漏极)以及与它们连接的线路等；然后制作公共电极(一般采用氧化铟锡(ITO)材料)，直至整个显示基板制作完成。其中，一个像素电极、一个晶体管再结合公共电极参与构成一个子像素。
一个公共电极可以对应一个子像素，也可以是对应多个子像素。
其中，若形成显示基板时发生像素电极残留(也称1st IIORemain)，导致像素电极的图形不正确时，由于像素电极与栅极之间没有绝缘层，故可能发生栅极与像素电极短路的不良，现阶段并无有效手段检测出该不良，只能等到后续工艺完成，将该显示基板结合彩膜基板构成液晶显示面板之后进行点灯检测时才能发现该不良(表现为一行子像素显示常黑或常白)，而这时再修复短路不良比较困难，由此导致浪费资材。
现有技术中至少存在如下问题：无法在显示基板的制造阶段发现像素电极和栅极的短路不良。
发明内容
本发明至少部分解决现有的ADS模式的显示基板的制造过程中无有效手段检测出像素电极与栅极的短路不良的问题，提供一种显示基板的制造方法、一种显示基板和一种显示装置。
根据本发明的第一方面，提供一种显示基板的制造方法，该显示基板包括阵列式分布的多个子像素，每个子像素中包括晶体管、像素电极和公共电极，该制造方法包括：
利用构图工艺在基底上形成像素电极，以及利用构图工艺在基底上形成所述晶体管的栅极和与所述栅极连接的栅线；
形成钝化层，在所述钝化层上制作测试过孔，所述测试过孔连通至所述像素电极；
形成公共电极材料层，所述公共电极材料层在所述测试过孔处与所述像素电极连接；
对所述公共电极材料层和所述栅线进行开路-短路测试，如果所述公共电极材料层与任意栅线短路，则判定与该栅线相连的晶体管中至少有一个晶体管的栅极与对应的像素电极发生短路不良。
可选地，在判定与所述栅线相连的晶体管中至少有一个晶体管的栅极与对应的像素电极发生短路不良之后，该制造方法还包括：定位发生短路不良的栅极和像素电极，并将所述短路的栅极和像素电极之间的连接切断。
可选地，所述将所述短路的栅极和像素电极之间的连接切断包括：通过激光切割发生短路不良的栅极或像素电极。
可选地，在对所述公共电极材料层和所述栅线进行开路-短路测试之后，该制造方法还包括：
对所述公共电极材料层进行图形化，以得到公共电极并且断开所述公共电极与所述像素电极之间的连接。
可选地，所述公共电极为狭缝电极。
可选地，所述像素电极包括用于显示的显示区以及在所述显示区边缘凸出的搭接区，所述测试过孔形成在所述搭接区处。
可选地，在形成钝化层之前，该制造方法还包括：
形成覆盖所述像素电极和所述栅极的栅极绝缘层；
利用构图工艺在所述栅极绝缘层上形成有源区；
利用构图工艺在所述有源区上形成源极和漏极，其中，所述漏极通过所述栅极绝缘层中的像素电极过孔与对应的像素电极连接。
可选地，在形成钝化层之前，该制造方法还包括：
形成覆盖所述像素电极和所述栅极的栅极绝缘层；
利用一次构图工艺在所述栅极绝缘层上形成有源区、源极和漏极；
所述测试过孔还连通至所述漏极，由此在形成所述公共电极材料层后，所述漏极能通过测试过孔中的所述公共电极材料层与像素电极电连接。
可选地，在形成钝化层之前，还制造方法还包括：
形成覆盖所述像素电极和所述栅极的栅极绝缘层；
利用一次构图工艺在所述栅极绝缘层上形成有源区、源极和漏极；
所述测试过孔与所述漏极不连通，在所述钝化层上制作测试过孔的同时还制作像素电极过孔，所述像素电极过孔与所述漏极和所述像素电极均连通，由此在形成所述公共电极材料层后，所述漏极能通过像素电极过孔中的所述公共电极材料层与像素电极电连接。
根据本发明的第二方面，提供一种显示基板，所述显示基板经根据本发明第一方面所提供的制造方法得到。
根据本发明的第三方面，提供一种显示装置，包括根据本发明第二方面所提供的显示基板。
附图说明
图1为本发明的实施例的一种显示基板中部分结构的透视图；
图2(a)-图2(f)的左侧部分为图1所示显示基板的制造方法的不同阶段的显示基板的沿剖面线L1的剖面图，图2(a)-图
2(f)的右侧部分为图1所示显示基板的制造方法的不同阶段的显示基板的沿剖面线L2的剖面图；
图3(a)-图3(d)为本发明的另一实施例的一种显示基板的制造方法的不同阶段的显示基板的剖面图；
图4对本发明的实施例的一种显示基板中栅极与像素电极短路不良的修复方法的示意图；
其中，附图标记为：10、基底；111、栅极；112、栅极绝缘层；113、有源区；114、源极；115、漏极；12、像素电极；121、
搭接区；13、公共电极材料层；13a、公共电极；14、测试过孔；
15、钝化层；16、栅线；17、像素电极过孔；100、切割线。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
在本发明中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、
曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可为压印工艺、喷墨打印工艺等其它工艺。
实施例1：
本实施例提供一种显示基板的制造方法，该显示基板包括阵列式分布的多个子像素，每个子像素中包括晶体管、像素电极和公共电极，该制造方法包括：
利用构图工艺在基底上形成像素电极，以及利用构图工艺在基底上形成晶体管的栅极和与栅极连接的栅线；
形成钝化层，在钝化层上制作测试过孔，测试过孔连通至像素电极；
形成公共电极材料层，公共电极材料层在测试过孔处与像素电极连接；
对公共电极材料层和栅线进行开路-短路测试，如果公共电极材料层与任意栅线短路，则判定与该栅线相连的晶体管中至少有一个晶体管的栅极与对应的像素电极发生短路不良。
也即是通过测试过孔将公共电极材料层与像素电极连接在一起，进而如果测试发现公共电极材料层与某条栅线短路，则说明这条栅线上的某个晶体管的栅极与对应的像素电极发生了短路(正常情况下栅极与对应的像素电极是断开的，也就是此时栅线与公共电极材料层是断开的)。如此，即可在显示基板的制造初期就能发现像素电极与栅极的短路不良。
实施例2：
本实施例提供一种显示基板的制造方法，该显示基板包括阵列式分布的多个子像素，每个子像素中包括晶体管、像素电极12和公共电极13a。图1中示出了该像素电路中的像素电极12、公共电极13a以及晶体管的栅极111。该晶体管的其他结构可依常规设计进行布置，故在图1中没有示出。多个像素电路的晶体管的栅极111连接到一条栅线16上。
以下为该制造方法的完整方案。
第一步：利用构图工艺在基底10上形成像素电极12，以及利用构图工艺在基底10上形成晶体管的栅极111和与栅极111连接的栅线16。
像素电极12和栅极111的形成的先后顺序并无要求。图2(a)示出的是首先形成像素电极12后的产品形态，其中像素电极12可采用透明导电材料形成，例如氧化铟锡(ITO)。图2(b)示出的是随后形成栅极111及栅线16后的产品形态，该图所在剖面未经过栅线16。栅极111和栅线16可采用现有的金属材料。由于栅极111和像素电极12的材料不同，该步骤应采用2张掩模板分别制备栅极111和像素电极12。
第二步，形成覆盖像素电极12和栅极111的栅极绝缘层112，随后利用构图工艺在栅极绝缘层112上形成有源区113、源极114和漏极115。即形成晶体管的剩余结构，当然还有相关的数据线。
如图2(c)所示，如本步骤为先利用构图工艺在栅极绝缘层112上形成有源区113，再利用构图工艺在有源区113上形成源极114和漏极115(即使用2掩膜版分别制作有源区113、栅极114和源极115)，则需要在栅极绝缘层112中制作像素电极过孔17，漏极115通过栅极绝缘层112中的像素电极过孔17与对应的像素电极12连接。该方法俗称6mask工艺。
如图3(a)所示，本步骤也可为利用一次构图工艺(如使用灰阶掩膜版或半色掩模板)在栅极绝缘层112上形成有源区113、源极114和漏极115，则有源区112与源极114和漏极115的边界是基本平齐的。该方法俗称5mask工艺。
例如，5mask工艺可包括在形成半导体层(用于形成有源区112的材料层)和源漏金属层(用于形成源极114和漏极115的金属层)后可涂布光刻胶，并用灰阶掩模板进行阶梯曝光，显影后将对应有源区112、源极14、漏极15、相关数据线之外的光刻胶除去，且沟道处光刻胶厚度较薄；之后刻蚀除去无光刻胶处的半导体层和源漏金属层，再灰化光刻胶，除去沟道区的光刻胶，刻蚀除去沟道处的源漏金属层，形成所需结构。
第三步：形成钝化层15，在钝化层15上制作测试过孔14，测试过孔14连通至像素电极12。即在晶体管上制作一层钝化层15，从而保护晶体管中的暴露的线路，并通过测试过孔14将像素电极12暴露出来。
也就是说，测试过孔14连通到像素电极12，从而后续形成覆盖测试过孔14的公共电极材料层13之后，像素电极12与公共电极材料层13通过测试过孔连接。
对于5mask工艺而言，如图3(b)所示，该测试过孔14还可连通至漏极115(即暴露部分漏极115)，如此，可将测试过孔14在后续工艺中兼作为像素电极过孔17，即在该测试过孔14处，漏极115连接公共电极材料层13，而公共电极材料层13也连接像素电极12，从而实现像素电极12与漏极115的电连接，后续工艺中公共电极材料层13通过构图工艺形成彼此独立的公共电极13a和连接漏极115和像素电极12的残留部分。
或者，对于5mask工艺而言，测试过孔14和像素电极过孔17也可以是分开制作的，测试过孔14仅用于测试像素电极12是否与栅极111短路，像素电极过孔17仅用于将暴漏的漏极115与像素电极12连通，后续工艺中保留的部分公共电极材料层13将漏极115与像素电极12相连接。
当采用6mask工艺时，如图2(d)所示，漏极115应直接与像素电极12连接，故此时测试过孔14应为单独制作的过孔，二者无法共用。
测试过孔14最好不应影响基本的显示，故优选地，参照图1，像素电极12包括用于显示的显示区以及在显示区边缘凸出的搭接区121，测试过孔14形成在搭接区121处。如此像素电极12的显示区为完整结构。
第四步：形成公共电极材料层13，公共电极材料层13在测试过孔14处与像素电极12连接。
即制作一层覆盖整个显示基板的公共电极材料层13，用于在后续步骤中形成公共电极13a。其中，测试过孔14将像素电极12与公共电极材料层13连接，其作用在后续步骤中介绍。该步骤完成后的产品形态如图2(e)及图3(c)所示。当然对于图3(c)所示的实施方式中，测试过孔14兼作为像素电极过孔17。
第五步：对公共电极材料层13和栅线16进行开路-短路测试，如果公共电极材料层13与任意栅线16短路，则判定与该栅线16相连的晶体管中至少有一个晶体管的栅极111与对应的像素电极12发生短路不良。
参照图2(e)和图3(c)，正常情况下栅极111与像素电极12之间是开路的，栅线16连接多个栅极111，像素电极12与公共电极材料层13此时是连接的，也就是说正常情况下栅线16与公共电极材料层13是开路的。如果检测到某一条栅线16与公共电极材料层13是短路的，那么证明这条栅线16所连接的多个栅极111中，至少一个栅极111与对应的像素电极12发生短路不良。
如此，即可在显示基板的制造初期就能检测出栅极111与像素电极12的短路不良。
第六步：当发现有栅极111与像素电极12的短路不良后，这时技术人员可以定位发生短路不良的栅极111和像素电极12，并将短路的栅极111和像素电极12之间的连接切断。由于此时该短路不良所在的栅线16位置已确定，即可利用显微镜等工具容易地找到栅极111与对应的像素电极12发生短路的具体位置，然后对不良进行修复。当然也可以仅对该显示基板进行标记，不做修复，降级处理。
具体的修复手段例如是通过激光切割栅极111和像素电极12的短路位置处的电极。图4中示出了激光切割的切割线100。如此即可排除不良，增大产品良率。
第七步，对公共电极材料层13进行图形化，以得到公共电极13a并且断开公共电极13a与像素电极12之间的连接。
具体的图形化工艺例如是涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步。
参见图2(f)和图3(d)，在这步图形化工艺之后，公共电极13a与像素电极12之间断开连接，它们成为独立的两个电极。之后进行剩余的工艺步骤，直至该显示基板制作完成。后续步骤均可采用常规方案进行，故在此不做赘述。
注意到在图3(d)中，前面步骤中的测试过孔14现在是用作连接漏极115和像素电极12的像素电极过孔17，像素电极过孔17上的透明电极此时与公共电极13a也是断开连接的。
公共电极13a的俯视图如图1所示，公共电极13a为狭缝电极。如此有利于形成ADS模式的电场。
利用以上制造方法，可以在显示基板制造的工艺初期即可发现并消除栅极111与像素电极12之间的短路不良，有利于提高产品良率。
需要说明的是，如果发生像素电极12与公共电极13a短路的不良，此时只对一个子像素的发光造成影响(例如常黑或常白)，上述制造方法随不能检测出这类不良，但这类不良相对于像素电极12与栅极111短路的不良影响较小(仅影响一个子像素)。
实施例3：
本实施例提供一种显示基板，该显示基板经根据本发明实施例1或实施例2所提供的制造方法得到。
可以理解，在经该制造方法制得的部分显示基板中，存在一个连通公共电极所在层和像素电极的测试过孔(该测试过孔可同时也是像素电极过孔)；在这个测试过孔中可没有导电材料，也可保留有部分导电材料(若测试过孔是像素电极过孔，则其中必然有导电材料以供漏极与像素电极连接，但不论哪种形式，该测试过孔中保留的导电材料都应与公共电极断开)。
实施例4：
本实施例提供一种显示装置，包括根据本发明实施例3所提供的显示基板。
具体的，该显示装置可为液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种显示基板的制造方法，该显示基板包括阵列式分布的多个子像素，每个子像素中包括晶体管、像素电极和公共电极，其特征在于，该制造方法包括：
利用构图工艺在基底上形成像素电极，以及利用构图工艺在基底上形成所述晶体管的栅极和与所述栅极连接的栅线；
形成钝化层，在所述钝化层上制作测试过孔，所述测试过孔连通至所述像素电极；
形成公共电极材料层，所述公共电极材料层在所述测试过孔处与所述像素电极连接；
对所述公共电极材料层和所述栅线进行开路-短路测试，如果所述公共电极材料层与任意栅线短路，则判定与该栅线相连的晶体管中至少有一个晶体管的栅极与对应的像素电极发生短路不良。
2.根据权利要求1所述的制造方法，其特征在于，在判定与所述栅线相连的晶体管中至少有一个晶体管的栅极与对应的像素电极发生短路不良之后，该制造方法还包括：定位发生短路不良的栅极和像素电极，并将所述短路的栅极和像素电极之间的连接切断。
3.根据权利要求2所述的制造方法，其特征在于，所述将所述短路的栅极和像素电极之间的连接切断包括：通过激光切割发生短路不良的栅极或像素电极。
4.根据权利要求1所述的制造方法，其特征在于，在对所述公共电极材料层和所述栅线进行开路-短路测试之后，该制造方法还包括：
对所述公共电极材料层进行图形化，以得到公共电极并且断开所述公共电极与所述像素电极之间的连接。
5.根据权利要求4所述的制造方法，其特征在于，所述公共电极为狭缝电极。
6.根据权利要求1所述的制造方法，其特征在于，所述像素电极包括用于显示的显示区以及在所述显示区边缘凸出的搭接区，所述测试过孔形成在所述搭接区处。
7.根据权利要求1所述的制造方法，其特征在于，在形成钝化层之前，该制造方法还包括：
形成覆盖所述像素电极和所述栅极的栅极绝缘层；
利用构图工艺在所述栅极绝缘层上形成有源区；
利用构图工艺在所述有源区上形成源极和漏极，其中，所述漏极通过所述栅极绝缘层中的像素电极过孔与对应的像素电极连接。
8.根据权利要求1所述的制造方法，其特征在于，在形成钝化层之前，该制造方法还包括：
形成覆盖所述像素电极和所述栅极的栅极绝缘层；
利用一次构图工艺在所述栅极绝缘层上形成有源区、源极和漏极；
所述测试过孔还连通至所述漏极，由此在形成所述公共电极材料层后，所述漏极能通过测试过孔中的所述公共电极材料层与像素电极电连接。
9.根据权利要求1所述的制造方法，其特征在于，在形成钝化层之前，还制造方法还包括：
形成覆盖所述像素电极和所述栅极的栅极绝缘层；
利用一次构图工艺在所述栅极绝缘层上形成有源区、源极和漏极；
在所述钝化层上制作测试过孔的同时还制作像素电极过孔，所述像素电极过孔与所述漏极和所述像素电极均连通，由此在形成所述公共电极材料层后，所述漏极能通过像素电极过孔中的所述公共电极材料层与像素电极电连接。
10.一种显示基板，其特征在于，所述显示基板经根据权利要求1-9任意一项所述的制造方法得到。
11.一种显示装置，其特征在于，包括根据权利要求10所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810890631.3A CN109061914B (zh) | 2018-08-07 | 2018-08-07 | 显示基板的制造方法、显示基板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810890631.3A CN109061914B (zh) | 2018-08-07 | 2018-08-07 | 显示基板的制造方法、显示基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109061914A true CN109061914A (zh) | 2018-12-21 |
| CN109061914B CN109061914B (zh) | 2021-08-17 |
Family
ID=64678076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810890631.3A Active CN109061914B (zh) | 2018-08-07 | 2018-08-07 | 显示基板的制造方法、显示基板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109061914B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109471279A (zh) * | 2018-12-24 | 2019-03-15 | 深圳市华星光电技术有限公司 | 阵列基板以及液晶显示面板 |
| CN109742037A (zh) * | 2019-01-03 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种测试基板及其制作方法、测试方法 |
| CN112750860A (zh) * | 2019-10-29 | 2021-05-04 | 合肥京东方卓印科技有限公司 | 一种显示基板及其制作方法、显示装置 |
| WO2021128639A1 (zh) * | 2019-12-23 | 2021-07-01 | 武汉华星光电技术有限公司 | 阵列基板、显示面板、及电性测试方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208491A (zh) * | 2013-02-25 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN103454792A (zh) * | 2013-08-27 | 2013-12-18 | 北京京东方光电科技有限公司 | 液晶面板的亮点检测方法 |
| US20140042465A1 (en) * | 2012-08-10 | 2014-02-13 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate, method for fabricating the same and display device |
| CN104122713A (zh) * | 2013-05-09 | 2014-10-29 | 深超光电（深圳）有限公司 | 一种液晶显示器阵列基板的制造方法 |
| CN104238215A (zh) * | 2014-08-28 | 2014-12-24 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| CN205384420U (zh) * | 2016-01-07 | 2016-07-13 | 合肥鑫晟光电科技有限公司 | 显示基板和显示装置 |
-
2018
- 2018-08-07 CN CN201810890631.3A patent/CN109061914B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140042465A1 (en) * | 2012-08-10 | 2014-02-13 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate, method for fabricating the same and display device |
| CN103208491A (zh) * | 2013-02-25 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN104122713A (zh) * | 2013-05-09 | 2014-10-29 | 深超光电（深圳）有限公司 | 一种液晶显示器阵列基板的制造方法 |
| CN103454792A (zh) * | 2013-08-27 | 2013-12-18 | 北京京东方光电科技有限公司 | 液晶面板的亮点检测方法 |
| CN104238215A (zh) * | 2014-08-28 | 2014-12-24 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| CN205384420U (zh) * | 2016-01-07 | 2016-07-13 | 合肥鑫晟光电科技有限公司 | 显示基板和显示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109471279A (zh) * | 2018-12-24 | 2019-03-15 | 深圳市华星光电技术有限公司 | 阵列基板以及液晶显示面板 |
| CN109471279B (zh) * | 2018-12-24 | 2021-11-12 | Tcl华星光电技术有限公司 | 阵列基板以及液晶显示面板 |
| CN109742037A (zh) * | 2019-01-03 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种测试基板及其制作方法、测试方法 |
| US12058924B2 (en) | 2019-01-03 | 2024-08-06 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Test substrate and manufacturing method therefor, test method, and display substrate |
| CN112750860A (zh) * | 2019-10-29 | 2021-05-04 | 合肥京东方卓印科技有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN112750860B (zh) * | 2019-10-29 | 2024-04-19 | 合肥京东方卓印科技有限公司 | 一种显示基板及其制作方法、显示装置 |
| WO2021128639A1 (zh) * | 2019-12-23 | 2021-07-01 | 武汉华星光电技术有限公司 | 阵列基板、显示面板、及电性测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109061914B (zh) | 2021-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109061914A (zh) | 显示基板的制造方法、显示基板、显示装置 | |
| CN101566770B (zh) | 液晶显示设备的阵列基板及其制造方法 | |
| JP5084138B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP2006191016A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| US20160041433A1 (en) | Electrode structure and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
| CN101825821A (zh) | 用于液晶显示设备的母基板及其制造方法 | |
| JP2010009047A (ja) | アレイ基板及びアレイ基板の断線修復方法 | |
| US10497721B2 (en) | Array substrate, manufacturing method thereof, maintenance method thereof, and display device | |
| CN103904087A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN102931189B (zh) | 阵列基板及其制作和维修方法、显示装置 | |
| CN107703683A (zh) | 显示面板及其制作方法 | |
| CN103021940A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103149755A (zh) | 一种薄膜晶体管液晶显示装置及其修复方法 | |
| CN107845646A (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| CN110797351A (zh) | 一种阵列基板、其检测方法、显示面板及显示装置 | |
| CN101477989B (zh) | 薄膜晶体管基板及其制造方法 | |
| US10908467B2 (en) | Array substrate and repairing method thereof, display panel | |
| WO2013185454A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN104538413A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102244037B (zh) | 画素结构及其制作方法 | |
| CN105448936A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN100501515C (zh) | 一种液晶显示装置的制造方法 | |
| KR20050001268A (ko) | 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| CN108628046A (zh) | 像素单元及其制造方法、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |