CN108966512A - 一种降低高速pcb信号插入损耗的内层表面处理方法 - Google Patents

一种降低高速pcb信号插入损耗的内层表面处理方法 Download PDF

Info

Publication number
CN108966512A
CN108966512A CN201810853028.8A CN201810853028A CN108966512A CN 108966512 A CN108966512 A CN 108966512A CN 201810853028 A CN201810853028 A CN 201810853028A CN 108966512 A CN108966512 A CN 108966512A
Authority
CN
China
Prior art keywords
copper
layers
core material
insertion loss
signal insertion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810853028.8A
Other languages
English (en)
Inventor
杜红兵
孙梁
傅宝林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengyi Electronics Co Ltd
Original Assignee
Shengyi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengyi Electronics Co Ltd filed Critical Shengyi Electronics Co Ltd
Priority to CN201810853028.8A priority Critical patent/CN108966512A/zh
Publication of CN108966512A publication Critical patent/CN108966512A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0085Apparatus for treatments of printed circuits with liquids not provided for in groups H05K3/02 - H05K3/46; conveyors and holding means therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种降低高速PCB信号插入损耗的内层表面处理方法,包括以下步骤:(1)、制作含内层图形的内层芯板,该内层芯板包括PP及压合在PP正反面的铜层;(2)、表面处理,对内层芯板进行酸洗处理;(3)、调节处理,在铜面上形成铜离子膜;(4)、氧化处理,在内层芯板的铜层表面涂覆氧化剂,将铜层的铜原子氧化成CuO、Cu2O;(5)、还原处理,将铜层上的铜离子还原成铜,(6)、防氧化处理,在铜原子表面形成一层有机膜;(7)、制作压合板。本发明提高铜层与固化片之间结合时的牢固程度。所制得的PCB铜面微蚀量小,有效降低铜面粗糙度,提升信号插损能力。

Description

一种降低高速PCB信号插入损耗的内层表面处理方法
技术领域
本发明涉及一种PCB生产工艺,特别是涉及一种降低高速PCB信号插入损耗的内层表面处理方法。
背景技术
高频电流在导体的截面上并非是均匀分布的,导体内的磁场会使电流趋于导体表面,这种电流分布会使导体的电阻大大增加,传输线中这种现象称为趋肤效应。
PCB业界在压合前会通过增加铜面粗糙度的方式增加层间结合力,一般采用棕化处理,整个棕化处理过程包括以下步骤:超声波浸洗→酸洗→水洗→碱洗→DI水洗→预浸→棕化→DI水洗→烘干,采用传统的棕化工艺处理后的铜面粗糙度的Rz一般大于1.9μm。而传输线的铜面粗糙度值过大严重影响信号损耗,电气特性受趋肤效应影响明显,降低产品的品质。
发明内容
基于此,本发明的目的在于提供一种降低高速PCB信号插入损耗的内层表面处理方法。
一种降低高速PCB信号插入损耗的内层表面处理方法,其特征在于,包括以下步骤:
(1)、制作含内层图形的内层芯板,该内层芯板包括PP及压合在PP正反面的铜层;
(2)、表面处理,对内层芯板进行酸洗处理;
(3)、调节处理,在铜面上形成铜离子膜;
(4)、氧化处理,在内层芯板的铜层表面涂覆氧化剂,将铜层的铜原子氧化成CuO、Cu2O,铜层表面的铜原子变成铜离子;
(5)、还原处理,将铜层上的铜离子还原成铜,进而使得铜层表面的铜形成纳米球状颗粒的绒毛;
(6)、防氧化处理,在铜原子表面形成一层有机膜,保护铜面,完成处理后,将内层芯板进行烘干;
(7)、制作压合板,叠合内层芯板和半固化片,并在高温高压下压合制成压合板。
进一步地,在步骤(7)之前,测试芯板的铜面粗糙度,当测量的结果符合要求时,内层芯板流入到下一工序中进行处理。
进一步地,在步骤(4)中,涂覆时,氧化剂温度为75℃~85℃,处理时间为4min~6min。
本发明降低高速PCB信号插入损耗的内层表面处理方法的有益效果在于:通过在铜面上生成一层光滑均匀的CuO/Cu2O的扩散层,然后还原成金属Cu,进而使得铜层表面形成纳米球状颗粒,形成的绒毛有助于铜箔和树脂间物理键合,提高铜层与固化片之间结合时的牢固程度。所制得的PCB铜面微蚀量小,有效降低铜面粗糙度,提升信号插损能力。
具体实施方式
为了使本发明的技术方案能更清晰地表示出来,下面对本发明作进一步说明。
本发明提供一种降低高速PCB信号插入损耗的内层表面处理方法,其包括以下步骤:
(1)、制作含内层图形的内层芯板,该内层芯板包括PP及压合在PP正反面的铜层;
(2)、表面处理,对内层芯板进行酸洗处理,去除内层芯板表面的杂质,保证内层芯板的铜层表面洁净;
(3)、调节处理,在铜面上形成铜离子膜(Cu2O、Cu2x(OH)y):CuO---Cu2++2e-;CuO---Cu++e-
(4)、氧化处理,在内层芯板的铜层表面涂覆氧化剂,将铜层的铜原子氧化成(CuO、Cu2O):CuO---Cu2++2e-;CuO---Cu++e-;即铜层表面的铜原子变成铜离子;涂覆时,氧化剂温度为75℃~85℃,最佳温度为80℃,处理时间为4min~6min,最佳为5min;
(5)、还原处理,将铜层上的铜离子还原成铜Cu2++2e------CuO、Cu++e------CuO,进而使得铜层表面的铜形成纳米球状颗粒的绒毛;
(6)、防氧化处理,在铜原子表面形成一层有机膜2Cu+1/2O2+2X-CH2-CH2-R---2Cu(I)-X-CH2-CH2-R+H2O,保护铜面,完成处理后,将内层芯板进行烘干;
(7)、测试芯板的铜面粗糙度,当测量的结果符合要求时,内层芯板流入到下一工序中进行处理;
(8)、制作压合板,叠合内层芯板和半固化片,并在高温高压下压合制成压合板;
以下为本发明与传统工艺在压合前铜面粗化工艺对比表:
本发明降低高速PCB信号插入损耗的内层表面处理方法的有益效果在于:通过在铜面上生成一层光滑均匀的CuO/Cu2O的扩散层,然后还原成金属Cu,进而使得铜层表面形成纳米球状颗粒,形成的绒毛有助于铜箔和树脂间物理键合,提高铜层与固化片之间结合时的牢固程度。所制得的PCB铜面微蚀量小,有效降低铜面粗糙度,提升信号插损能力。
以上所述实施例仅表达了本发明的一种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (3)

1.一种降低高速PCB信号插入损耗的内层表面处理方法,其特征在于,包括以下步骤:
(1)、制作含内层图形的内层芯板,该内层芯板包括PP及压合在PP正反面的铜层;
(2)、表面处理,对内层芯板进行酸洗处理;
(3)、调节处理,在铜面上形成铜离子膜;
(4)、氧化处理,在内层芯板的铜层表面涂覆氧化剂,将铜层的铜原子氧化成CuO、Cu2O,铜层表面的铜原子变成铜离子;
(5)、还原处理,将铜层上的铜离子还原成铜,进而使得铜层表面的铜形成纳米球状颗粒的绒毛;
(6)、防氧化处理,在铜原子表面形成一层有机膜,保护铜面,完成处理后,将内层芯板进行烘干;
(7)、制作压合板,叠合内层芯板和半固化片,并在高温高压下压合制成压合板。
2.根据权利要求1所述的降低高速PCB信号插入损耗的内层表面处理方法,其特征在于:在步骤(7)之前,测试芯板的铜面粗糙度,当测量的结果符合要求时,内层芯板流入到下一工序中进行处理。
3.根据权利要求1所述的降低高速PCB信号插入损耗的内层表面处理方法,其特征在于:在步骤(4)中,涂覆时,氧化剂温度为75℃~85℃,处理时间为4min~6min。
CN201810853028.8A 2018-07-30 2018-07-30 一种降低高速pcb信号插入损耗的内层表面处理方法 Pending CN108966512A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810853028.8A CN108966512A (zh) 2018-07-30 2018-07-30 一种降低高速pcb信号插入损耗的内层表面处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810853028.8A CN108966512A (zh) 2018-07-30 2018-07-30 一种降低高速pcb信号插入损耗的内层表面处理方法

Publications (1)

Publication Number Publication Date
CN108966512A true CN108966512A (zh) 2018-12-07

Family

ID=64465151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810853028.8A Pending CN108966512A (zh) 2018-07-30 2018-07-30 一种降低高速pcb信号插入损耗的内层表面处理方法

Country Status (1)

Country Link
CN (1) CN108966512A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108966511A (zh) * 2018-07-30 2018-12-07 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法
CN109195303A (zh) * 2018-07-30 2019-01-11 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法
CN112739063A (zh) * 2020-11-10 2021-04-30 黄石广合精密电路有限公司 一种pcb板内层生产工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140268A (ja) * 2002-10-18 2004-05-13 Matsushita Electric Works Ltd 高周波用多層プリント配線板の製造方法
CN103140060A (zh) * 2011-11-28 2013-06-05 广东成德电路股份有限公司 一种多层印制电路板制备方法
CN105163525A (zh) * 2015-08-19 2015-12-16 深圳市迅捷兴电路技术有限公司 内层超厚铜电路板的制作方法
CN106102336A (zh) * 2016-06-27 2016-11-09 沪士电子股份有限公司 一种以空气保护高速传输线路信号稳定性的方法
CN106211580A (zh) * 2016-06-30 2016-12-07 广州兴森快捷电路科技有限公司 一种pcb板介质厚度均匀化的方法
CN106231816A (zh) * 2016-09-06 2016-12-14 深圳崇达多层线路板有限公司 一种无引线金手指板的制作方法
CN108966511A (zh) * 2018-07-30 2018-12-07 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法
CN109195303A (zh) * 2018-07-30 2019-01-11 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140268A (ja) * 2002-10-18 2004-05-13 Matsushita Electric Works Ltd 高周波用多層プリント配線板の製造方法
CN103140060A (zh) * 2011-11-28 2013-06-05 广东成德电路股份有限公司 一种多层印制电路板制备方法
CN105163525A (zh) * 2015-08-19 2015-12-16 深圳市迅捷兴电路技术有限公司 内层超厚铜电路板的制作方法
CN106102336A (zh) * 2016-06-27 2016-11-09 沪士电子股份有限公司 一种以空气保护高速传输线路信号稳定性的方法
CN106211580A (zh) * 2016-06-30 2016-12-07 广州兴森快捷电路科技有限公司 一种pcb板介质厚度均匀化的方法
CN106231816A (zh) * 2016-09-06 2016-12-14 深圳崇达多层线路板有限公司 一种无引线金手指板的制作方法
CN108966511A (zh) * 2018-07-30 2018-12-07 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法
CN109195303A (zh) * 2018-07-30 2019-01-11 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
彭勤卫;汤荣耀;: "印制电路板板级插入损耗的研究", 印制电路信息, no. 04 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108966511A (zh) * 2018-07-30 2018-12-07 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法
CN109195303A (zh) * 2018-07-30 2019-01-11 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法
CN112739063A (zh) * 2020-11-10 2021-04-30 黄石广合精密电路有限公司 一种pcb板内层生产工艺
CN112739063B (zh) * 2020-11-10 2022-06-21 黄石广合精密电路有限公司 一种pcb板内层生产工艺

Similar Documents

Publication Publication Date Title
TWI645759B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
CN108966512A (zh) 一种降低高速pcb信号插入损耗的内层表面处理方法
TWI627307B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
JP6110581B2 (ja) 高周波信号伝送回路形成用表面処理銅箔、銅張積層板及びプリント配線板
TWI663268B (zh) 低介電常數樹脂基材用處理銅箔及使用該處理銅箔的覆銅層壓板、該處理銅箔的粗化處理層的處理方法、覆銅層壓板的製造方法、以及印刷配線板
CN109195303A (zh) 一种降低高速pcb信号插入损耗的内层表面处理方法
JP5394084B2 (ja) 銀メッキ銅微粉及び銀メッキ銅微粉を用いて製造した導電ペースト並びに銀メッキ銅微粉の製造方法
WO2013047272A1 (ja) 樹脂との密着性に優れた銅箔及びその製造方法並びに該電解銅箔を用いたプリント配線板又は電池用負極材
JP5871426B2 (ja) 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
JP7270579B2 (ja) ミクロ粗面化した電着銅箔及び銅張積層板
KR101327565B1 (ko) 반도체 패키지 기판용 동박 및 반도체 패키지용 기판
KR20170029648A (ko) 프린트 배선판용 동박 및 그 제조 방법
CN112853408B (zh) 一种易剥离、界面纯净的极薄附载体铜箔的制备方法
WO2020162068A1 (ja) 表面処理銅箔、並びに、それを用いた銅張積層板、樹脂付銅箔および回路基板
JP2006245303A (ja) 銅箔の表面処理方法
TW202102722A (zh) 具有長島狀微結構的進階反轉電解銅箔及應用其的銅箔基板
JP6054523B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、キャリア付銅箔を用いて得られる銅張積層板及びプリント配線板の製造方法
CN107645852A (zh) 一种高频印制电路板用双面铜箔表面处理工艺
CN108966511A (zh) 一种降低高速pcb信号插入损耗的内层表面处理方法
CN114214623B (zh) 一种rtf反转处理铜箔的方法
WO2021039759A1 (ja) キャリア層付き金属積層基材及びその製造方法、金属積層基材及びその製造方法、並びにプリント配線板
CN107852828A (zh) 印刷线路板用基板、印刷线路板以及印刷线路板用基板的制造方法
CN104099061A (zh) 一种电解铜箔表面处理剂的制备方法
JP2006152329A (ja) 銅層の表面処理法および当該処理をした銅層を含む積層板ならびに配線板
CN102168292A (zh) 高延展性电解铜箔表面红化处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination