CN109195303A - 一种降低高速pcb信号插入损耗的内层表面处理方法 - Google Patents

一种降低高速pcb信号插入损耗的内层表面处理方法 Download PDF

Info

Publication number
CN109195303A
CN109195303A CN201810852992.9A CN201810852992A CN109195303A CN 109195303 A CN109195303 A CN 109195303A CN 201810852992 A CN201810852992 A CN 201810852992A CN 109195303 A CN109195303 A CN 109195303A
Authority
CN
China
Prior art keywords
core material
insertion loss
internal layer
signal insertion
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810852992.9A
Other languages
English (en)
Inventor
杜红兵
孙梁
傅宝林
刘梦茹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengyi Electronics Co Ltd
Original Assignee
Shengyi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengyi Electronics Co Ltd filed Critical Shengyi Electronics Co Ltd
Priority to CN201810852992.9A priority Critical patent/CN109195303A/zh
Publication of CN109195303A publication Critical patent/CN109195303A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一种降低高速PCB信号插入损耗的内层表面处理方法,包括以下步骤:(1)、制作含内层图形的内层芯板;(2)、表面处理;(3)、镀合金膜,通过化学沉积使内层芯板的铜层表面生成一层合金层;(4)、涂有机膜,在合金膜表面涂覆一层有机膜;(5)、制作压合板,叠合内层芯板和半固化片,并在高温高压下压合制成压合板。本发明通过在内层芯板的铜层上生成一层合金层,增强抗剥离强度,并且在合金层的外表面涂有机膜,使铜层和树脂间形成化学键,进一步提高铜层与固化片之间结合时的牢固程度。所制得的PCB铜面微蚀量小,有效降低铜面粗糙度,提升信号插损能力。

Description

一种降低高速PCB信号插入损耗的内层表面处理方法
技术领域
本发明涉及一种PCB生产工艺,特别是涉及一种降低高速PCB信号插入损耗的内层表面处理方法。
背景技术
高频电流在导体的截面上并非是均匀分布的,导体内的磁场会使电流趋于导体表面,这种电流分布会使导体的电阻大大增加,传输线中这种现象称为趋肤效应。
PCB业界在压合前会通过增加铜面粗糙度的方式增加层间结合力,一般采用棕化处理,整个棕化处理过程包括以下步骤:超声波浸洗→酸洗→水洗→碱洗→DI水洗→预浸→棕化→DI水洗→烘干,采用传统的棕化工艺处理后的铜面粗糙度的Rz一般大于1.9μm。而传输线的铜面粗糙度值过大严重影响信号损耗,电气特性受趋肤效应影响明显,降低产品的品质。
发明内容
基于此,本发明的目的在于提供一种降低高速PCB信号插入损耗的内层表面处理方法。
一种降低高速PCB信号插入损耗的内层表面处理方法,包括以下步骤:
(1)、制作含内层图形的内层芯板,该内层芯板包括PP及压合在PP正反面的铜层;
(2)、表面处理,对内层芯板依次经过除油、水洗、酸洗、水洗处理,去除内层芯板表面的杂质,保证内层芯板的铜层表面洁净;
(3)、镀合金膜,通过化学沉积使内层芯板的铜层表面生成一层合金层,对内层芯板进行清洗;
(4)、涂有机膜,在合金膜表面涂覆一层有机膜,该有机膜层上形成有纳米级微孔结构,有机膜的厚度为0.05μm~0.1μm;
(5)、制作压合板,叠合内层芯板和半固化片,并在高温高压下压合制成压合板。
进一步地,在步骤(3)中,所述合金层的材质为Cu、Sn、Ni合金。
进一步地,在步骤(3)中,所述合金层的厚度为0.05μm~0.1μm。
进一步地,在步骤(3)中,镀合金膜时,处理温度为27℃~33℃,处理时间为25s~35s。
进一步地,在步骤(3)中,镀合金膜时,处理温度为30℃,处理时间为30s。
进一步地,在步骤(4)中、涂覆时,有机膜温度为27℃~33℃,完成涂覆后,放置25s~35s,再对内层芯板进行水洗、烘干。
进一步地,在步骤(4)中、涂覆时,有机膜温度为30℃。
进一步地,在步骤(5)之前、测试内层芯板表面的粗糙度,当测量的结果符合要求时,内层芯板流入到下一工序中进行处理。
本发明降低高速PCB信号插入损耗的内层表面处理方法有益效果在于:通过在内层芯板的铜层上生成一层合金层,增强抗剥离强度,并且在合金层的外表面涂有机膜,使铜层和树脂间形成化学键,进一步提高铜层与固化片之间结合时的牢固程度。所制得的PCB铜面微蚀量远低于常规棕化微蚀量,有效降低铜面粗糙度,提升信号插损能力。
具体实施方式
为了使本发明的技术方案能更清晰地表示出来,下面对本发明作进一步说明。
本发明提供一种降低高速PCB信号插入损耗的内层表面处理方法,其包括以下步骤:
(1)、制作含内层图形的内层芯板,该内层芯板包括PP及压合在PP正反面的铜层;
(2)、表面处理,对内层芯板依次经过除油、水洗、酸洗、水洗处理,去除内层芯板表面的杂质,保证内层芯板的铜层表面洁净;
(3)、镀合金膜,通过化学沉积使内层芯板的铜层表面生成一层合金层,优选地,所述合金层的材质为Cu、Sn、Ni合金,合金层的厚度为0.05μm~0.1μm,镀合金膜时,处理温度为27℃~33℃,最佳为30℃,处理时间为25s~35s,化学镀时间最佳为30s;完成镀合金膜工艺处理后,对内层芯板进行清洗;
(4)、涂有机膜,在合金膜表面涂覆一层有机膜,该有机膜层上形成有纳米级微孔结构,有机膜的厚度为0.01μm~0.1μm,涂覆时,有机膜温度为27℃~33℃,最佳温度为30℃,完成涂覆后,放置25s~35s,再对内层芯板进行水洗、烘干;
(5)、测试芯板的铜面粗糙度,当测量的结果符合要求时,内层芯板流入到下一工序中进行处理;
(6)、制作压合板,叠合内层芯板和半固化片,并在高温高压下压合制成压合板,其中,Cu、Sn、Ni组成的合金层可以增加耐热性和应力缓和特性,同时增强抗剥离强度,达到提升可靠性结合能力的目的。另外,有机膜内R2功能基团与半固化片树脂内R3功能基团反应作用形成共价键,形成铜层和树脂间化学键,达到化学键合连接;并且有机膜层纳米级微孔结构形成物理键,有助于物理键合;
以下为本发明与传统工艺在压合前铜面粗化工艺对比表:
本发明降低高速PCB信号插入损耗的内层表面处理方法有益效果在于:通过在内层芯板的铜层上生成一层合金层,增强抗剥离强度,并且在合金层的外表面涂有机膜,使铜层和树脂间形成化学键,进一步提高铜层与固化片之间结合时的牢固程度。所制得的PCB铜面微蚀量远低于常规棕化微蚀量,有效降低铜面粗糙度,提升信号插损能力。
以上所述实施例仅表达了本发明的一种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种降低高速PCB信号插入损耗的内层表面处理方法,其特征在于,包括以下步骤:
(1)、制作含内层图形的内层芯板,该内层芯板包括PP及压合在PP正反面的铜层;
(2)、表面处理,对内层芯板依次经过除油、水洗、酸洗、水洗处理,去除内层芯板表面的杂质;
(3)、镀合金膜,通过化学沉积使内层芯板的铜层表面生成一层合金层,对内层芯板进行清洗;
(4)、涂有机膜,在合金膜表面涂覆一层有机膜,该有机膜层上形成有纳米级微孔结构;
(5)、制作压合板,叠合内层芯板和半固化片,并在高温高压下压合制成压合板。
2.根据权利要求1所述的降低高速PCB信号插入损耗的内层表面处理方法,其特征在于:在步骤(3)中,所述合金层的材质为Cu、Sn、Ni合金。
3.根据权利要求1所述的降低高速PCB信号插入损耗的内层表面处理方法,其特征在于:在步骤(3)中,所述合金层的厚度为0.05μm~0.1μm。
4.根据权利要求1所述的降低高速PCB信号插入损耗的内层表面处理方法,其特征在于:在步骤(3)中,镀合金膜时,处理温度为27℃~33℃,处理时间为25s~35s。
5.根据权利要求4所述的降低高速PCB信号插入损耗的内层表面处理方法,其特征在于:在步骤(3)中,镀合金膜时,处理温度为30℃,处理时间为30s。
6.根据权利要求1所述的降低高速PCB信号插入损耗的内层表面处理方法,其特征在于:在步骤(4)中、涂覆时,有机膜温度为27℃~33℃,完成涂覆后,放置25s~35s,再对内层芯板进行水洗、烘干。
7.根据权利要求6所述的降低高速PCB信号插入损耗的内层表面处理方法,其特征在于:在步骤(4)中、涂覆时,有机膜温度为30℃。
8.根据权利要求1所述的降低高速PCB信号插入损耗的内层表面处理方法,其特征在于:在步骤(5)之前、测试内层芯板表面的粗糙度,当测量的结果符合要求时,内层芯板流入到下一工序中进行处理。
CN201810852992.9A 2018-07-30 2018-07-30 一种降低高速pcb信号插入损耗的内层表面处理方法 Pending CN109195303A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810852992.9A CN109195303A (zh) 2018-07-30 2018-07-30 一种降低高速pcb信号插入损耗的内层表面处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810852992.9A CN109195303A (zh) 2018-07-30 2018-07-30 一种降低高速pcb信号插入损耗的内层表面处理方法

Publications (1)

Publication Number Publication Date
CN109195303A true CN109195303A (zh) 2019-01-11

Family

ID=64937898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810852992.9A Pending CN109195303A (zh) 2018-07-30 2018-07-30 一种降低高速pcb信号插入损耗的内层表面处理方法

Country Status (1)

Country Link
CN (1) CN109195303A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108966511A (zh) * 2018-07-30 2018-12-07 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法
CN108966512A (zh) * 2018-07-30 2018-12-07 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法
CN112533381A (zh) * 2020-12-01 2021-03-19 生益电子股份有限公司 母板制作方法
CN112739063A (zh) * 2020-11-10 2021-04-30 黄石广合精密电路有限公司 一种pcb板内层生产工艺
CN114980573A (zh) * 2021-02-25 2022-08-30 深南电路股份有限公司 电路板的制作方法、电路板及电子装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0978289A (ja) * 1995-09-11 1997-03-25 Fukuda Metal Foil & Powder Co Ltd プリント配線板用銅箔及びその表面処理方法
CN1422924A (zh) * 1994-12-12 2003-06-11 阿尔菲弗赖伊有限公司 助粘组合物、多层印刷电路板的制法和转涂的铜表面
CN202488872U (zh) * 2012-03-09 2012-10-10 常州海弘电子有限公司 防氧化pcb板
CN103140060A (zh) * 2011-11-28 2013-06-05 广东成德电路股份有限公司 一种多层印制电路板制备方法
CN104080279A (zh) * 2014-07-10 2014-10-01 广州杰赛科技股份有限公司 一种pcb导通孔的加工方法
CN104135819A (zh) * 2014-08-08 2014-11-05 浪潮电子信息产业股份有限公司 一种抑制导体损耗的叠层设计方法
CN104994688A (zh) * 2015-07-01 2015-10-21 江门崇达电路技术有限公司 一种集多种表面处理的pcb的制作方法
CN105517374A (zh) * 2015-12-17 2016-04-20 深圳崇达多层线路板有限公司 一种薄芯板hdi板的制作方法
CN106852027A (zh) * 2016-12-23 2017-06-13 惠州市众信天成电子发展有限公司 一种pcb板的加工方法及pcb板
CN108966512A (zh) * 2018-07-30 2018-12-07 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1422924A (zh) * 1994-12-12 2003-06-11 阿尔菲弗赖伊有限公司 助粘组合物、多层印刷电路板的制法和转涂的铜表面
JPH0978289A (ja) * 1995-09-11 1997-03-25 Fukuda Metal Foil & Powder Co Ltd プリント配線板用銅箔及びその表面処理方法
CN103140060A (zh) * 2011-11-28 2013-06-05 广东成德电路股份有限公司 一种多层印制电路板制备方法
CN202488872U (zh) * 2012-03-09 2012-10-10 常州海弘电子有限公司 防氧化pcb板
CN104080279A (zh) * 2014-07-10 2014-10-01 广州杰赛科技股份有限公司 一种pcb导通孔的加工方法
CN104135819A (zh) * 2014-08-08 2014-11-05 浪潮电子信息产业股份有限公司 一种抑制导体损耗的叠层设计方法
CN104994688A (zh) * 2015-07-01 2015-10-21 江门崇达电路技术有限公司 一种集多种表面处理的pcb的制作方法
CN105517374A (zh) * 2015-12-17 2016-04-20 深圳崇达多层线路板有限公司 一种薄芯板hdi板的制作方法
CN106852027A (zh) * 2016-12-23 2017-06-13 惠州市众信天成电子发展有限公司 一种pcb板的加工方法及pcb板
CN108966512A (zh) * 2018-07-30 2018-12-07 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108966511A (zh) * 2018-07-30 2018-12-07 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法
CN108966512A (zh) * 2018-07-30 2018-12-07 生益电子股份有限公司 一种降低高速pcb信号插入损耗的内层表面处理方法
CN112739063A (zh) * 2020-11-10 2021-04-30 黄石广合精密电路有限公司 一种pcb板内层生产工艺
CN112739063B (zh) * 2020-11-10 2022-06-21 黄石广合精密电路有限公司 一种pcb板内层生产工艺
CN112533381A (zh) * 2020-12-01 2021-03-19 生益电子股份有限公司 母板制作方法
CN114980573A (zh) * 2021-02-25 2022-08-30 深南电路股份有限公司 电路板的制作方法、电路板及电子装置

Similar Documents

Publication Publication Date Title
CN109195303A (zh) 一种降低高速pcb信号插入损耗的内层表面处理方法
TWI647097B (zh) 含有經表面改質之聚酯系樹脂的銅或銅合金物品、及其製造方法
WO2008004399A1 (fr) Composition de résine de liaison pour des substrats de résine fluorée et stratifiés à placage de métal obtenus à l'aide de la composition
EP2439311A1 (en) Copper foil for semiconductor package substrate and subsrate for semiconductor package
KR20010089713A (ko) 표면처리 동박 및 그 표면처리 동박의 제조방법
TW201247046A (en) Method of manufacturing multi-layer printed wiring board and multi-layer printed wiring board obtained by the manufacturing method
WO2014034112A1 (ja) 剥離可能銅箔付き基板及び回路基板の製造方法
CN108966512A (zh) 一种降低高速pcb信号插入损耗的内层表面处理方法
JP2019018403A (ja) 積層体の製造方法
JP2017002115A (ja) フッ素樹脂フィルム、積層体及び積層体の製造方法
TW201640964A (zh) 高頻訊號傳送電路形成用表面處理銅箔、高頻訊號傳送印刷電路板製造用覆銅層積板及高頻訊號傳送印刷電路板
TW200704507A (en) Method for making high anti-flexion flexible copper clad laminate board
TW200427851A (en) Bonding layer for bonding resin on copper surface
JP5694094B2 (ja) フレキシブルプリント配線板用銅箔、銅張積層板、フレキシブルプリント配線板及び電子機器
TWI585245B (zh) 單面薄型金屬基板之製造方法
CN108966511A (zh) 一种降低高速pcb信号插入损耗的内层表面处理方法
JP4231511B2 (ja) ポリイミドフィルム、ポリイミド金属積層体及びその製造方法
WO2018225409A1 (ja) 表面処理銅箔及びその製造方法、並びに銅張積層板
CN110802892B (zh) 一种表面沉积铜原子的多层铝/铜复合板叠制方法
CN113825315A (zh) 一种挠性基材表面覆铜箔的制备方法
TW486430B (en) Method of making low Dk, high Tg copper-clad laminate having enhanced peel strength and circuit boardstock material
CN113445309A (zh) 一种导电pbo纤维及其制备方法
KR20160121451A (ko) 연성 금속박 적층체의 제조
JPH02307294A (ja) 印刷回路用銅箔
KR20070058231A (ko) 금속적층판의 제조방법 및 이에 의해 제조된 금속적층판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination